JP3596372B2

JP3596372B2 - 電源装置

Info

Publication number: JP3596372B2
Application number: JP26074799A
Authority: JP
Inventors: 貴徳福岡
Original assignee: Fuji Xerox Co Ltd; Fujifilm Business Innovation Corp
Current assignee: Fujifilm Business Innovation Corp
Priority date: 1999-09-14
Filing date: 1999-09-14
Publication date: 2004-12-02
Anticipated expiration: 2019-09-14
Also published as: JP2001086747A

Description

【０００１】
【発明の属する技術分野】
本発明は電源装置に係り、特に、一対のスイッチング素子によってトランスの一次巻線に断続的に電圧を印加し、トランスの二次巻線に誘起された電圧を負荷に供給する電源装置に関する。
【０００２】
【従来の技術】
従来より、スイッチング素子によってトランスの一次巻線に直流電圧を断続的に印加し、トランスの二次巻線に誘起された電圧を、整流回路によって整流（全波整流）すると共に平滑化することで所定の直流電圧を得るスイッチング電源装置（所謂ＤＣ−ＤＣコンバータ）が知られている。上記のスイッチング電源装置の一種であるハーフブリッジ方式の部分共振電源装置の一例を図７に示す。
【０００３】
図７に示す電源装置１００は、直流電源１０２の両端子の間に、直列に接続されたＭＯＳＦＥＴ１０４，１０６と、直列に接続された一対の分圧用のコンデンサ１０８，１１０と、が各々接続されると共に、トランス１１２の一次巻線１１２Ａの一端がコンデンサ１０８，１１０の間に接続され、一次巻線１１２Ａの他端が共振用のインダクタンス１１４を介してＭＯＳＦＥＴ１０４，１０６の間に接続されており、ＭＯＳＦＥＴ１０４，１０６の間には共振用のコンデンサ１１６の一端が接続され、コンデンサ１１６の他端は直流電源１０２の両端子の一方に接続されている。また、トランス１１２の二次巻線１１２Ｂはダイオード１１８，１２０から成る整流回路、インダクタンス１２２及びコンデンサ１２４から成る平滑回路を介して負荷１２６に接続されている。なお、図７ではＭＯＳＦＥＴ１０４，１０６のボディダイオードを各々「１０４ａ」「１０６ａ」の符号を付して示している。
【０００４】
ＭＯＳＦＥＴ１０４のゲート−ソース間電圧Ｖ１、及びＭＯＳＦＥＴ１０６のゲート−ソース間電圧Ｖ２は、図示しない制御回路により図８に示すように制御される。これにより、図８に示す電圧Ｖ１，Ｖ２の波形からも明らかなように、ＭＯＳＦＥＴ１０４，１０６は所定の同時オフ期間を挟んで交互にオンされ、トランス１１２の一次巻線１１２Ａには、向きの異なる電圧が所定のオフ期間を挟んで交互に印加される。トランス１１２の二次巻線１１２Ｂに誘起された電圧は整流回路によって整流され、平滑回路によって平滑化されて負荷１２６に供給される。
【０００５】
上記の電源装置１００において、ＭＯＳＦＥＴ１０６がオフすることで同時オフ期間が始まったときには、コンデンサ１１６はＭＯＳＦＥＴ１０６によって両端が短絡されていたため端子間電圧（直流電源１０２と接続されている側と反対側の電位Ｖ３）も０になっており、インダクタンス１１４は、ＭＯＳＦＥＴ１０６がオンしていた期間に、インダクタンス１１４→ＭＯＳＦＥＴ１０６→直流電源１０２という経路で流れていた電流によって充電されているため、コンデンサ１０８，１１０→一次巻線１１２Ａ→インダクタンス１１４→コンデンサ１１６という経路で充電電流が流れてコンデンサ１１６への充電が開始され、電位Ｖ３は上昇を始める（図８に示すＶ３（定常時）の変化参照）。
【０００６】
コンデンサ１１６の充電電圧（電位Ｖ３）が（直流電源１０２の電圧Ｖｉｎ＋ダイオード１０４ａの電圧降下）に相当する値に達すると、前記充電電流の経路は、インダクタンス１１４→ＭＯＳＦＥＴ１０６のボディダイオード１０６ａ→直流電源１０２という経路に変化する。この状態でＭＯＳＦＥＴ１０４がオンした場合には、ＭＯＳＦＥＴ１０４のドレイン−ソース間に加わる電圧はボディダイオード１０４ａにおける電圧降下分だけであるので、ＭＯＳＦＥＴ１０４におけるスイッチング損失を低減することができる（ゼロ電圧スイッチング）。ＭＯＳＦＥＴ１０６がオフした後の同時オフ期間（図８に符号「ａ」で示す期間）における電位Ｖ３の変化の傾きは、次式によって表すことができる。
【０００７】
【数１】

【０００８】
Ｉ_０：初期条件における共振電流値（≒出力電流値）
Ｌｒ：共振用インダクタンス１１４のインダクタンス値
Ｃｒ：共振用コンデンサ１１６の静電容量
Ｖ_ｉｎ：直流電源１０２の電圧
ｔ：初期条件からの経過時間
【０００９】
共振電流値Ｉ_０は二次巻線１１２Ｂに接続された負荷１２６の変動によって変化するので、上式より、同時オフ期間における電位Ｖ３の変化の傾きも負荷１２６の変動によって変化することが理解できる。図８に「定常時」として示す電位Ｖ３の変化は負荷１２６の大きさが定格（又はその付近）の大きさの場合であるが、負荷１２６の大きさが小さくなるに従って同時オフ期間における電位Ｖ３の変化の傾きは徐々に小さくなり、負荷１２６の大きさが所定値以下（例えば定格の１０％以下）になると、同時オフ期間内ではコンデンサ１１６の充電が完了せず、電位Ｖ３が直流電源１０２の電圧に達する前にＭＯＳＦＥＴ１０４がオンする（図８に示すＶ３（軽負荷時）の波形参照）。
【００１０】
この場合、ＭＯＳＦＥＴ１０４がオンするときにＭＯＳＦＥＴ１０４のドレイン−ソース間に直流電源１０２の電圧と電位Ｖ３の差に相当する電圧Ｖｘ（図８参照）が加わっているため、ＭＯＳＦＥＴ１０４がオンするとＭＯＳＦＥＴ１０４を通ってサージ状の過大な電流が流れ（図８に示す電流Ｉ１（軽負荷時）の波形参照）、電位Ｖ３は急激に上昇する。また図示は省略するが、ＭＯＳＦＥＴ１０４がオフすることで同時オフ期間が始まった後にＭＯＳＦＥＴ１０６がオンしたときにも、上記と同様に軽負荷時にはコンデンサ１１６からＭＯＳＦＥＴ１０６を通ってサージ電流が流れる。
【００１１】
このサージ電流によりスイッチング素子（ＭＯＳＦＥＴ１０４，１０６）のスイッチング損失が増大するので、軽負荷時の電源装置１００の効率低下の原因となっていた。なお本明細書では、スイッチング素子がオンするときにスイッチング素子の両端（例えばＭＯＳＦＥＴのドレイン−ソース間）に所定値以上の電圧差が生じており、スイッチング素子がオンするとスイッチング素子をサージ電流が流れる状態を「軽負荷時」と称し、スイッチング素子がオンするときにスイッチング素子の両端の電位差が略０の状態を「定常時」と称する。
【００１２】
上記に関連して特開平３−２６５４６４号公報には、トランスの１次側に可変インダクタンスを設け、トランスの２次側に接続された負荷の変動に応じてインダクタンスを変化させて共振周波数を変化させることで、共振振幅の変動を抑制し、負荷変動時にも確実に共振動作を行なわせる技術が開示されている（上記公報の第６図、第７図等参照）。また特開平５−２９２７４３号公報には、上記の可変インダクタンスに代えて可変キャパシタンスを用いた回路が開示されている（上記公報の図１等参照）。
【００１３】
また、特開平９−５６１５１号公報には、スイッチング素子の両端に電圧が発生しているときにはスイッチング素子がオンしないようにスイッチング素子の駆動パルス幅を制限する技術が開示されている。
【００１４】
【発明が解決しようとする課題】
しかしながら、特開平３−２６５４６４号公報や特開平５−２９２７４３号公報のように、負荷の変動に応じてインダクタンス又はキャパシタンスを変化させて共振周波数を変化させる場合、負荷の変動を検出するために回路構成が複雑になるという問題がある。
【００１５】
また、特開平９−５６１５１号公報に記載の技術においても、スイッチング素子の両端に加わる電圧を検出する機構を設ける必要があるので、回路構成が複雑になる。また、スイッチング素子の両端に電圧が加わっている間はスイッチング素子をオンさせることができないので、スイッチング素子をオンさせる期間が制限され、電源装置としての動作範囲が制限されるという問題もある。
【００１６】
本発明は上記事実を考慮して成されたもので、軽負荷時の効率を向上させることを簡易な構成で実現できる電源装置を得ることが目的である。
【００１７】
【課題を解決するための手段】
例として図１に示すように、上記目的を達成するために請求項１記載の発明に係る電源装置１０は、所定電圧が印加される一対の給電端子１２，１４間に直列に接続され、所定の同時オフ期間を挟んで交互にオンされる一対のスイッチング素子１６，１８と、前記一対の給電端子１２，１４間に直列に接続された一対の分圧用コンデンサ２０，２２と、一次巻線２４Ａの一端が共振用インダクタンス２６を介して前記一対のスイッチング素子１６，１８の間に接続されると共に、他端が前記一対の分圧用コンデンサ２０，２２の間に接続され、二次巻線２４Ｂが整流回路を介して負荷に接続されるトランス２４と、一端が一対の給電端子１２，１４の一方に接続された共振用コンデンサ２８と、前記共振用インダクタンス２６と、前記一対のスイッチング素子１６，１８の接続点と、の間に設けられた第１のインダクタンス３０と、一端が前記第１のインダクタンス３０と前記共振用インダクタンス２６との間に、他端が前記共振用コンデンサ２８の他端に接続され、一対のスイッチング素子１６，１８の接続点側からトランス２４の一次巻線２４Ａ側へ向かう電流が前記第１のインダクタンス３０を流れたときに、第１のインダクタンス３０と前記共振用インダクタンス２６との間から前記共振用コンデンサ２８へ流れる電流を妨げる向きの起電力が誘起されるように前記第１のインダクタンス３０と磁気的に結合された第２のインダクタンス３２と、を含んで構成されている。
【００１８】
請求項１記載の発明では、一対のスイッチング素子１６，１８が所定の同時オフ期間を挟んで交互にオンされるので、トランス２４の一次巻線２４Ａには、所定の休止期間（＝同時オフ期間）を挟んで向きの異なる電圧が交互に印加されることになる。また、同時オフ期間には共振用コンデンサ２８が充電又は放電され、共振用コンデンサ２８への充電又は放電の進行に伴って、共振用コンデンサ２８の両端のうち給電端子１４と接続されている側と反対側の電位Ｖ３も変化するが、同時オフ期間における電位Ｖ３の変化の傾き（絶対値）は、トランス２４の二次巻線２４Ｂに接続されている負荷の大きさが小さくなるに従って小さくなる。
【００１９】
従って、定常時には、同時オフ期間が終了しスイッチング素子１６又はスイッチング素子１８がオンするときの該スイッチング素子の両端の電位差は、共振用コンデンサ２８と共振用インダクタンス２６の共振動作によって略０となる（共振用インダクタンス２６は、単体の素子として回路に設けることなく、トランス２４の一次巻線２４Ａに付随する漏れインダクタンスを利用してもよい）が、軽負荷時においては、同時オフ期間が終了しスイッチング素子１６又はスイッチング素子１８がオンするときに、オンするスイッチング素子の両端に所定値以上の電位差が生じ、スイッチング素子１６がオンしたときには、スイッチング素子１６→接続点→第１のインダクタンス３０→第２のインダクタンス３２→共振用コンデンサ２８という経路を瞬間的に過大なサージ電流が流れようとし、スイッチング素子１８がオンしたときには、共振用コンデンサ２８→第２のインダクタンス３２→第１のインダクタンス３０→接続点→スイッチング素子１８という経路を瞬間的に過大なサージ電流が流れようとする。
【００２０】
これに対し、第２のインダクタンス３２は、一対のスイッチング素子１６，１８の接続点側からトランス２４の一次巻線２４Ａ側へ向かう電流が第１のインダクタンス３０を流れたときに、第１のインダクタンス３０と一次巻線２４Ａとの間から前記共振用コンデンサ２８へ流れる電流を妨げる向きの起電力が誘起されるように第１のインダクタンス３０と磁気的に結合されているので、スイッチング素子１６がオンしたときには、第１のインダクタンス３０を流れる電流に応じて第２のインダクタンス３２に誘起される起電力によってサージ電流が抑制され、スイッチング素子１８がオンしたときには、第２のインダクタンス３２を流れる電流に応じて第１のインダクタンス３０に誘起される起電力によってサージ電流が抑制されることで、スイッチング損失の増大を抑制することができる。
【００２１】
このように、請求項１記載の発明によれば、負荷変動を検出する等の特別な回路等を設けることなく、第１のインダクタンス及び第２のインダクタンスを設ける、という非常に簡易な構成により軽負荷時のスイッチング損失の増大を抑制することができるので、軽負荷時の効率を向上させることを簡易な構成で実現することができる。また、スイッチング素子をオンさせる期間を制限する必要がないので、電源装置としての動作範囲が制限されることもない。
【００２２】
なお、第１のインダクタンスと第２のインダクタンスは、例えば鉄心を介して磁気的に結合することができる。この場合、第１のインダクタンス、第２のインダクタンス及び鉄心を、一次巻線と二次巻線が鉄心を介して磁気的に結合された構成の既存のトランスによって構成することが可能となり、部品点数の低減、製造の容易化、装置コストの低減を実現できる。
【００２３】
また、第１のインダクタンスと第２のインダクタンスは、請求項２に記載したように、第１のインダクタンスと磁気的に結合された第３のインダクタンスと、第２のインダクタンスと磁気的に結合されかつ両端が第３のインダクタンスの両端と接続された第４のインダクタンスと、を含む結合回路を介して結合してもよい。この場合、部品点数は増大するものの、第１乃至第４のインダクタンスとしてのコイルの巻数を調整したり、請求項３や請求項４に記載した素子を追加することで第１のインダクタンス又は第２のインダクタンスに誘起される起電力を容易に調整することができ、装置設計の自由度が向上する。
【００２４】
すなわち、請求項３に記載したように、第３のインダクタンス及び第４のインダクタンスと並列に抵抗を接続すれば、例えば第１乃至第４のインダクタンスとしてのコイルの巻数を調整することが困難である等の場合にも、前記抵抗の電気抵抗値を調整することで、第１のインダクタンス又は第２のインダクタンスに誘起される起電力の大きさを容易に調整することができる。
【００２５】
また、請求項４に記載したように、第３のインダクタンスと第４のインダクタンスとの間にコンデンサを設ければ、抵抗とコンデンサがハイパスフィルタとして作用するので、第１のインダクタンス及び第２のインダクタンスの一方を流れる電流が瞬間的に変化した場合（例えば軽負荷時にスイッチング素子をオンした直後）等の必要時にのみ他方のインダクタンスに起電力が誘起されるように構成することができる。
【００２６】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態の一例を詳細に説明する。図２には実施形態に係る電源装置３６が示されている。電源装置３６は、一次巻線３８Ａ及び中点が設けられた二次巻線３８Ｂを備えたトランス３８と、トランス３８の一次巻線３８Ａに接続されたＤＣ−ＡＣインバータ回路４０と、トランス３８の二次巻線３８Ｂに接続された整流回路４２と、整流回路４２に接続された平滑回路４４と、平滑回路４４及びＤＣ−ＡＣインバータ回路４０に接続された帰還・制御回路４６と、で構成され、平滑回路４４に接続された負荷７２に直流電圧を供給するものである。
【００２７】
ＤＣ−ＡＣインバータ回路４０はハーフブリッジ型であり、所定の直流電圧を発生させる直流電圧源４８を備えている。なお直流電圧源４８は、例えば商用の交流電圧源と整流回路と平滑回路で構成することができる。直流電圧源４８のプラス端子及びマイナス端子は本発明に係る一対の給電端子に対応しており、直流電圧源４８のプラス端子はＭＯＳＦＥＴ５０のドレイン及びコンデンサ５４の一端に各々接続されている。
【００２８】
ＭＯＳＦＥＴ５０のソースは接続点Ｐ_１でＭＯＳＦＥＴ５２のドレインに接続されており、コンデンサ５４の他端はトランス３８の一次巻線３８Ａの一端及びコンデンサ５６の一端に接続されている。ＭＯＳＦＥＴ５２のソース及びコンデンサ５６の他端は直流電圧源４８のマイナス端子に接続されている。なお図２では、ＭＯＳＦＥＴ５０，５２のボディダイオードを各々「５０ａ」「５２ａ」の符号を付して示している。ＭＯＳＦＥＴ５０，５２のゲートは帰還・制御回路４６に接続されており、ＭＯＳＦＥＴ５０，５２は帰還・制御回路４６によってオンオフが制御される（詳細は後述）。
【００２９】
また、一次巻線３８Ａの他端は共振用インダクタンス５８の一端に接続されており、共振用インダクタンス５８の他端はトランス６０の一次巻線６０Ａの一端及び二次巻線６０Ｂの他端に各々接続されている。一次巻線６０Ａの他端は接続点Ｐ_１に接続されており、二次巻線６０Ｂの他端は共振用コンデンサ６２の一端に接続されている。共振用コンデンサ６２の他端は直流電圧源４８のマイナス端子に接続されている。
【００３０】
トランス６０は、接続点Ｐ_１側から共振用インダクタンス５８側（トランス３８の一次巻線３８Ａ側）へ向かう電流が一次巻線６０Ａを流れたときに、共振用コンデンサ６２へ流れる電流を妨げる向きの起電力が二次巻線６０Ｂに誘起されるように、一次巻線６０Ａと二次巻線６０Ｂが鉄心を介して磁気的に結合されている。このように、トランス６０の一次巻線６０Ａ及び二次巻線６０Ｂは本発明の第１及び第２のインダクタンスに対応している。
【００３１】
一方、整流回路４２はダイオード６４，６６を備えている。ダイオード６４のアノードはトランス３８の二次巻線３８Ｂの一端に接続されており、ダイオード６６のアノードは二次巻線３８Ｂの他端に接続されている。また、ダイオード６４，６６のカソードは接続点Ｐ_２で互いに接続されている。平滑回路４４は、一端が接続点Ｐ_２に接続されたインダクタンス６８と、一端がインダクタンス５０の他端に接続され他端がトランス３８の二次巻線３８Ｂの中点に接続されたコンデンサ７０と、で構成されている。電源装置３６による直流電圧供給対象としての負荷７２はコンデンサ７０の両端に接続される。
【００３２】
また、コンデンサ７０の一端から負荷７２へ至る給電線の途中には接続線７４の一端が接続されており、接続線７４の他端は、直列に接続された帰還・制御回路４６の抵抗７５，７６を介してトランス３８の二次巻線３８Ｂの中点（二次側の基準電位Ｍ）に接続されている。抵抗７５と抵抗７６の接続点は誤差増幅器７７の入力端に接続されており、電源装置３６から負荷７２に供給される直流電圧は抵抗７５，７６によって分圧されて誤差増幅器７７に入力される。誤差増幅器７７は目標電圧値に対する入力電圧値の差（誤差）が０となるように誤差の極性を反転して増幅する。
【００３３】
誤差増幅器７７の出力端はフォトカプラ７８を介して可変周波数発振回路７９の入力端に接続されており、可変周波数発振回路７９の出力端はパルス発生回路８０に接続されている。可変周波数発振回路７９は、予め定められた基準周波数に対し、フォトカプラ７８を介して誤差増幅器７７から入力された信号の電圧値に応じて発振周波数を変化させ、該発振周波数の信号をパルス発生回路８０に入力する。
【００３４】
本実施形態では、ＭＯＳＦＥＴ５０，５２のオフ時間ｔ_ＯＦＦ（請求項１に記載の同時オフ期間）を一定とし、オン時間ｔ_ＯＮを変化させることでＭＯＳＦＥＴ５０，５２のオンオフのデューティー比を制御して負荷７２に供給する直流電圧を一定に制御している。ＭＯＳＦＥＴ５０，５２のオフ時間ｔ_ＯＦＦはワンショットタイマ８１に保持されており、オフ時間ｔ_ＯＦＦを規定する信号がワンショットタイマ８１からパルス発生回路８０に入力される。
【００３５】
パルス発生回路８０は、可変周波数発振回路７９及びワンショットタイマ８１から入力された信号に基づき、ＭＯＳＦＥＴ５０のみがオン時間ｔ_ＯＮだけオンし、次にＭＯＳＦＥＴ５０，５２がオフ時間ｔ_ＯＦＦだけ各々オフし、続いてＭＯＳＦＥＴ５２のみがオン時間ｔ_ＯＮだけオンし、更にＭＯＳＦＥＴ５０，５２がオフ時間ｔ_ＯＦＦだけ各々オフするようにＭＯＳＦＥＴ５０，５２をオンオフさせる駆動信号（図３に電圧Ｖ１，Ｖ２として示す波形の信号）を生成し、生成した駆動信号をＭＯＳＦＥＴ５０，５２のゲートに各々入力する。
【００３６】
次に、本実施形態の作用として電源装置３６の動作について説明する。ＤＣ−ＡＣインバータ回路４０では、ＭＯＳＦＥＴ５０がオンしているときには、直流電圧源４８→ＭＯＳＦＥＴ５０→トランス６０の一次巻線６０Ａ→共振用インダクタンス５８→トランス３８の一次巻線３８Ａ→コンデンサ５４，５６という経路を電流が流れ、ＭＯＳＦＥＴ５２がオンしているときには、コンデンサ５４，５６→トランス３８の一次巻線３８Ａ→共振用インダクタンス５８→トランス６０の一次巻線６０Ａ→ＭＯＳＦＥＴ５２→直流電圧源４８という経路を電流が流れる。
【００３７】
従って、一次巻線３８Ａに流れる電流の向き（一次巻線３８Ａに印加される電圧の向き）は、ＭＯＳＦＥＴ５０がオンしているときとＭＯＳＦＥＴ５２がオンしているときで逆向きとなり、一次巻線３８Ａには、一定の同時オフ期間（＝オフ時間ｔ_ＯＦＦ）を挟んで、極性の異なる電圧が交互に印加されて互いに逆向きの電流が交互に流れる。
【００３８】
また、上記のように一定の同時オフ期間を挟んで極性の異なる電圧がトランス３８の一次巻線３８Ａに交互に印加されると、トランス３８の二次巻線３８Ｂには、一次巻線３８Ａと二次巻線３８Ｂの巻線比に対応する大きさで極性の異なる電圧が交互に誘起される。二次巻線３８Ａに誘起された電圧によって生ずる電流は、整流回路４２のダイオード６４，６６によって整流されると共に、平滑回路４４のインダクタンス６８及びコンデンサ７０によって平滑化されて、負荷７２に供給される。
【００３９】
また、ＤＣ−ＡＣインバータ回路４０においてＭＯＳＦＥＴ５２がオンとなっている期間には、電位Ｖ３（共振用コンデンサ６２のうち直流電圧源４８と接続されている側と反対側の端子の電位Ｖ３）は０になっており、共振用インダクタンス５８は、コンデンサ５４，５６→トランス３８の一次巻線３８Ａ→共振用インダクタンス５８→トランス６０の一次巻線６０Ａ→ＭＯＳＦＥＴ５２→直流電圧源４８という経路を流れる電流によって充電される。
【００４０】
従って、上記の状態でＭＯＳＦＥＴ５２がオフすることで同時オフ期間が始まると、コンデンサ５４，５６→一次巻線３８Ａ→共振用インダクタンス５８→二次巻線６０Ｂ→共振用コンデンサ６２という経路で充電電流が流れて共振用コンデンサ６２への充電が開始され、電位Ｖ３は上昇し始める。定常時には、同時オフ期間が終了する前に共振用コンデンサ６２の充電電圧（電位Ｖ３）が（直流電圧源４８の電圧Ｖｉｎ＋ダイオード５０ａの電圧降下）に相当する値に達するので（図３の電位Ｖ３（定常時）の波形参照）、ＭＯＳＦＥＴ５０がオンするときにゼロ電圧スイッチングを達成できる。
【００４１】
一方、軽負荷時には同時オフ期間における電位Ｖ３の変化の傾きが小さくなるので、同時オフ期間が終了したときにも電位Ｖ３は（直流電圧源４８の電圧Ｖｉｎ＋ダイオード５０ａの電圧降下）に相当する値には達せず（図３の電位Ｖ３（軽負荷時）の波形参照）、この状態でＭＯＳＦＥＴ５０がオンすると直流電圧源４８→ＭＯＳＦＥＴ５０→トランス６０の一次巻線６０Ａ→トランス６０の二次巻線６０Ｂ→コンデンサ６２という経路をサージ電流が流れようとする。
【００４２】
これに対し、上記経路に沿ってトランス６０の一次巻線６０Ａを電流が流れると、二次巻線６０Ｂには、一次巻線６０Ａを流れる電流の大きさに応じた大きさの起電力が、上記経路に沿って流れようとする電流を妨げる向きに誘起されるので、図３に示す電流Ｉ１（軽負荷時）の波形からも明らかなようにサージ電流が抑制される。
【００４３】
また、ＭＯＳＦＥＴ５０がオンとなっている期間には、電位Ｖ３は直流電圧源４８の電圧Ｖ_ｉｎに一致しており、共振用インダクタンス５８は、直流電圧源４８→ＭＯＳＦＥＴ５０→トランス６０の一次巻線６０Ａ→共振用インダクタンス５８→トランス３８の一次巻線３８Ａ→コンデンサ５６→直流電圧源４８という経路を流れる電流によって充電される。
【００４４】
従って、上記の状態でＭＯＳＦＥＴ５０がオフすることで同時オフ期間が始まると、共振用コンデンサ６２から、共振用コンデンサ６２→二次巻線６０Ｂ→共振用インダクタンス５８→一次巻線３８Ａ→コンデンサ５４，５６という経路で放電電流が流れて共振用コンデンサ６２からの放電が開始され、電位Ｖ３は低下し始める。定常時には、同時オフ期間が終了する前に共振用コンデンサ６２の充電電圧（電位Ｖ３）がダイオード５２ａの電圧降下に相当する値まで低下するので（図３の電位Ｖ３（定常時）の波形参照）、ＭＯＳＦＥＴ５２がオンするときにゼロ電圧スイッチングを達成できる。
【００４５】
一方、軽負荷時には同時オフ期間における電位Ｖ３の変化の傾き（絶対値）が小さくなるので、同時オフ期間が終了したときにも電位Ｖ３はダイオード５０ａの電圧降下に相当する値には達せず（図３の電位Ｖ３（軽負荷時）の波形参照）、この状態でＭＯＳＦＥＴ５２がオンするとコンデンサ６２→トランス６０の二次巻線６０Ｂ→トランス６０の一次巻線６０Ａ→ＭＯＳＦＥＴ５２という経路をサージ電流が流れようとする。
【００４６】
これに対し、上記経路に沿ってトランス６０の二次巻線６０Ｂを電流が流れると、一次巻線６０Ａには、二次巻線６０Ｂを流れる電流の大きさに応じた大きさの起電力が、上記経路に沿って流れようとする電流を妨げる向きに誘起されるのでサージ電流が抑制される。このように、本実施形態に係る電源装置３６は、従来の電源装置（図７参照）にトランス６０を追加した、という非常に簡易な構成で、軽負荷時にサージ電流が流れることを抑制することができ、スイッチング損失を低減することができる。
【００４７】
次に本発明の他の実施形態に係る電源装置８３について、図４を参照して説明する。なお、以下では、図２に示した電源装置３６と同一の部分には同一の符号を付して説明を省略し、電源装置３６と異なる部分についてのみ説明する。
【００４８】
電源装置８３は、電源装置３６（図２参照）においてトランス６０の一次巻線６０Ａが設けられていた位置にトランス８４の一次巻線８４Ａが設けられており、トランス８４の二次巻線８４Ｂは鉄心を介して一次巻線８４Ａと磁気的に結合されている。また、電源装置８３は、電源装置３６においてトランス６０の二次巻線６０Ｂが設けられていた位置にトランス８５の二次巻線８５Ｂが設けられており、トランス８５の一次巻線８５Ａは鉄心を介して二次巻線８５Ｂと磁気的に結合されている。
【００４９】
そして、トランス８４の二次巻線８４Ｂとトランス８５の一次巻線８５Ａは、接続点Ｐ_１側から共振用インダクタンス５８側（トランス３８の一次巻線３８Ａ側）へ向かう電流がトランス８４の一次巻線８４Ａを流れたときに、共振用コンデンサ６２へ流れる電流を妨げる向きの起電力がトランス８５の二次巻線８５Ｂに誘起されるように、両端が互いに接続されている。また、トランスの二次巻線８４Ｂ及びトランス８５の一次巻線８５Ａには抵抗８６が並列に接続されている。
【００５０】
このように、電源装置８３において、トランス８４の一次巻線８４Ａは本発明の第１のインダクタンスに対応しており、トランス８５の二次巻線８５Ｂは本発明の第２のインダクタンスに対応している。また、トランス８４の二次巻線８４Ｂは請求項２に記載の第３のインダクタンスに、トランス８５の一次巻線８５Ａは請求項２に記載の第４のインダクタンスに各々対応しており、抵抗８６は請求項３に記載の抵抗に対応している。トランス８４の二次巻線８４Ｂ、トランス８５の一次巻線８５Ａ及び抵抗８６から成る回路は請求項２に記載の結合回路（詳しくは請求項３に記載の結合回路）に対応している。
【００５１】
電源装置８３では、トランス８４の一次巻線８４Ａを電流が流れると、一次巻線８４Ａと二次巻線８４Ｂの巻数比に応じた大きさの起電力が二次巻線８４Ｂに誘起される。また、トランス８４の二次巻線８４Ｂに誘起された起電力によってトランス８５の一次巻線８５Ａ及び抵抗８６を電流が流れ、一次巻線８５Ａを流れる電流によって一次巻線８５Ａと二次巻線８５Ｂの巻数比に応じた大きさの起電力が二次巻線８５Ｂに誘起される。
【００５２】
上記のように電源装置８３では、軽負荷時にＭＯＳＦＥＴ５０又はＭＯＳＦＥＴ５２がオンし、トランス８４の一次巻線８４Ａを通ってサージ電流が流れようすると、このサージ電流が流れることを妨げようとする起電力が結合回路を介してトランス８５の二次巻線８５Ｂに起電力が誘起され、この起電力によって電源装置３６と同様にサージ電流が抑制される。
【００５３】
また電源装置８３では、トランス８４の一次巻線８４Ａと二次巻線８４Ｂの巻数比、トランス８５の一次巻線８５Ａと二次巻線８５Ｂの巻数比、及び抵抗８６の抵抗値の各パラメータを変化させることで、トランス８５の二次巻線８５Ｂに誘起される起電力の大きさを自由に調整することができる。また、例えばトランス８４，８５として巻数比の調整が困難な市販のトランスを用いた場合にも、抵抗８６の抵抗値を変化させることで、トランス８５の二次巻線８５Ｂに誘起される起電力の大きさを調整できる。従って電源装置８３は、電源装置３６と比較して部品点数は増加するものの、回路設計の自由度が向上する。
【００５４】
次に本発明の他の実施形態に係る電源装置８８について、図５を参照して説明する。電源装置８８は、トランス８４の二次巻線８４Ｂの一端と抵抗８６の一端との間にコンデンサ８９が設けられている点で電源装置８３と相違している。コンデンサ８９は抵抗８６と共に、結合回路を流れる電流に対してハイパスフィルタとして作用する。これにより、トランス８５の一次巻線８５Ａには、トランス８４の一次巻線８４Ａを流れる電流に応じて二次巻線８４Ｂに起電力が誘起されることで生ずる電流のうち高周波成分に相当する電流のみが流れることになる。
【００５５】
軽負荷時に同時オフ期間が経過しＭＯＳＦＥＴ５０又はＭＯＳＦＥＴ５２がオンしたときに流れようとするサージ電流は高周波成分から構成されている。従って、軽負荷時にＭＯＳＦＥＴ５０又はＭＯＳＦＥＴ５２がオンし、トランス８４の一次巻線８４Ａを通ってサージ電流が流れようとしたときにのみ、このサージ電流が流れることを妨げようとする起電力をトランス８５の二次巻線８５Ｂに誘起させることができる。
【００５６】
なお、上記では共振用コンデンサ６２の一端を直流電圧源４８のマイナス端子に接続した構成を説明したが、これに限定されるものではなく、共振用コンデンサ６２の一端を直流電圧源４８のプラス端子に接続するようにしてもよいし、例として図６に示すように、一端が直流電圧源４８のマイナス端子に接続された共振用コンデンサ６２と、一端が直流電圧源４８のプラス端子に接続された共振用コンデンサ９２と、を各々設けてもよい。
【００５７】
また、上記では本発明に係る一対のスイッチング素子としてＮ型のＭＯＳＦＥＴを適用した場合を説明したが、これに限定されるものではなく、バイポーラトランジスタ等の他のトランジスタを用いてもよい。
【００５８】
また、上記では整流手段として、２個のダイオード６４，６６から成る整流回路４２を用いていたが、これに限定されるものではなく、複数個のスイッチング素子を備えた整流回路（所謂同期整流回路）を用いてもよい。
【００５９】
更に、上記では本発明に係る共振用のインダクタンスとして、単体の素子（共振用インダクタンス５８）を回路に設けた例を説明したが、本発明はこれに限定されるものではなく、共振用インダクタンス５８を省略し、本発明に係る共振用のインダクタンスとしてトランス３８の一次巻線３８Ａの漏れインダクタンスを利用することも可能である。
【００６０】
【発明の効果】
以上説明したように請求項１記載の発明は、共振用インダクタンスと一対のスイッチング素子の接続点との間に第１のインダクタンスを設けると共に、一端が第１のインダクタンスと共振用インダクタンスとの間に、他端が共振用コンデンサの他端に接続された第２のインダクタンスを、前記接続点側から前記一次巻線側へ向かう電流が第１のインダクタンスを流れたときに、第１のインダクタンスと一次巻線との間から共振用コンデンサへ流れる電流を妨げる向きの起電力が誘起されるように第１のインダクタンスと磁気的に結合したので、軽負荷時の効率を向上させることを簡易な構成で実現できる、という優れた効果を有する。
【００６１】
請求項２記載の発明は、請求項１の発明において、第１のインダクタンスと磁気的に結合された第３のインダクタンスと、第２のインダクタンスと磁気的に結合されかつ両端が第３のインダクタンスの両端と接続された第４のインダクタンスと、を含む結合回路を介して第１のインダクタンスと第２のインダクタンスを結合したので、上記効果に加え、第１のインダクタンス又は第２のインダクタンスに誘起される起電力を容易に調整することができ、装置設計の自由度が向上する、という効果を有する。
【００６２】
請求項３記載の発明は、請求項２の発明において、第３のインダクタンス及び第４のインダクタンスと並列に抵抗を接続したので、上記効果に加え、コイルの巻数を調整することが困難である等の場合にも、第１のインダクタンス又は第２のインダクタンスに誘起される起電力の大きさを容易に調整できる、という効果を有する。
【００６３】
請求項４記載の発明は、請求項３の発明において、第３のインダクタンスと第４のインダクタンスとの間にコンデンサを設けたので、上記効果に加え、軽負荷時にスイッチング素子をオンした直後等の必要時にのみ第１のインダクタンス又は第２のインダクタンスに起電力が誘起されるように構成することができる、という効果を有する。
【図面の簡単な説明】
【図１】本発明の作用を説明するための説明図である。
【図２】本実施形態に係る電源装置の一例を示す回路図である。
【図３】図２に示す電源装置における電圧Ｖ１，Ｖ２、定常時及び軽負荷時の電位Ｖ３、電流Ｉ１の変化を示すタイミングチャートである。
【図４】電源装置の他の例を示す回路図である。
【図５】電源装置の他の例を示す回路図である。
【図６】電源装置の他の例を示す回路図である。
【図７】従来のハーフブリッジ方式の部分共振電源装置の一例を示す回路図である。
【図８】図７に示す電源装置における電圧Ｖ１，Ｖ２、定常時及び軽負荷時の電位Ｖ３、電流Ｉ１の変化を示すタイミングチャートである。
【符号の説明】
１０，３６，８３，８８電源装置
３８トランス
５０，５２ＭＯＳＦＥＴ（スイッチング素子）
５４，５６コンデンサ（分圧用コンデンサ）
５８共振用インダクタンス
６０トランス（第１のインダクタンス、第２のインダクタンス）
６２共振用コンデンサ
８４トランス（第１のインダクタンス、第３のインダクタンス）
８５トランス（第２のインダクタンス、第４のインダクタンス）
８６抵抗
８９コンデンサ

Claims

所定電圧が印加される一対の給電端子間に直列に接続され、所定の同時オフ期間を挟んで交互にオンされる一対のスイッチング素子と、
前記一対の給電端子間に直列に接続された一対の分圧用コンデンサと、
一次巻線の一端が共振用インダクタンスを介して前記一対のスイッチング素子の間に接続されると共に、他端が前記一対の分圧用コンデンサの間に接続され、二次巻線が整流回路を介して負荷に接続されるトランスと、
一端が一対の給電端子の一方に接続された共振用コンデンサと、
前記共振用インダクタンスと、前記一対のスイッチング素子の接続点と、の間に設けられた第１のインダクタンスと、
一端が前記第１のインダクタンスと前記共振用インダクタンスとの間に、他端が前記共振用コンデンサの他端に接続され、一対のスイッチング素子の接続点側からトランスの一次巻線側へ向かう電流が前記第１のインダクタンスを流れたときに、第１のインダクタンスと前記共振用インダクタンスとの間から前記共振用コンデンサへ流れる電流を妨げる向きの起電力が誘起されるように前記第１のインダクタンスと磁気的に結合された第２のインダクタンスと、
を含む電源装置。
前記第１のインダクタンスと前記第２のインダクタンスは、第１のインダクタンスと磁気的に結合された第３のインダクタンスと、第２のインダクタンスと磁気的に結合されかつ両端が前記第３のインダクタンスの両端と接続された第４のインダクタンスと、を含む結合回路を介して結合されていることを特徴とする請求項１記載の電源装置。
前記結合回路は、前記第３のインダクタンス及び前記第４のインダクタンスと並列に接続された抵抗を備えていることを特徴とする請求項２記載の電源装置。
前記結合回路は、前記第３のインダクタンスと前記第４のインダクタンスとの間に設けられたコンデンサを備えていることを特徴とする請求項３記載の電源装置。