JPH0919134A - 電源装置 - Google Patents

電源装置

Info

Publication number
JPH0919134A
JPH0919134A JP16083095A JP16083095A JPH0919134A JP H0919134 A JPH0919134 A JP H0919134A JP 16083095 A JP16083095 A JP 16083095A JP 16083095 A JP16083095 A JP 16083095A JP H0919134 A JPH0919134 A JP H0919134A
Authority
JP
Japan
Prior art keywords
choke coil
switching element
power supply
value
stray capacitance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP16083095A
Other languages
English (en)
Other versions
JP3417149B2 (ja
Inventor
Yoshiyuki Inada
義之 稲田
Kazuhiro Nishimoto
和弘 西本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP16083095A priority Critical patent/JP3417149B2/ja
Publication of JPH0919134A publication Critical patent/JPH0919134A/ja
Application granted granted Critical
Publication of JP3417149B2 publication Critical patent/JP3417149B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Circuit Arrangements For Discharge Lamps (AREA)
  • Rectifiers (AREA)
  • Control Of Voltage And Current In General (AREA)
  • Dc-Dc Converters (AREA)

Abstract

(57)【要約】 【目的】昇圧チョッパ回路におけるスイッチング素子へ
のスパイク電流が抑制された電源装置を提供する。 【構成】昇圧チョッパ回路2中のチョークコイルL1
インダクタンス成分L 1a、巻線抵抗R1 、第1の浮遊容
量C3 、第2の浮遊容量C4 の値はR1 <2√(L1a
(C3 +C4 ))の条件を満足するように設定されてい
るので、スイッチング素子SW1 のオン時に、スイッチ
ング素子SW1 に印加される電圧は振動電圧になる。し
たがって、振動の振幅を大きくして、スイッチング素子
SW1 オン時にスイッチング素子SW1 の両端(ドレイ
ン・ソース間)に印加する振動電圧最小値を小さくする
ことによりスイッチング素子SW1 に流れるスパイク状
の電流(スパイク電流)の発生を抑制する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、商用電源を昇圧チョッ
パ回路を用いて平滑化する電源装置に関するものであ
る。
【0002】
【従来の技術】従来の昇圧チョッパ回路を用いた電源装
置は、図6に示すような回路で構成され、全波整流器D
Bで商用電源ACを整流し、整流された出力を昇圧チョ
ッパ回路2に入力し、昇圧チョッパ回路2中の平滑用コ
ンデンサC2 の電圧を出力する。
【0003】この昇圧チョッパ回路2は、全波整流器D
Bの出力間に、巻線抵抗R1 及びインダクタンス成分L
1aからなるチョークコイルL1 とスイッチング素子SW
1 とを直列接続し、FETよりなるスイッチング素子S
1 の両端(ドレイン・ソース間)に平滑用コンデンサ
2 を介する形でダイオードD1 を接続した構成となっ
ている。ここで、ダイオードD1 は、チョークコイルL
1 に蓄積されたエネルギを放出するための経路を形成す
るために設けてある。また、チョークコイルL 1 は二次
巻線n2 を有し、二次巻線の一端は制御回路1に接続し
てある。
【0004】スイッチング素子SW1 のゲートは制御回
路1と接続されていて、スイッチング素子SW1 は制御
回路1によってオン・オフ制御される。以下に、昇圧チ
ョッパ回路2の動作について詳しく説明する。昇圧チョ
ッパ回路2において、スイッチング素子SW1 がオンし
ている時は、チョークコイルL1 にエネルギが蓄積され
る。ここで、スイッチング素子SW1のオン時間は制御
回路1により制御され、制御回路1からの信号でスイッ
チング素子SW1 がオフすると、チョークコイルL1
蓄積されたエネルギは、全波整流器DBの出力に重畳し
てダイオードD1 を介して平滑用コンデンサC2 に充電
され、平滑用コンデンサC2 の両端に昇圧電圧を発生す
る。
【0005】チョークコイルL1 に蓄積されていたエネ
ルギがなくなり、チョークコイルL 1 に流れる電流IL
が零になるとチョークコイルL1 の二次巻線n2 に流れ
る電流も零になるので、制御回路1によって電流IL
零になったことを検出し、制御回路1はスイッチング素
子SW1 のゲート(G)にオン信号を送る。ここで、チ
ョークコイルL1 に巻線抵抗R1 が無い場合における電
流IL の理想的な動作波形を図7(c)に、スイッチン
グ素子SW1 のドレイン(D)・ソース(S)間に流れ
る電流IS の理想的な動作波形を図7(a)に、ダイオ
ードD1 に流れる電流ID の理想的な動作波形を図7
(b)に、夫々示す。
【0006】
【発明が解決しようとする課題】しかしながら、実際の
チョークコイルL1 には、図6に示すように、インダク
タンス成分L1aの他に巻線抵抗R1 、チョークコイルL
1 の巻線浮遊容量よりなる第1の浮遊容量C3 ,チョー
クコイルL1 の出力端と全波整流器DBのグランド端と
の間に存在する容量成分よりなる第2の浮遊容量C4
存在するため、スイッチング素子SW1 オン時に、スイ
ッチング素子SW1 のドレイン・ソース間には、図8
(a)に示す瞬間的に大きなスパイク状のスパイク電流
(ISH)が流れる場合がある。このスパイク電流は、チ
ョークコイルL1 の一次巻線n1 の巻線数、インダクタ
ンス成分L1aが大きい場合や、チョークコイルL1 の各
浮遊容量C3 、C4 が大きい場合に、大きくなる事が実
験的に確かめられている。
【0007】ここで、スパイク電流が、フィルタ用コン
デンサC1 と第1の浮遊容量C3 と第2の浮遊容量C4
と巻線抵抗R1 との影響でどのようにして流れるのか、
その過程を、第2の浮遊容量C4 を無視した場合と第1
の浮遊容量C3 を無視した場合とに分けて以下に説明す
る。 (1)第2の浮遊容量C4 を無視した場合 図6において第2の浮遊容量C4 を無視した場合を考え
る。
【0008】スイッチング素子SW1 がオフしている状
態では、チョークコイルL1 に蓄積されたエネルギは平
滑用コンデンサC2 に充電されていくが、ダイオードD
1 のオン電圧をVD 、チョークコイルL1 に蓄積された
エネルギによるチョークコイルL1 の起電力をVL 、平
滑用コンデンサC2 の両端電圧(つまり、出力電圧)を
out 、フィルタ用コンデンサC1 の両端電圧をEとす
ると、 Vout +VD =E+VL となった時、ダイオードD1 に流れる電流ID は零(I
D =0)となり、ダイオードD1 は非導通状態となる。
【0009】この時、理想的には、制御回路1によって
スイッチング素子SW1 は瞬時にオンすることが望まし
いが、実際にはID =0の時点からスイッチング素子S
1のゲート(G)にオン信号が入るまでには遅れ時間
stがある。このため、図6の回路のスイッチング素子
SW1 がオンする直前における図6の回路の等価回路
は、図9に示すように、電圧Eの直流電源にチョークコ
イルL1 のインダクタンス成分L1a及び巻線抵抗R1
第1の浮遊容量C3 とが直列接続されたLCR直列共振
回路となる。
【0010】このようなLCR直列共振回路において
は、第1の浮遊容量C3 の両端電圧の初期値VC3は、V
C3=Vout +VD であり、また、スイッチング素子SW
1 のドレイン・ソース間電圧をVSWとすると、VSWはV
C3に等しい。従って、スイッチング素子SW1 のドレイ
ン・ソース間電圧は、図10に示すように初期値がVSW
=Vout +VD であり、(VSWは)時間とともに減少ま
たは減衰振動して定常状態ではVSW=Eとなる。
【0011】ところで、LCR直列共振回路では、
1 ,L1a,C3 の値により第1の浮遊容量C3 の両端
電圧(つまり、スイッチング素子SW1 のドレイン・ソ
ース間電圧)の動作波形が異なる。その動作波形を図1
0(a)〜(c)に示す。例えば、R1 >2√(L1a
3 )の場合、スイッチング素子SW1 のドレイン・ソ
ース間電圧は、図10(a)に示すように変化し、前述
の遅れ時間tstのために図10(a)中のP点でスイッ
チング素子SW1 がオンしたとすると、スイッチング素
子SW1 のドレイン・ソース間にはVSWP なる電圧がか
かった状態でオンすることになるので、スイッチング素
子SW1 のドレインからソースへ図8(a)に示すよう
なスパイク電流が流れる。
【0012】それに対し、R1 <2√(L1a/C3 )の
場合、スイッチング素子SW1 のドレイン・ソース間電
圧は、図10(c)に示すように振動変化する。遅れ時
間t stが図10(a)の場合と同じであり、例えば、図
10(c)中のQ点でスイッチング素子SW1 がオンし
たとするとスイッチング素子SW1 にはVSWQ なる電圧
がかかる。つまり、スイッチング素子SW1 のドレイン
・ソース間電圧は振動しているので、その電圧が小さな
時点でスイッチング素子SW1 がオンするようにすれ
ば、VSWP >VSWQ となるのでR1 <2√(L1a
3 )の場合の方がスパイク電流は抑制される。
【0013】(2)第1の浮遊容量C3 を無視した場合 図6において第1の浮遊容量C3 を無視した場合を考え
る。この場合、スイッチング素子SW1 がオンする直前
の図6の回路の等価回路は、図11に示すように、チョ
ークコイルL1 のインダクタンス成分L1aおよび巻線抵
抗R1 と第2の浮遊容量C4 とが直列接続された閉回路
よりなるLCR直列回路となる。
【0014】このようなLCR直列回路では、第2の浮
遊容量C4 の両端電圧の初期値は、VL (=Vout +V
D −E)であり、R1 <2√(L1a/C4 )の場合、第
2の浮遊容量C4 の両端の電圧は時間経過に伴い、図1
0(c)と同様に減衰振動するので、(1)の場合、ス
パイク電流を抑制できる。したがって、図6の回路にお
いてフィルタ用コンデンサC1 の容量が、第1の浮遊容
量C3 、第2の浮遊容量C4 よりも十分大きいとすれ
ば、第1の浮遊容量C3 と第2の浮遊容量C4 の合成浮
遊容量とチョークコイルL1 のインダクタンス成分L1a
および巻線抵抗R1 に起因した振動動作が生じると考え
られる。
【0015】前述のようにスパイク電流のピーク値は、
スイッチング素子SW1 がオンする瞬間にスイッチング
素子SW1 の両端(ドレイン・ソース間)にかかってい
る電圧の大きさで決まり、その電圧の大きさは、R1
2√(L1a/(C3 +C4 ))の条件下で自由振動が生
じる場合には、チョークコイルL1 のインダクタンス成
分L1aおよび巻線抵抗R1 と第1の浮遊容量C3 と第2
の浮遊容量C4 および商用電源ACの電圧で決まる振動
波形と、ダイオードD1 に流れる電流ID がI D =0と
なった時点からスイッチング素子SW1 のゲートにオン
信号が入るまでの遅れ時間(tst)によって決まる。
【0016】本発明は上記事由に鑑みて為されたもので
あり、その目的は、ゼロ電流を検出してスイッチング素
子をオンさせる昇圧チョッパ回路を有する電源装置にお
けるスパイク状のスイッチング電流を抑制し、雑音や回
路損失を低減した電源装置を提供することにある。
【0017】
【課題を解決するための手段】請求項1の発明は、上記
目的を達成するために、商用電源を整流する整流回路
と、該整流回路の出力に接続されるチョークコイル及び
スイッチング素子及びダイオード及び平滑コンデンサで
構成される昇圧チョッパ回路と、前記チョークコイルに
流れる電流を検出し、検出された電流が零ならば前記ス
イッチング素子にオン信号を与え、また別途定められた
オフ信号を与える制御回路とからなる電源装置におい
て、前記チョークコイルの直流抵抗値、インダクタンス
値、巻線浮遊容量値、及び前記チョークコイルの出力端
と前記整流回路のグランド端との間に存在する容量成分
値は、前記スイッチング素子の両端に印加される電圧が
振動電圧になり且つ前記振動電圧の最小値が零ボルト以
下になるように設定されてなることを特徴とする。
【0018】請求項2の発明は、前記チョークコイルの
直流抵抗値、インダクタンス値、巻線浮遊容量値、及び
前記チョークコイルの出力端と前記整流回路のグランド
端との間に存在する容量成分値が、スイッチング素子に
印加される振動電圧が負の期間または略最小値の時点で
前記スイッチング素子がオンするように設定されてなる
ことを特徴とする。
【0019】請求項3の発明は、チョークコイルを2つ
に分割して直列接続し、スイッチング素子から離れた方
のチョークコイルに二次巻線を設け、該二次巻線よりチ
ョークコイルに流れる電流を検出することを特徴とす
る。請求項4の発明は、整流回路とチョークコイルとの
間に、前記チョークコイルと直列にカレントトランスを
接続し、前記カレントトランスで前記チョークコイルに
流れる電流を検出することを特徴とする。
【0020】請求項5の発明は、チョークコイルに流れ
る電流を検出する為に前記チョークコイルに二次巻線を
設け、前記二次巻線の両端にコモンフィルタを設けたこ
とを特徴とする。請求項6の発明は、チョークコイルに
流れる電流を検出する為に設けた二次巻線の両端夫々に
抵抗成分又はインダクタンス成分を持つ素子を接続した
ことを特徴とする。
【0021】請求項7の発明は、チョークコイルが、ヘ
リカルコイルであることを特徴とする。
【0022】
【作用】請求項1の発明の構成によれば、チョークコイ
ルの直流抵抗値、インダクタンス値、巻線浮遊容量値、
及び前記チョークコイルの出力端と前記整流回路のグラ
ンド端との間に存在する容量成分値は、前記スイッチン
グ素子の両端に印加される電圧が振動電圧になり且つ前
記振動電圧の最小値が零ボルト以下になるように設定さ
れてなるので、スイッチング素子へのスパイク電流を抑
制することができ、雑音の抑制、スイッチング損失の低
減、更には装置の小型化、高信頼性、低コストにも寄与
する。
【0023】請求項2の発明の構成によれば、チョーク
コイルの直流抵抗値、インダクタンス値、巻線浮遊容量
値、及び前記チョークコイルの出力端と前記整流回路の
グランド端との間に存在する容量成分値は、スイッチン
グ素子に印加される振動電圧が負の期間または略最小値
の時点で前記スイッチング素子がオンするように設定さ
れてなるので、スイッチング素子へのスパイク電流を抑
制することができる。
【0024】請求項3の発明の構成によれば、チョーク
コイルを2つに分割して直列接続し、スイッチング素子
から離れた方のチョークコイルに二次巻線を設け、該二
次巻線よりチョークコイルに流れる電流を検出するの
で、スイッチング素子がオンした瞬間にスイッチング素
子に流れる電流は、スイッチング素子に近い方のチョー
クコイルを流れることになるので、スパイク電流を抑制
することができる。
【0025】請求項4の発明の構成によれば、整流回路
とチョークコイルとの間に前記チョークコイルと直列に
カレントトランスを接続し、前記カレントトランスで前
記チョークコイルに流れる電流を検出するので、前記チ
ョークコイルの一次巻線と二次巻線との間に存在した浮
遊容量がなくなり、スイッチング素子に流れるスパイク
電流をカレントトランスのインダクタンスにより抑制す
ることができる。
【0026】請求項5の発明の構成によれば、チョーク
コイルに流れる電流を検出する為に前記チョークコイル
に二次巻線を設け、前記二次巻線の両端にコモンフィル
タを設けたので、浮遊容量を介しスイッチング素子に流
れるスパイク電流を前記コモンフィルタのインダクタン
スにより抑制することができる。請求項6の発明の構成
によれば、チョークコイルに流れる電流を検出する為に
設けた二次巻線の両端夫々に抵抗成分又はインダクタン
ス成分を持つ素子を接続したので、浮遊容量を介しスイ
ッチング素子に流れるスパイク電流を抵抗成分またはイ
ンダクタンス成分により抑制することができる。
【0027】請求項7の発明の構成によれば、チョーク
コイルとしてヘリカルコイルを用いているので、第1の
浮遊容量及び第2の浮遊容量が小さくなるので、スパイ
ク電流を小さくすることができる。
【0028】
【実施例】以下、本発明を実施例により説明する。 (実施例1)本実施例は請求項1の発明に対応するもの
である。本実施例の電源装置は、図1に示すような回路
構成であり、基本的には従来技術で説明した電源装置
(図6)と同じであり、本実施例の特徴とするところ
は、チョークコイルL1 の巻線抵抗R1 、第1の浮遊容
量C3 、第2の浮遊容量C4の値を考慮して、スパイク
電流を抑制することにある。
【0029】まず、本電源装置の基本的な動作について
以下に説明する。本電源装置は、全波整流器DBで商用
電源ACを整流し、整流された出力を昇圧チョッパ回路
2に入力し、昇圧チョッパ回路2中の平滑用コンデンサ
2 の電圧を出力する。昇圧チョッパ回路2は、全波整
流器DBの出力間に、チョークコイルL1 とスイッチン
グ素子SW1 とを直列接続し、FETよりなるスイッチ
ング素子SW1の両端(ドレイン・ソース間)に平滑用
コンデンサC2 を介する形でダイオードD1 を接続した
構成となっている。ここで、ダイオードD1 は、チョー
クコイルL1 に蓄積されたエネルギを放出するための経
路を形成するために設けてある。また、チョークコイル
1 は二次巻線n2 を有し、二次巻線の一端は制御回路
1に接続してある。
【0030】スイッチング素子SW1 のゲートは制御回
路1と接続されていて、スイッチング素子SW1 は制御
回路1によってオン・オフ制御される。以下に、昇圧チ
ョッパ回路2の動作について詳しく説明する。昇圧チョ
ッパ回路2において、スイッチング素子SW1 がオンし
ている時は、チョークコイルL1 にエネルギが蓄積され
る。ここで、スイッチング素子SW1のオン時間は制御
回路1により制御され、制御回路1からの信号でスイッ
チング素子SW1 がオフすると、チョークコイルL1
蓄積されたエネルギは、全波整流器DBの出力に重畳し
てダイオードD1 を介して平滑用コンデンサC2 に充電
され、平滑用コンデンサC2 の両端に昇圧電圧を発生す
る。
【0031】チョークコイルL1 に蓄積されていたエネ
ルギがなくなり、チョークコイルL 1 に流れる電流IL
が零になるとチョークコイルL1 の二次巻線n2 に流れ
る電流も零になるので、制御回路1によって電流IL
零になったことを検出し、制御回路1はスイッチング素
子SW1 のゲート(G)にオン信号を送る。ところで、
従来の技術で説明したように、チョークコイルL1
は、インダクタンス成分L1a、巻線抵抗R1 、第1の浮
遊容量C3 ,第2の浮遊容量C4 が存在し、これらによ
りスイッチング素子SW1 オン時にスイッチング素子S
1 にスパイク電流が流れてしまう。そこで、本実施例
では、以下に説明する手段によってスパイク電流を抑制
している。
【0032】次に、本発明の要旨について説明する。す
なわち、本実施例では、スイッチング素子SW1 のオン
時に、スイッチング素子SW1 に印加される電圧が振動
電圧になるように、チョークコイルL1 のインダクタン
ス成分L1a、巻線抵抗R1 、第1の浮遊容量C3 、第2
の浮遊容量C 4 の値をR1 <2√(L1a/(C3
4 ))の条件を満足するように設定し、しかも、振動
の振幅を大きくして、スイッチング素子SW1 オン時に
スイッチング素子SW1 の両端(ドレイン・ソース間)
に印加する振動電圧最小値を小さくすることによりスイ
ッチング素子SW1 に流れるスパイク状の電流(スパイ
ク電流)の発生を抑制する。この為には、巻線抵抗R1
が小さい程有効である。
【0033】なお、商用電源の電圧が大きい値になる位
相(位相角90°)付近で、この振動振幅が小さくな
り、スパイク電流が生じやすくなるので、このポイント
での配慮が必要となる。 (実施例2)本実施例は請求項2の発明に対応するもの
である。
【0034】本実施例の電源装置は、図1と同じ構成で
あり、その基本的な動作は実施例1に準ずる。本実施例
の特徴とするところは、ダイオードD1 に流れる電流I
D がID =0となる時点からスイッチング素子SW1
ゲートにオン信号が入ってスイッチング素子SW1 がオ
ンするまでの遅れ時間tstと、スイッチング素子SW1
への印加電圧が最小となる時間を略一致させるように、
振動条件R1 <2√(L1a/(C3 +C4 ))を満足す
るようにチョークコイルL1 のインダクタンス成分
1a、巻線抵抗R1 、第1の浮遊容量C3 、第2の浮遊
容量C4 の値を設定することにある。
【0035】ここで、第1の浮遊容量C3 ,第2の浮遊
容量C4 の値がが大きくて上記諸条件に適合できない場
合は、以下の実施例に示すように、チョークコイルL1
の構造的要素などを変更することによって改善すること
ができる。 (実施例3)本実施例は請求項3の発明に対応するもの
である。
【0036】本実施例の電源装置は、図2に示すよう
に、図1の回路におけるチョークコイルL1 と直列にコ
イルL2 を接続し、二次巻線を有するチョークコイルL
1 をスイッチング素子SW1 から離れた方に配置したも
のである。なお、コイルL2 は新たに設けてもよいし、
チョークコイルL1 を分割したものでもよい。本実施例
の電源装置の基本的な動作は実施例1に準ずる。
【0037】本電源装置の特徴とするところは、スイッ
チング素子SW1 がオンした瞬間に第1の浮遊容量C3
を介しスイッチング素子SW1 に流れる電流と第2の浮
遊容量C4 を介しスイッチング素子SW1 に流れる電流
が、コイルL2 を介してスイッチング素子SW1 へを流
れることにあり、その結果、スパイク電流のピークを抑
制することができる。
【0038】(実施例4)本実施例は請求項4の発明に
対応するものである。本実施例の電源装置は、図3に示
すように、図1の回路においてチョークコイルL1 の二
次巻線n2 を外し、替わりに、全波整流器DBとチョー
クコイルL1との間にチョークコイルL1 と直列にカレ
ントトランスCTを接続し、このカレントトランスCT
により、チョークコイルL1 に流れる電流がゼロになる
検出を行い、制御回路1に信号を送るものである。
【0039】本実施例の基本的な動作は、実施例1に準
ずる。本実施例では、上記回路構成にすることにより、
実施例1でチョークコイルL 1 の一次巻線n1 と二次巻
線n2 との間に存在した第1の浮遊容量C3 がなくな
り、第2の浮遊容量C4 を介してスイッチング素子SW
1 に流れるスパイク電流をカレントトランスCTのイン
ダクタンスにより抑制することができる。
【0040】なお、カレントトランスCTによる浮遊容
量は発生するが巻数も少なく、構造的配慮がしやすくな
る。 (実施例5)本実施例は請求項5の発明に対応するもの
である。本実施例の電源装置は、図4に示すように、図
1の回路においてチョークコイルL1 の二次巻線n2
端にコモンフィルタFTを設けたものであり、基本的な
動作は実施例1に準ずる。
【0041】コモンフィルタFTを設けることによっ
て、第1の浮遊容量C3 を介しスイッチング素子SW1
に流れるスパイク電流をコモンフィルタFTのインダク
タンスにより抑制することができる。 (実施例6)本実施例は請求項6の発明に対応するもの
である。
【0042】本実施例の電源装置は、図5に示すよう
に、図4の回路におけるコモンフィルタFTの替わりに
抵抗成分またはインダクタンス成分をもつ素子Zを2つ
接続したものである。このようにすることによって、第
1の浮遊容量C3 を介しスイッチング素子SW1 に流れ
るスパイク電流を素子Zの抵抗成分またはインダクタン
ス成分により抑制することができる。
【0043】(実施例7)本実施例は請求項7の発明に
対応するものである。本実施例の電源装置は、図1にお
けるチョークコイルL1 を巻線間浮遊容量の小さいヘリ
カルコイル(二次巻線を有する)と置き替えたものであ
って、基本的な動作は実施例1に準ずる。
【0044】本電源装置では、ヘリカルコイルを用いた
ことによって、実施例1よりも第1の浮遊容量C3 及び
第2の浮遊容量C4 が小さくなるので、スパイク電流を
小さくすることができる。
【0045】
【発明の効果】請求項1の発明は、チョークコイルの直
流抵抗値、インダクタンス値、巻線浮遊容量値、及び前
記チョークコイルの出力端と前記整流回路のグランド端
との間に存在する容量成分値が、前記スイッチング素子
の両端に印加される電圧が振動電圧になり且つ前記振動
電圧の最小値が零ボルト以下になるように設定されてな
るので、スイッチング素子へのスパイク電流を抑制する
ことができるという効果があり、雑音の抑制、スイッチ
ング損失の低減、更には装置の小型化、高信頼性、低コ
ストにも寄与するという効果がある。
【0046】請求項2の発明は、チョークコイルの直流
抵抗値、インダクタンス値、巻線浮遊容量値、及び前記
チョークコイルの出力端と前記整流回路のグランド端と
の間に存在する容量成分値が、スイッチング素子に印加
される振動電圧が負の期間または略最小値の時点で前記
スイッチング素子がオンするように設定されてなるの
で、スイッチング素子へのスパイク電流を抑制すること
ができるという効果がある。
【0047】請求項3の発明は、チョークコイルを2つ
に分割して直列接続し、スイッチング素子から離れた方
のチョークコイルに二次巻線を設け、該二次巻線よりチ
ョークコイルに流れる電流を検出するので、スイッチン
グ素子がオンした瞬間にスイッチング素子に流れる電流
は、スイッチング素子に近い方のチョークコイルを流れ
ることになるので、スパイク電流を抑制することができ
るという効果がある。
【0048】請求項4の発明は、整流回路とチョークコ
イルとの間に前記チョークコイルと直列にカレントトラ
ンスを接続し、前記カレントトランスで前記チョークコ
イルに流れる電流を検出するので、前記チョークコイル
の一次巻線と二次巻線との間に存在した浮遊容量がなく
なり、スイッチング素子に流れるスパイク電流をカレン
トトランスのインダクタンスにより抑制することができ
るという効果がある。
【0049】請求項5の発明は、チョークコイルに流れ
る電流を検出する為に前記チョークコイルに二次巻線を
設け、前記二次巻線の両端にコモンフィルタを設けたの
で、浮遊容量を介しスイッチング素子に流れるスパイク
電流を前記コモンフィルタのインダクタンスにより抑制
することができるという効果がある。請求項6の発明
は、チョークコイルに流れる電流を検出する為に設けた
二次巻線の両端夫々に抵抗成分又はインダクタンス成分
を持つ素子を接続したので、浮遊容量を介しスイッチン
グ素子に流れるスパイク電流を抵抗成分またはインダク
タンス成分により抑制することができるという効果があ
る。
【0050】請求項7の発明は、チョークコイルとして
ヘリカルコイルを用いているので、第1の浮遊容量及び
第2の浮遊容量が小さくなるので、スパイク電流を小さ
くすることができるという効果がある。
【図面の簡単な説明】
【図1】実施例1を示す回路図である。
【図2】実施例3を示す回路図である。
【図3】実施例4を示す回路図である。
【図4】実施例5を示す回路図である。
【図5】実施例6を示す回路図である。
【図6】従来例を示す回路図である。
【図7】従来例の理想的動作の説明図である。
【図8】従来例の動作説明図である。
【図9】従来例の問題点を説明する等価回路図である。
【図10】従来例の問題点を説明する動作波形図であ
る。
【図11】従来例の問題点を説明する等価回路図であ
る。
【符号の説明】
1 制御回路 2 昇圧チョッパ回路 AC 商用電源 DB 全波整流器 L1 チョークコイル D1 ダイオード SW1 スイッチング素子 C2 平滑用コンデンサ n1 一次巻線 n2 二次巻線
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H02M 7/06 8726−5H H02M 7/06 A H05B 41/29 H05B 41/29 B

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 商用電源を整流する整流回路と、該整流
    回路の出力に接続されるチョークコイル及びスイッチン
    グ素子及びダイオード及び平滑コンデンサで構成される
    昇圧チョッパ回路と、前記チョークコイルに流れる電流
    を検出し、検出された電流が零ならば前記スイッチング
    素子にオン信号を与え、また別途定められたオフ信号を
    与える制御回路とからなる電源装置において、前記チョ
    ークコイルの直流抵抗値、インダクタンス値、巻線浮遊
    容量値、及び前記チョークコイルの出力端と前記整流回
    路のグランド端との間に存在する容量成分値は、前記ス
    イッチング素子の両端に印加される電圧が振動電圧にな
    り且つ前記振動電圧の最小値が零ボルト以下になるよう
    に設定されてなることを特徴とする電源装置。
  2. 【請求項2】 前記チョークコイルの直流抵抗値、イン
    ダクタンス値、巻線浮遊容量値、及び前記チョークコイ
    ルの出力端と前記整流回路のグランド端との間に存在す
    る容量成分値は、スイッチング素子に印加される振動電
    圧が負の期間または略最小値の時点で前記スイッチング
    素子がオンするように設定されてなることを特徴とする
    請求項1記載の電源装置。
  3. 【請求項3】 チョークコイルを2つに分割して直列接
    続し、スイッチング素子から離れた方のチョークコイル
    に二次巻線を設け、該二次巻線よりチョークコイルに流
    れる電流を検出することを特徴とする請求項1又は請求
    項2記載の電源装置。
  4. 【請求項4】 整流回路とチョークコイルとの間に、前
    記チョークコイルと直列にカレントトランスを接続し、
    前記カレントトランスで前記チョークコイルに流れる電
    流を検出することを特徴とする請求項1又は請求項2記
    載の電源装置。
  5. 【請求項5】 チョークコイルに流れる電流を検出する
    為に前記チョークコイルに二次巻線を設け、前記二次巻
    線の両端にコモンフィルタを設けたことを特徴とする請
    求項1又は請求項2記載の電源装置。
  6. 【請求項6】 チョークコイルに流れる電流を検出する
    為に設けた二次巻線の両端夫々に抵抗成分又はインダク
    タンス成分を持つ素子を接続したことを特徴とする請求
    項1又は請求項2記載の電源装置。
  7. 【請求項7】 チョークコイルは、ヘリカルコイルであ
    ることを特徴とする請求項1又は請求項2記載の電源装
    置。
JP16083095A 1995-06-27 1995-06-27 電源装置 Expired - Fee Related JP3417149B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16083095A JP3417149B2 (ja) 1995-06-27 1995-06-27 電源装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16083095A JP3417149B2 (ja) 1995-06-27 1995-06-27 電源装置

Publications (2)

Publication Number Publication Date
JPH0919134A true JPH0919134A (ja) 1997-01-17
JP3417149B2 JP3417149B2 (ja) 2003-06-16

Family

ID=15723339

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16083095A Expired - Fee Related JP3417149B2 (ja) 1995-06-27 1995-06-27 電源装置

Country Status (1)

Country Link
JP (1) JP3417149B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007173021A (ja) * 2005-12-22 2007-07-05 Matsushita Electric Works Ltd 放電灯点灯装置及び画像表示装置
JP2008206282A (ja) * 2007-02-20 2008-09-04 Densei Lambda Kk スナバ回路
JP2013027198A (ja) * 2011-07-22 2013-02-04 Minebea Co Ltd Dc−dcコンバータ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007173021A (ja) * 2005-12-22 2007-07-05 Matsushita Electric Works Ltd 放電灯点灯装置及び画像表示装置
JP4710590B2 (ja) * 2005-12-22 2011-06-29 パナソニック電工株式会社 放電灯点灯装置及び画像表示装置
JP2008206282A (ja) * 2007-02-20 2008-09-04 Densei Lambda Kk スナバ回路
JP2013027198A (ja) * 2011-07-22 2013-02-04 Minebea Co Ltd Dc−dcコンバータ

Also Published As

Publication number Publication date
JP3417149B2 (ja) 2003-06-16

Similar Documents

Publication Publication Date Title
US7289338B2 (en) Input to output isolated DC-DC converter
US7242595B2 (en) Switching power supply circuit
US20060239039A1 (en) Switching power supply circuit
JP2796526B2 (ja) 電源変換回路
JP2001190072A (ja) スイッチング電源
JPH0520991B2 (ja)
JPH0919134A (ja) 電源装置
JP2003199346A (ja) スイッチング電源装置
JP2001309652A (ja) 電源装置
JP2007068284A (ja) 共振形コンバータ
JP2003164149A (ja) スイッチング電源装置
JP2000125560A (ja) スイッチング電源装置
JP3215273B2 (ja) スイッチング電源
JPH09131055A (ja) スイッチングレギュレータ
JPH08168240A (ja) Dc−dcコンバータ
JPH0823676A (ja) 電圧変換装置
JPH05328718A (ja) スイッチング電源
JP2005192285A (ja) スイッチング電源装置
JP2004048965A (ja) スイッチング電源装置
JP2002010643A (ja) スイッチング電源
JPH08103076A (ja) スイッチング電源回路
JP3453468B2 (ja) スイッチングレギュレータ
JPH07170743A (ja) スイッチング電源装置
JPH09131056A (ja) 力率改善コンバータ回路
JPH0767344A (ja) スイッチング電源装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20030114

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030311

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080411

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090411

Year of fee payment: 6

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090411

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100411

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100411

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110411

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130411

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130411

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140411

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees