JP3613323B2 - 力率改善回路 - Google Patents
力率改善回路 Download PDFInfo
- Publication number
- JP3613323B2 JP3613323B2 JP28101899A JP28101899A JP3613323B2 JP 3613323 B2 JP3613323 B2 JP 3613323B2 JP 28101899 A JP28101899 A JP 28101899A JP 28101899 A JP28101899 A JP 28101899A JP 3613323 B2 JP3613323 B2 JP 3613323B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output voltage
- current
- capacitor
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P80/00—Climate change mitigation technologies for sector-wide applications
- Y02P80/10—Efficient use of energy, e.g. using compressed air or pressurized fluid as energy carrier
Landscapes
- Rectifiers (AREA)
Description
【発明の属する技術分野】
本発明は、交流電圧を整流回路により整流してスイッチングし、このスイッチングのオン期間を制御して、負荷に印加する直流出力電圧を安定化するスイッチング電源装置に於ける力率改善回路に関する。
【0002】
【従来の技術】
図10は従来例の説明図であり、バックコンバータに適用した従来例の力率改善回路を示し、L1,L2はチョークコイル、C1〜C3,Cはコンデンサ、Ra〜Rdは抵抗、D1はダイオード、RECは整流回路、Q1はスイッチング・トランジスタ、OA1は演算増幅器、STGは鋸歯状波発生器、PWMはパルス幅制御回路、RLは負荷を示す。又Iacは交流電源からの交流電流、Idはパルス状の直流電流、Vinは整流出力電圧、Vdは負荷RLに印加する直流出力電圧、Vrは基準電圧を示す。
【0003】
交流電源は、例えば、100V或いは200Vの50Hz或いは60Hzの商用電源とする場合が一般的であり、チョークコイルL1とコンデンサC1とによる入力フィルタを介して整流回路RECに交流電圧を印加し、この整流回路RECにより全波整流し、スイッチング・トランジスタQ1によりオン,オフして、チョークコイルL2とコンデンサC2,C3とダイオードD1とを含む平滑回路に入力する。コンデンサC2は、スイッチングによる高調波に対して特性を良くしたコンデンサであり、又コンデンサC3は容量を大きくして直流出力電圧Vdの安定化を図る整流出力用コンデンサである。
【0004】
この整流出力用コンデンサC3の端子電圧の直流出力電圧Vdを負荷RLに印加し、且つ抵抗Ra,Rbにより分圧して直流出力電圧Vdを検出し、演算増幅器OA1により基準電圧Vrと比較する。この演算増幅器OA1は、抵抗Rc,RdとコンデンサCとの帰還回路により誤差増幅器を構成しており、直流出力電圧Vdと、基準電圧Vrに対応する設定値との誤差分をパルス幅制御回路PWMに入力する。
【0005】
このパルス幅制御回路PWMは、誤差増幅器の出力信号と、鋸歯状波発生器STGからの数10kHz〜数100kHzの周波数の鋸歯状波信号とを比較し、負荷RLに印加するコンデンサC3の端子電圧、即ち、直流出力電圧Vdが上昇すると、鋸歯状波信号の周波数に従ったパルス信号のパルス幅を狭くし、反対に、直流出力電圧Vdが低下すると、パルス幅を広くして、このパルス幅に従ってスイッチング・トランジスタQ1のオン期間を制御し、負荷RLに印加する直流出力電圧Vdを設定値となるように制御するものである。
【0006】
この場合の誤差増幅器の応答速度は、抵抗RdとコンデンサCとの値に対応することになり、通常は応答速度を遅くして、僅かな出力電圧(負荷RLに印加する電圧)の変動によってもパルス幅制御回路PWMからのパルス幅を一定とする場合が一般的である。
【0007】
図11は従来例の動作説明図であり、(A)は整流出力電圧Vinと直流出力電圧Vdとリップル電圧Vrpとの波形の概要を示し、又(B)は理想状態のスイッチング・トランジスタQ1を介して流れる電流Idと、交流電源から流入する交流電流Iacとの概要を示す。
【0008】
通常は、リップル電圧Vrpに応答しないように、誤差増幅器の応答速度を遅くするものである。従って、直流出力電圧Vdが一定の場合、パルス幅制御回路PWMは、一定のパルス幅のオン信号をスイッチング・トランジスタQ1に加えることになり、電流Idは、整流出力電圧Vinに対応したレベルで、それぞれ同一のパルス幅となる。即ち、t1=t2となる。従って、交流電源からの交流電流Iacは、点線で示すように、電流Idの平均値に相当し、整流出力電圧Vinの位相にほぼ一致し、且つ正弦波に近い波形となる。即ち、力率を改善することができる。
【0009】
又図11の(C)は、負荷RLの急変に対しても直流出力電圧Vdを安定化するには、誤差増幅器の応答速度を速くすることになり、その場合の電流Idと交流電流Iacとの概要を示す。即ち、(A)に示すリップル電圧Vrpに応答することになり、このリップル電圧Vrpが直流出力電圧Vdの設定値以下のレベルとなると、誤差増幅器の出力信号に対応してパルス幅制御回路PWMからスイッチング・トランジスタQ1のオン期間をパルス幅t1のように広くし、反対に、リップル電圧Vrpが設定値以上のレベルとなると、誤差増幅器の出力信号に対応してパルス幅制御回路PWMからスイッチング・トランジスタQ1のオン期間をパルス幅t2のように狭くすることになる。それにより、リップル電圧Vrpのレベルが低く、且つ整流出力電圧Vinのレベルが高い時に、パルス幅が広くなって大きな電流Idが流れるから、交流電流Iacはピーク波形を示すこととなり、正弦波形とは異なる波形となる。
【0010】
【発明が解決しようとする課題】
前述のように、負荷RLの急激な変動に対しても、直流出力電圧Vdを一定化して、負荷RLの安定動作を行わせる場合、コンデンサC2,C3の容量を大きくして変動分を吸収するか、又は誤差増幅器の応答速度を速くして変動分に追従させることが必要となる。コンデンサの容量を大きくすることは、コスト的にも又スペース的にも問題がある。又誤差増幅器の応答速度を速くすると、リップル電圧Vrpに応答して、パルス幅制御回路PWMを制御することになる。このリップル電圧Vrpは、コンデンサに流れる電流よりπ/2遅れることにより、力率を悪化させる。
【0011】
即ち、図11の(C)に概要を示すように、整流出力電圧Vinとリップル電圧Vrpとの位相が異なるものであり、整流出力電圧Vinが高い時に、リップル電圧Vrpが低いレベルとなると、高速応答の誤差増幅器は、直流出力電圧Vinの低下と同様な誤差出力信号をパルス幅制御回路PWMに加えるから、スイッチング・トランジスタQ1のオン期間が長くなり、大きな電流Idが流れる。それにより、交流電源からの交流電流Iacは、正弦波と大きく異なるピークを有する波形となり、力率が悪化する問題がある。
本発明は、負荷の変動に高速に応答して出力電圧を安定化すると共に、力率を改善することを目的とする。
【0012】
本発明の力率改善回路は、(1)交流電圧を整流する整流回路RECの整流出力電圧を、交流電圧の周波数に比較して高い周波数に従ってオン,オフするスイッチング・トランジスタQ1と、このスイッチング・トランジスタQ1のオン期間が長い程上昇する直流出力電圧Vdを負荷RLに印加する為の平滑出力用コンデンサC3と、直流出力電圧と設定値との誤差分を検出する誤差増幅器と、この誤差増幅器からの誤差分に対応して前記スイッチング・トランジスタQ1のオン期間を制御する制御回路とを含み、交流電圧による電流を正弦波に近づけるスイッチング電源装置の力率改善回路であって、平滑出力用コンデンサC3に流れる電流を検出して、直流出力電圧Vdに含まれるリップル電圧の低レベルによる直流出力電圧Vdの低下を補償するように、誤差増幅器に帰還する電流帰還回路FBKを設けた構成を備えている。
【0013】
又(2)電流帰還回路FEKは、平滑出力用コンデンサC3と負荷RLとに流れる電流を検出する抵抗R0の両端の電圧を入力する演算増幅器OA2と、この演算増幅器OA2の出力信号をコンデンサC5を介して、誤差増幅器に入力する直流出力電圧の一部に重畳する構成を備えている。
【0014】
【発明の実施の形態】
図1は本発明の実施の形態の説明図であり、L1,L2はチョークコイル、C1〜C5はコンデンサ、R0〜R9は抵抗、D1はダイオード、Q1はスイッチング・トランジスタ、OA1,OA2は演算増幅器、RECは整流回路、RLは負荷、PWMはパルス幅制御回路、STGは鋸歯状波発生器、FBKは電流帰還回路を示す。又Iacは交流電源からの交流電流、Idはパルス状の直流電流、Vinは整流出力電圧、Vdは負荷RLに印加する直流出力電圧、Vrは基準電圧を示す。
【0015】
この実施の形態は、バックコンバータに適用した場合を示し、負荷の変動に高速に応答して出力電圧を安定化できるように、演算増幅器OA1と抵抗R4,R5とコンデンサC4とによる誤差増幅器の応答速度を速くし、且つ平滑出力用のコンデンサC3と負荷RLとに流れる電流を抵抗R0により検出して、誤差増幅器に帰還する電流帰還回路FBKを設けて、力率を改善するものである。
【0016】
この電流帰還回路FBKは、抵抗R6〜R9とコンデンサC5と演算増幅器OA2とからなる場合を示し、抵抗R0の両端の電圧を抵抗R6,R7を介して演算増幅器OA2の−端子と+端子にそれぞれ入力し、抵抗R0の両端の電圧に対応した演算増幅器OA2の出力信号を抵抗R9とコンデンサC5とを介して、抵抗R2,R3の接続点に加える。
【0017】
抵抗R0に流れる電流は、負荷RLに流れる電流と整流出力用のコンデンサC3に流れる電流とを含み、負荷RLに流れる電流は通常は一定であるが、整流平滑用のコンデンサC3に流れる電流は変化する。従って、演算増幅器OA2の出力信号は、負荷RLに流れる電流と平滑出力用のコンデンサC3に流れる電流との和を示すものとなるが、コンデンサC5により直流成分がカットされるから、結局は、平滑出力用のコンデンサC3に流れる電流を検出して、抵抗R2,R3の接続点に帰還していることになる。
【0018】
又抵抗R2,R3は、抵抗R1と共に直流出力電圧Vdを検出する為のものであり、抵抗R1,R2の接続点を直流出力電圧Vdの検出点として演算増幅器OA1の−端子に入力し、+端子に基準電圧Vrを入力して、基準電圧Vrに対する差分の信号をパルス幅制御回路PWMに入力する。このパルス幅制御回路PWMは、スイッチング・トランジスタQ1のオン期間を制御する制御回路であり、従来例と同様に、鋸歯状波発生器STGからの鋸歯状波信号と、誤差増幅器の出力信号とを比較して、スイッチング・トランジスタQ1のオン期間を制御するパルス幅の信号を出力する。
【0019】
誤差増幅器に入力される直流出力電圧Vdの検出値に、電流帰還回路FBKからの平滑出力用コンデンサC3に流れる電流の検出値が重畳されるもので、この電流検出値は、リップル電圧Vrpの低レベルの状態を補償するように電圧検出値に重畳される。従って、リップル電圧Vrpが低レベルで、恰も直流出力電圧Vdが低下して、それに追従するように、スイッチング・トランジスタQ1のオン期間を長くしようとした場合に、リップル電圧Vrpが低レベルでないように電流検出値により補償するから、リップル電圧Vrpに影響されないで、スイッチング・トランジスタQ1のオン,オフ制御を可能とすることができる。それによって、交流電流Iacがピーク状となることを回避して、力率を改善することができる。この場合、抵抗R2,R3の選定により、平滑出力用のコンデンサC3に流れる電流の検出値の帰還量を設定することができる。
【0020】
図2は本発明の実施の形態の動作説明図であり、(A)は図11の(A)と同様な整流出力電圧Vinと、直流出力電圧Vdと、リップル電圧Vrpとの概要の波形を示し、更に、電流帰還回路FBKによる帰還電圧Vfdを点線で示す。即ち、抵抗R1〜R3により検出したリップル電圧Vrpに、電流帰還回路FBKからの平滑出力用コンデンサC3に流れる電流に対応した帰還電圧Vfdを重畳するものである。又(B)は図11の(B)とほぼ同様な電流Idと交流電流Iacとの概要の波形を示す。
【0021】
図2の(A)に示すように、リップル電圧Vrpが低レベルとなった時に、電流帰還回路FBKの帰還電圧Vfdがリップル電圧Vrpに重畳された状態となるから、誤差増幅器は、リップル電圧Vrpが低レベルではないと判定した信号をパルス幅制御回路PWMに入力することになる。それによって、直流出力電圧Vdが一定の場合のリップル電圧Vrpに対して、スイッチング・トランジスタQ1のオン期間を広くすることなく、パルス幅をほぼ一定として制御するから、図2の(B)に示すような電流Idが流れ、それによって、交流電源からの交流電流Iacは、点線で示すように、ほぼ正弦波状の波形となる。
【0022】
又負荷RLの急変による直流出力電圧Vdの変動については、応答速度の速い誤差増幅器が検出し、それに対応した誤差分によりパルス幅制御回路PWMはスイッチング・トランジスタQ1のオン期間を制御するから、直流出力電圧Vdの安定化を図ることができる。即ち、誤差増幅器の応答速度を速くして、負荷RLの変動に伴う直流出力電圧Vdの変動を抑圧して安定化を図ると共に、力率を改善することができる。
【0023】
図3はブーストコンバータに適用した力率改善回路の説明図であり、図1と接続構成は異なるが、同一符号は同一部分を示す。このブーストコンバータは、スイッチング・トランジスタQ1をオンとすることにより、チョークコイルL2に電流を流してエネルギーを蓄積し、スイッチング・トランジスタQ1をオフとした時に、チョークコイルL2に蓄積されたエネルギーにより、ダイオードD1を介してコンデンサC2,C3に充電電流を流し、平滑出力用のコンデンサC3の端子電圧を直流出力電圧Vdとして負荷RLに印加する。
【0024】
又この直流出力電圧Vdと設定値との差分を演算増幅器OA1を含む誤差増幅器により求めてパルス幅制御回路PWMを制御し、このパルス幅制御回路PWMによりスイッチング・トランジスタQ1のオン期間を制御し、直流出力電圧Vdの安定化を図るものであり、更に、誤差増幅器の応答速度を速くしたことによりリップル電圧にも応答することになるが、電流帰還回路FBKを設けて、平滑出力用コンデンサC3に流れる電流成分を基にした帰還電圧を誤差増幅器に帰還することにより、リップル電圧が低レベルの時のパルス幅の拡大を回避する。それによって、交流電源からの交流電流の波形をほぼ正弦波形として、力率を改善するものである。
【0025】
図4はバックブーストコンバータに適用した力率改善回路の説明図であり、図1と接続構成は異なるが、同一符号は同一部分を示す。このバックブーストコンバータは、スイッチング・トランジスタQ1をオンとすることにより、チョークコイルL2に電流を流してエネルギーを蓄積し、スイッチング・トランジスタQ1をオフとすることにより、チョークコイルL2に蓄積されたエネルギーにより、ダイオードD1を介してコンデンサC,C3に充電電流を流し、平滑出力用のコンデンサC3の端子電圧を直流出力電圧Vdとして負荷RLに印加する。
【0026】
又バックブーストコンバータは、図3のブーストコンバータに比較して、直流出力電圧Vdの極性が反転している点が異なり、この直流出力電圧Vdと設定値との差分を演算増幅器OA1を含む誤差増幅器により求めてパルス幅制御回路PWMを制御し、このパルス幅制御回路PWMによりスイッチング・トランジスタQ1のオン期間を制御し、直流出力電圧Vdの安定化を図り、又誤差増幅器の応答速度を速くしたことによりリップル電圧にも応答することになるが、抵抗R0により検出した電流検出信号を入力する電流帰還回路FBKを設けて、平滑出力用コンデンサC3に流れる電流成分を基にした帰還電圧を誤差増幅器に帰還し、リップル電圧が低レベルの時のパルス幅の拡大を回避する。それにより、交流電源からの交流電流の波形をほぼ正弦波形として、力率を改善するものである。
【0027】
又前述の図1,図3,図4に示す構成は、交流電源に直接的に整流回路RECを接続して全波整流する場合を示すが、交流電源との間にトランスを設け、所望の電圧として整流回路RECにより整流する構成とすることも可能である。
【0028】
図5はフォワードコンバータに適用した力率改善回路の説明図であり、図1の各部と機能が同一の部分に同一の符号を付与して示し、T1はトランス、D1,D2はダイオードを示す。交流電圧を整流回路RECにより整流した整流出力電圧をスイッチング・トランジスタQ1によりオン,オフしてトランスT1の一次巻線に印加し、この一次巻線に流れる電流に対応した二次巻線の誘起電圧を、ダイオードD1,D2とチョークコイルL2とコンデンサC2,C3とからなる整流平滑回路により、整流平滑化して直流出力電圧とし、負荷RLに印加する。
【0029】
又この直流出力電圧と設定値との差分を演算増幅器OA1を含む誤差増幅器により求めてパルス幅制御回路PWMを制御し、このパルス幅制御回路PWMによりスイッチング・トランジスタQ1のオン期間を制御し、直流出力電圧の安定化を図るものであり、更に、前述の場合と同様に、誤差増幅器の応答速度を速くしたことによりリップル電圧にも応答することになるが、電流帰還回路FBKを設けて、平滑出力用コンデンサC3に流れる電流成分を基にした帰還電圧を誤差増幅器に帰還することにより、リップル電圧が低レベルの時のパルス幅の拡大を回避する。それによって、交流電源からの交流電流の波形をほぼ正弦波形として、力率を改善するものである。
【0030】
図6はフライバックコンバータに適用した力率改善回路の説明図であり、図5と同一機能部分に同一の符号を付与して示すもので、交流電圧を整流回路RECにより整流した整流出力電圧をスイッチング・トランジスタQ1によりオン,オフしてトランスT1の一次巻線に印加し、スイッチング・トランジスタQ1のオフ時に二次巻線に誘起する電圧をダイオードD1により整流して、コンデンサC2,C3に加え、その端子電圧を直流出力電圧として負荷RLに印加する。
【0031】
又この直流出力電圧と設定値との差分を演算増幅器OA1を含む誤差増幅器により求めてパルス幅制御回路PWMを制御し、このパルス幅制御回路PWMによりスイッチング・トランジスタQ1のオン期間を制御し、負荷RLに印加する直流出力電圧の安定化を図るものであり、更に、前述の場合と同様に、誤差増幅器の応答速度を速くしたことによりリップル電圧にも応答することになるが、電流帰還回路FBKを設けて、平滑出力用コンデンサC3に流れる電流成分を基にした帰還電圧を誤差増幅器に帰還することにより、リップル電圧が低レベルの時のパルス幅の拡大を回避する。それによって、交流電源からの交流電流の波形をほぼ正弦波形として、力率を改善するものである。
【0032】
図7はブリッジコンバータに適用した力率改善回路の説明図であり、図5及び図6と同一機能部分に同一の符号を付与して示し、T2はトランス、Q1〜Q4はスイッチング・トランジスタ、C6はコンデンサ、D3,D4はダイオード、DVは分周回路である。
【0033】
整流回路RECの整流出力電圧を、スイッチング・トランジスタQ1,Q4をオンとして、トランスT2の一次巻線にコンデンサC6を介して印加し、次にスイッチング・トランジスタQ2,Q3をオンとして、トランスT2の一次巻線に逆方向の整流出力電圧をコンデンサC6を介して印加し、中点タップを有する二次巻線の誘起電圧をダイオードD3,D4により整流し、チョークコイルL2とコンデンサC2,C3とにより平滑化して直流出力電圧とし、この直流出力電圧を負荷RLに印加する。
【0034】
又この直流出力電圧と設定値との差分を演算増幅器OA1を含む誤差増幅器により求めてパルス幅制御回路PWMを制御し、このパルス幅制御回路PWMによりスイッチング・トランジスタQ1〜Q4のオン期間を制御するものであるが、分周回路DVにより分周し、スイッチング・トランジスタQ1,Q4のゲートに加える信号と、スイッチング・トランジスタQ2,Q3のゲートに加える信号との位相差をπとするものであり、それによって、スイッチング・トランジスタQ1,Q4とスイッチング・トランジスタQ2,Q3とは、鋸歯状波の周期に従って交互にパルス幅制御に従ってオンとなる。
【0035】
又平滑出力用のコンデンサC3の端子電圧を直流出力電圧として負荷RLに印加し、且つ抵抗R1,R2,R3によって直流出力電圧を検出し、基準電圧Vrと演算増幅器OA1により比較して誤差分をパルス幅制御回路PWMに入力し、誤差分が零となるように、スイッチング・トランジスタQ1〜Q4のオン期間を決めるパルス幅制御を行う。更に、前述の場合と同様に、誤差増幅器の応答速度を速くしたことによりリップル電圧にも応答することになるが、電流帰還回路FBKを設けて、平滑出力用コンデンサC3に流れる電流成分を基にした帰還電圧を誤差増幅器に帰還することにより、リップル電圧が低レベルの時のパルス幅の拡大を回避する。それによって、交流電源からの交流電流の波形をほぼ正弦波形として、力率を改善するものである。
【0036】
図8はハーフブリッジコンバータに適用した力率改善回路の説明図であり、図7と同一機能部分に同一符号を付与して示し、C7,C8はコンデンサである。スイッチング・トランジスタQ1をオンとすると、トランスT2の一次巻線に、整流回路RECの整流出力電圧がコンデンサC8を介して印加され、コンデンサC7の充電電荷が一次巻線を介して放電する。次の周期にスイッチング・トランジスタQ2をオンとすると、トランスT2の一次巻線に、整流回路RECの整流出力電圧がコンデンサC7を介して印加され、且つコンデンサC8の充電電荷が一次巻線を介して放電する。従って、トランスT2の一次巻線に交互に反対方向の電流が流れる。このハーフブリッジコンバータは、図7のブリッジコンバータに比較して、例えば、スイッチング・トランジスタの個数を1/2とすることができる。
【0037】
そして、トランスT2の中点タップを有する二次巻線の誘起電圧をダイオードD3,D4により整流し、チョークコイルL2とコンデンサC2,C3とにより平滑化して直流出力電圧とし、この直流出力電圧を負荷RLに印加する。又誤差増幅器により直流出力電圧と設定値との誤差分を求めてパルス幅制御回路PWMに入力し、分周回路DVにより2分周して、スイッチング・トランジスタQ1,Q2を交互に制御し、更に、誤差増幅器の応答速度を速くしたことによるリップル電圧に対する応答によって、リップル電圧が低レベルの時のパルス幅の拡大を回避する為の電流帰還回路FBKを設けており、この電流帰還回路FBKは、平滑出力用コンデンサC3に流れる電流成分を基にした帰還電圧を誤差増幅器に帰還することにより、リップル電圧が低レベルの期間の補償を行うものである。
【0038】
図9はリンギングコンバータに適用した力率改善回路の説明図であり、図5と同一機能部分に同一符号を付与して示し、T3はトランス、R11〜R15は抵抗、PCはホトカプラ、C11,C12はコンデンサ、Q5はトランジスタ、D5はダイオードを示す。
【0039】
トランジスタQ5がオフの時に、スイッチング・トランジスタQ1のゲートに抵抗R11を介して電圧が印加されてオンとなり、整流回路RECの整流出力電圧がトランスT3の一次巻線に印加され、その一次巻線に流れる電流によって、三次巻線に電圧が誘起し、ホトカプラPCのホトトランジスタがオフであると、抵抗R13,R14とコンデンサC12との回路を介してトランジスタQ5のベースに誘起電圧が印加され、ベース電圧はCR時定数に従って上昇し、閾値以上に上昇すると、トランジスタQ5はオンとなり、それによりスイッチング・トランジスタQ1のゲート電圧を低下するから、スイッチング・トランジスタQ1はオフとなる。
【0040】
このスイッチング・トランジスタQ1のオフによるトランスT3の二次巻線の誘起電圧をダイオードD1により整流し、コンデンサC2,C3を充電し、その端子電圧を直流出力電圧として負荷RLに印加する。又この直流出力電圧を抵抗R1,R2,R3によって検出し、基準電圧Vrと演算増幅器OA1により比較し、例えば、直流出力電圧が高い場合には、ホトカプラPCのホトダイオードに抵抗R15を介して流す電流を増加し、このホトダイオードと光学的に結合したホトトランジスタに流れる電流を多くし、それにより、トランジスタQ5のベースに接続したCR時定数回路の時定数を等価的に小さくして、トランジスタQ5のベース電圧の上昇を速くし、このトランジスタQ5がオンするとにより、スイッチング・トランジスタQ1のゲート電圧を低下させて、スイッチング・トランジスタQ1をオフとする。即ち、スイッチング・トランジスタQ1のオン期間を短くして、前述のパルス幅制御回路PWMによるパルス幅制御の場合と同様に、直流出力電圧を設定値となるように制御することができる。
【0041】
更に、前述の場合と同様に、誤差増幅器の応答速度を速くしたことにより、リップル電圧にも応答することになるが、抵抗R0により電流を検出して電流帰還回路FBKに入力し、平滑出力用のコンデンサC3に流れる電流成分を基にした帰還電圧を、演算増幅器OA1を含む誤差増幅器に帰還し、パルス幅制御回路PWMに対応するトランジスタQ5を含む制御回路によりスイッチング・トランジスタQ1を制御し、リップル電圧が低レベルの時のスイッチング・トランジスタQ1のオン期間が広くならないように制御し、交流電源からの交流電流の波形をほぼ正弦波形として、力率を改善するものである。
【0042】
本発明は、前述の各実施の形態にのみ限定されるものではなく、各種の形式のスイッチング電源装置に対しても適用可能である。又スイッチング・トランジスタQ1は電界効果トランジスタ(FET)の表示で示しているが、他の形式のスイッチング素子を用いることも可能である。又誤差増幅器や電流帰還回路FBKは、演算増幅器OA1,OA2の特性等に対応して、他の回路形式を適用することも可能である。又コンデンサC2,C3を分離して示しているが、共通の1個のコンデンサとすることも勿論可能である。
【0043】
【発明の効果】
以上説明したように、本発明は、整流回路RECの整流出力電圧Vinをスイッチング・トランジスタQ1によりオン,オフし、平滑出力用コンデンサC3の端子電圧の直流出力電圧Vdが設定値となるように安定化するスイッチング電源装置の力率改善回路であり、平滑出力用コンデンサに流れる電流を検出して誤差増幅器に帰還する電流帰還回路FBKを設けたことにより、誤差増幅器の応答速度を速くして、直流出力電圧Vdの安定化を図ると共に、リップル電圧の低レベルを補償して、リップル電圧Vrpによりスイッチング・トランジスタQ1のオン,オフの期間が影響されないようにし、交流電源からの交流電流Iacの波形をほぼ正弦波状として力率を改善することができる利点がある。
【図面の簡単な説明】
【図1】本発明の実施の形態の説明図である。
【図2】本発明の実施の形態の動作説明図である。
【図3】ブーストコンバータに適用した力率改善回路の説明図である。
【図4】バックブーストコンバータに適用した力率改善回路の説明図である。
【図5】フォワードコンバータに適用した力率改善回路の説明図である。
【図6】フライバックコンバータに適用した力率改善回路の説明図である。
【図7】ブリッジコンバータに適用した力率改善回路の説明図である。
【図8】ハーフブリッジコンバータに適用した力率改善回路の説明図である。
【図9】リンギングコンバータに適用した力率改善回路の説明図である。
【図10】従来例の説明図である。
【図11】従来例の動作説明図である。
【符号の説明】
Q1 スイッチング・トランジスタ
REC 整流回路
C1,C2,C3,C5 コンデンサ
C3 平滑出力用コンデンサ
RL 負荷
L1,L2 チョークコイル
D1 ダイオード
R0〜R9 抵抗
OA1,OA2 演算増幅器
PWM パルス幅制御回路
STG 鋸歯状波発生器
FBK 電流帰還回路
Claims (2)
- 交流電圧を整流する整流回路の整流出力電圧を、前記交流電圧の周波数に比較して高い周波数に従ってオン,オフするスイッチング・トランジスタと、該スイッチング・トランジスタのオン期間が長い程上昇する直流出力電圧を負荷に印加する為の平滑出力用コンデンサと、前記直流出力電圧と設定値との誤差分を検出する誤差増幅器と、該誤差増幅器からの誤差分に対応して前記スイッチング・トランジスタのオン期間を制御する制御回路とを含み、前記交流電圧による電流を正弦波に近づけるスイッチング電源装置の力率改善回路に於いて、
前記平滑出力用コンデンサに流れる電流を検出して、前記直流出力電圧に含まれるリップル電圧の低レベルによる前記直流出力電圧の低下を補償するように前記誤差増幅器に帰還する電流帰還回路を設けた
ことを特徴とする力率改善回路。 - 前記電流帰還回路は、前記平滑出力用コンデンサと前記負荷とに流れる電流を検出する抵抗の両端の電圧を入力する演算増幅器と、該演算増幅器の出力信号を、前記誤差増幅器に入力する前記直流出力電圧のリップル電圧の低レベルを補償するように前記直流出力電圧の一部に重畳するコンデンサとを含む構成を備えたことを特徴とする請求項1記載の力率改善回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28101899A JP3613323B2 (ja) | 1999-10-01 | 1999-10-01 | 力率改善回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28101899A JP3613323B2 (ja) | 1999-10-01 | 1999-10-01 | 力率改善回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001103762A JP2001103762A (ja) | 2001-04-13 |
JP3613323B2 true JP3613323B2 (ja) | 2005-01-26 |
Family
ID=17633150
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28101899A Expired - Fee Related JP3613323B2 (ja) | 1999-10-01 | 1999-10-01 | 力率改善回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3613323B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103066838B (zh) * | 2013-02-05 | 2014-11-12 | 深圳市华星光电技术有限公司 | 电源系统及其控制方法 |
CN103647518B (zh) * | 2013-12-01 | 2017-07-28 | 西安电子科技大学 | 用于单级功率因数校正控制器的可调输入误差放大器 |
CN104851726B (zh) | 2015-05-11 | 2018-03-30 | 广东小天才科技有限公司 | 按键结构及具有该按键结构的电子设备 |
CN104882104B (zh) * | 2015-05-11 | 2017-05-31 | 深圳市华星光电技术有限公司 | 一种液晶显示面板及装置 |
CN111896907B (zh) * | 2020-08-06 | 2022-09-27 | 云南电网有限责任公司电力科学研究院 | 一种基于功率放大器的电流快速放大系统及方法 |
-
1999
- 1999-10-01 JP JP28101899A patent/JP3613323B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001103762A (ja) | 2001-04-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11005361B2 (en) | Control circuit and method of a switching power supply | |
JP3659742B2 (ja) | 力率補正付きスイッチングモード電源 | |
JP2004510396A (ja) | ゲートの発振器を制御するスイッチングによる電力コンバータ | |
JP5867476B2 (ja) | 電流共振型電源装置 | |
JPH09131051A (ja) | 力率改善コンバータ回路 | |
WO2002060044A1 (fr) | Dispositif de puissance | |
JP3613323B2 (ja) | 力率改善回路 | |
US5712780A (en) | Unity power factor converter for high quality power supply with magnetically coupled compensation | |
JP3196554B2 (ja) | 電流モード型スイッチング安定化電源装置 | |
JP2003033017A (ja) | スイッチング電源装置 | |
JP2653712B2 (ja) | スイッチングレギュレータ | |
JP2000308345A (ja) | 交流入力電源装置 | |
JP7126625B2 (ja) | 負荷を駆動するための変換器、ledドライバ及びled照明装置 | |
JP3277554B2 (ja) | スイッチング電源 | |
US11909309B2 (en) | Stable switching for a power factor correction boost converter using an input voltage and an output voltage | |
JP2551190B2 (ja) | スイッチング電源回路 | |
JPH0698542A (ja) | 力率改善回路 | |
JPH0674088U (ja) | 電源装置 | |
JP3676873B2 (ja) | スイッチング電源装置 | |
JP3346443B2 (ja) | スイッチング電源装置 | |
JP2726355B2 (ja) | スイッチングレギュレータ | |
JPH07147780A (ja) | 電源装置 | |
JPH0732603B2 (ja) | 直流電源装置 | |
JPH0591733A (ja) | 電源装置 | |
JPH09131056A (ja) | 力率改善コンバータ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040727 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040803 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040914 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041012 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041019 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081105 Year of fee payment: 4 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081105 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091105 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101105 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111105 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111105 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121105 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131105 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |