JP3337009B2 - スイッチング電源装置 - Google Patents
スイッチング電源装置Info
- Publication number
- JP3337009B2 JP3337009B2 JP18902299A JP18902299A JP3337009B2 JP 3337009 B2 JP3337009 B2 JP 3337009B2 JP 18902299 A JP18902299 A JP 18902299A JP 18902299 A JP18902299 A JP 18902299A JP 3337009 B2 JP3337009 B2 JP 3337009B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- output
- correction
- detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/33507—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0003—Details of control, feedback or regulation circuits
- H02M1/0016—Control circuits providing compensation of output voltage deviations using feedforward of disturbance parameters
- H02M1/0022—Control circuits providing compensation of output voltage deviations using feedforward of disturbance parameters the disturbance parameters being input voltage fluctuations
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、ＤＣ−ＤＣコンバ
ータやＡＣ−ＤＣコンバータ等のコンバータを備えたス
イッチング電源装置に関するものである。
ータやＡＣ−ＤＣコンバータ等のコンバータを備えたス
イッチング電源装置に関するものである。
【０００２】
【従来の技術】図９にはスイッチング電源装置の主要回
路部分であるコンバータの回路構成例が示されている。
この図９に示すコンバータは絶縁型フォワードコンバー
タであり、トランス１を有している。このトランス１の
一次巻線Ｎ１には一次側回路２が接続され、二次巻線Ｎ
２には二次側回路（出力回路）３が接続されている。
路部分であるコンバータの回路構成例が示されている。
この図９に示すコンバータは絶縁型フォワードコンバー
タであり、トランス１を有している。このトランス１の
一次巻線Ｎ１には一次側回路２が接続され、二次巻線Ｎ
２には二次側回路（出力回路）３が接続されている。
【０００３】上記一次側回路２は主スイッチ素子（図９
に示す例ではＭＯＳ−ＦＥＴ）Ｑと抵抗体４を有し、こ
の一次側回路２の入力側には入力電源５が接続される。
また、上記二次側回路３はダイオード６，７とチョーク
コイル８と平滑コンデンサ１０を有し、この二次側回路
３の出力端子３ａ，３ｂには負荷（図示せず）が接続さ
れる。上記主スイッチ素子Ｑのオン・オフ動作によっ
て、上記入力電源５の直流の入力電圧Ｖinが上記トラン
ス１の一次巻線Ｎ１に供給されて二次巻線Ｎ２から上記
入力電圧Ｖinに応じた電圧が出力される。この二次巻線
Ｎ２から出力された電圧は二次側回路３によって整流平
滑されて直流の電圧Ｖoutが負荷に出力される。
に示す例ではＭＯＳ−ＦＥＴ）Ｑと抵抗体４を有し、こ
の一次側回路２の入力側には入力電源５が接続される。
また、上記二次側回路３はダイオード６，７とチョーク
コイル８と平滑コンデンサ１０を有し、この二次側回路
３の出力端子３ａ，３ｂには負荷（図示せず）が接続さ
れる。上記主スイッチ素子Ｑのオン・オフ動作によっ
て、上記入力電源５の直流の入力電圧Ｖinが上記トラン
ス１の一次巻線Ｎ１に供給されて二次巻線Ｎ２から上記
入力電圧Ｖinに応じた電圧が出力される。この二次巻線
Ｎ２から出力された電圧は二次側回路３によって整流平
滑されて直流の電圧Ｖoutが負荷に出力される。
【０００４】図９に示すように、上記主スイッチ素子Ｑ
のゲート側には制御回路１１が接続され、また、上記ト
ランス１には三次巻線Ｎ３が設けられており、この三次
巻線Ｎ３には検出回路１２が接続されている。この検出
回路１２はダイオード１３，１４とチョークコイル１５
と平滑コンデンサ１６を有し、これらの回路構成部品は
上記二次側回路３と同様な回路を形成している。三次巻
線Ｎ３には二次巻線Ｎ２に発生する電圧にほぼ対応する
電圧が発生することから、上記三次巻線Ｎ３の電圧を二
次側回路３と同様な回路によって整流平滑することで、
平滑コンデンサ１６には二次側回路３の出力電圧Ｖout
に対応する電圧が発生することとなる。検出回路１２は
上記構成に加えてダイオード１７と分圧抵抗体１８，１
９を有しており、上記平滑コンデンサ１６の電圧が上記
分圧抵抗体１８，１９によって分圧され、該分圧電圧が
出力電圧Ｖoutの検出電圧として制御回路１１に加えら
れる。
のゲート側には制御回路１１が接続され、また、上記ト
ランス１には三次巻線Ｎ３が設けられており、この三次
巻線Ｎ３には検出回路１２が接続されている。この検出
回路１２はダイオード１３，１４とチョークコイル１５
と平滑コンデンサ１６を有し、これらの回路構成部品は
上記二次側回路３と同様な回路を形成している。三次巻
線Ｎ３には二次巻線Ｎ２に発生する電圧にほぼ対応する
電圧が発生することから、上記三次巻線Ｎ３の電圧を二
次側回路３と同様な回路によって整流平滑することで、
平滑コンデンサ１６には二次側回路３の出力電圧Ｖout
に対応する電圧が発生することとなる。検出回路１２は
上記構成に加えてダイオード１７と分圧抵抗体１８，１
９を有しており、上記平滑コンデンサ１６の電圧が上記
分圧抵抗体１８，１９によって分圧され、該分圧電圧が
出力電圧Ｖoutの検出電圧として制御回路１１に加えら
れる。
【０００５】制御回路１１は、上記検出電圧に基づい
て、二次側回路３から出力される出力電圧Ｖoutが設定
の電圧値でもって安定的に出力されるように主スイッチ
素子Ｑのオン・オフ動作を制御する。なお、図９におい
て、Ｎ１’は一次巻線を表し、２０はダイオードを表し
ている。
て、二次側回路３から出力される出力電圧Ｖoutが設定
の電圧値でもって安定的に出力されるように主スイッチ
素子Ｑのオン・オフ動作を制御する。なお、図９におい
て、Ｎ１’は一次巻線を表し、２０はダイオードを表し
ている。
【０００６】上記図９に示すスイッチング電源装置は、
上記のように、検出回路１２によって二次側回路３の出
力電圧Ｖoutを間接的に検出し、制御回路１１による上
記検出電圧に基づいた主スイッチ素子Ｑのスイッチング
制御によって、二次側回路３の出力電圧Ｖoutの安定化
制御を行うものである。
上記のように、検出回路１２によって二次側回路３の出
力電圧Ｖoutを間接的に検出し、制御回路１１による上
記検出電圧に基づいた主スイッチ素子Ｑのスイッチング
制御によって、二次側回路３の出力電圧Ｖoutの安定化
制御を行うものである。
【０００７】
【発明が解決しようとする課題】しかしながら、図９に
示す構成では、二次側回路３の出力電圧Ｖoutを間接的
に検出する構成であるために、入力電圧Ｖinの変動に起
因して出力電圧Ｖoutが設定の出力電圧値Ｖspからずれ
てしまうという問題があった。
示す構成では、二次側回路３の出力電圧Ｖoutを間接的
に検出する構成であるために、入力電圧Ｖinの変動に起
因して出力電圧Ｖoutが設定の出力電圧値Ｖspからずれ
てしまうという問題があった。
【０００８】その問題は次に示すような理由に因り発生
する。例えば、上記二次巻線Ｎ２の巻数と三次巻線Ｎ３
の巻数とが異なる場合がある。この場合には、二次巻線
Ｎ２に誘起される電圧と三次巻線Ｎ３に誘起される電圧
とが異なる。このために、二次側回路３のダイオード
６，７と検出回路１２のダイオード１３，１４はそれぞ
れ耐電圧、順方向電圧、逆方向電流等の様々な特性の異
なる素子を用いることが必要となる。なお、もちろん、
上記二次巻線Ｎ２の巻数と三次巻線Ｎ３の巻数とが同数
である場合にも、上記同様に、ダイオード６，７，１
３，１４としてそれぞれ特性の異なる素子が用いられる
場合がある。
する。例えば、上記二次巻線Ｎ２の巻数と三次巻線Ｎ３
の巻数とが異なる場合がある。この場合には、二次巻線
Ｎ２に誘起される電圧と三次巻線Ｎ３に誘起される電圧
とが異なる。このために、二次側回路３のダイオード
６，７と検出回路１２のダイオード１３，１４はそれぞ
れ耐電圧、順方向電圧、逆方向電流等の様々な特性の異
なる素子を用いることが必要となる。なお、もちろん、
上記二次巻線Ｎ２の巻数と三次巻線Ｎ３の巻数とが同数
である場合にも、上記同様に、ダイオード６，７，１
３，１４としてそれぞれ特性の異なる素子が用いられる
場合がある。
【０００９】入力電圧Ｖinが変動した場合には上記各ダ
イオード６，７，１３，１４の例えば逆方向電流が変化
する。上記各ダイオード６，７，１３，１４の特性がそ
れぞれ異なると、各ダイオード６，７，１３，１４毎に
上記逆方向電流の変化に差違が生じることとなる。
イオード６，７，１３，１４の例えば逆方向電流が変化
する。上記各ダイオード６，７，１３，１４の特性がそ
れぞれ異なると、各ダイオード６，７，１３，１４毎に
上記逆方向電流の変化に差違が生じることとなる。
【００１０】例えば、入力電圧Ｖinが電圧値ａであると
きに、検出回路１２の検出電圧に基づいた制御回路１１
のスイッチング制御動作によって出力電圧Ｖoutが設定
の電圧値Ｖspでもって安定的に出力するように、制御回
路１１等の回路定数を設定したとする。このように、制
御回路１１を形成しても、上記電圧値ａとは異なる電圧
値ｂの入力電圧Ｖinを供給する入力電源５が一次側回路
２に接続されると、その入力電圧Ｖinの変動による上記
各ダイオードの逆方向電流の変化の差違によって、上記
入力電圧Ｖinが電圧値ａである場合と電圧値ｂである場
合とでは、出力電圧Ｖoutに対する検出回路１２の検出
電圧にずれが生じる。
きに、検出回路１２の検出電圧に基づいた制御回路１１
のスイッチング制御動作によって出力電圧Ｖoutが設定
の電圧値Ｖspでもって安定的に出力するように、制御回
路１１等の回路定数を設定したとする。このように、制
御回路１１を形成しても、上記電圧値ａとは異なる電圧
値ｂの入力電圧Ｖinを供給する入力電源５が一次側回路
２に接続されると、その入力電圧Ｖinの変動による上記
各ダイオードの逆方向電流の変化の差違によって、上記
入力電圧Ｖinが電圧値ａである場合と電圧値ｂである場
合とでは、出力電圧Ｖoutに対する検出回路１２の検出
電圧にずれが生じる。
【００１１】制御回路１１はその検出電圧に基づいて主
スイッチ素子Ｑのオン・オフ動作を制御するために、上
記検出電圧のずれに起因して出力電圧Ｖoutは設定の出
力電圧値Ｖspからずれた電圧値となってしまい、設定の
出力電圧値Ｖspの出力電圧Ｖoutを安定的に出力するこ
とができない。
スイッチ素子Ｑのオン・オフ動作を制御するために、上
記検出電圧のずれに起因して出力電圧Ｖoutは設定の出
力電圧値Ｖspからずれた電圧値となってしまい、設定の
出力電圧値Ｖspの出力電圧Ｖoutを安定的に出力するこ
とができない。
【００１２】上記出力電圧Ｖoutに対する検出回路１２
の検出電圧のずれは入力電圧Ｖinが大きくなるに従って
大きくなることから、図２の点線や図４の点線に示すよ
うに、入力電圧Ｖinが大きくなるに従って設定の出力電
圧値Ｖspに対する出力電圧Ｖoutのずれは大きくなる。
の検出電圧のずれは入力電圧Ｖinが大きくなるに従って
大きくなることから、図２の点線や図４の点線に示すよ
うに、入力電圧Ｖinが大きくなるに従って設定の出力電
圧値Ｖspに対する出力電圧Ｖoutのずれは大きくなる。
【００１３】また、近年、ＩＣ、ＬＳＩの動作電圧が低
電圧化の傾向にあり、低電圧・大電流の出力が要求され
ている。この要求により、上記ダイオード６，７，１
３，１４に代えて、パワーＭＯＳ−ＦＥＴ等の同期整流
器を用いる場合がある。この場合には、入力電圧Ｖinが
変動すると、上記同期整流器のドライブ電圧が変動して
同期整流器のオン抵抗が変動し、これにより、同期整流
器での電圧降下が変化する。このために、上記同様に、
入力電圧Ｖinの変動に起因して出力電圧Ｖoutを安定的
に出力することができないという問題が生じる。
電圧化の傾向にあり、低電圧・大電流の出力が要求され
ている。この要求により、上記ダイオード６，７，１
３，１４に代えて、パワーＭＯＳ−ＦＥＴ等の同期整流
器を用いる場合がある。この場合には、入力電圧Ｖinが
変動すると、上記同期整流器のドライブ電圧が変動して
同期整流器のオン抵抗が変動し、これにより、同期整流
器での電圧降下が変化する。このために、上記同様に、
入力電圧Ｖinの変動に起因して出力電圧Ｖoutを安定的
に出力することができないという問題が生じる。
【００１４】本発明は上記課題を解決するために成され
たものであり、その目的は、入力電圧が変動しても設定
電圧値の出力電圧を安定的に出力することが可能なスイ
ッチング電源装置を提供することにある。
たものであり、その目的は、入力電圧が変動しても設定
電圧値の出力電圧を安定的に出力することが可能なスイ
ッチング電源装置を提供することにある。
【００１５】
【課題を解決するための手段】上記目的を達成するため
に、この発明は次に示す構成をもって前記課題を解決す
る手段としている。すなわち、第１の発明は、主スイッ
チ素子のオン・オフ動作によって入力電圧に基づいた電
圧がトランスの二次巻線から出力され該電圧が出力回路
によって整流平滑されて出力するスイッチング電源装置
において、上記トランスに設けられる三次巻線と；上記
出力回路から出力する出力電圧を上記三次巻線を利用し
て間接的に検出し該検出電圧を出力する検出回路と；上
記入力電圧の変動に応じた上記出力回路の出力電圧に対
する上記検出回路の検出電圧のずれを補正するための補
正電圧を上記検出電圧の大きさに応じて生成して上記検
出回路から出力される検出電圧に重畳する補正電圧重畳
回路と；上記補正電圧が重畳された検出電圧に基づいて
上記出力回路の出力電圧を安定化すべく上記主スイッチ
素子のオン・オフ動作を制御する制御回路と；が設けら
れている構成をもって前記課題を解決する手段としてい
る。
に、この発明は次に示す構成をもって前記課題を解決す
る手段としている。すなわち、第１の発明は、主スイッ
チ素子のオン・オフ動作によって入力電圧に基づいた電
圧がトランスの二次巻線から出力され該電圧が出力回路
によって整流平滑されて出力するスイッチング電源装置
において、上記トランスに設けられる三次巻線と；上記
出力回路から出力する出力電圧を上記三次巻線を利用し
て間接的に検出し該検出電圧を出力する検出回路と；上
記入力電圧の変動に応じた上記出力回路の出力電圧に対
する上記検出回路の検出電圧のずれを補正するための補
正電圧を上記検出電圧の大きさに応じて生成して上記検
出回路から出力される検出電圧に重畳する補正電圧重畳
回路と；上記補正電圧が重畳された検出電圧に基づいて
上記出力回路の出力電圧を安定化すべく上記主スイッチ
素子のオン・オフ動作を制御する制御回路と；が設けら
れている構成をもって前記課題を解決する手段としてい
る。
【００１６】第２の発明は、上記第１の発明の構成を備
え、補正電圧重畳回路は、三次巻線から出力される電圧
を利用して補正電圧を生成して検出回路の検出電圧に重
畳することを特徴として構成されている。
え、補正電圧重畳回路は、三次巻線から出力される電圧
を利用して補正電圧を生成して検出回路の検出電圧に重
畳することを特徴として構成されている。
【００１７】第３の発明は、上記第１の発明の構成を備
え、トランスには補正電圧生成用巻線が設けられ、補正
電圧重畳回路は、上記補正電圧生成用巻線から出力され
る電圧を利用して補正電圧を生成して検出回路の検出電
圧に重畳することを特徴として構成されている。
え、トランスには補正電圧生成用巻線が設けられ、補正
電圧重畳回路は、上記補正電圧生成用巻線から出力され
る電圧を利用して補正電圧を生成して検出回路の検出電
圧に重畳することを特徴として構成されている。
【００１８】上記構成の発明において、検出回路が出力
電圧をトランスの三次巻線を利用して間接的に検出する
構成である場合には、入力電圧の変動によって、出力電
圧に対する検出回路の検出電圧にずれが生じるが、この
発明では、上記出力電圧に対する検出電圧のずれを補正
するための補正電圧が補正電圧重畳回路によって生成さ
れ、該補正電圧が上記検出電圧に重畳されて補正され
る。この補正された検出電圧が制御回路に加えられ、該
補正された検出電圧に基づいて制御回路が主スイッチ素
子のオン・オフ動作を制御する。このために、入力電圧
が変動しても、設定の電圧値の出力電圧を安定的に出力
することができる。
電圧をトランスの三次巻線を利用して間接的に検出する
構成である場合には、入力電圧の変動によって、出力電
圧に対する検出回路の検出電圧にずれが生じるが、この
発明では、上記出力電圧に対する検出電圧のずれを補正
するための補正電圧が補正電圧重畳回路によって生成さ
れ、該補正電圧が上記検出電圧に重畳されて補正され
る。この補正された検出電圧が制御回路に加えられ、該
補正された検出電圧に基づいて制御回路が主スイッチ素
子のオン・オフ動作を制御する。このために、入力電圧
が変動しても、設定の電圧値の出力電圧を安定的に出力
することができる。
【００１９】
【発明の実施の形態】以下に、この発明に係る実施形態
例を図面に基づき説明する。
例を図面に基づき説明する。
【００２０】図１には第１の実施形態例のスイッチング
電源装置に内蔵されているフォワードコンバータの主要
回路構成が示されている。
電源装置に内蔵されているフォワードコンバータの主要
回路構成が示されている。
【００２１】この第１の実施形態例において特徴的なこ
とは、図１に示すように、補正電圧生成用巻線Ｎｓと補
正電圧重畳回路２２が設けられていることである。それ
以外の構成は前記図９に示す回路とほぼ同様な構成であ
り、この第１の実施形態例では、前記図９に示す回路と
同一構成部分には同一符号を付し、その共通部分の重複
説明は省略する。
とは、図１に示すように、補正電圧生成用巻線Ｎｓと補
正電圧重畳回路２２が設けられていることである。それ
以外の構成は前記図９に示す回路とほぼ同様な構成であ
り、この第１の実施形態例では、前記図９に示す回路と
同一構成部分には同一符号を付し、その共通部分の重複
説明は省略する。
【００２２】この図１に示す回路では、上記補正電圧生
成用巻線Ｎｓおよび補正電圧重畳回路２２が設けられて
いないと仮定した場合には、出力回路である二次側回路
３のダイオード６，７や検出回路１２のダイオード１
３，１４の各順方向電圧特性等の特性や、一次巻線Ｎ１
に対する二次巻線Ｎ２の結合度や、一次巻線Ｎ１に対す
る三次巻線Ｎ３の結合度等の予め定まっている様々な回
路条件に基づいて、入力電圧Ｖinの変動に起因して二次
側回路３の出力電圧Ｖoutに対する検出回路１２の検出
電圧が上方側にずれることが分かっており、この検出回
路１２の検出電圧をそのまま制御回路１１に加えると、
その制御回路１１による主スイッチ素子Ｑのスイッチン
グ制御動作によって、図２の点線に示すように、入力電
圧Ｖinが大きくなるに従って出力電圧Ｖoutが設定の電
圧値Ｖspよりも下方側にずれた電圧値となってしまい、
設定の電圧値Ｖspの出力電圧Ｖoutを出力することがで
きないという問題が生じてしまう。
成用巻線Ｎｓおよび補正電圧重畳回路２２が設けられて
いないと仮定した場合には、出力回路である二次側回路
３のダイオード６，７や検出回路１２のダイオード１
３，１４の各順方向電圧特性等の特性や、一次巻線Ｎ１
に対する二次巻線Ｎ２の結合度や、一次巻線Ｎ１に対す
る三次巻線Ｎ３の結合度等の予め定まっている様々な回
路条件に基づいて、入力電圧Ｖinの変動に起因して二次
側回路３の出力電圧Ｖoutに対する検出回路１２の検出
電圧が上方側にずれることが分かっており、この検出回
路１２の検出電圧をそのまま制御回路１１に加えると、
その制御回路１１による主スイッチ素子Ｑのスイッチン
グ制御動作によって、図２の点線に示すように、入力電
圧Ｖinが大きくなるに従って出力電圧Ｖoutが設定の電
圧値Ｖspよりも下方側にずれた電圧値となってしまい、
設定の電圧値Ｖspの出力電圧Ｖoutを出力することがで
きないという問題が生じてしまう。
【００２３】そこで、この第１の実施形態例では、上記
問題を防止するために、上記補正電圧生成用巻線Ｎｓお
よび補正電圧重畳回路２２を設けた。つまり、図１に示
すように、上記補正電圧生成用巻線Ｎｓはトランス１に
設けられており、入力電圧Ｖinに応じた電圧が発生す
る。
問題を防止するために、上記補正電圧生成用巻線Ｎｓお
よび補正電圧重畳回路２２を設けた。つまり、図１に示
すように、上記補正電圧生成用巻線Ｎｓはトランス１に
設けられており、入力電圧Ｖinに応じた電圧が発生す
る。
【００２４】また、上記補正電圧重畳回路２２はダイオ
ード２３とコンデンサ２４と抵抗体２５を有して構成さ
れており、上記ダイオード２３のカソード側は上記補正
電圧生成用巻線Ｎｓの一端側に接続され、この補正電圧
生成用巻線Ｎｓの他端側にコンデンサ２４の一端側が接
続され、このコンデンサ２４の他端側は上記ダイオード
２３のアノード側に接続される。
ード２３とコンデンサ２４と抵抗体２５を有して構成さ
れており、上記ダイオード２３のカソード側は上記補正
電圧生成用巻線Ｎｓの一端側に接続され、この補正電圧
生成用巻線Ｎｓの他端側にコンデンサ２４の一端側が接
続され、このコンデンサ２４の他端側は上記ダイオード
２３のアノード側に接続される。
【００２５】また、上記補正電圧生成用巻線Ｎｓとコン
デンサ２４との接続部は補正電圧重畳回路２２の出力端
２２ａに導通接続され、上記ダイオード２３のアノード
側には抵抗体２５の一端側が接続され、この抵抗体２５
の他端側は補正電圧重畳回路２２の出力端２２ｂに導通
接続されている。
デンサ２４との接続部は補正電圧重畳回路２２の出力端
２２ａに導通接続され、上記ダイオード２３のアノード
側には抵抗体２５の一端側が接続され、この抵抗体２５
の他端側は補正電圧重畳回路２２の出力端２２ｂに導通
接続されている。
【００２６】上記構成の補正電圧重畳回路２２では、上
記補正電圧生成用巻線Ｎｓに発生した電圧をダイオード
２３とコンデンサ２４が整流平滑し、この整流平滑され
た電圧を上記抵抗体２５は次に示す補正電圧まで降下さ
せる。換言すれば、抵抗体２５は上記整流平滑された電
圧を補正電圧まで降下させることができる抵抗値を有し
ている。
記補正電圧生成用巻線Ｎｓに発生した電圧をダイオード
２３とコンデンサ２４が整流平滑し、この整流平滑され
た電圧を上記抵抗体２５は次に示す補正電圧まで降下さ
せる。換言すれば、抵抗体２５は上記整流平滑された電
圧を補正電圧まで降下させることができる抵抗値を有し
ている。
【００２７】上記補正電圧とは、前記入力電圧Ｖinの変
動に応じた出力電圧Ｖoutに対する検出回路１２の検出
電圧のずれを補正するための電圧である。補正電圧生成
用巻線Ｎｓには入力電圧Ｖinに応じた電圧が発生するこ
とから、この補正電圧生成用巻線Ｎｓの電圧を利用する
ことにより、補正電圧重畳回路２２は上記補正電圧を生
成することができる。
動に応じた出力電圧Ｖoutに対する検出回路１２の検出
電圧のずれを補正するための電圧である。補正電圧生成
用巻線Ｎｓには入力電圧Ｖinに応じた電圧が発生するこ
とから、この補正電圧生成用巻線Ｎｓの電圧を利用する
ことにより、補正電圧重畳回路２２は上記補正電圧を生
成することができる。
【００２８】この第１の実施形態例では、前述したよう
に、入力電圧Ｖinの変動に起因して出力電圧Ｖoutに対
する検出回路１２の検出電圧は上方側にずれることか
ら、その上方側へのずれを上記補正電圧によって補正す
ることができるように、検出回路１２には補正電圧重畳
回路２２が接続されている。つまり、図１に示すよう
に、上記補正電圧によって検出回路１２の検出電圧が下
がるように、補正電圧重畳回路２２の一方の出力端２２
ａは分圧抵抗体１８とコンデンサ１６の接続部側に接続
され、他方の出力端２２ｂは分圧抵抗体１８と分圧抵抗
体１９の接続部に接続されている。
に、入力電圧Ｖinの変動に起因して出力電圧Ｖoutに対
する検出回路１２の検出電圧は上方側にずれることか
ら、その上方側へのずれを上記補正電圧によって補正す
ることができるように、検出回路１２には補正電圧重畳
回路２２が接続されている。つまり、図１に示すよう
に、上記補正電圧によって検出回路１２の検出電圧が下
がるように、補正電圧重畳回路２２の一方の出力端２２
ａは分圧抵抗体１８とコンデンサ１６の接続部側に接続
され、他方の出力端２２ｂは分圧抵抗体１８と分圧抵抗
体１９の接続部に接続されている。
【００２９】このように、補正電圧重畳回路２２が検出
回路１２に接続されることによって、検出回路１２の検
出電圧に補正電圧重畳回路２２の補正電圧が重畳される
こととなり、入力電圧Ｖinに応じた出力電圧Ｖoutに対
する検出電圧の上方側へのずれが補正され、この補正さ
れた検出電圧が制御回路１１に供給される。
回路１２に接続されることによって、検出回路１２の検
出電圧に補正電圧重畳回路２２の補正電圧が重畳される
こととなり、入力電圧Ｖinに応じた出力電圧Ｖoutに対
する検出電圧の上方側へのずれが補正され、この補正さ
れた検出電圧が制御回路１１に供給される。
【００３０】この図１に示す例では、制御回路１１は誤
差増幅器２６とコンパレータ２７と基準電圧源２８と三
角波発振回路２９を有して構成されており、上記補正電
圧が重畳された検出電圧に基づいて、設定の電圧値Ｖsp
の出力電圧Ｖoutが安定的に出力するように、主スイッ
チ素子Ｑのオン・オフ動作を制御する。なお、上記誤差
増幅器２６とコンパレータ２７と基準電圧源２８と三角
波発振回路２９の各動作は周知であるので、ここでは、
その説明は省略する。
差増幅器２６とコンパレータ２７と基準電圧源２８と三
角波発振回路２９を有して構成されており、上記補正電
圧が重畳された検出電圧に基づいて、設定の電圧値Ｖsp
の出力電圧Ｖoutが安定的に出力するように、主スイッ
チ素子Ｑのオン・オフ動作を制御する。なお、上記誤差
増幅器２６とコンパレータ２７と基準電圧源２８と三角
波発振回路２９の各動作は周知であるので、ここでは、
その説明は省略する。
【００３１】この第１の実施形態例によれば、入力電圧
Ｖinに応じた出力電圧Ｖoutに対する検出電圧のずれを
補正するための補正電圧を生成し、この補正電圧を検出
電圧に重畳させて検出電圧の補正を行い、この補正され
た検出電圧を制御回路１１に出力する構成としたので、
入力電圧Ｖinが変動しても、図２の実線に示すように、
その入力電圧Ｖinの変動の悪影響を受けることなく、設
定の電圧値Ｖspを持つ出力電圧Ｖoutを安定的に負荷に
出力することができる。
Ｖinに応じた出力電圧Ｖoutに対する検出電圧のずれを
補正するための補正電圧を生成し、この補正電圧を検出
電圧に重畳させて検出電圧の補正を行い、この補正され
た検出電圧を制御回路１１に出力する構成としたので、
入力電圧Ｖinが変動しても、図２の実線に示すように、
その入力電圧Ｖinの変動の悪影響を受けることなく、設
定の電圧値Ｖspを持つ出力電圧Ｖoutを安定的に負荷に
出力することができる。
【００３２】また、この第１の実施形態例では、出力電
圧Ｖoutを間接的に検出する構成としたので、出力電圧
Ｖoutを直接的に検出する構成とする場合よりも部品点
数を削減することが可能であるし、また、出力電圧Ｖou
tを間接的に検出する回路は高価な部品を用いることな
く構成することが可能であることから、回路の低コスト
化を図ることができるという効果を得ることが可能であ
る。
圧Ｖoutを間接的に検出する構成としたので、出力電圧
Ｖoutを直接的に検出する構成とする場合よりも部品点
数を削減することが可能であるし、また、出力電圧Ｖou
tを間接的に検出する回路は高価な部品を用いることな
く構成することが可能であることから、回路の低コスト
化を図ることができるという効果を得ることが可能であ
る。
【００３３】さらに、補正電圧生成用巻線Ｎｓには入力
電圧Ｖinに応じた電圧が発生すればよいので、補正電圧
生成用巻線Ｎｓの電圧は低くてよく、つまり、補正電圧
生成用巻線Ｎｓの巻数は少なくてよく、このことから、
トランス１の大型化を抑制することができる。その上、
補正電圧重畳回路２２は部品点数が少なく簡単な回路構
成であるので、スイッチング電源装置の大型化を抑制す
ることができる。
電圧Ｖinに応じた電圧が発生すればよいので、補正電圧
生成用巻線Ｎｓの電圧は低くてよく、つまり、補正電圧
生成用巻線Ｎｓの巻数は少なくてよく、このことから、
トランス１の大型化を抑制することができる。その上、
補正電圧重畳回路２２は部品点数が少なく簡単な回路構
成であるので、スイッチング電源装置の大型化を抑制す
ることができる。
【００３４】さらに、補正電圧生成用巻線Ｎｓから補正
電圧重畳回路２２に供給する電圧は上記のように低くて
よいので、補正電圧重畳回路２２は低耐圧の部品によっ
て構成することができる。このように、低耐圧の部品を
用いることによって、補正電圧重畳回路２２での導通損
失を抑制することができ、スイッチング電源装置の回路
効率の悪化を防止することができる。
電圧重畳回路２２に供給する電圧は上記のように低くて
よいので、補正電圧重畳回路２２は低耐圧の部品によっ
て構成することができる。このように、低耐圧の部品を
用いることによって、補正電圧重畳回路２２での導通損
失を抑制することができ、スイッチング電源装置の回路
効率の悪化を防止することができる。
【００３５】以下に、第２の実施形態例を説明する。な
お、この第２の実施形態例の説明において、前記第１の
実施形態例と同一構成部分には同一符号を付し、その共
通部分の重複説明は省略する。
お、この第２の実施形態例の説明において、前記第１の
実施形態例と同一構成部分には同一符号を付し、その共
通部分の重複説明は省略する。
【００３６】この第２の実施形態例が前記第１の実施形
態例と異なる特徴的なことは、図３に示すように、補正
電圧重畳回路２２の一方の出力端２２ａが分圧抵抗体１
８，１９の接続部に接続され、他方の出力端２２ｂが分
圧抵抗体１９と平滑コンデンサ１６の接続部に接続され
ていることである。それ以外の構成は前記第１の実施形
態例と同様である。
態例と異なる特徴的なことは、図３に示すように、補正
電圧重畳回路２２の一方の出力端２２ａが分圧抵抗体１
８，１９の接続部に接続され、他方の出力端２２ｂが分
圧抵抗体１９と平滑コンデンサ１６の接続部に接続され
ていることである。それ以外の構成は前記第１の実施形
態例と同様である。
【００３７】この第２の実施形態例では、補正電圧生成
用巻線Ｎｓおよび補正電圧重畳回路２２が設けられてい
ないと仮定し、検出回路１２の検出電圧がそのまま制御
回路１１に加えられるとした場合には、入力電圧Ｖinの
変動に起因して出力電圧Ｖoutに対する検出電圧が下方
側にずれ、このずれに起因して出力電圧Ｖoutが、図４
の点線に示すように、設定の電圧値Ｖspから上方側にず
れてしまうという問題が生じる。
用巻線Ｎｓおよび補正電圧重畳回路２２が設けられてい
ないと仮定し、検出回路１２の検出電圧がそのまま制御
回路１１に加えられるとした場合には、入力電圧Ｖinの
変動に起因して出力電圧Ｖoutに対する検出電圧が下方
側にずれ、このずれに起因して出力電圧Ｖoutが、図４
の点線に示すように、設定の電圧値Ｖspから上方側にず
れてしまうという問題が生じる。
【００３８】そこで、この第２の実施形態例では、上記
問題を回避するために、上記第１の実施形態例と同様の
補正電圧生成用巻線Ｎｓおよび補正電圧重畳回路２２を
設け、上記補正電圧重畳回路２２の出力端２２ａ，２２
ｂを上記の如く検出回路１２の分圧抵抗体１９の両端に
それぞれ接続している。つまり、補正電圧重畳回路２２
の補正電圧によって検出回路１２の検出電圧を上昇させ
て前記ずれが補正されるように、補正電圧重畳回路２２
が検出回路１２に接続されている。
問題を回避するために、上記第１の実施形態例と同様の
補正電圧生成用巻線Ｎｓおよび補正電圧重畳回路２２を
設け、上記補正電圧重畳回路２２の出力端２２ａ，２２
ｂを上記の如く検出回路１２の分圧抵抗体１９の両端に
それぞれ接続している。つまり、補正電圧重畳回路２２
の補正電圧によって検出回路１２の検出電圧を上昇させ
て前記ずれが補正されるように、補正電圧重畳回路２２
が検出回路１２に接続されている。
【００３９】このように、補正電圧重畳回路２２が検出
回路１２に接続されることで、補正電圧が検出電圧に重
畳されて入力電圧Ｖinに応じた出力電圧Ｖoutに対する
検出電圧のずれが補正され、この補正された検出電圧が
制御回路１１に加えられることとなる。
回路１２に接続されることで、補正電圧が検出電圧に重
畳されて入力電圧Ｖinに応じた出力電圧Ｖoutに対する
検出電圧のずれが補正され、この補正された検出電圧が
制御回路１１に加えられることとなる。
【００４０】この第２の実施形態例によれば、補正電圧
重畳回路２２を設け、該補正電圧重畳回路２２によっ
て、出力電圧Ｖoutに対する検出回路１２の検出電圧の
下方側へのずれを補正するための補正電圧を生成し、こ
の補正電圧を検出回路１２の検出電圧に重畳して検出電
圧の補正を行い、この補正された検出電圧を制御回路１
１に供給する構成としたので、前記第１の実施形態例と
同様に、入力電圧Ｖinの変動の悪影響を受けることな
く、図４の実線に示すように、入力電圧Ｖinが変動して
も、設定の電圧値Ｖspの出力電圧Ｖoutを安定的に出力
させることができる。
重畳回路２２を設け、該補正電圧重畳回路２２によっ
て、出力電圧Ｖoutに対する検出回路１２の検出電圧の
下方側へのずれを補正するための補正電圧を生成し、こ
の補正電圧を検出回路１２の検出電圧に重畳して検出電
圧の補正を行い、この補正された検出電圧を制御回路１
１に供給する構成としたので、前記第１の実施形態例と
同様に、入力電圧Ｖinの変動の悪影響を受けることな
く、図４の実線に示すように、入力電圧Ｖinが変動して
も、設定の電圧値Ｖspの出力電圧Ｖoutを安定的に出力
させることができる。
【００４１】以下に、第３の実施形態例を説明する。こ
の第３の実施形態例において特徴的なことは、前記第１
や第２の各実施形態例に示した補正電圧生成用巻線Ｎｓ
を省略し、部品点数の削減を図る構成としたことであ
る。それ以外の構成は前記各実施形態例と同様であり、
前記各実施形態例と同一構成部分には同一符号を付し、
その共通部分の重複説明は省略する。
の第３の実施形態例において特徴的なことは、前記第１
や第２の各実施形態例に示した補正電圧生成用巻線Ｎｓ
を省略し、部品点数の削減を図る構成としたことであ
る。それ以外の構成は前記各実施形態例と同様であり、
前記各実施形態例と同一構成部分には同一符号を付し、
その共通部分の重複説明は省略する。
【００４２】この第３の実施形態例では、図５の（ａ）
や図６の（ａ）に示すように、前記した補正電圧生成用
巻線Ｎｓが省略されており、ダイオード２３とコンデン
サ２４と抵抗体２５から成る補正電圧重畳回路２２は三
次巻線Ｎ３に接続されており、補正電圧重畳回路２２は
三次巻線Ｎ３に発生する電圧を利用して前記補正電圧を
生成し、この補正電圧を検出回路１２の検出電圧に重畳
する構成と成している。
や図６の（ａ）に示すように、前記した補正電圧生成用
巻線Ｎｓが省略されており、ダイオード２３とコンデン
サ２４と抵抗体２５から成る補正電圧重畳回路２２は三
次巻線Ｎ３に接続されており、補正電圧重畳回路２２は
三次巻線Ｎ３に発生する電圧を利用して前記補正電圧を
生成し、この補正電圧を検出回路１２の検出電圧に重畳
する構成と成している。
【００４３】上記図５の（ａ）に示す回路は、前記第１
の実施形態例に示した図１の回路から補正電圧生成用巻
線Ｎｓを省略して補正電圧重畳回路２２を三次巻線Ｎ３
に接続した変形例であり、上記図６の（ａ）に示す回路
は、前記第２の実施形態例に示した図３の回路から補正
電圧生成用巻線Ｎｓを省略して補正電圧重畳回路２２を
三次巻線Ｎ３に接続した変形例である。
の実施形態例に示した図１の回路から補正電圧生成用巻
線Ｎｓを省略して補正電圧重畳回路２２を三次巻線Ｎ３
に接続した変形例であり、上記図６の（ａ）に示す回路
は、前記第２の実施形態例に示した図３の回路から補正
電圧生成用巻線Ｎｓを省略して補正電圧重畳回路２２を
三次巻線Ｎ３に接続した変形例である。
【００４４】上記図５の（ａ）に示す回路例では、補正
電圧重畳回路２２を構成するダイオード２３のアノード
側とコンデンサ２４が直列的に接続され、このダイオー
ド２３とコンデンサ２４の直接接続体は、コンデンサ２
４が三次巻線Ｎ３の端部ａ側となるように、三次巻線Ｎ
３に並列的に接続されている。上記ダイオード２３とコ
ンデンサ２４の接続部に抵抗体２５の一端側が接続さ
れ、この抵抗体２５の他端側が検出回路１２の分圧抵抗
体１８，１９の接続部に接続されている。
電圧重畳回路２２を構成するダイオード２３のアノード
側とコンデンサ２４が直列的に接続され、このダイオー
ド２３とコンデンサ２４の直接接続体は、コンデンサ２
４が三次巻線Ｎ３の端部ａ側となるように、三次巻線Ｎ
３に並列的に接続されている。上記ダイオード２３とコ
ンデンサ２４の接続部に抵抗体２５の一端側が接続さ
れ、この抵抗体２５の他端側が検出回路１２の分圧抵抗
体１８，１９の接続部に接続されている。
【００４５】上記図６の（ａ）に示す回路例では、補正
電圧重畳回路２２を構成するダイオード２３はカソード
側がコンデンサ２４に直列的に接続され、この直列接続
体はダイオード２３が三次巻線Ｎ３の端部ａ側となるよ
うに、三次巻線Ｎ３に並列的に接続されている。この点
が上記図５の（ａ）に示す回路と異なり、それ以外は図
５の（ａ）に示す回路と同様である。
電圧重畳回路２２を構成するダイオード２３はカソード
側がコンデンサ２４に直列的に接続され、この直列接続
体はダイオード２３が三次巻線Ｎ３の端部ａ側となるよ
うに、三次巻線Ｎ３に並列的に接続されている。この点
が上記図５の（ａ）に示す回路と異なり、それ以外は図
５の（ａ）に示す回路と同様である。
【００４６】この第３の実施形態例によれば、前記各実
施形態例と同様に補正電圧重畳回路２２が設けられてい
るので、前記各実施形態例と同様の効果を奏することが
できる上に、上記補正電圧重畳回路２２は三次巻線Ｎ３
に発生する電圧を利用して補正電圧を生成する構成とし
たので、補正電圧生成用巻線Ｎｓを設けなくて済む分、
部品点数の削減を図ることができる。
施形態例と同様に補正電圧重畳回路２２が設けられてい
るので、前記各実施形態例と同様の効果を奏することが
できる上に、上記補正電圧重畳回路２２は三次巻線Ｎ３
に発生する電圧を利用して補正電圧を生成する構成とし
たので、補正電圧生成用巻線Ｎｓを設けなくて済む分、
部品点数の削減を図ることができる。
【００４７】なお、この発明は前記各実施形態例に限定
されるものではなく、様々な実施の形態を採り得る。例
えば、上記各実施形態例では、補正電圧重畳回路２２に
は抵抗体２５が設けられていたが、この抵抗体２５に代
えて、可変抵抗体を設けてもよい。
されるものではなく、様々な実施の形態を採り得る。例
えば、上記各実施形態例では、補正電圧重畳回路２２に
は抵抗体２５が設けられていたが、この抵抗体２５に代
えて、可変抵抗体を設けてもよい。
【００４８】また、上記各実施形態例では、検出回路１
２はダイオード１３，１４のカソード同士が接続される
カソードコモンタイプの整流部が備えられているもので
あったが、検出回路１２は上記ダイオード１３，１４の
アノード同士が接続されるアノードコモンタイプの整流
部が備えられている構成であってもよい。例えば、図５
の（ｂ）には、図５の（ａ）に示すカソードコモンタイ
プの検出回路１２に代えて、アノードコモンタイプの検
出回路１２を設けた場合の回路構成例が示されており、
図６の（ｂ）には、図６の（ａ）に示すカソードコモン
タイプの検出回路１２に代えて、アノードコモンタイプ
の検出回路１２を設けた場合の回路構成例が示されてい
る。
２はダイオード１３，１４のカソード同士が接続される
カソードコモンタイプの整流部が備えられているもので
あったが、検出回路１２は上記ダイオード１３，１４の
アノード同士が接続されるアノードコモンタイプの整流
部が備えられている構成であってもよい。例えば、図５
の（ｂ）には、図５の（ａ）に示すカソードコモンタイ
プの検出回路１２に代えて、アノードコモンタイプの検
出回路１２を設けた場合の回路構成例が示されており、
図６の（ｂ）には、図６の（ａ）に示すカソードコモン
タイプの検出回路１２に代えて、アノードコモンタイプ
の検出回路１２を設けた場合の回路構成例が示されてい
る。
【００４９】さらに、上記各実施形態例では、スイッチ
ング電源装置を構成するコンバータがフォワードコンバ
ータである場合を例にして説明したが、この発明は、フ
ライバックコンバータを内蔵したスイッチング電源装置
にも適用することができるものである。
ング電源装置を構成するコンバータがフォワードコンバ
ータである場合を例にして説明したが、この発明は、フ
ライバックコンバータを内蔵したスイッチング電源装置
にも適用することができるものである。
【００５０】例えば、図７の（ａ）、（ｂ）と図８の
（ａ）、（ｂ）には、それぞれ、フライバックコンバー
タを内蔵したスイッチング電源装置に本発明を適用した
場合の回路構成例が示されている。上記図７の（ａ）、
（ｂ）に示す回路は、補正電圧重畳回路２２を設けない
と、図２の点線に示すように、入力電圧Ｖinに応じて出
力電圧Ｖoutが上昇側にずれてしまう回路構成であり、
上記各実施形態例と同様の、ダイオード２３とコンデン
サ２４と抵抗体２５から成る補正電圧重畳回路２２を設
けることによって、上記入力電圧Ｖinの変動に起因した
出力電圧Ｖoutのずれの問題を防止することができるも
のである。なお、図７の（ａ）と（ｂ）はダイオード１
４の配設位置に違いがあり、それ以外はほぼ同様であ
る。
（ａ）、（ｂ）には、それぞれ、フライバックコンバー
タを内蔵したスイッチング電源装置に本発明を適用した
場合の回路構成例が示されている。上記図７の（ａ）、
（ｂ）に示す回路は、補正電圧重畳回路２２を設けない
と、図２の点線に示すように、入力電圧Ｖinに応じて出
力電圧Ｖoutが上昇側にずれてしまう回路構成であり、
上記各実施形態例と同様の、ダイオード２３とコンデン
サ２４と抵抗体２５から成る補正電圧重畳回路２２を設
けることによって、上記入力電圧Ｖinの変動に起因した
出力電圧Ｖoutのずれの問題を防止することができるも
のである。なお、図７の（ａ）と（ｂ）はダイオード１
４の配設位置に違いがあり、それ以外はほぼ同様であ
る。
【００５１】上記図８の（ａ）、（ｂ）に示す回路は、
補正電圧重畳回路２２を設けないと、図４の点線に示す
ように、入力電圧Ｖinに応じて出力電圧Ｖoutが下方側
にずれてしまう回路構成であり、上記各実施形態例と同
様の、ダイオード２３とコンデンサ２４と抵抗体２５か
ら成る補正電圧重畳回路２２を設けることによって、上
記入力電圧Ｖinの変動に起因した出力電圧Ｖoutのずれ
の問題を防止することができるものである。なお、図８
の（ａ）と（ｂ）はダイオード１４の配設位置に違いが
あり、それ以外はほぼ同様である。
補正電圧重畳回路２２を設けないと、図４の点線に示す
ように、入力電圧Ｖinに応じて出力電圧Ｖoutが下方側
にずれてしまう回路構成であり、上記各実施形態例と同
様の、ダイオード２３とコンデンサ２４と抵抗体２５か
ら成る補正電圧重畳回路２２を設けることによって、上
記入力電圧Ｖinの変動に起因した出力電圧Ｖoutのずれ
の問題を防止することができるものである。なお、図８
の（ａ）と（ｂ）はダイオード１４の配設位置に違いが
あり、それ以外はほぼ同様である。
【００５２】上記図７の（ａ）、（ｂ）と図８の
（ａ）、（ｂ）に示す例では、補正電圧重畳回路２２は
三次巻線Ｎ３の電圧を利用して補正電圧を生成していた
が、もちろん、フライバックコンバータを内蔵したスイ
ッチング電源装置においても、補正電圧生成用巻線Ｎｓ
をトランス１に設け、補正電圧重畳回路２２は補正電圧
生成用巻線Ｎｓの電圧を利用して補正電圧を生成する構
成としてもよい。
（ａ）、（ｂ）に示す例では、補正電圧重畳回路２２は
三次巻線Ｎ３の電圧を利用して補正電圧を生成していた
が、もちろん、フライバックコンバータを内蔵したスイ
ッチング電源装置においても、補正電圧生成用巻線Ｎｓ
をトランス１に設け、補正電圧重畳回路２２は補正電圧
生成用巻線Ｎｓの電圧を利用して補正電圧を生成する構
成としてもよい。
【００５３】さらに、上記各実施形態例に示す二次側回
路３のダイオード６，７や検出回路１２のダイオード１
３，１４に代えて、ＭＯＳ−ＦＥＴ等の同期整流器を用
いてもよい。この場合にも、上記各実施形態例同様に、
入力電圧Ｖinの変動に関係なく出力電圧Ｖoutを安定的
に出力させることができるという効果を奏することがで
きる。
路３のダイオード６，７や検出回路１２のダイオード１
３，１４に代えて、ＭＯＳ−ＦＥＴ等の同期整流器を用
いてもよい。この場合にも、上記各実施形態例同様に、
入力電圧Ｖinの変動に関係なく出力電圧Ｖoutを安定的
に出力させることができるという効果を奏することがで
きる。
【００５４】さらに、上記各実施形態例では、スイッチ
ング電源装置に内蔵されるコンバータがＤＣ−ＤＣコン
バータである例を示したが、この発明は、ＡＣ−ＤＣコ
ンバータを内蔵したスイッチング電源装置にも適用する
ことができる。
ング電源装置に内蔵されるコンバータがＤＣ−ＤＣコン
バータである例を示したが、この発明は、ＡＣ−ＤＣコ
ンバータを内蔵したスイッチング電源装置にも適用する
ことができる。
【００５５】
【発明の効果】この発明によれば、出力電圧を間接的に
検出する構成である場合に、補正電圧重畳回路を設け、
この補正電圧重畳回路によって、入力電圧に応じた出力
電圧に対する検出電圧のずれを補正するための補正電圧
を生成し、この補正電圧を上記検出電圧に重畳して検出
電圧の補正を行い、該補正された検出電圧を制御回路に
加える構成としたので、制御回路はその補正された検出
電圧に基づいて出力電圧が設定の電圧値でもって安定的
に出力されるように出力電圧の安定化制御を行うことが
できる。
検出する構成である場合に、補正電圧重畳回路を設け、
この補正電圧重畳回路によって、入力電圧に応じた出力
電圧に対する検出電圧のずれを補正するための補正電圧
を生成し、この補正電圧を上記検出電圧に重畳して検出
電圧の補正を行い、該補正された検出電圧を制御回路に
加える構成としたので、制御回路はその補正された検出
電圧に基づいて出力電圧が設定の電圧値でもって安定的
に出力されるように出力電圧の安定化制御を行うことが
できる。
【００５６】このことから、入力電圧が変動しても、そ
の入力電圧の変動の悪影響を受けずに、設定の電圧値の
出力電圧を安定的に出力することができて、スイッチン
グ電源装置における出力の信頼性を格段に向上させるこ
とができる。
の入力電圧の変動の悪影響を受けずに、設定の電圧値の
出力電圧を安定的に出力することができて、スイッチン
グ電源装置における出力の信頼性を格段に向上させるこ
とができる。
【００５７】補正電圧重畳回路が三次巻線の電圧を利用
して補正電圧を生成する構成のものにあっては、トラン
スにさらに巻線を巻回することなく、補正電圧を生成す
ることができ、部品点数の増加を抑制することができ
る。
して補正電圧を生成する構成のものにあっては、トラン
スにさらに巻線を巻回することなく、補正電圧を生成す
ることができ、部品点数の増加を抑制することができ
る。
【００５８】トランスには補正電圧生成用巻線が設けら
れており、補正電圧重畳回路はその補正電圧生成用巻線
の電圧を利用して補正電圧を生成する構成のものにあっ
ては、補正電圧生成用巻線には入力電圧に応じた電圧が
発生すればよいので、三次巻線の電圧よりも補正電圧生
成用巻線に発生する電圧は小さくてよく、三次巻線の電
圧よりも補正電圧生成用巻線の電圧を小さくすること
で、三次巻線の電圧を利用する場合に比べて、補正電圧
重畳回路を流れる電力を小さくすることが可能である。
このことによって、補正電圧重畳回路は低耐圧の部品を
用いて構成することができ、このために、補正電圧重畳
回路での導通損失を抑制することができて、スイッチン
グ電源装置の回路効率低下を回避することができる。
れており、補正電圧重畳回路はその補正電圧生成用巻線
の電圧を利用して補正電圧を生成する構成のものにあっ
ては、補正電圧生成用巻線には入力電圧に応じた電圧が
発生すればよいので、三次巻線の電圧よりも補正電圧生
成用巻線に発生する電圧は小さくてよく、三次巻線の電
圧よりも補正電圧生成用巻線の電圧を小さくすること
で、三次巻線の電圧を利用する場合に比べて、補正電圧
重畳回路を流れる電力を小さくすることが可能である。
このことによって、補正電圧重畳回路は低耐圧の部品を
用いて構成することができ、このために、補正電圧重畳
回路での導通損失を抑制することができて、スイッチン
グ電源装置の回路効率低下を回避することができる。
【図１】第１の実施形態例におけるスイッチング電源装
置の主要構成を示す回路図である。
置の主要構成を示す回路図である。
【図２】入力電圧Ｖinと出力電圧Ｖoutの関係例を示す
グラフである。
グラフである。
【図３】第２の実施形態例におけるスイッチング電源装
置の主要構成を示す回路図である。
置の主要構成を示す回路図である。
【図４】上記図２とは異なる入力電圧Ｖinと出力電圧Ｖ
outの関係例を示すグラフである。
outの関係例を示すグラフである。
【図５】入力電圧Ｖinに応じて出力電圧Ｖoutが設定電
圧値Ｖspよりも上昇してしまうのを防止する第３の実施
形態例を示す回路図である。
圧値Ｖspよりも上昇してしまうのを防止する第３の実施
形態例を示す回路図である。
【図６】入力電圧Ｖinに応じて出力電圧Ｖoutが設定電
圧値Ｖspよりも低くなってしまうのを防止する第３の実
施形態例を示す回路図である。
圧値Ｖspよりも低くなってしまうのを防止する第３の実
施形態例を示す回路図である。
【図７】フライバックコンバータを内蔵しているスイッ
チング電源装置に本発明を適用した場合の実施形態例を
示す回路図である。
チング電源装置に本発明を適用した場合の実施形態例を
示す回路図である。
【図８】さらに、フライバックコンバータを内蔵してい
るスイッチング電源装置に本発明を適用した場合のその
他の実施形態例を示す回路図である。
るスイッチング電源装置に本発明を適用した場合のその
他の実施形態例を示す回路図である。
【図９】従来例を示す回路図である。
１ トランス ２ 一次側回路 ３ 二次側回路 １１ 制御回路 １２ 検出回路 ２２ 補正電圧重畳回路 Ｑ 主スイッチ素子 Ｎ１ 一次巻線 Ｎ２ 二次巻線 Ｎ３ 三次巻線 Ｎｓ 補正電圧生成用巻線
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H02M 3/28
Claims (3)
- 【請求項１】 主スイッチ素子のオン・オフ動作によっ
て入力電圧に基づいた電圧がトランスの二次巻線から出
力され該電圧が出力回路によって整流平滑されて出力す
るスイッチング電源装置において、上記トランスに設け
られる三次巻線と；上記出力回路から出力する出力電圧
を上記三次巻線を利用して間接的に検出し該検出電圧を
出力する検出回路と；上記入力電圧の変動に応じた上記
出力回路の出力電圧に対する上記検出回路の検出電圧の
ずれを補正するための補正電圧を上記検出電圧の大きさ
に応じて生成して上記検出回路から出力される検出電圧
に重畳する補正電圧重畳回路と；上記補正電圧が重畳さ
れた検出電圧に基づいて上記出力回路の出力電圧を安定
化すべく上記主スイッチ素子のオン・オフ動作を制御す
る制御回路と；が設けられていることを特徴とするスイ
ッチング電源装置。 - 【請求項２】 補正電圧重畳回路は、三次巻線から出力
される電圧を利用して補正電圧を生成して検出回路の検
出電圧に重畳する構成としたことを特徴とする請求項１
記載のスイッチング電源装置。 - 【請求項３】 トランスには補正電圧生成用巻線が設け
られ、補正電圧重畳回路は、上記補正電圧生成用巻線か
ら出力される電圧を利用して補正電圧を生成して検出回
路の検出電圧に重畳する構成としたことを特徴とする請
求項１記載のスイッチング電源装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18902299A JP3337009B2 (ja) | 1999-07-02 | 1999-07-02 | スイッチング電源装置 |
| US09/598,617 US6459594B1 (en) | 1999-07-02 | 2000-06-21 | Switching power supply apparatus and method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18902299A JP3337009B2 (ja) | 1999-07-02 | 1999-07-02 | スイッチング電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001025245A JP2001025245A (ja) | 2001-01-26 |
| JP3337009B2 true JP3337009B2 (ja) | 2002-10-21 |
Family
ID=16234002
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18902299A Expired - Lifetime JP3337009B2 (ja) | 1999-07-02 | 1999-07-02 | スイッチング電源装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6459594B1 (ja) |
| JP (1) | JP3337009B2 (ja) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003033011A (ja) * | 2001-05-10 | 2003-01-31 | Fiderikkusu:Kk | スイッチング電源装置 |
| JP3661666B2 (ja) * | 2001-08-10 | 2005-06-15 | 株式会社村田製作所 | 絶縁型スイッチング電源装置 |
| JP2003319649A (ja) * | 2002-02-22 | 2003-11-07 | Ricoh Co Ltd | 画像形成装置の電源回路および画像形成装置の電源制御方法 |
| JP4155211B2 (ja) | 2003-08-18 | 2008-09-24 | 株式会社村田製作所 | スイッチング電源装置 |
| US7443699B2 (en) * | 2003-09-23 | 2008-10-28 | Semiconductor Components Industries, L.L.C. | Negative current compensation method and circuit |
| JP4333519B2 (ja) * | 2004-08-18 | 2009-09-16 | サンケン電気株式会社 | スイッチング電源装置 |
| CN100428616C (zh) * | 2004-11-29 | 2008-10-22 | 崇贸科技股份有限公司 | 切换式控制装置及产生切换信号的方法 |
| US7474543B2 (en) * | 2005-01-31 | 2009-01-06 | Murata Manufacturing Co., Ltd. | Isolated DC-DC converter |
| US7359222B2 (en) * | 2005-09-15 | 2008-04-15 | Power Integrations, Inc. | Method and apparatus to improve regulation of a power supply |
| WO2007041896A1 (en) * | 2005-10-09 | 2007-04-19 | System General Corp. | Switching control circuit with variable switching frequency for primary-side-controlled power converters |
| WO2007041893A1 (en) * | 2005-10-09 | 2007-04-19 | System General Corp. | Close-loop pwm controller for primary-side controlled power converters |
| DE102005055160B4 (de) * | 2005-11-18 | 2011-12-29 | Power Systems Technologies Gmbh | Regelschaltung zur Strom- und Spannungregelung in einem Schaltnetzteil |
| WO2007088577A1 (ja) * | 2006-01-31 | 2007-08-09 | Mitsumi Electric Co., Ltd. | スイッチング電源装置および電源制御用半導体集積回路 |
| JP4752842B2 (ja) * | 2006-01-31 | 2011-08-17 | ミツミ電機株式会社 | スイッチング電源装置および電源制御用半導体集積回路 |
| GB2439997A (en) * | 2006-07-07 | 2008-01-16 | Cambridge Semiconductor Ltd | Estimating the output current of a switch mode power supply |
| GB2451088A (en) * | 2007-07-17 | 2009-01-21 | Cambridge Semiconductor Ltd | Regulating the output of a forward power converter |
| JP2009100557A (ja) * | 2007-10-17 | 2009-05-07 | Kawasaki Microelectronics Kk | 電源装置及びこの電源装置のスイッチング方法 |
| US8712237B2 (en) * | 2008-08-15 | 2014-04-29 | Tellabs Operations, Inc. | Method and apparatus for reducing cost of optical amplification in a network |
| US8873956B2 (en) * | 2008-08-15 | 2014-10-28 | Tellabs Operations, Inc. | Method and apparatus for planning network configuration in an optical network |
| US7876583B2 (en) * | 2008-12-22 | 2011-01-25 | Power Integrations, Inc. | Flyback power supply with forced primary regulation |
| TWI408898B (zh) * | 2009-08-25 | 2013-09-11 | Delta Electronics Inc | 用於同步整流控制之補償裝置及其方法 |
| KR101869681B1 (ko) | 2010-08-20 | 2018-06-21 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 조명 장치 |
| TWI488414B (zh) * | 2012-10-30 | 2015-06-11 | Lite On Technology Corp | 具初級側回授控制之返馳式電壓轉換器及其電壓控制方法 |
| JP6395318B2 (ja) * | 2015-07-09 | 2018-09-26 | コーセル株式会社 | スイッチング電源装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5364745A (en) * | 1976-11-20 | 1978-06-09 | Toko Inc | Switching power supply |
| US4467406A (en) * | 1981-10-21 | 1984-08-21 | Fanuc Ltd. | Ringing converter |
| US5008794A (en) * | 1989-12-21 | 1991-04-16 | Power Integrations, Inc. | Regulated flyback converter with spike suppressing coupled inductors |
| KR920005724Y1 (ko) * | 1990-05-11 | 1992-08-20 | 삼성전자 주식회사 | 보조전원 방전회로가 내지된 smps |
| US5424933A (en) * | 1994-01-03 | 1995-06-13 | Avionic Instruments, Inc. | Resonant forward converter circuit with control circuit for controlling switching transistor on and off times |
| JP3198944B2 (ja) * | 1995-11-17 | 2001-08-13 | 株式会社村田製作所 | スイッチング電源装置 |
| JP3116869B2 (ja) * | 1997-07-23 | 2000-12-11 | 株式会社村田製作所 | 電流モード制御装置のスロープ補償回路 |
-
1999
- 1999-07-02 JP JP18902299A patent/JP3337009B2/ja not_active Expired - Lifetime
-
2000
- 2000-06-21 US US09/598,617 patent/US6459594B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001025245A (ja) | 2001-01-26 |
| US6459594B1 (en) | 2002-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3337009B2 (ja) | スイッチング電源装置 | |
| JP6528561B2 (ja) | 高効率力率改善回路およびスイッチング電源装置 | |
| JP4608519B2 (ja) | スイッチング電源装置 | |
| US7453248B2 (en) | Switching power supply device | |
| JP3661666B2 (ja) | 絶縁型スイッチング電源装置 | |
| US7035125B2 (en) | Switching power supply and control method for the same | |
| US20100008109A1 (en) | Switching power supply and semiconductor device for switching power supply | |
| JP3365356B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP3446654B2 (ja) | スイッチング電源装置 | |
| JP7306316B2 (ja) | スイッチング電源装置および電力供給システム | |
| US20040032752A1 (en) | Flyback converter | |
| KR100231227B1 (ko) | 교류 직류 변환 전원 회로 | |
| JP2004201385A (ja) | Ｄｃ／ｄｃコンバータ回路 | |
| JP2010124567A (ja) | スイッチング電源装置 | |
| US11063521B2 (en) | Switching power supply | |
| JP2003299359A (ja) | スイッチング電源装置 | |
| JP2004260993A (ja) | スイッチング電源装置 | |
| US10404160B2 (en) | Auxiliary converter circuit and its method of operation | |
| JP2006158137A (ja) | スイッチング電源装置 | |
| JP3562385B2 (ja) | フォワードコンバータ | |
| JP2019103200A (ja) | 電力変換装置 | |
| JP2001103755A (ja) | 位相制御型ポストレギュレータ、その動作方法及びそれを用いたパワーコンバータ | |
| WO2022201448A1 (ja) | スイッチング電源装置および電力供給システム | |
| JP2006034071A (ja) | スイッチング電源回路 | |
| JPH0340757A (ja) | スイッチング電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3337009 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080809 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080809 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090809 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090809 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100809 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100809 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110809 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120809 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120809 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130809 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |