JP3562385B2 - フォワードコンバータ - Google Patents
フォワードコンバータ Download PDFInfo
- Publication number
- JP3562385B2 JP3562385B2 JP13870699A JP13870699A JP3562385B2 JP 3562385 B2 JP3562385 B2 JP 3562385B2 JP 13870699 A JP13870699 A JP 13870699A JP 13870699 A JP13870699 A JP 13870699A JP 3562385 B2 JP3562385 B2 JP 3562385B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- reset pulse
- pulse voltage
- charging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、トランスを有したＤＣ−ＤＣコンバータ等の絶縁型のフォワードコンバータに関するものである。
【０００２】
【従来の技術】
図１２には共振リセットタイプのフォワードコンバータの一例が示されている。この図１２に示すように、このフォワードコンバータはトランス１を有し、トランス１の一次コイル２には一次回路３が接続され、二次コイル４には出力回路（二次回路）５が接続されている。また、トランス１には三次コイル６が設けられており、この三次コイル６には制御電力供給回路７が接続されている。
【０００３】
上記一次回路３は主スイッチ素子Ｑ（図１２に示す例ではＭＯＳ−ＦＥＴ）とコンデンサ１０と抵抗体１１とスイッチ素子１２を有して構成されており、この一次回路３の入力端３ａには直流の入力電源８の正極側が接続され、また、入力端３ｂには入力電源８の負極側が接続される。さらに、上記主スイッチ素子Ｑのゲートには該主スイッチ素子Ｑのオン・オフ動作を制御する制御回路１３が接続されている。
【０００４】
上記出力回路５は転流側同期整流器であるＭＯＳ−ＦＥＴ１４と抵抗体１５とダイオード１６，１７とチョークコイル１８と平滑コンデンサ１９を有して構成されており、この出力回路５の出力端５ａ，５ｂは負荷２０に接続される。この出力回路５は、前記主スイッチ素子Ｑのオン・オフ動作に基づいてトランス１のエネルギーを整流・平滑して上記負荷２０に直流の電圧（電流）を出力する機能を備えている。
【０００５】
つまり、図１２に示すように、二次コイル４の一端側４ａから出力回路５の出力端５ａに至る経路上に上記チョークコイル１８が介設され、二次コイル４の他端側４ｂから出力回路５の出力端５ｂに至る経路上には上記ダイオード１７がカソードを二次コイル４側にして介設されている。また、上記平滑コンデンサ１９は一端側が上記チョークコイル１８よりも出力端５ａ側に接続され、他端側が上記ダイオード１７のアノード側に接続されている。
【０００６】
さらに、上記チョークコイル１８よりも二次コイル４側にはＭＯＳ−ＦＥＴ１４のドレイン側が接続され、このＭＯＳ−ＦＥＴ１４のソース側は上記ダイオード１７のアノード側に接続され、ＭＯＳ−ＦＥＴ１４のゲートは抵抗体１５を介してダイオード１７のカソード側に接続されている。また、このＭＯＳ−ＦＥＴ１４のドレイン側にはダイオード１６のカソード側が接続され、このダイオード１６のアノード側は上記ＭＯＳ−ＦＥＴ１４のソース側に接続されている。
【０００７】
図１２に示す出力回路５は上記のような回路構成を有し、前述したように、二次コイル４のエネルギーをチョークインプット整流し、直流の出力電圧Ｖｏｕｔ・出力電流Ｉｏｕｔを負荷２０に出力する。
【０００８】
前記制御電力供給回路７はダイオード２１，２２とチョークコイル２３とコンデンサ２４を有して構成されており、三次コイル６のエネルギーをチョークインプット整流して上記コンデンサ２４に充電し、このコンデンサ２４の充電電圧を制御電力として制御回路１３に供給している。なお、起動時には、コンデンサ２４に電荷が蓄積されていないために、制御電力供給回路７から制御回路１３に制御電力を供給することができない。そこで、起動時に一次回路３のスイッチ素子１２をオンさせる回路（図示せず）が設けられており、起動時には、スイッチ素子１２がオンし、入力電源８の電力が抵抗体１１とスイッチ素子１２を通り制御電力として制御回路１３に供給される。
【０００９】
ところで、上記出力回路５から負荷２０に出力される電圧Ｖｏｕｔ（あるいは電流Ｉｏｕｔ）を検出する検出回路（図示せず）が設けられており、前記制御回路１３は、上記検出回路によって検出された検出出力電圧（あるいは検出出力電流）に基づいて、出力電圧Ｖｏｕｔ（出力電流Ｉｏｕｔ）が設定値となるように、主スイッチ素子Ｑのオン・オフ動作を制御する構成を備えている。この制御回路１３による出力の安定化制御によって、フォワードコンバータは負荷２０に安定的に出力電圧Ｖｏｕｔ（あるいは出力電流Ｉｏｕｔ）を供給することができる。
【００１０】
【発明が解決しようとする課題】
ところで、上記主スイッチ素子Ｑのオフ期間には、トランス１の励磁インダクタンスＬと主スイッチ素子Ｑの寄生容量ＣとのＬＣ共振によるトランス１のリセット動作が行われる。図１２に示すような共振リセットタイプのフォワードコンバータでは、上記リセット期間中に、上記ＬＣ共振による次に示すようなリセットパルス電圧が上記トランス１の各コイル２，４，６および主スイッチ素子Ｑに発生する。
【００１１】
図２の（ｅ）、（ｆ）には、主スイッチ素子Ｑのドレイン側に発生するリセットパルス電圧Ｐｒの波形例が示されており、図２の（ｅ）は、入力電源８から供給される入力電圧Ｖｉｎが予め定められた規格の最小値である場合の波形例であり、図２の（ｆ）は、入力電圧Ｖｉｎが規格の最大値である場合の波形例である。
【００１２】
これら図２の（ｅ）、（ｆ）に示すように、共振リセットタイプのフォワードコンバータでは、リセットパルス電圧Ｐｒのパルス幅Ｈは、入力電圧Ｖｉｎの大きさに関係なく、一定であり、リセットパルス電圧Ｐｒのピーク値Ｖｐは入力電圧Ｖｉｎの大きさが大きくなるに従って大きくなる。
【００１３】
このように、共振リセットタイプのフォワードコンバータでは、入力電圧Ｖｉｎの大きさが大きくなるに従ってリセットパルス電圧Ｐｒのピーク値Ｖｐが大きくなることから、規格の最大入力電圧が供給される場合に、その最大入力電圧に応じた大きなリセットパルス電圧のピーク値Ｖｐにも耐え得る高耐圧なＭＯＳ−ＦＥＴを主スイッチ素子Ｑとして用いなければならないという問題が生じる。
【００１４】
そのように、高耐圧なＭＯＳ−ＦＥＴを主スイッチ素子Ｑとして用いると、高耐圧なＭＯＳ−ＦＥＴは価格が高価なものであるので、フォワードコンバータの価格上昇を招くという問題や、ＭＯＳ−ＦＥＴのオン抵抗が非常に大きいので導通損失が多く、回路効率を低下させるという問題等が生じる。
【００１５】
また、共振リセットタイプのフォワードコンバータでは、上記したように、入力電圧Ｖｉｎの大きさに関係なく、リセットパルス電圧Ｐｒのパルス幅Ｈが一定であることから、入力電圧Ｖｉｎが大きくなるに従って、図１２に示す出力回路５の導通損失が多くなるという問題発生の虞がある。
【００１６】
それというのは次に示す理由による。図１２に示す構成では、主スイッチ素子Ｑのオフ期間には、リセットパルス電圧Ｐｒを利用してＭＯＳ−ＦＥＴ１４をオン駆動する構成である。また、入力電圧Ｖinが大きくなるに従って主スイッチ素子Ｑがオフしている期間Ｔoffが長くなる構成である。図２の（ｅ）に示すように、規格の最小入力電圧Ｖinが供給される場合の主スイッチ素子Ｑのオフ期間Ｔoffと、主スイッチ素子Ｑに発生するリセットパルス電圧Ｐｒのパルス幅Ｈとがほぼ等しくなるように回路を構成すると、最小入力電圧Ｖinの供給時には主スイッチ素子Ｑのオフ期間の殆どでＭＯＳ−ＦＥＴ１４をオン駆動させることができるのに対して、規格の最大入力電圧Ｖinが供給される場合には、最小入力電圧Ｖinの供給時に比べて、図２の（ｆ）に示すように、主スイッチ素子Ｑのオフ期間Ｔoffは長くなるが、リセットパルス電圧Ｐｒのパルス幅Ｈは変化しないことから、主スイッチ素子Ｑのオフ期間であるのにも拘わらず、ＭＯＳ−ＦＥＴ１４がオフしてしまうという時間がかなり長くなってしまう。
【００１７】
主スイッチ素子Ｑのオフ期間中に、ＭＯＳ−ＦＥＴ１４がオフしてしまうと、電流はダイオード１６を通って流れることとなり、ダイオード１６はＭＯＳ−ＦＥＴ１４よりも順方向電圧降下が大きいので、電流がダイオード１６を流れる場合には、ＭＯＳ−ＦＥＴ１４を電流が流れる場合に比べて、出力回路５での導通損失が増加してしまう。
【００１８】
このように、共振リセットタイプのフォワードコンバータでは、入力電圧Ｖｉｎが大きくなるに従って、主スイッチ素子Ｑのオフ期間における出力回路５の導通損失が増加してしまうという問題発生の虞がある。
【００１９】
そこで、その導通損失増加問題を防止するために、規格の最大入力電圧Ｖｉｎが供給される場合の主スイッチ素子Ｑのオフ期間Ｔｏｆｆと、リセットパルス電圧Ｐｒのパルス幅Ｈとがほぼ等しくなるように回路を構成することが考えられる。しかしながら、そのように、回路を構成すると、入力電圧Ｖｉｎが上記規格の最大値よりも小さいときには、リセットパルス電圧Ｐｒが発生している途中で、つまり、トランス１のリセットが完了する前に、主スイッチ素子Ｑがオンしてしまうこととなり、この場合には、主スイッチ素子Ｑの寄生容量の短絡損失が生じると共に、ＭＯＳ−ＦＥＴ１４がオンしている状態で主スイッチ素子Ｑがオンしてしまうので、ＭＯＳ−ＦＥＴ１４に短絡電流が通電してしまうという問題が生じる。
【００２０】
共振リセットタイプのフォワードコンバータでは、上記のように、リセットパルス電圧Ｐｒのパルス幅Ｈが入力電源８の入力電圧Ｖｉｎの大きさに関係なく、一定であり、かつ、リセットパルス電圧Ｐｒのピーク値Ｖｐは入力電圧Ｖｉｎが大きくなるに従って大きくなることに起因して様々な問題発生の虞があった。
【００２１】
これら問題発生を防止することが可能な図１０に示すようなアクティブリセットタイプのフォワードコンバータが提案されている。なお、図１０では、前記図１２に示す共振リセットタイプのフォワードコンバータと同一構成部分には同一符号を付し、その共通部分の重複説明は省略する。
【００２２】
図１０に示すアクティブリセットタイプのフォワードコンバータにおいて特徴的なことは、一次回路３にＭＯＳ−ＦＥＴ２５を設けたことである。上記ＭＯＳ−ＦＥＴ２５はソース側が主スイッチ素子Ｑのドレイン側に接続され、ＭＯＳ−ＦＥＴ２５のドレイン側はコンデンサ１０に接続され、ＭＯＳ−ＦＥＴ２５のゲートは制御回路１３に接続されている。
【００２３】
上記ＭＯＳ−ＦＥＴ２５は、制御回路１３によって、主スイッチ素子Ｑがオフしている期間中にオンするようにスイッチング動作が制御されており、このＭＯＳ−ＦＥＴ２５によって、図２の（ｃ）や（ｄ）に示すように、主スイッチ素子Ｑに発生するリセットパルス電圧Ｐｒを設定値にクランプすることができる。上記図２の（ｃ）に示すリセットパルス電圧Ｐｒの波形は規格の最小入力電圧Ｖｉｎが供給されている場合の波形例であり、図２の（ｄ）に示すリセットパルス電圧Ｐｒの波形は規格の最大入力電圧Ｖｉｎが供給されている場合の波形例である。
【００２４】
この図１０に示すアクティブリセットタイプのフォワードコンバータでは、上記のように、主スイッチ素子Ｑのリセットパルス電圧Ｐｒを設定値にクランプすることから、入力電圧Ｖｉｎの大きさに関係なく、リセットパルス電圧Ｐｒのピーク値Ｖｐをほぼ一定とすることができる。このことから、主スイッチ素子Ｑのオフ期間に、主スイッチ素子Ｑに印加する電圧のピーク値を抑制することができ、主スイッチ素子Ｑに高耐圧なＭＯＳ−ＦＥＴを用いなくとも済むという効果を得ることができる。
【００２５】
また、上記図２の（ｃ）、（ｄ）にも示されるように、リセットパルス電圧Ｐｒを設定値にクランプすることによって、リセットパルス電圧Ｐｒのパルス幅Ｈは入力電圧Ｖｉｎの大きさに応じて可変することとなり、入力電圧Ｖｉｎの大小に関係なく、主スイッチ素子Ｑのオフ期間Ｔｏｆｆと、リセットパルス電圧Ｐｒのパルス幅Ｈとをほぼ同様にすることが可能となる。
【００２６】
主スイッチ素子Ｑのリセットパルス電圧Ｐｒと同様な波形を持つリセットパルス電圧が二次コイル４に発生するので、上記のように、主スイッチ素子Ｑのリセットパルス電圧Ｐｒを設定値にクランプすることによって、出力回路５のＭＯＳ−ＦＥＴ１４は、入力電圧Ｖｉｎの大小に関係なく、主スイッチ素子Ｑがオフしている期間のほぼ全領域に亙り、オンすることとなり、前述したような主スイッチ素子Ｑのオフ期間中にＭＯＳ−ＦＥＴ１４がオフしてしまうことに起因した導通損失増加問題を防止することができ、かつ、トランス１のリセットが終了する前に主スイッチ素子Ｑがオンしてしまうことに起因した主スイッチ素子Ｑの寄生容量の短絡損失発生問題やＭＯＳ−ＦＥＴ１４に短絡電流が通電する問題等を回避することができる。
【００２７】
しかしながら、図１０に示すアクティブリセットタイプのフォワードコンバータでは、主スイッチ素子Ｑのソース側の電位と、ＭＯＳ−ＦＥＴ２５のソース側の電位とが異なることから、図示されていないが、ＭＯＳ−ＦＥＴ２５を駆動させるためにドライブトランスを設けなければならず、フォワードコンバータが大型化してしまうという問題が生じる。
【００２８】
また、主スイッチ素子ＱとＭＯＳ−ＦＥＴ２５が共にオフしている図１１に示すデッドタイムＴｄを設けなければならず、そのデッドタイムＴｄを設けてＭＯＳ−ＦＥＴ２５のスイッチング制御を行うための回路構成は非常に複雑であり、このことから、制御回路１３の回路構成が非常に煩雑なものとなり、フォワードコンバータの低価格化を妨げてしまうという問題がある。
【００２９】
本発明は上記課題を解決するために成されたものであり、その目的は、簡単な回路構成で、主スイッチ素子のリセットパルス電圧を設定値にクランプすることを可能したフォワードコンバータを提供することにある。
【００３０】
【課題を解決するための手段】
上記目的を達成するために、この発明は次に示す構成をもって前記課題を解決する手段としている。すなわち、第１の発明は、主スイッチ素子のオン・オフ動作に基づいてトランスの二次コイルのエネルギーを整流平滑して出力する出力回路を有し、上記主スイッチ素子のオフ期間には主スイッチ素子およびトランスにリセットパルス電圧が発生する構成と成し、また、上記トランスに設けられた補助コイルから成る補助巻線部と、上記補助コイルに発生する上記リセットパルス電圧を設定値にクランプするリセットパルス電圧クランプ回路とを有し、上記補助巻線部は第１の補助コイルと第２の補助コイルを有し、上記リセットパルス電圧クランプ回路は、主スイッチ素子がオンしているときに上記第１の補助コイルのエネルギーを整流して第１の充電コンデンサ部に充電するオン−オン整流充電回路と、上記主スイッチ素子がオフしているときに上記第２の補助コイルのエネルギーを整流して第２の充電コンデンサ部に充電するオン−オフ整流充電回路とを有し、上記第１の充電コンデンサ部および第２の充電コンデンサ部には充電電圧クランプ部が接続され、該充電電圧クランプ部によって上記第１の充電コンデンサ部の充電電圧値と第２の充電コンデンサ部の充電電圧値とを合算した電圧値が設定値にクランプされる構成と成しているフォワードコンバータにおいて、上記出力回路は上記リセットパルス電圧に基づいてオン動作する転流側同期整流器を有しており、上記リセットパルス電圧クランプ回路は、上記充電電圧の合算値がクランプされることにより上記第２の補助コイルに発生するリセットパルス電圧を上記設定値にクランプして、上記主スイッチ素子のリセットパルス電圧をクランプする構成と成し、上記主スイッチ素子におけるリセットパルス電圧のクランプによって上記フォワードコンバータの入力電圧の大小に拘わらず上記トランスのリセットパルス電圧のパルス幅を上記主スイッチ素子のオフ期間とほぼ同じ幅と成し、上記転流側同期整流器は上記トランスの二次コイルのクランプされたリセットパルス電圧により上記パルス幅で定まる期間動作して主スイッチ素子のオフ期間のほぼ全領域に亙りオンする構成と成していることを特徴として構成されている。
【００３１】
第２の発明は、主スイッチ素子のオン・オフ動作に基づいてトランスの二次コイルのエネルギーを整流平滑して出力する出力回路を有し、上記主スイッチ素子のオフ期間には主スイッチ素子およびトランスにリセットパルス電圧が発生する構成と成し、また、上記トランスに設けられた補助コイルから成る補助巻線部と、上記補助コイルに発生する上記リセットパルス電圧を設定値にクランプするリセットパルス電圧クランプ回路とを有し、上記リセットパルス電圧クランプ回路は多倍電圧整流回路と成しており、該多倍電圧整流回路は上記補助コイルのエネルギーを多倍電圧整流してコンデンサ部に充電する構成を備え、該コンデンサ部には充電電圧クランプ部が接続され、該充電電圧クランプ部によって上記コンデンサ部の充電電圧は設定値にクランプされる構成と成しているフォワードコンバータにおいて、上記出力回路は上記リセットパルス電圧に基づいてオン動作する転流側同期整流器を有しており、上記リセットパルス電圧クランプ回路は、上記コンデンサ部の充電電圧がクランプされることにより上記補助コイルのリセットパルス電圧をクランプして、上記主スイッチ素子のリセットパルス電圧をクランプする構成と成し、上記主スイッチ素子におけるリセットパルス電圧のクランプによって上記フォワードコンバータの入力電圧の大小に拘わらず上記トランスのリセットパルス電圧のパルス幅を上記主スイッチ素子のオフ期間とほぼ同じ幅と成し、上記転流側同期整流器は上記トランスの二次コイルのクランプされたリセットパルス電圧により上記パルス幅で定まる期間動作して主スイッチ素子のオフ期間のほぼ全領域に亙りオンする構成と成していることを特徴として構成されている。
【００３２】
第３の発明は、上記第１又は第２の発明の構成を備え、フォワードコンバータは負荷に出力する出力電圧を安定化する回路構成を備え、上記負荷を充電電圧クランプ部として機能させることを特徴として構成されている。
【００３３】
第４の発明は、上記第２の発明の構成を備え、フォワードコンバータから負荷に出力する出力電圧を安定化する方向に主スイッチ素子のオン・オフ動作を制御する制御回路が設けられ、多倍電圧整流回路のコンデンサ部は上記負荷が接続される端子間に設けられ、またトランスには制御電力供給用補助コイルが設けられ、該制御電力供給用補助コイルのエネルギーを整流して制御電力供給用コンデンサ部に充電する制御電力供給用多倍電圧整流回路が設けられており、該制御電力供給用多倍電圧整流回路は上記制御電力供給用コンデンサ部の充電電圧を制御電力として上記制御回路に供給すると共に、その制御電力供給用コンデンサ部の充電電圧に応じた電圧をフォワードコンバータの検出出力電圧として上記制御回路に加える構成と成し、上記制御回路は、上記制御電力供給用多倍電圧整流回路から加えられたフォワードコンバータの検出出力電圧に基づいて、フォワードコンバータの出力電圧の安定化制御を行うことを特徴として構成されている。
【００３４】
第５の発明は、上記第１〜第４の発明の何れか１つの発明の構成を備え、充電電圧クランプ部はツェナーダイオードを有して構成されていることを特徴として構成されている。
【００３５】
上記構成の発明において、リセットパルス電圧クランプ回路は、補助巻線部の補助コイルに発生するリセットパルス電圧を設定値にクランプする。補助コイルのリセットパルス電圧と同様な電圧波形のリセットパルス電圧が主スイッチ素子に発生することから、上記のように、リセットパルス電圧クランプ回路により、補助コイルのリセットパルス電圧が設定値にクランプされることによって、主スイッチ素子のリセットパルス電圧をクランプすることができる。
【００３６】
上記補助コイルのリセットパルス電圧をクランプするリセットパルス電圧クランプ回路は簡単な回路構成で、しかも、高価な部品を用いずに構築することができるので、フォワードコンバータの回路構成の煩雑化および高価格化を抑制しつつ、前述したような主スイッチ素子のリセットパルス電圧をクランプすることによって得られる優れた効果を得ることができ、前記課題を解決することができる。
【００３７】
【発明の実施の形態】
以下に、この発明に係る実施形態例を図面に基づいて説明する。
【００３８】
第１の実施形態例において特徴的なことは、前述したような共振リセットタイプのフォワードコンバータに、図１の（ａ）や（ｂ）に示すように、補助巻線部２６とリセットパルス電圧クランプ回路２７を設けたことである。
【００３９】
なお、図１の（ａ）、（ｂ）に示すフォワードコンバータは、両方共に、前記図１２に示す共振リセットタイプのフォワードコンバータと同様に、主スイッチ素子Ｑのオン・オフ動作によって、入力電源８の入力エネルギーに基づいたトランス１のエネルギーを出力回路５によりチョークインプット整流・平滑して負荷２０に出力する構成を備えたものであり、図１の（ａ）の回路と図１の（ｂ）に示す回路の違いは出力回路５にＭＯＳ−ＦＥＴ１４が設けられているか否かである。これら図１の（ａ）、（ｂ）では、前記図１２に示す回路と同一構成部分には同一符号を付してあり、この第１の実施形態例の説明において、その図１２の回路と共通部分の重複説明は省略する。なお、図１の（ａ）、（ｂ）では図示が省略されているが、これら図１の（ａ）、（ｂ）のフォワードコンバータにも、前記図１２に示す回路と同様に、一次回路３に抵抗体１１とスイッチ素子１２が設けられ、また、制御回路１３に制御電力を供給する回路や、負荷２０に出力される出力電圧Ｖout（あるいは出力電流Ｉout）を検出する検出回路が設けられている。
【００４０】
この第１の実施形態例では、前述したように、該第１の実施形態例において特徴的な補助巻線部２６とリセットパルス電圧クランプ回路２７が設けられている。上記補助巻線部２６はトランス１に設けた補助コイル２８を有し、リセットパルス電圧クランプ回路２７はその補助コイル２８に発生するリセットパルス電圧を設定値にクランプする構成を備えている。
【００４１】
上記主スイッチ素子Ｑに発生するリセットパルス電圧Ｐｒは補助コイル２８のリセットパルス電圧とほぼ同様な電圧波形と成すことから、上記リセットパルス電圧クランプ回路２７によって、補助コイル２８のリセットパルス電圧をクランプすることにより、図２の（ａ）、（ｂ）に示すように主スイッチ素子Ｑのリセットパルス電圧Ｐｒをクランプすることができる。
【００４２】
図２の（ａ）に示す電圧波形は、この第１の実施形態例に示す回路構成を備えたフォワードコンバータにおいて、入力電圧Ｖｉｎが規格の最小値である場合に主スイッチ素子Ｑのドレイン側に発生するリセットパルス電圧Ｐｒの波形例であり、図２の（ｂ）に示す電圧波形は入力電圧Ｖｉｎが規格の最大値である場合に主スイッチ素子Ｑのドレイン側に発生するリセットパルス電圧Ｐｒの波形例である。これら図２の（ａ）、（ｂ）に示されるように、主スイッチ素子Ｑのリセットパルス電圧Ｐｒをクランプすることによって、前記図１０に示すアクティブリセットタイプのフォワードコンバータと同様に、入力電源８の入力電圧Ｖｉｎの大小に関係なく、リセットパルス電圧Ｐｒのピーク値をほぼ一定値に抑制することができ、かつ、入力電圧Ｖｉｎの大きさに応じて可変する主スイッチ素子Ｑのオフ期間Ｔｏｆｆと同様に、リセットパルス電圧Ｐｒのパルス幅Ｈを可変させることができることとなる。
【００４３】
前記補助巻線部２６およびリセットパルス電圧クランプ回路２７は、後述するように、非常に簡単な回路構成で、しかも、高価な部品を用いずに形成することができることから、回路構成の煩雑化や価格上昇を抑制しつつ、主スイッチ素子Ｑのリセットパルス電圧Ｐｒをクランプすることによって得られる前述したような優れた効果を奏することができる。
【００４４】
以下に、上記補助巻線部２６およびリセットパルス電圧クランプ回路２７の回路構成例を４例示す。もちろん、上記補助巻線部２６およびリセットパルス電圧クランプ回路２７は、補助巻線部２６の補助コイル２８に発生するリセットパルス電圧を設定値にクランプして主スイッチ素子Ｑのリセットパルス電圧Ｐｒをクランプすることが可能な回路構成を備えていればよく、以下に示す回路構成に限定されるものではない。
【００４５】
図３には補助巻線部２６およびリセットパルス電圧クランプ回路２７の第１の回路構成例が示されている。なお、この図３に示す補助巻線部２６およびリセットパルス電圧クランプ回路２７は前記図１の（ａ）に示す回路に組み込まれた回路であるが、図１の（ｂ）に示す回路に組み込むこともできる。
【００４６】
この図３に示す補助巻線部２６は第１の補助コイル２８ａと第２の補助コイル２８ｂを有して構成されており、リセットパルス電圧クランプ回路２７は第１のダイオード３０と第２のダイオード３１と第１の充電コンデンサ部３２と第２の充電コンデンサ部３３を有して構成されている。
【００４７】
つまり、第１の補助コイル２８ａの一端側には第１のダイオード３０のアノード側が接続され、この第１のダイオード３０のカソード側は第１の充電コンデンサ部３２の一端側に接続され、この第１の充電コンデンサ部３２の他端側は前記第１の補助コイル２８ａの他端側に接続されている。
【００４８】
また、第２の補助コイル２８ｂの一端側には第２のダイオード３１のアノード側が接続され、この第２のダイオード３１のカソード側は第２の充電コンデンサ部３３の一端側に接続され、第２の充電コンデンサ部３３の他端側は前記第２の補助コイル２８ｂの他端側に接続されている。上記第１の充電コンデンサ部３２と第２の充電コンデンサ部３３は直列的に接続されており、この第１の充電コンデンサ部３２と第２の充電コンデンサ部３３との直列接続体の両端側はそれぞれ接続部２７ａ，２７ｂを介して充電電圧クランプ部３４に接続されている。
【００４９】
この図３に示す例では、上記充電電圧クランプ部３４は抵抗体３５とツェナーダイオード３６との直列接続体により構成されており、この直列接続体は前記充電コンデンサ部３２，３３の直列接続体に並列的に接続される。
【００５０】
この第１の回路構成例では、補助巻線部２６およびリセットパルス電圧クランプ回路２７は上記のように構成されており、主スイッチ素子Ｑがオンしているときに、第１の補助コイル２８ａのエネルギーが第１のダイオード３０と第１の充電コンデンサ部３２を順に通る経路で通電する。つまり、上記第１のダイオード３０によって第１の補助コイル２８ａのエネルギーは整流されて第１の充電コンデンサ部３２に充電される。上記第１のダイオード３０と第１の充電コンデンサ部３２によって、オン−オン整流充電回路が構成されている。
【００５１】
また、主スイッチ素子Ｑがオフしているときには、第２の補助コイル２８ｂのエネルギーが第２のダイオード３１と第２の充電コンデンサ部３３を順に通る経路で通電し、第２のダイオード３１によって整流されたエネルギーが第２の充電コンデンサ部３３に充電される。上記第２のダイオード３１と第２の充電コンデンサ部３３によって、オン−オフ整流充電回路が構成されている。
【００５２】
前述したように、充電コンデンサ部３２，３３の直列接続体は充電電圧クランプ部３４の抵抗体３５とツェナーダイオード３６の直列接続体に並列的に接続されていることから、充電コンデンサ部３２，３３の直列接続体の充電電圧、つまり、第１の充電コンデンサ部３２の充電電圧値と第２の充電コンデンサ部３３の充電電圧値を合算した電圧値は、上記ツェナーダイオード３６のツェナー電圧に基づいた設定値にクランプされる。このように、第１の充電コンデンサ部３２の充電電圧値と第２の充電コンデンサ部３３の充電電圧値を合算した電圧値がクランプされることによって、第２の補助コイル２８ｂに発生するリセットパルス電圧がクランプされる。
【００５３】
このように、主スイッチ素子Ｑがオフしているときに、第２の補助コイル２８ｂのリセットパルス電圧がクランプされることによって、前記したように、主スイッチ素子Ｑのリセットパルス電圧Ｐｒもクランプされる。
【００５４】
なお、図３では、ツェナーダイオード３６に抵抗体３５を直列的に接続しているが、この抵抗体３５はツェナーダイオード３６に過電流が流れてツェナーダイオード３６が損傷するのを防止するためのものであり、例えば、ツェナーダイオード３６の耐電流性が優れている場合には上記抵抗体３５を省略してもよい。
【００５５】
また、上記第１の補助コイル２８ａの巻線数と、第２の補助コイル２８ｂの巻線数とは等しくとも、異なっていてもよく、適宜設定されるものである。
【００５６】
図４には補助巻線部２６およびリセットパルス電圧クランプ回路２７の第２の回路構成例が示されている。この図４に示す補助巻線部２６およびリセットパルス電圧クランプ回路２７は前記図１の（ａ）に示す回路に組み込まれたものであるが、もちろん、この図４に示す補助巻線部２６およびリセットパルス電圧クランプ回路２７は前記図１の（ｂ）に示す回路にも組み込むことができる。
【００５７】
この図４に示す補助巻線部２６およびリセットパルス電圧クランプ回路２７は前記図３に示す第１の回路構成例とほぼ同様な構成を有しているが、異なる特徴的なことは、図３に示す第２の補助コイル２８ｂが省略され、リセットパルス電圧クランプ回路２７は多倍電圧整流回路である倍電圧整流回路と成していることである。
【００５８】
すなわち、補助コイル２８の一端側には第１のダイオード３０のアノード側と第２のダイオード３１のカソード側がそれぞれ接続され、上記第１のダイオード３０のカソード側には第１の充電コンデンサ部３２の一端側が接続され、この第１の充電コンデンサ部３２の他端側は第２の充電コンデンサ部３３の一端側に接続され、この第２の充電コンデンサ部３３の他端側は前記第２のダイオード３１のアノード側に接続されており、上記充電コンデンサ部３２，３３の接続部は前記補助コイル２８の他端側に接続されている。また、上記充電コンデンサ部３２，３３の直列接続体は接続部２７ａ，２７ｂを介して充電電圧クランプ部３４に接続されている。
【００５９】
この図４に示す補助巻線部２６およびリセットパルス電圧クランプ回路２７の第２の回路構成例は上記のように構成されており、主スイッチ素子Ｑがオンしているときに補助コイル２８のエネルギーが第１のダイオード３０を通って第１の充電コンデンサ部３２に充電され、主スイッチ素子Ｑがオフしているときには補助コイル２８のエネルギーは第２の充電コンデンサ部３３と第２のダイオード３１を通る経路で通電して第２の充電コンデンサ部３３に充電される。つまり、この図４に示す回路では、上記第１の充電コンデンサ部３２と第２の充電コンデンサ部３３は倍電圧整流回路のコンデンサ部を構成しており、補助コイル２８のエネルギーは倍電圧整流されて上記コンデンサ部に充電される。
【００６０】
この図４に示す第２の回路構成例においても、前記図３に示す第１の回路構成例と同様に、上記倍電圧整流回路２７のコンデンサ部の充電電圧、つまり、第１の充電コンデンサ部３２の充電電圧値と第２の充電コンデンサ部３３の充電電圧値の合算値は、充電電圧クランプ部３４によって、ツェナーダイオード３６のツェナー電圧に基づいた設定値にクランプされる。
【００６１】
このように、第１の充電コンデンサ部３２の充電電圧値と第２の充電コンデンサ部３３の充電電圧値の合算値が設定値にクランプされることによって、補助コイル２８のリセットパルス電圧がクランプされて、前述したように、必然的に、主スイッチ素子Ｑのリセットパルス電圧Ｐｒもクランプされる。
【００６２】
なお、この図４に示す第２の回路構成例においても、前記図３の回路構成例と同様に、充電電圧クランプ部３４の抵抗体３５を省略してもよい。
【００６３】
図５には補助巻線部２６およびリセットパルス電圧クランプ回路２７の第３の回路構成例が示されている。なお、この図５に示す補助巻線部２６およびリセットパルス電圧クランプ回路２７は前記図１の（ａ）に示す回路に組み込まれたものであるが、もちろん、前記図１の（ｂ）に示す回路にも組み込みことが可能である。
【００６４】
この第３の回路構成例では、制御回路１３によって出力電圧Ｖｏｕｔの安定化制御が行われるフォワードコンバータを対象としており、この第３の回路構成例において特徴的なことは、リセットパルス電圧クランプ回路２７は接続部２７ａ，２７ｂを介して負荷２０に接続されていることである。それ以外の構成は前記図４に示す第２の回路構成例と同様であり、その共通部分の重複説明は省略する。
【００６５】
この図５に示す第３の回路構成例では、リセットパルス電圧クランプ回路２７における第１の充電コンデンサ部３２と第２の充電コンデンサ部３３の直列接続体は接続部２７ａ，２７ｂを介して負荷２０に並列的に接続されている。
【００６６】
前記したように、フォワードコンバータから負荷２０に出力される出力電圧Ｖｏｕｔは安定化制御が成されており、ほぼ一定であることから、第１の充電コンデンサ部３２の充電電圧値と第２の充電コンデンサ部３３の充電電圧値の合算値は上記負荷２０への出力電圧Ｖｏｕｔに基づいた設定値にクランプされることとなる。つまり、負荷２０は前記図３や図４に示した充電電圧クランプ部３４と同様の機能を果たすことができる。
【００６７】
このように、負荷２０によって、前記第１や第２の回路構成例と同様に、第１の充電コンデンサ部３２の充電電圧値と第２の充電コンデンサ部３３の充電電圧値の合算値が設定値にクランプされることにより、補助コイル２８のリセットパルス電圧がクランプされて主スイッチ素子Ｑのリセットパルス電圧Ｐｒもクランプされることとなる。
【００６８】
なお、図５では、補助巻線部２６およびリセットパルス電圧クランプ回路２７は前記図４とほぼ同様の回路構成であったが、もちろん、補助巻線部２６およびリセットパルス電圧クランプ回路２７を図３に示す回路とほぼ同様の構成とし、リセットパルス電圧クランプ回路２７は、充電電圧クランプ部３４に代えて、接続部２７ａ，２７ｂを介して負荷２０に接続する構成としてもよい。
【００６９】
図６および図７には補助巻線部２６およびリセットパルス電圧クランプ回路２７の第４の回路構成例が示されている。なお、図６に示す補助巻線部２６およびリセットパルス電圧クランプ回路２７は前記図１の（ａ）に示す回路に組み込まれたものであり、図７に示す補助巻線部２６およびリセットパルス電圧クランプ回路２７は前記図１の（ｂ）に示す回路に組み込まれたものであり、図６の補助巻線部２６、リセットパルス電圧クランプ回路２７と、図７の補助巻線部２６、リセットパルス電圧クランプ回路２７とは同一の回路構成を備えている。
【００７０】
図６、図７に示す第４の回路構成例において特徴的なことは、リセットパルス電圧クランプ回路２７の前記第１の充電コンデンサ部３２が省略され、出力回路５の平滑コンデンサ１９がその第１の充電コンデンサ部３２と同様に機能することであり、リセットパルス電圧クランプ回路２７は倍電圧整流回路と成している。それ以外の構成は、図５に示す回路とほぼ同様であり、ここでは、その共通部分の重複説明は省略する。
【００７１】
この図６、図７に示す第４の回路構成例では、平滑コンデンサ１９の充電電圧値と第２の充電コンデンサ部３３の充電電圧値との合算値が負荷２０によって設定値にクランプされ、このことによって、補助コイル２８のリセットパルス電圧がクランプされて、必然的に、主スイッチ素子Ｑのリセットパルス電圧Ｐｒもクランプされる。
【００７２】
この第１の実施形態例によれば、補助巻線部２６およびリセットパルス電圧クランプ回路２７を設け、上記リセットパルス電圧クランプ回路２７によって、補助巻線部２６の補助コイル２８のリセットパルス電圧をクランプし、このように、補助コイル２８のリセットパルス電圧をクランプすることによって、必然的に、主スイッチ素子Ｑのリセットパルス電圧Ｐｒをクランプする構成とし、その補助巻線部２６およびリセットパルス電圧クランプ回路２７は簡単な回路構成であり、高価な部品を用いずに形成することができるので、回路の煩雑化および高価格化を抑制しつつ、主スイッチ素子Ｑのリセットパルス電圧Ｐｒをクランプすることから得られる前記したような優れた効果を奏することができる。
【００７３】
つまり、入力電源８の入力電圧Ｖｉｎの大きさに関係なく、主スイッチ素子Ｑのリセットパルス電圧Ｐｒのピーク値をほぼ一定値にクランプすることができることから、リセットパルス電圧Ｐｒに起因した大きな電圧が主スイッチ素子Ｑに印加するのを防止することができる。このことによって、主スイッチ素子Ｑとして高耐圧なＭＯＳ−ＦＥＴを用いなくとも済む。このように、高耐圧なＭＯＳ−ＦＥＴを主スイッチ素子Ｑとして用いなくとも済むので、主スイッチ素子Ｑでの導通損失を低減させることができるという効果等を得ることができる。
【００７４】
また、主スイッチ素子Ｑのリセットパルス電圧Ｐｒをクランプすることによって、入力電源８の入力電圧Ｖinの大きさに応じて上記リセットパルス電圧Ｐｒのパルス幅Ｈを可変させることができる。このことにより、上記入力電圧Ｖinの大きさに応じて変動する主スイッチ素子Ｑのオフ期間Ｔoffと同様に、リセットパルス電圧Ｐｒのパルス幅Ｈを可変させることができ、入力電圧Ｖinの大小に拘わらず、主スイッチ素子Ｑのオフ期間Ｔoffと、リセットパルス電圧Ｐｒのパルス幅Ｈとをほぼ同様にすることができる。
【００７５】
二次コイル４に発生するリセットパルス電圧は主スイッチ素子Ｑのリセットパルス電圧Ｐｒと同様な波形を持つものであり、上記のように、入力電圧Ｖinの大小に拘わらず、主スイッチ素子Ｑのオフ期間Ｔoffと、リセットパルス電圧Ｐｒのパルス幅Ｈとをほぼ同様にすることができることによって、前記図１の（ｂ）に示すように、出力回路５が、リセットパルス電圧を利用してオン駆動するＭＯＳ−ＦＥＴ１４を有して構成されている場合には、入力電圧Ｖinの大小に関係なく、主スイッチ素子Ｑのオフ期間Ｔoffのほぼ全領域に亙り、ＭＯＳ−ＦＥＴ１４をオン駆動させることができることとなり、電流はＭＯＳ−ＦＥＴ１４を介して通電し、ダイオード１６には殆ど流れないことから、従来のような、入力電源Ｖinの大きさが大きくなるに従って、主スイッチ素子Ｑのオフ期間における出力回路５の導通損失が多くなるという問題を防止することができる。
【００７６】
また、トランス１のリセットが終了する前に、主スイッチ素子Ｑがオンしてしまうという事態発生を防止することができ、このことにより、主スイッチ素子Ｑの寄生容量の短絡損失発生問題や、主スイッチ素子Ｑがオンしたときに、オン状態のＭＯＳ−ＦＥＴ１４に短絡電流が通電してしまうという問題を防止することができる。
【００７７】
このように、主スイッチ素子Ｑのリセットパルス電圧Ｐｒをクランプすることにより、入力電圧Ｖｉｎの大小に応じて、リセットパルス電圧Ｐｒのパルス幅Ｈを主スイッチ素子Ｑのオフ期間Ｔｏｆｆとほぼ同様に自動可変制御することができることから、主スイッチ素子Ｑのオフ期間における出力回路５の導通損失増加問題と、主スイッチ素子Ｑの寄生容量の短絡損失発生問題とを共に回避することができ、このことにより、フォワードコンバータの回路効率を向上させることができる。
【００７８】
上記のように、この第１の実施形態例に示す構成では、回路の煩雑化および高価格化を抑制しつつ、主スイッチ素子Ｑのリセットパルス電圧Ｐｒをクランプすることにより得られる優れた効果を奏することができる。
【００７９】
また、前記補助巻線部２６およびリセットパルス電圧クランプ回路２７の第２の回路構成例等に示すように、リセットパルス電圧クランプ回路２７を倍電圧整流回路により構成した場合には、補助コイル２８を唯１個設けるだけでよく、トランス１の大型化を回避することができる。
【００８０】
さらに、前記補助巻線部２６およびリセットパルス電圧クランプ回路２７の第３の回路構成例等に示すように、負荷２０を充電電圧クランプ部として機能させる構成とした場合には、回路構成をより一層簡略化することができ、また、補助コイル２８に発生したリセットパルス電圧が損失とならず、負荷２０に回生されるので、回路効率をさらに向上させることができる。
【００８１】
以下に、第２の実施形態例を説明する。
【００８２】
この第２の実施形態例では、前記第１の実施形態例に示したようにリセットパルス電圧クランプ回路２７が倍電圧整流回路と成し、そのリセットパルス電圧クランプ回路２７は負荷２０に並列的に接続されている場合に、図８に示すような制御電力供給用補助コイル３７および制御電力供給回路３８を設けたことを特徴としている。それ以外の構成は前記第１の実施形態例の構成と同様であり、前記第１の実施形態例と同一構成部分には同一符号を付し、その共通部分の重複説明は省略する。
【００８３】
図８に示すように、この第２の実施形態例では、トランス１に制御電力供給用補助コイル３７が設けられ、この制御電力供給用補助コイル３７には制御電力供給回路３８が接続されている。この制御電力供給回路３８は制御電力供給用多倍電圧整流回路である倍電圧整流回路と成しており、上記リセットパルス電圧クランプ回路２７の回路構成とほぼ同様な回路構成を有している。
【００８４】
つまり、図８に示すように、制御電力供給用補助コイル３７の一端側にはダイオード３９のアノード側が接続され、このダイオード３９のカソード側はコンデンサ４１の一端側に接続され、このコンデンサ４１の他端側は前記制御電力供給用補助コイル３７の他端側に接続されている。
【００８５】
また、上記ダイオード３９のアノード側にはダイオード４０のカソード側が接続され、このダイオード４０のアノード側はコンデンサ４２の一端側に接続され、このコンデンサ４２の他端側は前記制御電力供給用補助コイル３７の他端側に接続されている。上記コンデンサ４１，４２は直列的に接続されている。
【００８６】
このコンデンサ４１，４２の直列接続体は倍電圧整流回路である制御電力供給回路３８のコンデンサ部を構成しており、このコンデンサ部は抵抗体４３ａ，４３ｂの直列接続体に並列的に接続されている。また、上記コンデンサ４１，４２の直列接続体は前記制御回路１３に接続され、さらに、上記抵抗体４３ａと抵抗体４３ｂの接続部は前記制御回路１３に接続されている。
【００８７】
この第２の実施形態例において特徴的な制御電力供給用補助コイル３７および制御電力供給回路３８は上記のように構成されている。その制御電力供給回路３８のコンデンサ部における充電電圧値（つまり、コンデンサ４１の充電電圧値とコンデンサ４２の充電電圧値の合算値）は、上記リセットパルス電圧クランプ回路２７のコンデンサ部の充電電圧値（図８に示す例では第２の充電コンデンサ部３３の充電電圧値）に比例した電圧値となる。前記第１の実施形態例で述べたように、リセットパルス電圧クランプ回路２７のコンデンサ部の充電電圧値はほぼ一定にクランプされることから、制御電力供給回路３８のコンデンサ部の充電電圧値もほぼ一定値に安定することとなる。
【００８８】
この第２の実施形態例では、そのほぼ一定値に安定している制御電力供給回路３８のコンデンサ部の充電電圧を制御電力として制御回路１３に供給する。
【００８９】
また、上記リセットパルス電圧クランプ回路２７は負荷２０に接続されており、該リセットパルス電圧クランプ回路２７のコンデンサ部の充電電圧値は負荷２０への出力電圧Ｖｏｕｔに応じた電圧値にクランプされており、このことから、制御電力供給回路３８のコンデンサ部の充電電圧値も上記出力電圧Ｖｏｕｔに応じた電圧値となる。
【００９０】
この第２の実施形態例では、その制御電力供給回路３８のコンデンサ部の充電電圧を抵抗体４３ａ，４３ｂによって分圧し、負荷２０への出力電圧Ｖｏｕｔに応じた検出出力電圧として制御回路１３に供給する。
【００９１】
制御回路１３は上記制御電力供給回路３８から供給された制御電力を用い、かつ、制御電力供給回路３８から加えられた出力電圧Ｖｏｕｔの検出値に基づいて、負荷２０に供給される出力電圧Ｖｏｕｔの安定化制御を行う。
【００９２】
この第２の実施形態例によれば、前記第１の実施形態例と同様に補助巻線部２６とリセットパルス電圧クランプ回路２７を備えているので、前記第１の実施形態例に述べたような効果、つまり、回路の煩雑化および高価格化を抑制しつつ、主スイッチ素子Ｑのリセットパルス電圧Ｐｒをクランプすることができ、主スイッチ素子Ｑのリセットパルス電圧Ｐｒをクランプすることから得られる前記優れた効果を奏することができる。
【００９３】
その上、この第２の実施形態例では、リセットパルス電圧クランプ回路２７と同様な回路構成を持つ制御電力供給回路３８を設けたので、安定した制御電力を制御回路１３に供給することができる。
【００９４】
また、制御電力供給回路３８は制御電力供給用補助コイル３７のエネルギーを倍電圧整流したものを制御電力として制御回路１３に供給しているので、前記図１０や図１２に示したようなチョークインプット整流方式の制御電力供給回路７を設ける場合に比べて、制御電力供給用補助コイル３７の巻線数を図１０や図１２に示す三次コイル６の巻線数の１／３〜１／４に削減することができ、トランス１の小型化を図ることができる。
【００９５】
さらに、この第２の実施形態例に示す制御電力供給回路３８は上記のように制御回路１３に制御電力を供給する機能の他に、負荷２０への出力電圧Ｖｏｕｔに応じた検出出力電圧を出力する機能を備えていることから、制御電力供給回路の他に出力電圧Ｖｏｕｔを検出するための検出回路を別個に設ける場合に比べて、その検出回路を省略することができることから、回路構成のより一層の簡素化を図ることができる。
【００９６】
さらに、負荷２０に出力される出力電圧Ｖｏｕｔを直接的に検出する際には、フォトカプラやシャントレギュレータを備えた検出回路が設けられるが、上記フォトカプラは寿命が短い部品であることから、フォワードコンバータが短命となってしまうという問題が生じる。これに対して、この第２の実施形態例に示すように、フォトカプラを用いない制御電力供給回路３８によって、出力電圧Ｖｏｕｔを検出する構成とすることにより、短寿命の部品に起因したフォワードコンバータの短寿命化の問題を防止することができる。さらにまた、上記フォトカプラやシャントレギュレータは価格が高価であるのに対して、この第２の実施形態例に示した制御電力供給回路３８はそのような高価な部品を用いなくとも構成することができることから、フォワードコンバータの価格上昇を抑制することができる。
【００９７】
なお、この発明は上記各実施形態例に限定されるものではなく、様々な実施の形態を採り得る。例えば、図１の（ｂ）に示すように、出力回路５のＭＯＳ−ＦＥＴ１４は二次コイル４のリセットパルス電圧を利用してオン駆動するように回路に組み込まれていたが、例えば、図９に示すように、ＭＯＳ−ＦＥＴ１４を駆動させるための専用の補助コイル４５をトランス１に設け、この補助コイル４５のエネルギーを利用してＭＯＳ−ＦＥＴ１４をオン駆動させる構成としてもよい。
【００９８】
また、上記各実施形態例では、リセットパルス電圧クランプ回路２７には、補助コイル２８のエネルギーを整流するために、ダイオード３０，３１が設けられていたが、それらダイオード３０，３１の一方あるいは両方に代えて、ＭＯＳ−ＦＥＴ等の同期整流器を設けてもよい。上記ダイオード３０に代えて同期整流器が設けられる場合には、その同期整流器を駆動制御する回路が設けられ、該回路によって、その同期整流器は、出力回路５のダイオード１７が導通状態となるときに導通状態となるようにオン駆動制御が行われる。
【００９９】
また、ダイオード３１に代えて同期整流器が設けられる場合には、その同期整流器を駆動制御する回路が設けられ、該回路によって、その同期整流器は、出力回路５のダイオード１６が導通状態となるときに導通状態となるようにオン駆動制御が行われる。
【０１００】
さらに、上記第１の実施形態例では、リセットパルス電圧クランプ回路２７が倍電圧整流回路と成す場合の回路構成例を示したが、リセットパルス電圧クランプ回路２７を３倍以上の多倍電圧整流回路により構成してもよい。
【０１０１】
さらに、前記図６〜図８の各回路構成例では、図３に示す第１の充電コンデンサ部３２を省略した例が示されているが、第１の充電コンデンサ部３２を省略するのではなく、第２の充電コンデンサ部３３を省略する構成としてもよい。この場合には、平滑コンデンサ１９が上記第２の充電コンデンサ部３３の機能を果たすこととなる。
【０１０２】
さらに、上記第２の実施形態例に示した図８に示すリセットパルス電圧クランプ回路２７は、図６、図７に示す倍電圧整流回路と同様な回路構成であったが、この第２の実施形態例に示すリセットパルス電圧クランプ回路２７は、図５に示すような倍電圧整流回路と同様な回路構成としてもよし、リセットパルス電圧クランプ回路２７は３倍以上の多倍電圧整流回路としてもよい。さらに、上記第２の実施形態例では、制御電力供給回路３８は倍電圧整流回路であったが、制御電力供給回路３８は３倍以上の多倍電圧整流回路としてもよい。
【０１０３】
さらに、上記各実施形態例では、単出力タイプのフォワードコンバータを例にして説明したが、本発明は、多出力タイプのフォワードコンバータにも適用することができる。
【０１０４】
【発明の効果】
この発明によれば、補助巻線部とリセットパルス電圧クランプ回路を設け、そのリセットパルス電圧クランプ回路によって、補助巻線部の補助コイルのリセットパルスをクランプして主スイッチ素子のリセットパルス電圧をクランプする構成であるので、簡単な回路構成で、しかも、高価な部品を用いることなく、主スイッチ素子のリセットパルス電圧をクランプすることができる。
【０１０５】
従来では、主スイッチ素子のリセットパルス電圧をクランプするための回路を設けたことに起因して、フォワードコンバータの回路が複雑となって大型化してしまうという問題や価格が上昇してしまうという問題等が発生していたが、この発明では、上記のように簡単な回路構成で、しかも、高価な部品を用いることなく、主スイッチ素子のリセットパルス電圧をクランプすることができるので、上記フォワードコンバータの大型化や回路の煩雑化や価格上昇の問題を防止することができる。
【０１０６】
また、上記のように、主スイッチ素子のリセットパルス電圧をクランプすることができることから、主スイッチ素子に大きなリセットパルス電圧が印加するのを回避することができ、このことによって、主スイッチ素子として高耐圧な部品を用いなくとも済む。高耐圧な主スイッチ素子は価格が高価であり、また、導通損失が多いものであるが、この発明では、そのような高耐圧な主スイッチ素子を用いなくともよいので、安価な主スイッチ素子を採用することができ、また、主スイッチ素子での導通損失を抑制することができる。
【０１０７】
さらに、主スイッチ素子のリセットパルス電圧がクランプされることによって、リセットパルス電圧のパルス幅が、フォワードコンバータに供給される入力電圧の大きさに応じて、自動的に可変することとなり、このことにより、リセットパルス電圧のパルス幅を、入力電圧に応じて変動する主スイッチ素子のオフ期間とほぼ同様に可変させることが可能となる。このために、トランスのリセットが終了する前に、主スイッチ素子がオンしてしまい、主スイッチ素子の寄生容量の短絡損失が発生するという問題を防止することができる。
【０１０８】
出力回路はリセットパルス電圧に基づいてオン駆動する転流側同期整流器を有しているものにあっては、上記のように、主スイッチ素子のリセットパルス電圧をクランプすることによって、リセットパルス電圧のパルス幅を、入力電圧に応じて変動する主スイッチ素子のオフ期間とほぼ同様に可変させることが可能となることから、主スイッチ素子がオフしている期間のほぼ全期間に亙り、転流側同期整流器をオン駆動させることが可能となり、前記したような出力回路の導通損失増加問題を防止することができる。かつ、主スイッチ素子がオンしたときに上記転流側同期整流器がオン状態であるために、その転流側同期整流器に短絡電流が通電してしまうという問題を回避することができる。
【０１０９】
補助巻線部は第１の補助コイルと第２の補助コイルを有し、リセットパルス電圧クランプ回路はオン−オン整流充電回路とオン−オフ整流充電回路を有しているものにあっては、非常に簡単な回路構成で、主スイッチ素子のリセットパルス電圧をクランプすることができ、上記同様の効果を得ることができる。
【０１１０】
リセットパルス電圧クランプ回路は多倍電圧整流回路と成しているものにあっては、より一層簡単な回路構成で、トランスの大型化を防止しながら、主スイッチ素子のリセットパルス電圧をクランプすることができ、上記したような効果を得ることができる。
【０１１１】
フォワードコンバータから安定的に出力電圧が供給される負荷を充電電圧クランプ部として機能させる構成にあっては、回路構成のより一層の簡素化を促進させることができ、また、補助巻線部の補助コイルのエネルギーは損失されることなく、フォワードコンバータの出力として回生することが可能であることから、フォワードコンバータの回路効率を格段に向上させることができる。
【０１１２】
制御電力供給用補助コイルおよび制御電力供給用多倍電圧整流回路が設けられているものにあっては、制御電力供給用補助コイルのエネルギーを多倍電圧整流して利用するので、少ない巻線数の補助コイルでもって大きな電力を得ることができることとなり、従来のように、補助コイルのエネルギーをチョークインプット整流して制御電力として制御回路に供給する場合に比べて、補助コイルの巻線数を格段に削減することができ、トランスの小型化を図ることが容易となる。
【０１１３】
また、制御電力供給用多倍電圧整流回路は、フォワードコンバータから負荷に出力される出力電圧に応じた電圧を検出する機能を兼用していることから、出力電圧を検出するための検出回路を別個に設ける必要が無く、制御電力供給用の回路と別に検出回路を設けなければならない場合に比べて、回路構成のより簡素化を図ることができる。
【図面の簡単な説明】
【図１】第１の実施形態例において特徴的な回路構成例を示す回路図である。
【図２】第１の実施形態例に示す主スイッチ素子のリセットパルス電圧の波形例をアクティブリセットタイプと従来の共振リセットタイプの各フォワードコンバータの主スイッチ素子のリセットパルス電圧の波形例と共に示す波形図である。
【図３】第１の実施形態例において特徴的な補助巻線部およびリセットパルス電圧クランプ回路の第１の回路構成例を示す回路図である。
【図４】第１の実施形態例において特徴的な補助巻線部およびリセットパルス電圧クランプ回路の第２の回路構成例を示す回路図である。
【図５】第１の実施形態例において特徴的な補助巻線部およびリセットパルス電圧クランプ回路の第３の回路構成例を示す回路図である。
【図６】第１の実施形態例において特徴的な補助巻線部およびリセットパルス電圧クランプ回路の第４の回路構成例を示す回路図である。
【図７】さらに、第１の実施形態例において特徴的な補助巻線部およびリセットパルス電圧クランプ回路の第４の回路構成例を示す回路図である。
【図８】第２の実施形態例において特徴的な回路構成例を示す回路図である。
【図９】その他の実施形態例を示す回路図である。
【図１０】アクティブリセットタイプのフォワードコンバータの回路構成の一例を示す回路図である。
【図１１】アクティブリセットタイプのフォワードコンバータの課題を示す説明図である。
【図１２】従来の共振リセットタイプのフォワードコンバータの回路構成例を示す回路図である。
【符号の説明】
１ トランス
５ 出力回路
１３ 制御回路
１４ ＭＯＳ−ＦＥＴ
２０ 負荷
２６ 補助巻線部
２７ リセットパルス電圧クランプ回路
２７ａ，２７ｂ 接続部
２８ 補助コイル
２８ａ 第１の補助コイル
２８ｂ 第２の補助コイル
３２ 第１の充電コンデンサ部
３３ 第２の充電コンデンサ部
３４ 充電電圧クランプ部
３７ 制御電力供給用補助コイル
３８ 制御電力供給回路
４１，４２ コンデンサ
Ｑ 主スイッチ素子
【発明の属する技術分野】
本発明は、トランスを有したＤＣ−ＤＣコンバータ等の絶縁型のフォワードコンバータに関するものである。
【０００２】
【従来の技術】
図１２には共振リセットタイプのフォワードコンバータの一例が示されている。この図１２に示すように、このフォワードコンバータはトランス１を有し、トランス１の一次コイル２には一次回路３が接続され、二次コイル４には出力回路（二次回路）５が接続されている。また、トランス１には三次コイル６が設けられており、この三次コイル６には制御電力供給回路７が接続されている。
【０００３】
上記一次回路３は主スイッチ素子Ｑ（図１２に示す例ではＭＯＳ−ＦＥＴ）とコンデンサ１０と抵抗体１１とスイッチ素子１２を有して構成されており、この一次回路３の入力端３ａには直流の入力電源８の正極側が接続され、また、入力端３ｂには入力電源８の負極側が接続される。さらに、上記主スイッチ素子Ｑのゲートには該主スイッチ素子Ｑのオン・オフ動作を制御する制御回路１３が接続されている。
【０００４】
上記出力回路５は転流側同期整流器であるＭＯＳ−ＦＥＴ１４と抵抗体１５とダイオード１６，１７とチョークコイル１８と平滑コンデンサ１９を有して構成されており、この出力回路５の出力端５ａ，５ｂは負荷２０に接続される。この出力回路５は、前記主スイッチ素子Ｑのオン・オフ動作に基づいてトランス１のエネルギーを整流・平滑して上記負荷２０に直流の電圧（電流）を出力する機能を備えている。
【０００５】
つまり、図１２に示すように、二次コイル４の一端側４ａから出力回路５の出力端５ａに至る経路上に上記チョークコイル１８が介設され、二次コイル４の他端側４ｂから出力回路５の出力端５ｂに至る経路上には上記ダイオード１７がカソードを二次コイル４側にして介設されている。また、上記平滑コンデンサ１９は一端側が上記チョークコイル１８よりも出力端５ａ側に接続され、他端側が上記ダイオード１７のアノード側に接続されている。
【０００６】
さらに、上記チョークコイル１８よりも二次コイル４側にはＭＯＳ−ＦＥＴ１４のドレイン側が接続され、このＭＯＳ−ＦＥＴ１４のソース側は上記ダイオード１７のアノード側に接続され、ＭＯＳ−ＦＥＴ１４のゲートは抵抗体１５を介してダイオード１７のカソード側に接続されている。また、このＭＯＳ−ＦＥＴ１４のドレイン側にはダイオード１６のカソード側が接続され、このダイオード１６のアノード側は上記ＭＯＳ−ＦＥＴ１４のソース側に接続されている。
【０００７】
図１２に示す出力回路５は上記のような回路構成を有し、前述したように、二次コイル４のエネルギーをチョークインプット整流し、直流の出力電圧Ｖｏｕｔ・出力電流Ｉｏｕｔを負荷２０に出力する。
【０００８】
前記制御電力供給回路７はダイオード２１，２２とチョークコイル２３とコンデンサ２４を有して構成されており、三次コイル６のエネルギーをチョークインプット整流して上記コンデンサ２４に充電し、このコンデンサ２４の充電電圧を制御電力として制御回路１３に供給している。なお、起動時には、コンデンサ２４に電荷が蓄積されていないために、制御電力供給回路７から制御回路１３に制御電力を供給することができない。そこで、起動時に一次回路３のスイッチ素子１２をオンさせる回路（図示せず）が設けられており、起動時には、スイッチ素子１２がオンし、入力電源８の電力が抵抗体１１とスイッチ素子１２を通り制御電力として制御回路１３に供給される。
【０００９】
ところで、上記出力回路５から負荷２０に出力される電圧Ｖｏｕｔ（あるいは電流Ｉｏｕｔ）を検出する検出回路（図示せず）が設けられており、前記制御回路１３は、上記検出回路によって検出された検出出力電圧（あるいは検出出力電流）に基づいて、出力電圧Ｖｏｕｔ（出力電流Ｉｏｕｔ）が設定値となるように、主スイッチ素子Ｑのオン・オフ動作を制御する構成を備えている。この制御回路１３による出力の安定化制御によって、フォワードコンバータは負荷２０に安定的に出力電圧Ｖｏｕｔ（あるいは出力電流Ｉｏｕｔ）を供給することができる。
【００１０】
【発明が解決しようとする課題】
ところで、上記主スイッチ素子Ｑのオフ期間には、トランス１の励磁インダクタンスＬと主スイッチ素子Ｑの寄生容量ＣとのＬＣ共振によるトランス１のリセット動作が行われる。図１２に示すような共振リセットタイプのフォワードコンバータでは、上記リセット期間中に、上記ＬＣ共振による次に示すようなリセットパルス電圧が上記トランス１の各コイル２，４，６および主スイッチ素子Ｑに発生する。
【００１１】
図２の（ｅ）、（ｆ）には、主スイッチ素子Ｑのドレイン側に発生するリセットパルス電圧Ｐｒの波形例が示されており、図２の（ｅ）は、入力電源８から供給される入力電圧Ｖｉｎが予め定められた規格の最小値である場合の波形例であり、図２の（ｆ）は、入力電圧Ｖｉｎが規格の最大値である場合の波形例である。
【００１２】
これら図２の（ｅ）、（ｆ）に示すように、共振リセットタイプのフォワードコンバータでは、リセットパルス電圧Ｐｒのパルス幅Ｈは、入力電圧Ｖｉｎの大きさに関係なく、一定であり、リセットパルス電圧Ｐｒのピーク値Ｖｐは入力電圧Ｖｉｎの大きさが大きくなるに従って大きくなる。
【００１３】
このように、共振リセットタイプのフォワードコンバータでは、入力電圧Ｖｉｎの大きさが大きくなるに従ってリセットパルス電圧Ｐｒのピーク値Ｖｐが大きくなることから、規格の最大入力電圧が供給される場合に、その最大入力電圧に応じた大きなリセットパルス電圧のピーク値Ｖｐにも耐え得る高耐圧なＭＯＳ−ＦＥＴを主スイッチ素子Ｑとして用いなければならないという問題が生じる。
【００１４】
そのように、高耐圧なＭＯＳ−ＦＥＴを主スイッチ素子Ｑとして用いると、高耐圧なＭＯＳ−ＦＥＴは価格が高価なものであるので、フォワードコンバータの価格上昇を招くという問題や、ＭＯＳ−ＦＥＴのオン抵抗が非常に大きいので導通損失が多く、回路効率を低下させるという問題等が生じる。
【００１５】
また、共振リセットタイプのフォワードコンバータでは、上記したように、入力電圧Ｖｉｎの大きさに関係なく、リセットパルス電圧Ｐｒのパルス幅Ｈが一定であることから、入力電圧Ｖｉｎが大きくなるに従って、図１２に示す出力回路５の導通損失が多くなるという問題発生の虞がある。
【００１６】
それというのは次に示す理由による。図１２に示す構成では、主スイッチ素子Ｑのオフ期間には、リセットパルス電圧Ｐｒを利用してＭＯＳ−ＦＥＴ１４をオン駆動する構成である。また、入力電圧Ｖinが大きくなるに従って主スイッチ素子Ｑがオフしている期間Ｔoffが長くなる構成である。図２の（ｅ）に示すように、規格の最小入力電圧Ｖinが供給される場合の主スイッチ素子Ｑのオフ期間Ｔoffと、主スイッチ素子Ｑに発生するリセットパルス電圧Ｐｒのパルス幅Ｈとがほぼ等しくなるように回路を構成すると、最小入力電圧Ｖinの供給時には主スイッチ素子Ｑのオフ期間の殆どでＭＯＳ−ＦＥＴ１４をオン駆動させることができるのに対して、規格の最大入力電圧Ｖinが供給される場合には、最小入力電圧Ｖinの供給時に比べて、図２の（ｆ）に示すように、主スイッチ素子Ｑのオフ期間Ｔoffは長くなるが、リセットパルス電圧Ｐｒのパルス幅Ｈは変化しないことから、主スイッチ素子Ｑのオフ期間であるのにも拘わらず、ＭＯＳ−ＦＥＴ１４がオフしてしまうという時間がかなり長くなってしまう。
【００１７】
主スイッチ素子Ｑのオフ期間中に、ＭＯＳ−ＦＥＴ１４がオフしてしまうと、電流はダイオード１６を通って流れることとなり、ダイオード１６はＭＯＳ−ＦＥＴ１４よりも順方向電圧降下が大きいので、電流がダイオード１６を流れる場合には、ＭＯＳ−ＦＥＴ１４を電流が流れる場合に比べて、出力回路５での導通損失が増加してしまう。
【００１８】
このように、共振リセットタイプのフォワードコンバータでは、入力電圧Ｖｉｎが大きくなるに従って、主スイッチ素子Ｑのオフ期間における出力回路５の導通損失が増加してしまうという問題発生の虞がある。
【００１９】
そこで、その導通損失増加問題を防止するために、規格の最大入力電圧Ｖｉｎが供給される場合の主スイッチ素子Ｑのオフ期間Ｔｏｆｆと、リセットパルス電圧Ｐｒのパルス幅Ｈとがほぼ等しくなるように回路を構成することが考えられる。しかしながら、そのように、回路を構成すると、入力電圧Ｖｉｎが上記規格の最大値よりも小さいときには、リセットパルス電圧Ｐｒが発生している途中で、つまり、トランス１のリセットが完了する前に、主スイッチ素子Ｑがオンしてしまうこととなり、この場合には、主スイッチ素子Ｑの寄生容量の短絡損失が生じると共に、ＭＯＳ−ＦＥＴ１４がオンしている状態で主スイッチ素子Ｑがオンしてしまうので、ＭＯＳ−ＦＥＴ１４に短絡電流が通電してしまうという問題が生じる。
【００２０】
共振リセットタイプのフォワードコンバータでは、上記のように、リセットパルス電圧Ｐｒのパルス幅Ｈが入力電源８の入力電圧Ｖｉｎの大きさに関係なく、一定であり、かつ、リセットパルス電圧Ｐｒのピーク値Ｖｐは入力電圧Ｖｉｎが大きくなるに従って大きくなることに起因して様々な問題発生の虞があった。
【００２１】
これら問題発生を防止することが可能な図１０に示すようなアクティブリセットタイプのフォワードコンバータが提案されている。なお、図１０では、前記図１２に示す共振リセットタイプのフォワードコンバータと同一構成部分には同一符号を付し、その共通部分の重複説明は省略する。
【００２２】
図１０に示すアクティブリセットタイプのフォワードコンバータにおいて特徴的なことは、一次回路３にＭＯＳ−ＦＥＴ２５を設けたことである。上記ＭＯＳ−ＦＥＴ２５はソース側が主スイッチ素子Ｑのドレイン側に接続され、ＭＯＳ−ＦＥＴ２５のドレイン側はコンデンサ１０に接続され、ＭＯＳ−ＦＥＴ２５のゲートは制御回路１３に接続されている。
【００２３】
上記ＭＯＳ−ＦＥＴ２５は、制御回路１３によって、主スイッチ素子Ｑがオフしている期間中にオンするようにスイッチング動作が制御されており、このＭＯＳ−ＦＥＴ２５によって、図２の（ｃ）や（ｄ）に示すように、主スイッチ素子Ｑに発生するリセットパルス電圧Ｐｒを設定値にクランプすることができる。上記図２の（ｃ）に示すリセットパルス電圧Ｐｒの波形は規格の最小入力電圧Ｖｉｎが供給されている場合の波形例であり、図２の（ｄ）に示すリセットパルス電圧Ｐｒの波形は規格の最大入力電圧Ｖｉｎが供給されている場合の波形例である。
【００２４】
この図１０に示すアクティブリセットタイプのフォワードコンバータでは、上記のように、主スイッチ素子Ｑのリセットパルス電圧Ｐｒを設定値にクランプすることから、入力電圧Ｖｉｎの大きさに関係なく、リセットパルス電圧Ｐｒのピーク値Ｖｐをほぼ一定とすることができる。このことから、主スイッチ素子Ｑのオフ期間に、主スイッチ素子Ｑに印加する電圧のピーク値を抑制することができ、主スイッチ素子Ｑに高耐圧なＭＯＳ−ＦＥＴを用いなくとも済むという効果を得ることができる。
【００２５】
また、上記図２の（ｃ）、（ｄ）にも示されるように、リセットパルス電圧Ｐｒを設定値にクランプすることによって、リセットパルス電圧Ｐｒのパルス幅Ｈは入力電圧Ｖｉｎの大きさに応じて可変することとなり、入力電圧Ｖｉｎの大小に関係なく、主スイッチ素子Ｑのオフ期間Ｔｏｆｆと、リセットパルス電圧Ｐｒのパルス幅Ｈとをほぼ同様にすることが可能となる。
【００２６】
主スイッチ素子Ｑのリセットパルス電圧Ｐｒと同様な波形を持つリセットパルス電圧が二次コイル４に発生するので、上記のように、主スイッチ素子Ｑのリセットパルス電圧Ｐｒを設定値にクランプすることによって、出力回路５のＭＯＳ−ＦＥＴ１４は、入力電圧Ｖｉｎの大小に関係なく、主スイッチ素子Ｑがオフしている期間のほぼ全領域に亙り、オンすることとなり、前述したような主スイッチ素子Ｑのオフ期間中にＭＯＳ−ＦＥＴ１４がオフしてしまうことに起因した導通損失増加問題を防止することができ、かつ、トランス１のリセットが終了する前に主スイッチ素子Ｑがオンしてしまうことに起因した主スイッチ素子Ｑの寄生容量の短絡損失発生問題やＭＯＳ−ＦＥＴ１４に短絡電流が通電する問題等を回避することができる。
【００２７】
しかしながら、図１０に示すアクティブリセットタイプのフォワードコンバータでは、主スイッチ素子Ｑのソース側の電位と、ＭＯＳ−ＦＥＴ２５のソース側の電位とが異なることから、図示されていないが、ＭＯＳ−ＦＥＴ２５を駆動させるためにドライブトランスを設けなければならず、フォワードコンバータが大型化してしまうという問題が生じる。
【００２８】
また、主スイッチ素子ＱとＭＯＳ−ＦＥＴ２５が共にオフしている図１１に示すデッドタイムＴｄを設けなければならず、そのデッドタイムＴｄを設けてＭＯＳ−ＦＥＴ２５のスイッチング制御を行うための回路構成は非常に複雑であり、このことから、制御回路１３の回路構成が非常に煩雑なものとなり、フォワードコンバータの低価格化を妨げてしまうという問題がある。
【００２９】
本発明は上記課題を解決するために成されたものであり、その目的は、簡単な回路構成で、主スイッチ素子のリセットパルス電圧を設定値にクランプすることを可能したフォワードコンバータを提供することにある。
【００３０】
【課題を解決するための手段】
上記目的を達成するために、この発明は次に示す構成をもって前記課題を解決する手段としている。すなわち、第１の発明は、主スイッチ素子のオン・オフ動作に基づいてトランスの二次コイルのエネルギーを整流平滑して出力する出力回路を有し、上記主スイッチ素子のオフ期間には主スイッチ素子およびトランスにリセットパルス電圧が発生する構成と成し、また、上記トランスに設けられた補助コイルから成る補助巻線部と、上記補助コイルに発生する上記リセットパルス電圧を設定値にクランプするリセットパルス電圧クランプ回路とを有し、上記補助巻線部は第１の補助コイルと第２の補助コイルを有し、上記リセットパルス電圧クランプ回路は、主スイッチ素子がオンしているときに上記第１の補助コイルのエネルギーを整流して第１の充電コンデンサ部に充電するオン−オン整流充電回路と、上記主スイッチ素子がオフしているときに上記第２の補助コイルのエネルギーを整流して第２の充電コンデンサ部に充電するオン−オフ整流充電回路とを有し、上記第１の充電コンデンサ部および第２の充電コンデンサ部には充電電圧クランプ部が接続され、該充電電圧クランプ部によって上記第１の充電コンデンサ部の充電電圧値と第２の充電コンデンサ部の充電電圧値とを合算した電圧値が設定値にクランプされる構成と成しているフォワードコンバータにおいて、上記出力回路は上記リセットパルス電圧に基づいてオン動作する転流側同期整流器を有しており、上記リセットパルス電圧クランプ回路は、上記充電電圧の合算値がクランプされることにより上記第２の補助コイルに発生するリセットパルス電圧を上記設定値にクランプして、上記主スイッチ素子のリセットパルス電圧をクランプする構成と成し、上記主スイッチ素子におけるリセットパルス電圧のクランプによって上記フォワードコンバータの入力電圧の大小に拘わらず上記トランスのリセットパルス電圧のパルス幅を上記主スイッチ素子のオフ期間とほぼ同じ幅と成し、上記転流側同期整流器は上記トランスの二次コイルのクランプされたリセットパルス電圧により上記パルス幅で定まる期間動作して主スイッチ素子のオフ期間のほぼ全領域に亙りオンする構成と成していることを特徴として構成されている。
【００３１】
第２の発明は、主スイッチ素子のオン・オフ動作に基づいてトランスの二次コイルのエネルギーを整流平滑して出力する出力回路を有し、上記主スイッチ素子のオフ期間には主スイッチ素子およびトランスにリセットパルス電圧が発生する構成と成し、また、上記トランスに設けられた補助コイルから成る補助巻線部と、上記補助コイルに発生する上記リセットパルス電圧を設定値にクランプするリセットパルス電圧クランプ回路とを有し、上記リセットパルス電圧クランプ回路は多倍電圧整流回路と成しており、該多倍電圧整流回路は上記補助コイルのエネルギーを多倍電圧整流してコンデンサ部に充電する構成を備え、該コンデンサ部には充電電圧クランプ部が接続され、該充電電圧クランプ部によって上記コンデンサ部の充電電圧は設定値にクランプされる構成と成しているフォワードコンバータにおいて、上記出力回路は上記リセットパルス電圧に基づいてオン動作する転流側同期整流器を有しており、上記リセットパルス電圧クランプ回路は、上記コンデンサ部の充電電圧がクランプされることにより上記補助コイルのリセットパルス電圧をクランプして、上記主スイッチ素子のリセットパルス電圧をクランプする構成と成し、上記主スイッチ素子におけるリセットパルス電圧のクランプによって上記フォワードコンバータの入力電圧の大小に拘わらず上記トランスのリセットパルス電圧のパルス幅を上記主スイッチ素子のオフ期間とほぼ同じ幅と成し、上記転流側同期整流器は上記トランスの二次コイルのクランプされたリセットパルス電圧により上記パルス幅で定まる期間動作して主スイッチ素子のオフ期間のほぼ全領域に亙りオンする構成と成していることを特徴として構成されている。
【００３２】
第３の発明は、上記第１又は第２の発明の構成を備え、フォワードコンバータは負荷に出力する出力電圧を安定化する回路構成を備え、上記負荷を充電電圧クランプ部として機能させることを特徴として構成されている。
【００３３】
第４の発明は、上記第２の発明の構成を備え、フォワードコンバータから負荷に出力する出力電圧を安定化する方向に主スイッチ素子のオン・オフ動作を制御する制御回路が設けられ、多倍電圧整流回路のコンデンサ部は上記負荷が接続される端子間に設けられ、またトランスには制御電力供給用補助コイルが設けられ、該制御電力供給用補助コイルのエネルギーを整流して制御電力供給用コンデンサ部に充電する制御電力供給用多倍電圧整流回路が設けられており、該制御電力供給用多倍電圧整流回路は上記制御電力供給用コンデンサ部の充電電圧を制御電力として上記制御回路に供給すると共に、その制御電力供給用コンデンサ部の充電電圧に応じた電圧をフォワードコンバータの検出出力電圧として上記制御回路に加える構成と成し、上記制御回路は、上記制御電力供給用多倍電圧整流回路から加えられたフォワードコンバータの検出出力電圧に基づいて、フォワードコンバータの出力電圧の安定化制御を行うことを特徴として構成されている。
【００３４】
第５の発明は、上記第１〜第４の発明の何れか１つの発明の構成を備え、充電電圧クランプ部はツェナーダイオードを有して構成されていることを特徴として構成されている。
【００３５】
上記構成の発明において、リセットパルス電圧クランプ回路は、補助巻線部の補助コイルに発生するリセットパルス電圧を設定値にクランプする。補助コイルのリセットパルス電圧と同様な電圧波形のリセットパルス電圧が主スイッチ素子に発生することから、上記のように、リセットパルス電圧クランプ回路により、補助コイルのリセットパルス電圧が設定値にクランプされることによって、主スイッチ素子のリセットパルス電圧をクランプすることができる。
【００３６】
上記補助コイルのリセットパルス電圧をクランプするリセットパルス電圧クランプ回路は簡単な回路構成で、しかも、高価な部品を用いずに構築することができるので、フォワードコンバータの回路構成の煩雑化および高価格化を抑制しつつ、前述したような主スイッチ素子のリセットパルス電圧をクランプすることによって得られる優れた効果を得ることができ、前記課題を解決することができる。
【００３７】
【発明の実施の形態】
以下に、この発明に係る実施形態例を図面に基づいて説明する。
【００３８】
第１の実施形態例において特徴的なことは、前述したような共振リセットタイプのフォワードコンバータに、図１の（ａ）や（ｂ）に示すように、補助巻線部２６とリセットパルス電圧クランプ回路２７を設けたことである。
【００３９】
なお、図１の（ａ）、（ｂ）に示すフォワードコンバータは、両方共に、前記図１２に示す共振リセットタイプのフォワードコンバータと同様に、主スイッチ素子Ｑのオン・オフ動作によって、入力電源８の入力エネルギーに基づいたトランス１のエネルギーを出力回路５によりチョークインプット整流・平滑して負荷２０に出力する構成を備えたものであり、図１の（ａ）の回路と図１の（ｂ）に示す回路の違いは出力回路５にＭＯＳ−ＦＥＴ１４が設けられているか否かである。これら図１の（ａ）、（ｂ）では、前記図１２に示す回路と同一構成部分には同一符号を付してあり、この第１の実施形態例の説明において、その図１２の回路と共通部分の重複説明は省略する。なお、図１の（ａ）、（ｂ）では図示が省略されているが、これら図１の（ａ）、（ｂ）のフォワードコンバータにも、前記図１２に示す回路と同様に、一次回路３に抵抗体１１とスイッチ素子１２が設けられ、また、制御回路１３に制御電力を供給する回路や、負荷２０に出力される出力電圧Ｖout（あるいは出力電流Ｉout）を検出する検出回路が設けられている。
【００４０】
この第１の実施形態例では、前述したように、該第１の実施形態例において特徴的な補助巻線部２６とリセットパルス電圧クランプ回路２７が設けられている。上記補助巻線部２６はトランス１に設けた補助コイル２８を有し、リセットパルス電圧クランプ回路２７はその補助コイル２８に発生するリセットパルス電圧を設定値にクランプする構成を備えている。
【００４１】
上記主スイッチ素子Ｑに発生するリセットパルス電圧Ｐｒは補助コイル２８のリセットパルス電圧とほぼ同様な電圧波形と成すことから、上記リセットパルス電圧クランプ回路２７によって、補助コイル２８のリセットパルス電圧をクランプすることにより、図２の（ａ）、（ｂ）に示すように主スイッチ素子Ｑのリセットパルス電圧Ｐｒをクランプすることができる。
【００４２】
図２の（ａ）に示す電圧波形は、この第１の実施形態例に示す回路構成を備えたフォワードコンバータにおいて、入力電圧Ｖｉｎが規格の最小値である場合に主スイッチ素子Ｑのドレイン側に発生するリセットパルス電圧Ｐｒの波形例であり、図２の（ｂ）に示す電圧波形は入力電圧Ｖｉｎが規格の最大値である場合に主スイッチ素子Ｑのドレイン側に発生するリセットパルス電圧Ｐｒの波形例である。これら図２の（ａ）、（ｂ）に示されるように、主スイッチ素子Ｑのリセットパルス電圧Ｐｒをクランプすることによって、前記図１０に示すアクティブリセットタイプのフォワードコンバータと同様に、入力電源８の入力電圧Ｖｉｎの大小に関係なく、リセットパルス電圧Ｐｒのピーク値をほぼ一定値に抑制することができ、かつ、入力電圧Ｖｉｎの大きさに応じて可変する主スイッチ素子Ｑのオフ期間Ｔｏｆｆと同様に、リセットパルス電圧Ｐｒのパルス幅Ｈを可変させることができることとなる。
【００４３】
前記補助巻線部２６およびリセットパルス電圧クランプ回路２７は、後述するように、非常に簡単な回路構成で、しかも、高価な部品を用いずに形成することができることから、回路構成の煩雑化や価格上昇を抑制しつつ、主スイッチ素子Ｑのリセットパルス電圧Ｐｒをクランプすることによって得られる前述したような優れた効果を奏することができる。
【００４４】
以下に、上記補助巻線部２６およびリセットパルス電圧クランプ回路２７の回路構成例を４例示す。もちろん、上記補助巻線部２６およびリセットパルス電圧クランプ回路２７は、補助巻線部２６の補助コイル２８に発生するリセットパルス電圧を設定値にクランプして主スイッチ素子Ｑのリセットパルス電圧Ｐｒをクランプすることが可能な回路構成を備えていればよく、以下に示す回路構成に限定されるものではない。
【００４５】
図３には補助巻線部２６およびリセットパルス電圧クランプ回路２７の第１の回路構成例が示されている。なお、この図３に示す補助巻線部２６およびリセットパルス電圧クランプ回路２７は前記図１の（ａ）に示す回路に組み込まれた回路であるが、図１の（ｂ）に示す回路に組み込むこともできる。
【００４６】
この図３に示す補助巻線部２６は第１の補助コイル２８ａと第２の補助コイル２８ｂを有して構成されており、リセットパルス電圧クランプ回路２７は第１のダイオード３０と第２のダイオード３１と第１の充電コンデンサ部３２と第２の充電コンデンサ部３３を有して構成されている。
【００４７】
つまり、第１の補助コイル２８ａの一端側には第１のダイオード３０のアノード側が接続され、この第１のダイオード３０のカソード側は第１の充電コンデンサ部３２の一端側に接続され、この第１の充電コンデンサ部３２の他端側は前記第１の補助コイル２８ａの他端側に接続されている。
【００４８】
また、第２の補助コイル２８ｂの一端側には第２のダイオード３１のアノード側が接続され、この第２のダイオード３１のカソード側は第２の充電コンデンサ部３３の一端側に接続され、第２の充電コンデンサ部３３の他端側は前記第２の補助コイル２８ｂの他端側に接続されている。上記第１の充電コンデンサ部３２と第２の充電コンデンサ部３３は直列的に接続されており、この第１の充電コンデンサ部３２と第２の充電コンデンサ部３３との直列接続体の両端側はそれぞれ接続部２７ａ，２７ｂを介して充電電圧クランプ部３４に接続されている。
【００４９】
この図３に示す例では、上記充電電圧クランプ部３４は抵抗体３５とツェナーダイオード３６との直列接続体により構成されており、この直列接続体は前記充電コンデンサ部３２，３３の直列接続体に並列的に接続される。
【００５０】
この第１の回路構成例では、補助巻線部２６およびリセットパルス電圧クランプ回路２７は上記のように構成されており、主スイッチ素子Ｑがオンしているときに、第１の補助コイル２８ａのエネルギーが第１のダイオード３０と第１の充電コンデンサ部３２を順に通る経路で通電する。つまり、上記第１のダイオード３０によって第１の補助コイル２８ａのエネルギーは整流されて第１の充電コンデンサ部３２に充電される。上記第１のダイオード３０と第１の充電コンデンサ部３２によって、オン−オン整流充電回路が構成されている。
【００５１】
また、主スイッチ素子Ｑがオフしているときには、第２の補助コイル２８ｂのエネルギーが第２のダイオード３１と第２の充電コンデンサ部３３を順に通る経路で通電し、第２のダイオード３１によって整流されたエネルギーが第２の充電コンデンサ部３３に充電される。上記第２のダイオード３１と第２の充電コンデンサ部３３によって、オン−オフ整流充電回路が構成されている。
【００５２】
前述したように、充電コンデンサ部３２，３３の直列接続体は充電電圧クランプ部３４の抵抗体３５とツェナーダイオード３６の直列接続体に並列的に接続されていることから、充電コンデンサ部３２，３３の直列接続体の充電電圧、つまり、第１の充電コンデンサ部３２の充電電圧値と第２の充電コンデンサ部３３の充電電圧値を合算した電圧値は、上記ツェナーダイオード３６のツェナー電圧に基づいた設定値にクランプされる。このように、第１の充電コンデンサ部３２の充電電圧値と第２の充電コンデンサ部３３の充電電圧値を合算した電圧値がクランプされることによって、第２の補助コイル２８ｂに発生するリセットパルス電圧がクランプされる。
【００５３】
このように、主スイッチ素子Ｑがオフしているときに、第２の補助コイル２８ｂのリセットパルス電圧がクランプされることによって、前記したように、主スイッチ素子Ｑのリセットパルス電圧Ｐｒもクランプされる。
【００５４】
なお、図３では、ツェナーダイオード３６に抵抗体３５を直列的に接続しているが、この抵抗体３５はツェナーダイオード３６に過電流が流れてツェナーダイオード３６が損傷するのを防止するためのものであり、例えば、ツェナーダイオード３６の耐電流性が優れている場合には上記抵抗体３５を省略してもよい。
【００５５】
また、上記第１の補助コイル２８ａの巻線数と、第２の補助コイル２８ｂの巻線数とは等しくとも、異なっていてもよく、適宜設定されるものである。
【００５６】
図４には補助巻線部２６およびリセットパルス電圧クランプ回路２７の第２の回路構成例が示されている。この図４に示す補助巻線部２６およびリセットパルス電圧クランプ回路２７は前記図１の（ａ）に示す回路に組み込まれたものであるが、もちろん、この図４に示す補助巻線部２６およびリセットパルス電圧クランプ回路２７は前記図１の（ｂ）に示す回路にも組み込むことができる。
【００５７】
この図４に示す補助巻線部２６およびリセットパルス電圧クランプ回路２７は前記図３に示す第１の回路構成例とほぼ同様な構成を有しているが、異なる特徴的なことは、図３に示す第２の補助コイル２８ｂが省略され、リセットパルス電圧クランプ回路２７は多倍電圧整流回路である倍電圧整流回路と成していることである。
【００５８】
すなわち、補助コイル２８の一端側には第１のダイオード３０のアノード側と第２のダイオード３１のカソード側がそれぞれ接続され、上記第１のダイオード３０のカソード側には第１の充電コンデンサ部３２の一端側が接続され、この第１の充電コンデンサ部３２の他端側は第２の充電コンデンサ部３３の一端側に接続され、この第２の充電コンデンサ部３３の他端側は前記第２のダイオード３１のアノード側に接続されており、上記充電コンデンサ部３２，３３の接続部は前記補助コイル２８の他端側に接続されている。また、上記充電コンデンサ部３２，３３の直列接続体は接続部２７ａ，２７ｂを介して充電電圧クランプ部３４に接続されている。
【００５９】
この図４に示す補助巻線部２６およびリセットパルス電圧クランプ回路２７の第２の回路構成例は上記のように構成されており、主スイッチ素子Ｑがオンしているときに補助コイル２８のエネルギーが第１のダイオード３０を通って第１の充電コンデンサ部３２に充電され、主スイッチ素子Ｑがオフしているときには補助コイル２８のエネルギーは第２の充電コンデンサ部３３と第２のダイオード３１を通る経路で通電して第２の充電コンデンサ部３３に充電される。つまり、この図４に示す回路では、上記第１の充電コンデンサ部３２と第２の充電コンデンサ部３３は倍電圧整流回路のコンデンサ部を構成しており、補助コイル２８のエネルギーは倍電圧整流されて上記コンデンサ部に充電される。
【００６０】
この図４に示す第２の回路構成例においても、前記図３に示す第１の回路構成例と同様に、上記倍電圧整流回路２７のコンデンサ部の充電電圧、つまり、第１の充電コンデンサ部３２の充電電圧値と第２の充電コンデンサ部３３の充電電圧値の合算値は、充電電圧クランプ部３４によって、ツェナーダイオード３６のツェナー電圧に基づいた設定値にクランプされる。
【００６１】
このように、第１の充電コンデンサ部３２の充電電圧値と第２の充電コンデンサ部３３の充電電圧値の合算値が設定値にクランプされることによって、補助コイル２８のリセットパルス電圧がクランプされて、前述したように、必然的に、主スイッチ素子Ｑのリセットパルス電圧Ｐｒもクランプされる。
【００６２】
なお、この図４に示す第２の回路構成例においても、前記図３の回路構成例と同様に、充電電圧クランプ部３４の抵抗体３５を省略してもよい。
【００６３】
図５には補助巻線部２６およびリセットパルス電圧クランプ回路２７の第３の回路構成例が示されている。なお、この図５に示す補助巻線部２６およびリセットパルス電圧クランプ回路２７は前記図１の（ａ）に示す回路に組み込まれたものであるが、もちろん、前記図１の（ｂ）に示す回路にも組み込みことが可能である。
【００６４】
この第３の回路構成例では、制御回路１３によって出力電圧Ｖｏｕｔの安定化制御が行われるフォワードコンバータを対象としており、この第３の回路構成例において特徴的なことは、リセットパルス電圧クランプ回路２７は接続部２７ａ，２７ｂを介して負荷２０に接続されていることである。それ以外の構成は前記図４に示す第２の回路構成例と同様であり、その共通部分の重複説明は省略する。
【００６５】
この図５に示す第３の回路構成例では、リセットパルス電圧クランプ回路２７における第１の充電コンデンサ部３２と第２の充電コンデンサ部３３の直列接続体は接続部２７ａ，２７ｂを介して負荷２０に並列的に接続されている。
【００６６】
前記したように、フォワードコンバータから負荷２０に出力される出力電圧Ｖｏｕｔは安定化制御が成されており、ほぼ一定であることから、第１の充電コンデンサ部３２の充電電圧値と第２の充電コンデンサ部３３の充電電圧値の合算値は上記負荷２０への出力電圧Ｖｏｕｔに基づいた設定値にクランプされることとなる。つまり、負荷２０は前記図３や図４に示した充電電圧クランプ部３４と同様の機能を果たすことができる。
【００６７】
このように、負荷２０によって、前記第１や第２の回路構成例と同様に、第１の充電コンデンサ部３２の充電電圧値と第２の充電コンデンサ部３３の充電電圧値の合算値が設定値にクランプされることにより、補助コイル２８のリセットパルス電圧がクランプされて主スイッチ素子Ｑのリセットパルス電圧Ｐｒもクランプされることとなる。
【００６８】
なお、図５では、補助巻線部２６およびリセットパルス電圧クランプ回路２７は前記図４とほぼ同様の回路構成であったが、もちろん、補助巻線部２６およびリセットパルス電圧クランプ回路２７を図３に示す回路とほぼ同様の構成とし、リセットパルス電圧クランプ回路２７は、充電電圧クランプ部３４に代えて、接続部２７ａ，２７ｂを介して負荷２０に接続する構成としてもよい。
【００６９】
図６および図７には補助巻線部２６およびリセットパルス電圧クランプ回路２７の第４の回路構成例が示されている。なお、図６に示す補助巻線部２６およびリセットパルス電圧クランプ回路２７は前記図１の（ａ）に示す回路に組み込まれたものであり、図７に示す補助巻線部２６およびリセットパルス電圧クランプ回路２７は前記図１の（ｂ）に示す回路に組み込まれたものであり、図６の補助巻線部２６、リセットパルス電圧クランプ回路２７と、図７の補助巻線部２６、リセットパルス電圧クランプ回路２７とは同一の回路構成を備えている。
【００７０】
図６、図７に示す第４の回路構成例において特徴的なことは、リセットパルス電圧クランプ回路２７の前記第１の充電コンデンサ部３２が省略され、出力回路５の平滑コンデンサ１９がその第１の充電コンデンサ部３２と同様に機能することであり、リセットパルス電圧クランプ回路２７は倍電圧整流回路と成している。それ以外の構成は、図５に示す回路とほぼ同様であり、ここでは、その共通部分の重複説明は省略する。
【００７１】
この図６、図７に示す第４の回路構成例では、平滑コンデンサ１９の充電電圧値と第２の充電コンデンサ部３３の充電電圧値との合算値が負荷２０によって設定値にクランプされ、このことによって、補助コイル２８のリセットパルス電圧がクランプされて、必然的に、主スイッチ素子Ｑのリセットパルス電圧Ｐｒもクランプされる。
【００７２】
この第１の実施形態例によれば、補助巻線部２６およびリセットパルス電圧クランプ回路２７を設け、上記リセットパルス電圧クランプ回路２７によって、補助巻線部２６の補助コイル２８のリセットパルス電圧をクランプし、このように、補助コイル２８のリセットパルス電圧をクランプすることによって、必然的に、主スイッチ素子Ｑのリセットパルス電圧Ｐｒをクランプする構成とし、その補助巻線部２６およびリセットパルス電圧クランプ回路２７は簡単な回路構成であり、高価な部品を用いずに形成することができるので、回路の煩雑化および高価格化を抑制しつつ、主スイッチ素子Ｑのリセットパルス電圧Ｐｒをクランプすることから得られる前記したような優れた効果を奏することができる。
【００７３】
つまり、入力電源８の入力電圧Ｖｉｎの大きさに関係なく、主スイッチ素子Ｑのリセットパルス電圧Ｐｒのピーク値をほぼ一定値にクランプすることができることから、リセットパルス電圧Ｐｒに起因した大きな電圧が主スイッチ素子Ｑに印加するのを防止することができる。このことによって、主スイッチ素子Ｑとして高耐圧なＭＯＳ−ＦＥＴを用いなくとも済む。このように、高耐圧なＭＯＳ−ＦＥＴを主スイッチ素子Ｑとして用いなくとも済むので、主スイッチ素子Ｑでの導通損失を低減させることができるという効果等を得ることができる。
【００７４】
また、主スイッチ素子Ｑのリセットパルス電圧Ｐｒをクランプすることによって、入力電源８の入力電圧Ｖinの大きさに応じて上記リセットパルス電圧Ｐｒのパルス幅Ｈを可変させることができる。このことにより、上記入力電圧Ｖinの大きさに応じて変動する主スイッチ素子Ｑのオフ期間Ｔoffと同様に、リセットパルス電圧Ｐｒのパルス幅Ｈを可変させることができ、入力電圧Ｖinの大小に拘わらず、主スイッチ素子Ｑのオフ期間Ｔoffと、リセットパルス電圧Ｐｒのパルス幅Ｈとをほぼ同様にすることができる。
【００７５】
二次コイル４に発生するリセットパルス電圧は主スイッチ素子Ｑのリセットパルス電圧Ｐｒと同様な波形を持つものであり、上記のように、入力電圧Ｖinの大小に拘わらず、主スイッチ素子Ｑのオフ期間Ｔoffと、リセットパルス電圧Ｐｒのパルス幅Ｈとをほぼ同様にすることができることによって、前記図１の（ｂ）に示すように、出力回路５が、リセットパルス電圧を利用してオン駆動するＭＯＳ−ＦＥＴ１４を有して構成されている場合には、入力電圧Ｖinの大小に関係なく、主スイッチ素子Ｑのオフ期間Ｔoffのほぼ全領域に亙り、ＭＯＳ−ＦＥＴ１４をオン駆動させることができることとなり、電流はＭＯＳ−ＦＥＴ１４を介して通電し、ダイオード１６には殆ど流れないことから、従来のような、入力電源Ｖinの大きさが大きくなるに従って、主スイッチ素子Ｑのオフ期間における出力回路５の導通損失が多くなるという問題を防止することができる。
【００７６】
また、トランス１のリセットが終了する前に、主スイッチ素子Ｑがオンしてしまうという事態発生を防止することができ、このことにより、主スイッチ素子Ｑの寄生容量の短絡損失発生問題や、主スイッチ素子Ｑがオンしたときに、オン状態のＭＯＳ−ＦＥＴ１４に短絡電流が通電してしまうという問題を防止することができる。
【００７７】
このように、主スイッチ素子Ｑのリセットパルス電圧Ｐｒをクランプすることにより、入力電圧Ｖｉｎの大小に応じて、リセットパルス電圧Ｐｒのパルス幅Ｈを主スイッチ素子Ｑのオフ期間Ｔｏｆｆとほぼ同様に自動可変制御することができることから、主スイッチ素子Ｑのオフ期間における出力回路５の導通損失増加問題と、主スイッチ素子Ｑの寄生容量の短絡損失発生問題とを共に回避することができ、このことにより、フォワードコンバータの回路効率を向上させることができる。
【００７８】
上記のように、この第１の実施形態例に示す構成では、回路の煩雑化および高価格化を抑制しつつ、主スイッチ素子Ｑのリセットパルス電圧Ｐｒをクランプすることにより得られる優れた効果を奏することができる。
【００７９】
また、前記補助巻線部２６およびリセットパルス電圧クランプ回路２７の第２の回路構成例等に示すように、リセットパルス電圧クランプ回路２７を倍電圧整流回路により構成した場合には、補助コイル２８を唯１個設けるだけでよく、トランス１の大型化を回避することができる。
【００８０】
さらに、前記補助巻線部２６およびリセットパルス電圧クランプ回路２７の第３の回路構成例等に示すように、負荷２０を充電電圧クランプ部として機能させる構成とした場合には、回路構成をより一層簡略化することができ、また、補助コイル２８に発生したリセットパルス電圧が損失とならず、負荷２０に回生されるので、回路効率をさらに向上させることができる。
【００８１】
以下に、第２の実施形態例を説明する。
【００８２】
この第２の実施形態例では、前記第１の実施形態例に示したようにリセットパルス電圧クランプ回路２７が倍電圧整流回路と成し、そのリセットパルス電圧クランプ回路２７は負荷２０に並列的に接続されている場合に、図８に示すような制御電力供給用補助コイル３７および制御電力供給回路３８を設けたことを特徴としている。それ以外の構成は前記第１の実施形態例の構成と同様であり、前記第１の実施形態例と同一構成部分には同一符号を付し、その共通部分の重複説明は省略する。
【００８３】
図８に示すように、この第２の実施形態例では、トランス１に制御電力供給用補助コイル３７が設けられ、この制御電力供給用補助コイル３７には制御電力供給回路３８が接続されている。この制御電力供給回路３８は制御電力供給用多倍電圧整流回路である倍電圧整流回路と成しており、上記リセットパルス電圧クランプ回路２７の回路構成とほぼ同様な回路構成を有している。
【００８４】
つまり、図８に示すように、制御電力供給用補助コイル３７の一端側にはダイオード３９のアノード側が接続され、このダイオード３９のカソード側はコンデンサ４１の一端側に接続され、このコンデンサ４１の他端側は前記制御電力供給用補助コイル３７の他端側に接続されている。
【００８５】
また、上記ダイオード３９のアノード側にはダイオード４０のカソード側が接続され、このダイオード４０のアノード側はコンデンサ４２の一端側に接続され、このコンデンサ４２の他端側は前記制御電力供給用補助コイル３７の他端側に接続されている。上記コンデンサ４１，４２は直列的に接続されている。
【００８６】
このコンデンサ４１，４２の直列接続体は倍電圧整流回路である制御電力供給回路３８のコンデンサ部を構成しており、このコンデンサ部は抵抗体４３ａ，４３ｂの直列接続体に並列的に接続されている。また、上記コンデンサ４１，４２の直列接続体は前記制御回路１３に接続され、さらに、上記抵抗体４３ａと抵抗体４３ｂの接続部は前記制御回路１３に接続されている。
【００８７】
この第２の実施形態例において特徴的な制御電力供給用補助コイル３７および制御電力供給回路３８は上記のように構成されている。その制御電力供給回路３８のコンデンサ部における充電電圧値（つまり、コンデンサ４１の充電電圧値とコンデンサ４２の充電電圧値の合算値）は、上記リセットパルス電圧クランプ回路２７のコンデンサ部の充電電圧値（図８に示す例では第２の充電コンデンサ部３３の充電電圧値）に比例した電圧値となる。前記第１の実施形態例で述べたように、リセットパルス電圧クランプ回路２７のコンデンサ部の充電電圧値はほぼ一定にクランプされることから、制御電力供給回路３８のコンデンサ部の充電電圧値もほぼ一定値に安定することとなる。
【００８８】
この第２の実施形態例では、そのほぼ一定値に安定している制御電力供給回路３８のコンデンサ部の充電電圧を制御電力として制御回路１３に供給する。
【００８９】
また、上記リセットパルス電圧クランプ回路２７は負荷２０に接続されており、該リセットパルス電圧クランプ回路２７のコンデンサ部の充電電圧値は負荷２０への出力電圧Ｖｏｕｔに応じた電圧値にクランプされており、このことから、制御電力供給回路３８のコンデンサ部の充電電圧値も上記出力電圧Ｖｏｕｔに応じた電圧値となる。
【００９０】
この第２の実施形態例では、その制御電力供給回路３８のコンデンサ部の充電電圧を抵抗体４３ａ，４３ｂによって分圧し、負荷２０への出力電圧Ｖｏｕｔに応じた検出出力電圧として制御回路１３に供給する。
【００９１】
制御回路１３は上記制御電力供給回路３８から供給された制御電力を用い、かつ、制御電力供給回路３８から加えられた出力電圧Ｖｏｕｔの検出値に基づいて、負荷２０に供給される出力電圧Ｖｏｕｔの安定化制御を行う。
【００９２】
この第２の実施形態例によれば、前記第１の実施形態例と同様に補助巻線部２６とリセットパルス電圧クランプ回路２７を備えているので、前記第１の実施形態例に述べたような効果、つまり、回路の煩雑化および高価格化を抑制しつつ、主スイッチ素子Ｑのリセットパルス電圧Ｐｒをクランプすることができ、主スイッチ素子Ｑのリセットパルス電圧Ｐｒをクランプすることから得られる前記優れた効果を奏することができる。
【００９３】
その上、この第２の実施形態例では、リセットパルス電圧クランプ回路２７と同様な回路構成を持つ制御電力供給回路３８を設けたので、安定した制御電力を制御回路１３に供給することができる。
【００９４】
また、制御電力供給回路３８は制御電力供給用補助コイル３７のエネルギーを倍電圧整流したものを制御電力として制御回路１３に供給しているので、前記図１０や図１２に示したようなチョークインプット整流方式の制御電力供給回路７を設ける場合に比べて、制御電力供給用補助コイル３７の巻線数を図１０や図１２に示す三次コイル６の巻線数の１／３〜１／４に削減することができ、トランス１の小型化を図ることができる。
【００９５】
さらに、この第２の実施形態例に示す制御電力供給回路３８は上記のように制御回路１３に制御電力を供給する機能の他に、負荷２０への出力電圧Ｖｏｕｔに応じた検出出力電圧を出力する機能を備えていることから、制御電力供給回路の他に出力電圧Ｖｏｕｔを検出するための検出回路を別個に設ける場合に比べて、その検出回路を省略することができることから、回路構成のより一層の簡素化を図ることができる。
【００９６】
さらに、負荷２０に出力される出力電圧Ｖｏｕｔを直接的に検出する際には、フォトカプラやシャントレギュレータを備えた検出回路が設けられるが、上記フォトカプラは寿命が短い部品であることから、フォワードコンバータが短命となってしまうという問題が生じる。これに対して、この第２の実施形態例に示すように、フォトカプラを用いない制御電力供給回路３８によって、出力電圧Ｖｏｕｔを検出する構成とすることにより、短寿命の部品に起因したフォワードコンバータの短寿命化の問題を防止することができる。さらにまた、上記フォトカプラやシャントレギュレータは価格が高価であるのに対して、この第２の実施形態例に示した制御電力供給回路３８はそのような高価な部品を用いなくとも構成することができることから、フォワードコンバータの価格上昇を抑制することができる。
【００９７】
なお、この発明は上記各実施形態例に限定されるものではなく、様々な実施の形態を採り得る。例えば、図１の（ｂ）に示すように、出力回路５のＭＯＳ−ＦＥＴ１４は二次コイル４のリセットパルス電圧を利用してオン駆動するように回路に組み込まれていたが、例えば、図９に示すように、ＭＯＳ−ＦＥＴ１４を駆動させるための専用の補助コイル４５をトランス１に設け、この補助コイル４５のエネルギーを利用してＭＯＳ−ＦＥＴ１４をオン駆動させる構成としてもよい。
【００９８】
また、上記各実施形態例では、リセットパルス電圧クランプ回路２７には、補助コイル２８のエネルギーを整流するために、ダイオード３０，３１が設けられていたが、それらダイオード３０，３１の一方あるいは両方に代えて、ＭＯＳ−ＦＥＴ等の同期整流器を設けてもよい。上記ダイオード３０に代えて同期整流器が設けられる場合には、その同期整流器を駆動制御する回路が設けられ、該回路によって、その同期整流器は、出力回路５のダイオード１７が導通状態となるときに導通状態となるようにオン駆動制御が行われる。
【００９９】
また、ダイオード３１に代えて同期整流器が設けられる場合には、その同期整流器を駆動制御する回路が設けられ、該回路によって、その同期整流器は、出力回路５のダイオード１６が導通状態となるときに導通状態となるようにオン駆動制御が行われる。
【０１００】
さらに、上記第１の実施形態例では、リセットパルス電圧クランプ回路２７が倍電圧整流回路と成す場合の回路構成例を示したが、リセットパルス電圧クランプ回路２７を３倍以上の多倍電圧整流回路により構成してもよい。
【０１０１】
さらに、前記図６〜図８の各回路構成例では、図３に示す第１の充電コンデンサ部３２を省略した例が示されているが、第１の充電コンデンサ部３２を省略するのではなく、第２の充電コンデンサ部３３を省略する構成としてもよい。この場合には、平滑コンデンサ１９が上記第２の充電コンデンサ部３３の機能を果たすこととなる。
【０１０２】
さらに、上記第２の実施形態例に示した図８に示すリセットパルス電圧クランプ回路２７は、図６、図７に示す倍電圧整流回路と同様な回路構成であったが、この第２の実施形態例に示すリセットパルス電圧クランプ回路２７は、図５に示すような倍電圧整流回路と同様な回路構成としてもよし、リセットパルス電圧クランプ回路２７は３倍以上の多倍電圧整流回路としてもよい。さらに、上記第２の実施形態例では、制御電力供給回路３８は倍電圧整流回路であったが、制御電力供給回路３８は３倍以上の多倍電圧整流回路としてもよい。
【０１０３】
さらに、上記各実施形態例では、単出力タイプのフォワードコンバータを例にして説明したが、本発明は、多出力タイプのフォワードコンバータにも適用することができる。
【０１０４】
【発明の効果】
この発明によれば、補助巻線部とリセットパルス電圧クランプ回路を設け、そのリセットパルス電圧クランプ回路によって、補助巻線部の補助コイルのリセットパルスをクランプして主スイッチ素子のリセットパルス電圧をクランプする構成であるので、簡単な回路構成で、しかも、高価な部品を用いることなく、主スイッチ素子のリセットパルス電圧をクランプすることができる。
【０１０５】
従来では、主スイッチ素子のリセットパルス電圧をクランプするための回路を設けたことに起因して、フォワードコンバータの回路が複雑となって大型化してしまうという問題や価格が上昇してしまうという問題等が発生していたが、この発明では、上記のように簡単な回路構成で、しかも、高価な部品を用いることなく、主スイッチ素子のリセットパルス電圧をクランプすることができるので、上記フォワードコンバータの大型化や回路の煩雑化や価格上昇の問題を防止することができる。
【０１０６】
また、上記のように、主スイッチ素子のリセットパルス電圧をクランプすることができることから、主スイッチ素子に大きなリセットパルス電圧が印加するのを回避することができ、このことによって、主スイッチ素子として高耐圧な部品を用いなくとも済む。高耐圧な主スイッチ素子は価格が高価であり、また、導通損失が多いものであるが、この発明では、そのような高耐圧な主スイッチ素子を用いなくともよいので、安価な主スイッチ素子を採用することができ、また、主スイッチ素子での導通損失を抑制することができる。
【０１０７】
さらに、主スイッチ素子のリセットパルス電圧がクランプされることによって、リセットパルス電圧のパルス幅が、フォワードコンバータに供給される入力電圧の大きさに応じて、自動的に可変することとなり、このことにより、リセットパルス電圧のパルス幅を、入力電圧に応じて変動する主スイッチ素子のオフ期間とほぼ同様に可変させることが可能となる。このために、トランスのリセットが終了する前に、主スイッチ素子がオンしてしまい、主スイッチ素子の寄生容量の短絡損失が発生するという問題を防止することができる。
【０１０８】
出力回路はリセットパルス電圧に基づいてオン駆動する転流側同期整流器を有しているものにあっては、上記のように、主スイッチ素子のリセットパルス電圧をクランプすることによって、リセットパルス電圧のパルス幅を、入力電圧に応じて変動する主スイッチ素子のオフ期間とほぼ同様に可変させることが可能となることから、主スイッチ素子がオフしている期間のほぼ全期間に亙り、転流側同期整流器をオン駆動させることが可能となり、前記したような出力回路の導通損失増加問題を防止することができる。かつ、主スイッチ素子がオンしたときに上記転流側同期整流器がオン状態であるために、その転流側同期整流器に短絡電流が通電してしまうという問題を回避することができる。
【０１０９】
補助巻線部は第１の補助コイルと第２の補助コイルを有し、リセットパルス電圧クランプ回路はオン−オン整流充電回路とオン−オフ整流充電回路を有しているものにあっては、非常に簡単な回路構成で、主スイッチ素子のリセットパルス電圧をクランプすることができ、上記同様の効果を得ることができる。
【０１１０】
リセットパルス電圧クランプ回路は多倍電圧整流回路と成しているものにあっては、より一層簡単な回路構成で、トランスの大型化を防止しながら、主スイッチ素子のリセットパルス電圧をクランプすることができ、上記したような効果を得ることができる。
【０１１１】
フォワードコンバータから安定的に出力電圧が供給される負荷を充電電圧クランプ部として機能させる構成にあっては、回路構成のより一層の簡素化を促進させることができ、また、補助巻線部の補助コイルのエネルギーは損失されることなく、フォワードコンバータの出力として回生することが可能であることから、フォワードコンバータの回路効率を格段に向上させることができる。
【０１１２】
制御電力供給用補助コイルおよび制御電力供給用多倍電圧整流回路が設けられているものにあっては、制御電力供給用補助コイルのエネルギーを多倍電圧整流して利用するので、少ない巻線数の補助コイルでもって大きな電力を得ることができることとなり、従来のように、補助コイルのエネルギーをチョークインプット整流して制御電力として制御回路に供給する場合に比べて、補助コイルの巻線数を格段に削減することができ、トランスの小型化を図ることが容易となる。
【０１１３】
また、制御電力供給用多倍電圧整流回路は、フォワードコンバータから負荷に出力される出力電圧に応じた電圧を検出する機能を兼用していることから、出力電圧を検出するための検出回路を別個に設ける必要が無く、制御電力供給用の回路と別に検出回路を設けなければならない場合に比べて、回路構成のより簡素化を図ることができる。
【図面の簡単な説明】
【図１】第１の実施形態例において特徴的な回路構成例を示す回路図である。
【図２】第１の実施形態例に示す主スイッチ素子のリセットパルス電圧の波形例をアクティブリセットタイプと従来の共振リセットタイプの各フォワードコンバータの主スイッチ素子のリセットパルス電圧の波形例と共に示す波形図である。
【図３】第１の実施形態例において特徴的な補助巻線部およびリセットパルス電圧クランプ回路の第１の回路構成例を示す回路図である。
【図４】第１の実施形態例において特徴的な補助巻線部およびリセットパルス電圧クランプ回路の第２の回路構成例を示す回路図である。
【図５】第１の実施形態例において特徴的な補助巻線部およびリセットパルス電圧クランプ回路の第３の回路構成例を示す回路図である。
【図６】第１の実施形態例において特徴的な補助巻線部およびリセットパルス電圧クランプ回路の第４の回路構成例を示す回路図である。
【図７】さらに、第１の実施形態例において特徴的な補助巻線部およびリセットパルス電圧クランプ回路の第４の回路構成例を示す回路図である。
【図８】第２の実施形態例において特徴的な回路構成例を示す回路図である。
【図９】その他の実施形態例を示す回路図である。
【図１０】アクティブリセットタイプのフォワードコンバータの回路構成の一例を示す回路図である。
【図１１】アクティブリセットタイプのフォワードコンバータの課題を示す説明図である。
【図１２】従来の共振リセットタイプのフォワードコンバータの回路構成例を示す回路図である。
【符号の説明】
１ トランス
５ 出力回路
１３ 制御回路
１４ ＭＯＳ−ＦＥＴ
２０ 負荷
２６ 補助巻線部
２７ リセットパルス電圧クランプ回路
２７ａ，２７ｂ 接続部
２８ 補助コイル
２８ａ 第１の補助コイル
２８ｂ 第２の補助コイル
３２ 第１の充電コンデンサ部
３３ 第２の充電コンデンサ部
３４ 充電電圧クランプ部
３７ 制御電力供給用補助コイル
３８ 制御電力供給回路
４１，４２ コンデンサ
Ｑ 主スイッチ素子
Claims (5)
- 主スイッチ素子のオン・オフ動作に基づいてトランスの二次コイルのエネルギーを整流平滑して出力する出力回路を有し、上記主スイッチ素子のオフ期間には主スイッチ素子およびトランスにリセットパルス電圧が発生する構成と成し、また、上記トランスに設けられた補助コイルから成る補助巻線部と、上記補助コイルに発生する上記リセットパルス電圧を設定値にクランプするリセットパルス電圧クランプ回路とを有し、上記補助巻線部は第１の補助コイルと第２の補助コイルを有し、上記リセットパルス電圧クランプ回路は、主スイッチ素子がオンしているときに上記第１の補助コイルのエネルギーを整流して第１の充電コンデンサ部に充電するオン−オン整流充電回路と、上記主スイッチ素子がオフしているときに上記第２の補助コイルのエネルギーを整流して第２の充電コンデンサ部に充電するオン−オフ整流充電回路とを有し、上記第１の充電コンデンサ部および第２の充電コンデンサ部には充電電圧クランプ部が接続され、該充電電圧クランプ部によって上記第１の充電コンデンサ部の充電電圧値と第２の充電コンデンサ部の充電電圧値とを合算した電圧値が設定値にクランプされる構成と成しているフォワードコンバータにおいて、上記出力回路は上記リセットパルス電圧に基づいてオン動作する転流側同期整流器を有しており、上記リセットパルス電圧クランプ回路は、上記充電電圧の合算値がクランプされることにより上記第２の補助コイルに発生するリセットパルス電圧を上記設定値にクランプして、上記主スイッチ素子のリセットパルス電圧をクランプする構成と成し、上記主スイッチ素子におけるリセットパルス電圧のクランプによって上記フォワードコンバータの入力電圧の大小に拘わらず上記トランスのリセットパルス電圧のパルス幅を上記主スイッチ素子のオフ期間とほぼ同じ幅と成し、上記転流側同期整流器は上記トランスの二次コイルのクランプされたリセットパルス電圧により上記パルス幅で定まる期間動作して主スイッチ素子のオフ期間のほぼ全領域に亙りオンする構成と成していることを特徴とするフォワードコンバータ。
- 主スイッチ素子のオン・オフ動作に基づいてトランスの二次コイルのエネルギーを整流平滑して出力する出力回路を有し、上記主スイッチ素子のオフ期間には主スイッチ素子およびトランスにリセットパルス電圧が発生する構成と成し、また、上記トランスに設けられた補助コイルから成る補助巻線部と、上記補助コイルに発生する上記リセットパルス電圧を設定値にクランプするリセットパルス電圧クランプ回路とを有し、上記リセットパルス電圧クランプ回路は多倍電圧整流回路と成しており、該多倍電圧整流回路は上記補助コイルのエネルギーを多倍電圧整流してコンデンサ部に充電する構成を備え、該コンデンサ部には充電電圧クランプ部が接続され、該充電電圧クランプ部によって上記コンデンサ部の充電電圧は設定値にクランプされる構成と成しているフォワードコンバータにおいて、上記出力回路は上記リセットパルス電圧に基づいてオン動作する転流側同期整流器を有しており、上記リセットパルス電圧クランプ回路は、上記コンデンサ部の充電電圧がクランプされることにより上記補助コイルのリセットパルス電圧をクランプして、上記主スイッチ素子のリセットパルス電圧をクランプする構成と成し、上記主スイッチ素子におけるリセットパルス電圧のクランプによって上記フォワードコンバータの入力電圧の大小に拘わらず上記トランスのリセットパルス電圧のパルス幅を上記主スイッチ素子のオフ期間とほぼ同じ幅と成し、上記転流側同期整流器は上記トランスの二次コイルのクランプされたリセットパルス電圧により上記パルス幅で定まる期間動作して主スイッチ素子のオフ期間のほぼ全領域に亙りオンする構成と成していることを特徴とするフォワードコンバータ。
- フォワードコンバータは負荷に出力する出力電圧を安定化する回路構成を備え、上記負荷を充電電圧クランプ部として機能させることを特徴とする請求項１又は請求項２記載のフォワードコンバータ。
- フォワードコンバータから負荷に出力する出力電圧を安定化する方向に主スイッチ素子のオン・オフ動作を制御する制御回路が設けられ、多倍電圧整流回路のコンデンサ部は上記負荷が接続される端子間に設けられ、またトランスには制御電力供給用補助コイルが設けられ、該制御電力供給用補助コイルのエネルギーを整流して制御電力供給用コンデンサ部に充電する制御電力供給用多倍電圧整流回路が設けられており、該制御電力供給用多倍電圧整流回路は上記制御電力供給用コンデンサ部の充電電圧を制御電力として上記制御回路に供給すると共に、その制御電力供給用コンデンサ部の充電電圧に応じた電圧をフォワードコンバータの検出出力電圧として上記制御回路に加える構成と成し、上記制御回路は、上記制御電力供給用多倍電圧整流回路から加えられたフォワードコンバータの検出出力電圧に基づいて、フォワードコンバータの出力電圧の安定化制御を行うことを特徴とする請求項２記載のフォワードコンバータ。
- 充電電圧クランプ部はツェナーダイオードを有して構成されていることを特徴とする請求項１乃至請求項４の何れか１つに記載のフォワードコンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13870699A JP3562385B2 (ja) | 1999-05-19 | 1999-05-19 | フォワードコンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13870699A JP3562385B2 (ja) | 1999-05-19 | 1999-05-19 | フォワードコンバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000333452A JP2000333452A (ja) | 2000-11-30 |
| JP3562385B2 true JP3562385B2 (ja) | 2004-09-08 |
Family
ID=15228233
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13870699A Expired - Fee Related JP3562385B2 (ja) | 1999-05-19 | 1999-05-19 | フォワードコンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3562385B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4637413B2 (ja) * | 2001-07-26 | 2011-02-23 | ニチコン株式会社 | スイッチング電源装置 |
| JP4617736B2 (ja) * | 2004-06-18 | 2011-01-26 | 株式会社村田製作所 | フォワードコンバータ |
| JP5496005B2 (ja) * | 2010-08-02 | 2014-05-21 | 株式会社日本自動車部品総合研究所 | スイッチング電源装置 |
-
1999
- 1999-05-19 JP JP13870699A patent/JP3562385B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000333452A (ja) | 2000-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7787261B2 (en) | Intermediate bus architecture with a quasi-regulated bus converter | |
| US7023186B2 (en) | Two stage boost converter topology | |
| US20090303762A1 (en) | Power factor correction rectifier that operates efficiently over a range of input voltage conditions | |
| JP3542313B2 (ja) | 半導体スイッチング素子の駆動方法及び電源装置 | |
| JP3559645B2 (ja) | スイッチング電源装置 | |
| JPH06209574A (ja) | 電源回路 | |
| JP2010124567A (ja) | スイッチング電源装置 | |
| JP3562385B2 (ja) | フォワードコンバータ | |
| JP6393962B2 (ja) | スイッチング電源装置 | |
| JP3290746B2 (ja) | Ｄｃ／ｄｃコンバータを含む低損失電源供給装置 | |
| JP4393207B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2803186B2 (ja) | スイッチング電源装置 | |
| JP4096696B2 (ja) | 整流装置 | |
| JP4093116B2 (ja) | 力率改善コンバータ | |
| JPH11178342A (ja) | 電源装置、電子機器、及び降圧型整流平滑回路 | |
| JP3539852B2 (ja) | スイッチング電源 | |
| JP3571959B2 (ja) | スイッチング電源装置 | |
| JP7128388B1 (ja) | 共振電源回路 | |
| JP4461446B2 (ja) | 交直両用電源装置 | |
| JP3400132B2 (ja) | スイッチング電源 | |
| JP2799749B2 (ja) | 昇降圧形コンバータ回路の制御方法 | |
| Triveni et al. | Hardware Implementation of Synchronous Forward Converter with Active Clamp Reset Technique | |
| JPH0686548A (ja) | スイッチング電源装置 | |
| JP3263709B2 (ja) | スイッチング電源装置 | |
| JP3996440B2 (ja) | スイッチング電源 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040308 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040316 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040413 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040511 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040524 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080611 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090611 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090611 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100611 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110611 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120611 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130611 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |