JP2803186B2 - スイッチング電源装置 - Google Patents
スイッチング電源装置Info
- Publication number
- JP2803186B2 JP2803186B2 JP1174486A JP17448689A JP2803186B2 JP 2803186 B2 JP2803186 B2 JP 2803186B2 JP 1174486 A JP1174486 A JP 1174486A JP 17448689 A JP17448689 A JP 17448689A JP 2803186 B2 JP2803186 B2 JP 2803186B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- voltage
- switching element
- period
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0083—Converters characterised by their input or output configuration
- H02M1/009—Converters characterised by their input or output configuration having two or more independently controlled outputs
Landscapes
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は産業用や民生用の電子機器に直流安定化電圧
を供給するスイッチング電源装置に関するものである。
を供給するスイッチング電源装置に関するものである。
従来の技術 近年、スイッチング電源装置は電子機器の低価格化・
小形化・高性能化・省エネルギー化に伴ない、より小形
で出力の安定性が高く高効率なものが強く求められてい
る。以下に従来のスイッチング電源装置について説明す
る。
小形化・高性能化・省エネルギー化に伴ない、より小形
で出力の安定性が高く高効率なものが強く求められてい
る。以下に従来のスイッチング電源装置について説明す
る。
従来、この種のスイッチング電源装置として、自励フ
ライバック型スイッチング電源装置が構成部品も少なく
安価に作ることが可能なため、一般的に広く用いられて
いる。しかし、出力電圧を精度良く安定化させるために
は、出力電圧を直接検出して入力側にあるスイッチング
素子のオン期間を制御する必要があり、入力側と出力側
にまたがる電気的に絶縁されたフィードバック回路が必
要で出力電圧の過渡応答も悪化し、さらにスイッチング
周波数が出力電流により大きく変化し電子機器に対する
干渉や整流平滑回路が大型化するなどの課題があること
が知られている。
ライバック型スイッチング電源装置が構成部品も少なく
安価に作ることが可能なため、一般的に広く用いられて
いる。しかし、出力電圧を精度良く安定化させるために
は、出力電圧を直接検出して入力側にあるスイッチング
素子のオン期間を制御する必要があり、入力側と出力側
にまたがる電気的に絶縁されたフィードバック回路が必
要で出力電圧の過渡応答も悪化し、さらにスイッチング
周波数が出力電流により大きく変化し電子機器に対する
干渉や整流平滑回路が大型化するなどの課題があること
が知られている。
このような従来の課題を解決する方法として、本発明
者はすでに第6図に示すような構成の回生制御型スイッ
チング電源装置を発明している。第6図において、1は
直流電源で交流電圧を整流平滑することで、もしくは電
池などで構成されるものであり、入力端子2−2′に入
力電圧を供給し正電圧を入力端子2に接続し、負電圧を
入力端子2′に接続している。3はトランスであり、1
次巻線3aの一端を入力端子2に接続し他端をスイッチン
グ素子4を介して入力端子2′に接続し、2次巻線3cの
一端を出力端子11′に接続し他端をダイオード7を介し
て出力端子11に接続し、バイアス巻線3bの一端を入力端
子2′に接続し他端を同期発振回路13に接続している。
4はスイッチング素子であり、制御端子に印加される同
期発振回路13のオン・オフ信号によりオン・オフして入
力電圧を前記1次巻線3aに印加したり遮断したりする。
13は同期発振回路であり、スイッチング素子4を決めら
れたオン期間でオン動作させ、スイッチング素子4のオ
フ期間を前記バイアス巻線3bの誘起電圧の極性が反転す
るまで持続するようにオフ動作させ、このオン・オフの
繰返しにより発振を続けるものである。8は2次スイッ
チング素子であり、スイッチング素子4のオン期間に貯
えられたトランス3のエネルギーが、スイッチング素子
4のオフ期間に前記2次巻線3cを介して整流ダイオード
7又は前記2次スイッチング素子8から平滑コンデンサ
9に放出された後、今度は逆に平滑コンデンサ9から前
記2次スイッチング素子8を介して前記2次巻線3cに2
次電流を流す逆流期間を、制御回路10より制御される。
7は整流ダイオードであり、アノード側を前記2次巻線
3cの一端に接続しカソード側を出力端子11に接続する。
9は平滑コンデンサであり、出力端子11−11′間に接続
され前記2次巻線3cの誘起電圧を整流ダイオード7を介
して整流し、平滑コンデンサ9により平滑して出力電圧
とする。10は制御回路であり、出力端子11−11′間の出
力電圧を検出し内部基準電圧と比較して、2次スイッチ
ング素子8の前記2次電流を流す逆流期間を変化させ
る。
者はすでに第6図に示すような構成の回生制御型スイッ
チング電源装置を発明している。第6図において、1は
直流電源で交流電圧を整流平滑することで、もしくは電
池などで構成されるものであり、入力端子2−2′に入
力電圧を供給し正電圧を入力端子2に接続し、負電圧を
入力端子2′に接続している。3はトランスであり、1
次巻線3aの一端を入力端子2に接続し他端をスイッチン
グ素子4を介して入力端子2′に接続し、2次巻線3cの
一端を出力端子11′に接続し他端をダイオード7を介し
て出力端子11に接続し、バイアス巻線3bの一端を入力端
子2′に接続し他端を同期発振回路13に接続している。
4はスイッチング素子であり、制御端子に印加される同
期発振回路13のオン・オフ信号によりオン・オフして入
力電圧を前記1次巻線3aに印加したり遮断したりする。
13は同期発振回路であり、スイッチング素子4を決めら
れたオン期間でオン動作させ、スイッチング素子4のオ
フ期間を前記バイアス巻線3bの誘起電圧の極性が反転す
るまで持続するようにオフ動作させ、このオン・オフの
繰返しにより発振を続けるものである。8は2次スイッ
チング素子であり、スイッチング素子4のオン期間に貯
えられたトランス3のエネルギーが、スイッチング素子
4のオフ期間に前記2次巻線3cを介して整流ダイオード
7又は前記2次スイッチング素子8から平滑コンデンサ
9に放出された後、今度は逆に平滑コンデンサ9から前
記2次スイッチング素子8を介して前記2次巻線3cに2
次電流を流す逆流期間を、制御回路10より制御される。
7は整流ダイオードであり、アノード側を前記2次巻線
3cの一端に接続しカソード側を出力端子11に接続する。
9は平滑コンデンサであり、出力端子11−11′間に接続
され前記2次巻線3cの誘起電圧を整流ダイオード7を介
して整流し、平滑コンデンサ9により平滑して出力電圧
とする。10は制御回路であり、出力端子11−11′間の出
力電圧を検出し内部基準電圧と比較して、2次スイッチ
ング素子8の前記2次電流を流す逆流期間を変化させ
る。
次に第7図も参照して詳しく動作説明を行う。第7図
において(a)はスイッチング素子4の両端電圧波形V
DSを示しており、(b)は前記1次巻線3aに流れる1次
電流IDを示しており、(c)は同期発振回路13の駆動パ
ルス波形VG1を示しており、(d)は前記2次巻線3cに
流れる2次電流波形IOを示しており、(e)は制御回路
10より出力される2次スイッチング素子8の駆動パルス
波形VG2を示しており、オフ期間中で斜線で示した期間
が前記2次巻線3cに2次電流を流す逆流期間を示してい
る。同期発振回路13により決められたオン期間で動作す
るスイッチング素子4のオン期間に前記1次巻線3aを介
して流れる1次電流によりトランス3に磁束が発生しエ
ネルギーが蓄積される。この時トランス3の2次巻線3c
に誘起電圧が発生するが、整流ダイオード7を逆バイア
スする方向に電圧が印加されるように構成されるととも
に、2次スイッチング素子8はオフしているように構成
されている。同期発振回路13のオフ信号でスイッチング
素子4がオフすると前記1次巻線3aにフライバック電圧
が発生すると同時に、前記2次巻線3cにもフライバック
電圧が発生し、整流ダイオード7を順バイアスする方向
に電圧が印加されるため、トランス3に蓄積されたエネ
ルギーが前記2次巻線3cを介して2次電流として放出さ
れ、平滑コンデンサ9により平滑されて出力電圧として
出力端子11−11′に供給される。この時2次スイッチン
グ素子8も制御回路10によりオンされるがどちらを2次
電流が流れても特に動作上変化は生じない。トランス3
に蓄積されたエネルギーがすべて放出され2次電流がゼ
ロになると、すでにオンしている2次スイッチング素子
8を介して平滑コンデンサ9の両端電圧すなわち出力電
圧は前記2次巻線3cに印加されるため、平滑コンデンサ
9より逆方向に2次電流が流れ、トランス3に前記とは
逆方向の磁束が発生しエネルギーが蓄積される。この状
態ではトランス3の各巻線に発生する誘起電圧の極性は
変化しないため、前記バイアス巻線3bのフライバック電
圧も変化しないため同期発振回路13はスイッチング素子
4のオフ期間を持続させる。制御回路10により2次スイ
イッチング素子8のオン期間は制御されており、2次ス
イッチング素子8がオフするとトランス3の各巻線に発
生する誘起電圧は極性が反転するため、前記2次巻線3c
に発生する誘起電圧は整流ダイオード7を逆バイアス
し、2次スイッチング素子8もオフしているため2次巻
線電流は流れなくなり、前記1次巻線3aに発生する誘起
電圧はスイッチング素子4の接続端を負電圧に、入力端
子1の接続端を正電圧にする方向に発生するため、ダイ
オード5を介して直流電源1を充電する方向に1次電流
が流れ、オフ期間中に蓄積されたトランス3のエネルギ
ーを直流電源1に電力回生を行う。この時に前記バイア
ス巻線3bに発生する誘起電圧の極性も反転するため、同
期発振回路13はスイッチング素子4をオンさせるが、1
次電流がどちらを流れても特に動作上変化は生じない。
オフ期間にトランス3に蓄積されたエンヱルギーがすべ
て放出され1次電流がゼロになると、すでにオンしてい
るスイッチング素子4を介して直流電源1より前記とは
逆方向に放電するように1次電流が流れてトランス3に
磁束が発生しエネルギーが蓄積される。この状態ではト
ランス3の各巻線に発生する誘起電圧の極性は変化せ
ず、同期発振回路13によりスイッチング素子4はオンを
持続する。同期発振回路13により決められたオン期間で
動作するスイッチング素子4がオフすると、トランス3
に蓄積されたエネルギーは前記2次巻線3cを介して2次
電流として放出される。これらの動作を繰返すことで、
出力電圧は連続的に出力端子11−11′より供給される。
において(a)はスイッチング素子4の両端電圧波形V
DSを示しており、(b)は前記1次巻線3aに流れる1次
電流IDを示しており、(c)は同期発振回路13の駆動パ
ルス波形VG1を示しており、(d)は前記2次巻線3cに
流れる2次電流波形IOを示しており、(e)は制御回路
10より出力される2次スイッチング素子8の駆動パルス
波形VG2を示しており、オフ期間中で斜線で示した期間
が前記2次巻線3cに2次電流を流す逆流期間を示してい
る。同期発振回路13により決められたオン期間で動作す
るスイッチング素子4のオン期間に前記1次巻線3aを介
して流れる1次電流によりトランス3に磁束が発生しエ
ネルギーが蓄積される。この時トランス3の2次巻線3c
に誘起電圧が発生するが、整流ダイオード7を逆バイア
スする方向に電圧が印加されるように構成されるととも
に、2次スイッチング素子8はオフしているように構成
されている。同期発振回路13のオフ信号でスイッチング
素子4がオフすると前記1次巻線3aにフライバック電圧
が発生すると同時に、前記2次巻線3cにもフライバック
電圧が発生し、整流ダイオード7を順バイアスする方向
に電圧が印加されるため、トランス3に蓄積されたエネ
ルギーが前記2次巻線3cを介して2次電流として放出さ
れ、平滑コンデンサ9により平滑されて出力電圧として
出力端子11−11′に供給される。この時2次スイッチン
グ素子8も制御回路10によりオンされるがどちらを2次
電流が流れても特に動作上変化は生じない。トランス3
に蓄積されたエネルギーがすべて放出され2次電流がゼ
ロになると、すでにオンしている2次スイッチング素子
8を介して平滑コンデンサ9の両端電圧すなわち出力電
圧は前記2次巻線3cに印加されるため、平滑コンデンサ
9より逆方向に2次電流が流れ、トランス3に前記とは
逆方向の磁束が発生しエネルギーが蓄積される。この状
態ではトランス3の各巻線に発生する誘起電圧の極性は
変化しないため、前記バイアス巻線3bのフライバック電
圧も変化しないため同期発振回路13はスイッチング素子
4のオフ期間を持続させる。制御回路10により2次スイ
イッチング素子8のオン期間は制御されており、2次ス
イッチング素子8がオフするとトランス3の各巻線に発
生する誘起電圧は極性が反転するため、前記2次巻線3c
に発生する誘起電圧は整流ダイオード7を逆バイアス
し、2次スイッチング素子8もオフしているため2次巻
線電流は流れなくなり、前記1次巻線3aに発生する誘起
電圧はスイッチング素子4の接続端を負電圧に、入力端
子1の接続端を正電圧にする方向に発生するため、ダイ
オード5を介して直流電源1を充電する方向に1次電流
が流れ、オフ期間中に蓄積されたトランス3のエネルギ
ーを直流電源1に電力回生を行う。この時に前記バイア
ス巻線3bに発生する誘起電圧の極性も反転するため、同
期発振回路13はスイッチング素子4をオンさせるが、1
次電流がどちらを流れても特に動作上変化は生じない。
オフ期間にトランス3に蓄積されたエンヱルギーがすべ
て放出され1次電流がゼロになると、すでにオンしてい
るスイッチング素子4を介して直流電源1より前記とは
逆方向に放電するように1次電流が流れてトランス3に
磁束が発生しエネルギーが蓄積される。この状態ではト
ランス3の各巻線に発生する誘起電圧の極性は変化せ
ず、同期発振回路13によりスイッチング素子4はオンを
持続する。同期発振回路13により決められたオン期間で
動作するスイッチング素子4がオフすると、トランス3
に蓄積されたエネルギーは前記2次巻線3cを介して2次
電流として放出される。これらの動作を繰返すことで、
出力電圧は連続的に出力端子11−11′より供給される。
さらに出力電圧が安定に制御される動作について詳し
く説明する。第7図に各動作波形を示しているが、同期
発振回路13の駆動パルス波形VG1のオフ期間(t1〜t3)
をTOFFとし、そのうち2次電流IOの逆流期間(t2〜t3)
をT′OFFとし、一方オン期間(t3〜t5)をTONとし、そ
のうち1次電流IDの回生期間(t3〜t4)をT′ONとす
る。この時の出力端子11−11′より供給される出力電力
POUTは、 で表わされ、出力電圧VOUTは で表わされ、発振周波数fは で表わされる。
く説明する。第7図に各動作波形を示しているが、同期
発振回路13の駆動パルス波形VG1のオフ期間(t1〜t3)
をTOFFとし、そのうち2次電流IOの逆流期間(t2〜t3)
をT′OFFとし、一方オン期間(t3〜t5)をTONとし、そ
のうち1次電流IDの回生期間(t3〜t4)をT′ONとす
る。この時の出力端子11−11′より供給される出力電力
POUTは、 で表わされ、出力電圧VOUTは で表わされ、発振周波数fは で表わされる。
ここで、NSは前記2次巻線3cの巻線数であり、NPは前
記1次巻線3aの巻線数であり、LSは前記2次膜線3cのイ
ンダクタンス値であり、VINは直流電源1より供給され
る入力電圧であり、TONはスイッチング素子4のオン期
間であり、TOFFはスイッチング素子4のオフ期間であ
り、Tは発振周期である。
記1次巻線3aの巻線数であり、LSは前記2次膜線3cのイ
ンダクタンス値であり、VINは直流電源1より供給され
る入力電圧であり、TONはスイッチング素子4のオン期
間であり、TOFFはスイッチング素子4のオフ期間であ
り、Tは発振周期である。
前記オン期間TONは、同期発振回路13により決められ
た一定値に保たれているため、出力電圧VOUTが一定であ
れば前記オフ期間TOFFも一定で発振周波数fも一定とな
る。しかし前記逆流期間T′OFFは、制御回路10により
制御される2次スイッチング素子8で変化でき、出力電
力POUTが変化すると前記関係式より で出力電圧VOUTが一定であれば一定となる。)で表わさ
れるように、前記逆流期間T′OFFを変化することで制
御可能となる。さらに前記入力電圧VINの変化に対して
も、前記関係式 より前記逆流期間T′OFFを変化させることで制御可能
となる。以上のことより、出力電圧VOUTは、制御回路10
により制御される2次スイッチング素子8のオン期間を
制御することで逆流期間T′OFFを変化させ、絶えず一
定となるように制御される。
た一定値に保たれているため、出力電圧VOUTが一定であ
れば前記オフ期間TOFFも一定で発振周波数fも一定とな
る。しかし前記逆流期間T′OFFは、制御回路10により
制御される2次スイッチング素子8で変化でき、出力電
力POUTが変化すると前記関係式より で出力電圧VOUTが一定であれば一定となる。)で表わさ
れるように、前記逆流期間T′OFFを変化することで制
御可能となる。さらに前記入力電圧VINの変化に対して
も、前記関係式 より前記逆流期間T′OFFを変化させることで制御可能
となる。以上のことより、出力電圧VOUTは、制御回路10
により制御される2次スイッチング素子8のオン期間を
制御することで逆流期間T′OFFを変化させ、絶えず一
定となるように制御される。
第8図は、出力電流IOUTが変化した時の各動作波形を
示しており、第7図と同じものは同一の符号を記し説明
は省略する。第8図で実線は出力端子11−11′より出力
電流IOUTが最大に流れている時でいわゆる最大負荷時を
示し、点線は出力電流IOUTがゼロの時でいわゆる無負荷
時を示している。第9図は、第6図で示した回路構成を
多出力回路構成にしたもので、従来と同様にトランス3
に複数の2次巻線を設け整流平滑することで複数の出力
電圧を得ることが可能となる。
示しており、第7図と同じものは同一の符号を記し説明
は省略する。第8図で実線は出力端子11−11′より出力
電流IOUTが最大に流れている時でいわゆる最大負荷時を
示し、点線は出力電流IOUTがゼロの時でいわゆる無負荷
時を示している。第9図は、第6図で示した回路構成を
多出力回路構成にしたもので、従来と同様にトランス3
に複数の2次巻線を設け整流平滑することで複数の出力
電圧を得ることが可能となる。
第9図において第6図と同じものは同一の符号を記し
説明は省略する。第9図において、1は直流電源であ
り、2−2′は入力端子であり、3はトランスで1次巻
線3a、バイアス巻線3b、2次巻線3d、さらにトランス3
に新たに巻線された第2の2次巻線3dであり、2次巻線
3dの一端は整流ダイオード15を介して出力端子18に接続
され、他端は出力端子18′に接続される。4はスイッチ
ング素子であり、5はダイオードであり、7は整流ダイ
オードであり、8は2次スイッチング素子であり、9は
平滑ダイオードであり、10は制御回路である。15は整流
ダイオードであり、アノードを2次巻線dに接続し、カ
ソードを出力端子18に接続し、2次巻線dに誘起するフ
ライバック電圧を整流する。16は平滑コンデンサであ
り、出力端子18−18′間に接続され前記2次巻線3dの誘
起電圧を整流ダイオード15を介して整流し、平滑コンデ
ンサ16により平滑して出力電圧VOUT2とする。
説明は省略する。第9図において、1は直流電源であ
り、2−2′は入力端子であり、3はトランスで1次巻
線3a、バイアス巻線3b、2次巻線3d、さらにトランス3
に新たに巻線された第2の2次巻線3dであり、2次巻線
3dの一端は整流ダイオード15を介して出力端子18に接続
され、他端は出力端子18′に接続される。4はスイッチ
ング素子であり、5はダイオードであり、7は整流ダイ
オードであり、8は2次スイッチング素子であり、9は
平滑ダイオードであり、10は制御回路である。15は整流
ダイオードであり、アノードを2次巻線dに接続し、カ
ソードを出力端子18に接続し、2次巻線dに誘起するフ
ライバック電圧を整流する。16は平滑コンデンサであ
り、出力端子18−18′間に接続され前記2次巻線3dの誘
起電圧を整流ダイオード15を介して整流し、平滑コンデ
ンサ16により平滑して出力電圧VOUT2とする。
次に第10図も参照して動作説明を行うが、出力端子11
−11′の出力電圧VOUT1が安定に制御される動作はすで
に第6図で詳しく説明した動作と同じため省略する。第
10図において(a)はスイッチング素子4の両端電圧波
形VDSを示しており、(b)は前記1次巻線3aに流れる
1次電流IDを示し、(c)は同期発振回路13の駆動パル
ス波形VG1を示しており、(d)は前記2次巻線3cに流
れる2次電流波形IO1を示しており、(e)は制御回路1
0より出力される2次スイッチング素子8の駆動パルス
波形VG2を示しており、(f)は前記2次巻線3dに流れ
る2次電流波形IO2を示している。第9図でオフ期間中
に2次巻線を介して出力に放出される電流の一部が前記
2次巻線3dから2次電流IO2として出力端子18−18′に
必要量供給され、残りは全て前記2次巻線3cから2次電
流IO1として一度放出された後、出力端子11−11′で必
要とされる電流以外の過剰な電流は、オフ期間中で斜線
で示した逆流期間に2次スイッチング素子8を介して前
記2次巻線3cに逆方向の2次電流IO1として流れている
ことがわかる。さらに出力端子18−18′の出力電圧V
OUT2は、前記2次巻線3dの誘起電圧であるフライバック
電圧から整流ダイオード15の順方向降下電圧VF2を引い
た電圧となる。一方、前記2次巻線3dと磁気結合する前
記2次巻線3cの誘起電圧であるフライバック電圧は、安
定に制御される出力端子11−11′の出力電圧VOUT1に整
流ダイオード7又は2次スイッチング素子8の順方向降
下電圧VF1を加えた電圧になることにより、出力端子18
−18′の出力電圧VOUT2は以下の式で表わされる電圧に
なる。
−11′の出力電圧VOUT1が安定に制御される動作はすで
に第6図で詳しく説明した動作と同じため省略する。第
10図において(a)はスイッチング素子4の両端電圧波
形VDSを示しており、(b)は前記1次巻線3aに流れる
1次電流IDを示し、(c)は同期発振回路13の駆動パル
ス波形VG1を示しており、(d)は前記2次巻線3cに流
れる2次電流波形IO1を示しており、(e)は制御回路1
0より出力される2次スイッチング素子8の駆動パルス
波形VG2を示しており、(f)は前記2次巻線3dに流れ
る2次電流波形IO2を示している。第9図でオフ期間中
に2次巻線を介して出力に放出される電流の一部が前記
2次巻線3dから2次電流IO2として出力端子18−18′に
必要量供給され、残りは全て前記2次巻線3cから2次電
流IO1として一度放出された後、出力端子11−11′で必
要とされる電流以外の過剰な電流は、オフ期間中で斜線
で示した逆流期間に2次スイッチング素子8を介して前
記2次巻線3cに逆方向の2次電流IO1として流れている
ことがわかる。さらに出力端子18−18′の出力電圧V
OUT2は、前記2次巻線3dの誘起電圧であるフライバック
電圧から整流ダイオード15の順方向降下電圧VF2を引い
た電圧となる。一方、前記2次巻線3dと磁気結合する前
記2次巻線3cの誘起電圧であるフライバック電圧は、安
定に制御される出力端子11−11′の出力電圧VOUT1に整
流ダイオード7又は2次スイッチング素子8の順方向降
下電圧VF1を加えた電圧になることにより、出力端子18
−18′の出力電圧VOUT2は以下の式で表わされる電圧に
なる。
ここで、NS1は前記2次巻線3cの巻線数であり、NS2は
前記2次巻線3dの巻線数である。
前記2次巻線3dの巻線数である。
このように、トランス3に複数の2次巻線と整流平滑
手段を設けることにより、任意の複数の出力電圧を得る
ことが可能であり、それぞれの出力電圧は安定に制御さ
れる出力電圧と巻線数比に比例する電圧値におおむね一
致することから、多出力電源が容易に構成することがで
きる。
手段を設けることにより、任意の複数の出力電圧を得る
ことが可能であり、それぞれの出力電圧は安定に制御さ
れる出力電圧と巻線数比に比例する電圧値におおむね一
致することから、多出力電源が容易に構成することがで
きる。
発明が解決しようとする課題 しかしながら上記の従来の構成では、同一のトランス
に巻線された複数の2次巻線と整流平滑手段により出力
電圧が供給される多出力機構で、直接安定に制御される
代表制御出力以外の直接安定化されない非安定出力で
は、出力電圧の安定度はあまり良くなく、特に非安定出
力が軽負荷になると制御出力の2次巻線と非制御出力の
2次巻線とのもれ磁束の影響により出力電圧が第3図に
示すように急上昇する。一方、制御出力では、出力を安
定に制御するため2次巻線より放出される過剰な2次電
流を全て一度平滑コンデンサに貯えた後、2次スイッチ
ング素子を介して2次巻線に逆電流として全て放出する
ことから、制御出力の平滑コンデンサに流れるリップル
電流は大きくなり、特に出力が全て無負荷状態の時は、
入力より供給されるエネルギーが全て制御出力の平滑コ
ンデンサに流れ込んだ後に、2次スイッチ素子を介して
放出されることから、制御出力の平滑コンデンサのリッ
プル電流や2次スイッチング素子に流れる電流は最大と
なる。このような非制御出力の出力電圧の急上昇は、出
力端子に接続される負荷である電子機器等の耐電圧の面
から問題となり、出力電圧の上昇を防止するため新たに
シリーズレギュレータ等の安定化手段を追加するか、軽
負荷にならないようにあらかじめ抵抗等を出力端子に接
続し、ブリーダー電流を流すことで防止するが、コスト
の上昇および効率の低下等の問題があった。さらに、制
御出力の平滑コンデンサに流れるリップル電流は、平滑
コンデンサの寿命に大きく影響するため必要以上に大き
なコンデンサを複数並列に接続する必要があり、特に制
御出力の出力電圧が低い場合には前記リップル電流は出
力電圧に反比例して増加するため平滑コンデンサおよび
2次スイッチング素子は大容量化し、逆に出力電圧が高
い場合は2次スイッチング素子に高耐圧なものが必要と
なり大型化するなどの問題を有していた。
に巻線された複数の2次巻線と整流平滑手段により出力
電圧が供給される多出力機構で、直接安定に制御される
代表制御出力以外の直接安定化されない非安定出力で
は、出力電圧の安定度はあまり良くなく、特に非安定出
力が軽負荷になると制御出力の2次巻線と非制御出力の
2次巻線とのもれ磁束の影響により出力電圧が第3図に
示すように急上昇する。一方、制御出力では、出力を安
定に制御するため2次巻線より放出される過剰な2次電
流を全て一度平滑コンデンサに貯えた後、2次スイッチ
ング素子を介して2次巻線に逆電流として全て放出する
ことから、制御出力の平滑コンデンサに流れるリップル
電流は大きくなり、特に出力が全て無負荷状態の時は、
入力より供給されるエネルギーが全て制御出力の平滑コ
ンデンサに流れ込んだ後に、2次スイッチ素子を介して
放出されることから、制御出力の平滑コンデンサのリッ
プル電流や2次スイッチング素子に流れる電流は最大と
なる。このような非制御出力の出力電圧の急上昇は、出
力端子に接続される負荷である電子機器等の耐電圧の面
から問題となり、出力電圧の上昇を防止するため新たに
シリーズレギュレータ等の安定化手段を追加するか、軽
負荷にならないようにあらかじめ抵抗等を出力端子に接
続し、ブリーダー電流を流すことで防止するが、コスト
の上昇および効率の低下等の問題があった。さらに、制
御出力の平滑コンデンサに流れるリップル電流は、平滑
コンデンサの寿命に大きく影響するため必要以上に大き
なコンデンサを複数並列に接続する必要があり、特に制
御出力の出力電圧が低い場合には前記リップル電流は出
力電圧に反比例して増加するため平滑コンデンサおよび
2次スイッチング素子は大容量化し、逆に出力電圧が高
い場合は2次スイッチング素子に高耐圧なものが必要と
なり大型化するなどの問題を有していた。
本発明は上記従来の問題点を解決するもので、非安定
化出力の出力電圧の急上昇を防止すると共に、出力電圧
を安定に制御することで生じる平滑コンデンサのリップ
ル電流の増大によるコンデンサおよび2次スイッチング
素子の大容量化・大型化を低減でき、小型で低コストな
スイッチング電源装置を提供することを目的とする。
化出力の出力電圧の急上昇を防止すると共に、出力電圧
を安定に制御することで生じる平滑コンデンサのリップ
ル電流の増大によるコンデンサおよび2次スイッチング
素子の大容量化・大型化を低減でき、小型で低コストな
スイッチング電源装置を提供することを目的とする。
課題を解決するための手段 この課題を解決するために本発明のスイッチング電源
装置は、少なくとも1次巻線と複数の2次巻線とを有す
るトランスと、前記トランスの1次巻線に接続されオン
オフを繰返す第1のスイッチ手段と、前記複数の2次巻
線に接続される複数の整流平滑手段と、前記複数の整流
手段の少なくとも1つに前記第1のスイッチ手段とは相
補的にオンオフを繰返す第2のスイッチ手段が並列に接
続され、直流入力電圧が前記第1のスイッチ手段を介し
て前記1次巻線に印加され、前記第1のスイッチ手段が
オフの期間に前記トランスに貯えられたエネルギーを前
記複数の2次巻線と前記複数の整流平滑手段を介して複
数の直流出力電圧を供給し、前記複数の直流出力電圧の
うち少なくとも1つの直流出力電圧を安定化するように
前記第2のスイッチ手段のオン期間を制御し、前記安定
化する直流出力電圧は前記第2のスイッチ手段を含まな
い直流出力電圧とするような構成を有している。
装置は、少なくとも1次巻線と複数の2次巻線とを有す
るトランスと、前記トランスの1次巻線に接続されオン
オフを繰返す第1のスイッチ手段と、前記複数の2次巻
線に接続される複数の整流平滑手段と、前記複数の整流
手段の少なくとも1つに前記第1のスイッチ手段とは相
補的にオンオフを繰返す第2のスイッチ手段が並列に接
続され、直流入力電圧が前記第1のスイッチ手段を介し
て前記1次巻線に印加され、前記第1のスイッチ手段が
オフの期間に前記トランスに貯えられたエネルギーを前
記複数の2次巻線と前記複数の整流平滑手段を介して複
数の直流出力電圧を供給し、前記複数の直流出力電圧の
うち少なくとも1つの直流出力電圧を安定化するように
前記第2のスイッチ手段のオン期間を制御し、前記安定
化する直流出力電圧は前記第2のスイッチ手段を含まな
い直流出力電圧とするような構成を有している。
作用 この構成によって、入力より出力に供給された過剰な
電流を、直接安定化されない出力に設けた第2のスイッ
チ手段を介して入力に回生することで、前記安定化され
ない出力が軽負荷になっても第2のスイッチ手段を介し
て入力に回生する電流があるため出力電圧の急上昇を防
止できると共に、前記第2のスイッチ手段を設ける安定
化されない出力として適度に高い電圧値の出力と選定す
ることで、平滑コンデンサのリップル電流を減少し第2
のスイッチ手段に印加する電流を減少することができ
る。
電流を、直接安定化されない出力に設けた第2のスイッ
チ手段を介して入力に回生することで、前記安定化され
ない出力が軽負荷になっても第2のスイッチ手段を介し
て入力に回生する電流があるため出力電圧の急上昇を防
止できると共に、前記第2のスイッチ手段を設ける安定
化されない出力として適度に高い電圧値の出力と選定す
ることで、平滑コンデンサのリップル電流を減少し第2
のスイッチ手段に印加する電流を減少することができ
る。
実施例 以下本発明の一実施例について、図面を参照しながら
説明する。
説明する。
第1図は本発明の実施例における回路構成を示すもの
である。第1図において、第9図と同じものは同一の符
号を記し説明は省略する。第1図において、1は直流電
源であり、2−2′は入力端子であり、3はトランスで
1次巻線3a、バイアス巻線3b、2次巻線3c・3dであり、
4はスイッチング素子であり、5はダイオードであり、
7,15は整流ダイオードであり、9,16は平滑コンデンサで
あり、10は制御回路であり、11−11′・18−18′は出力
端子であり、13は同期発振回路である。17は2次スイッ
チング素子であり、整流ダイオード15に並列に接続され
スイッチング素子4のオン期間に貯えられたトランス3
のエネルギーが、スイッチング素子4のオフ期間に前記
2次巻線3c・3dを介して整流ダイオード7,15又は前記2
次スイッチング素子17から平滑コンデンサ9,16に放出さ
れた後、今度は逆に平滑コンデンサ16から前記2次スイ
ッチング素子17を介して前記2次巻線3dに2次電流を流
す逆流期間を、制御回路10より制御される。
である。第1図において、第9図と同じものは同一の符
号を記し説明は省略する。第1図において、1は直流電
源であり、2−2′は入力端子であり、3はトランスで
1次巻線3a、バイアス巻線3b、2次巻線3c・3dであり、
4はスイッチング素子であり、5はダイオードであり、
7,15は整流ダイオードであり、9,16は平滑コンデンサで
あり、10は制御回路であり、11−11′・18−18′は出力
端子であり、13は同期発振回路である。17は2次スイッ
チング素子であり、整流ダイオード15に並列に接続され
スイッチング素子4のオン期間に貯えられたトランス3
のエネルギーが、スイッチング素子4のオフ期間に前記
2次巻線3c・3dを介して整流ダイオード7,15又は前記2
次スイッチング素子17から平滑コンデンサ9,16に放出さ
れた後、今度は逆に平滑コンデンサ16から前記2次スイ
ッチング素子17を介して前記2次巻線3dに2次電流を流
す逆流期間を、制御回路10より制御される。
次に第2図も参照して動作説明を行う。第2図におい
て(a)はスイッチング素子4の両端電圧波形VDSを示
しており、(b)は前記1次巻線3aに流れる1次電流ID
を示しており、(c)は同期発振回路13の駆動パルス波
形VG1を示しており、(d)は前記2次巻線3cに流れる
2次電流波形IO1を示しており、(e)は前記2次巻線3
dに流れる2次電流波形IO2を示しており、(f)は制御
回路10より出力される2次スイッチング素子17の駆動パ
ルス波形VG2を示している。第2図でオフ期間中に2次
巻線を介して出力に放出される電流の一部が前記2次巻
線3cから2次電流IO1として出力端子11−11′に必要量
供給され、残りはすべて前記2次巻線3dから2次電流I
O2として一度放出された後、出力端子18−18′で必要と
される電流以外の過剰な電流は、オフ期間中で斜線で示
した逆流期間に2次スイッチング素子17を介して前記2
次巻線3dに逆方向の2次電流IO2として流れており、逆
流期間にトランス3に貯えられたエネルギーはオン期間
の回生期間に直流電源1に1次電流IO1として回生され
る。このように第8図と異なるのは、2次スイッチング
素子17が非制御出力である前記2次巻線3dに接続される
整流ダイオード15の両端に並列に接続するように設けた
点であり、出力電圧が出力端子11−11′および18−18′
より供給される動作は第8図と同一のため省略する。
て(a)はスイッチング素子4の両端電圧波形VDSを示
しており、(b)は前記1次巻線3aに流れる1次電流ID
を示しており、(c)は同期発振回路13の駆動パルス波
形VG1を示しており、(d)は前記2次巻線3cに流れる
2次電流波形IO1を示しており、(e)は前記2次巻線3
dに流れる2次電流波形IO2を示しており、(f)は制御
回路10より出力される2次スイッチング素子17の駆動パ
ルス波形VG2を示している。第2図でオフ期間中に2次
巻線を介して出力に放出される電流の一部が前記2次巻
線3cから2次電流IO1として出力端子11−11′に必要量
供給され、残りはすべて前記2次巻線3dから2次電流I
O2として一度放出された後、出力端子18−18′で必要と
される電流以外の過剰な電流は、オフ期間中で斜線で示
した逆流期間に2次スイッチング素子17を介して前記2
次巻線3dに逆方向の2次電流IO2として流れており、逆
流期間にトランス3に貯えられたエネルギーはオン期間
の回生期間に直流電源1に1次電流IO1として回生され
る。このように第8図と異なるのは、2次スイッチング
素子17が非制御出力である前記2次巻線3dに接続される
整流ダイオード15の両端に並列に接続するように設けた
点であり、出力電圧が出力端子11−11′および18−18′
より供給される動作は第8図と同一のため省略する。
次に上記のように構成されたスイッチング電源装置に
ついて、出力電圧が安定に制御される動作について詳し
く説明する。第2図に各動作波形を示しているが、同期
発振回路13の駆動パネル波形VG1のオフ期間(t1〜t3)
をTOFFとし、そのうち2次電流IO2の逆流期間(t2〜
t3)をT′OFFとし、一方オン期間(t3〜t5)をTONと
し、そのうち1次電流IDの回生期間(t3〜t4)をT′ON
とする。この時出力端子11−11′および18−18′より供
給される出力電圧POUTは、 ここで、 で表わされ、これはすでに第6図の従来例で詳しく説明
した関係式と同一となり、出力電圧VOUT1は制御回路10
により制御される2次スイッチング素子17のオン期間を
制御することで逆流期間T′OFFを変化させ、絶えず一
定となるよう制御されることがわかる。さらに出力電圧
VOUT2も出力電圧VOUT1が一定であれば、おおむね一定に
制御されることもすでに第9図の従来例で述べた通りで
ある。
ついて、出力電圧が安定に制御される動作について詳し
く説明する。第2図に各動作波形を示しているが、同期
発振回路13の駆動パネル波形VG1のオフ期間(t1〜t3)
をTOFFとし、そのうち2次電流IO2の逆流期間(t2〜
t3)をT′OFFとし、一方オン期間(t3〜t5)をTONと
し、そのうち1次電流IDの回生期間(t3〜t4)をT′ON
とする。この時出力端子11−11′および18−18′より供
給される出力電圧POUTは、 ここで、 で表わされ、これはすでに第6図の従来例で詳しく説明
した関係式と同一となり、出力電圧VOUT1は制御回路10
により制御される2次スイッチング素子17のオン期間を
制御することで逆流期間T′OFFを変化させ、絶えず一
定となるよう制御されることがわかる。さらに出力電圧
VOUT2も出力電圧VOUT1が一定であれば、おおむね一定に
制御されることもすでに第9図の従来例で述べた通りで
ある。
ここで、LS1は前記2次巻線3cのインダクタンス値で
あり、LS2は前記2次巻線3dのインダクタンス値であ
り、Rは出力端子11−11′および18−18′より供給され
る出力電力 P11=VOUT1×IOUT1および P18=VOUT2×IOUT2の比率を示す、 で表わされる値であり、他の記号はすでに従来例で説明
したものと同一のため省略する。
あり、LS2は前記2次巻線3dのインダクタンス値であ
り、Rは出力端子11−11′および18−18′より供給され
る出力電力 P11=VOUT1×IOUT1および P18=VOUT2×IOUT2の比率を示す、 で表わされる値であり、他の記号はすでに従来例で説明
したものと同一のため省略する。
以上のように本実施例によれば、トランスの複数の2
次巻線より構成される多出力電源で、代表制御出力以外
の直接安定化されない非安定化出力の整流手段に並列に
接続された第2のスイッチ手段のオン期間を制御するこ
とで、前記代表制御出力を安定化することにより、前記
第2のスイッチ手段が接続された非安定化出力では、ト
ランスの2次巻線より供給された2次電流の一部を再度
2次巻線を介して1次巻線に回生しているため、たとえ
出力より外部へ供給する出力電流が軽負荷になっても回
生する電流が絶えず流れるため実質的な軽負荷となら
ず、出力の急上昇は第3図に示すように防止できる。さ
らに、前記第2のスイッチ手段が接続される非安定化出
力を前記代表制御出力より高電圧の出力に選ぶことで、
トランスの2次巻線より供給された2次電流および前記
第2のスイッチ手段を介して1次巻線に回生される逆電
流の値が小さくなることにより、平滑コンデンサに流れ
るリップル電流も減少することができ損失が低減され高
寿命で高信頼性が達成できる。第4図は、平滑コンデン
サとして用いられるアルミ電解コンデンサのインピーダ
ンス特性を示しており、同一形状のコンデンサでは高周
波で使用するほど容量により低下するインピーダンス以
外に等価値列抵抗および等価直列インダンタンスの影響
によるインピーダンスの増加が始まり、約100KHz以上の
高周波では容量値に関係なくほぼ一定のインピーダンス
となるため、アルミ電解コンデンサに許容されるリップ
ル耐量も一定となる。このことは、前記第2のスイッチ
手段を接続する出力電圧を高電圧化することにより、前
記平滑コンデンサに流れるリップル電流を少なくし前記
平滑コンデンサとして高耐圧低容量のコンデンサを使用
した方が有利であることは容易にわかる。
次巻線より構成される多出力電源で、代表制御出力以外
の直接安定化されない非安定化出力の整流手段に並列に
接続された第2のスイッチ手段のオン期間を制御するこ
とで、前記代表制御出力を安定化することにより、前記
第2のスイッチ手段が接続された非安定化出力では、ト
ランスの2次巻線より供給された2次電流の一部を再度
2次巻線を介して1次巻線に回生しているため、たとえ
出力より外部へ供給する出力電流が軽負荷になっても回
生する電流が絶えず流れるため実質的な軽負荷となら
ず、出力の急上昇は第3図に示すように防止できる。さ
らに、前記第2のスイッチ手段が接続される非安定化出
力を前記代表制御出力より高電圧の出力に選ぶことで、
トランスの2次巻線より供給された2次電流および前記
第2のスイッチ手段を介して1次巻線に回生される逆電
流の値が小さくなることにより、平滑コンデンサに流れ
るリップル電流も減少することができ損失が低減され高
寿命で高信頼性が達成できる。第4図は、平滑コンデン
サとして用いられるアルミ電解コンデンサのインピーダ
ンス特性を示しており、同一形状のコンデンサでは高周
波で使用するほど容量により低下するインピーダンス以
外に等価値列抵抗および等価直列インダンタンスの影響
によるインピーダンスの増加が始まり、約100KHz以上の
高周波では容量値に関係なくほぼ一定のインピーダンス
となるため、アルミ電解コンデンサに許容されるリップ
ル耐量も一定となる。このことは、前記第2のスイッチ
手段を接続する出力電圧を高電圧化することにより、前
記平滑コンデンサに流れるリップル電流を少なくし前記
平滑コンデンサとして高耐圧低容量のコンデンサを使用
した方が有利であることは容易にわかる。
以下本発明の第2の実施例について図面を参照しなが
ら説明する。
ら説明する。
第5図は本発明の第2の実施例を示すスイッチング電
源装置の回路構成図である。
源装置の回路構成図である。
同図において第1図と同じものは同一の符号を記し説
明は省略する。第5図において、1は直流電流であり、
2−2′は入力端子であり、3はトランスで1次巻線3
a、バイアス巻線3b、2次巻線3cおよび3d、さらにトラ
ンス3に新たに巻線された高電圧を誘起する3次巻線3e
であり、3次巻線3eの両端に整流ダイオード22と平滑コ
ンデンサ23の直列回路を接続される。4はスイッチング
素子であり、5はダイオードであり、7および15は整流
ダイオードであり、9および16は平滑コンデンサであ
り、10は制御回路であり、11−11′および18−18′は出
力端子であり、13は同期発振回路である。17は2次スイ
ッチング素子であり、整流ダイオード22の両端に平列に
接続されスイッチング素子4のオン期間に蓄えられたト
ランス3のエネルギーが、スイッチング素子4のオフ期
間に前記2次巻線3c,3d,3eを介して整流ダイオード7,1
5,22又は前記2次スイッチング素子17から平滑コンデン
サ9,16,23に放出された後、今度は逆に平滑コンデンサ2
3から前記2次スイッチング素子17を介して前記2次巻
線3eに2次電流を流す逆流期間を、制御回路10より制御
される。この場合前記3次巻線3eに流れる電流は、放出
される電流の平均値と前記逆流期間に回生される電流の
平均値は等しく、平滑コンデンサ22の両端電圧VCは となり一定であることは容易にわかる。ここで、NS3は
前記3次巻線3eの巻線数である。第1図の構成と異なる
のは2次スイッチング素子17を出力を供給しない高電圧
を誘起する前記3次巻線3eに設けた点である。
明は省略する。第5図において、1は直流電流であり、
2−2′は入力端子であり、3はトランスで1次巻線3
a、バイアス巻線3b、2次巻線3cおよび3d、さらにトラ
ンス3に新たに巻線された高電圧を誘起する3次巻線3e
であり、3次巻線3eの両端に整流ダイオード22と平滑コ
ンデンサ23の直列回路を接続される。4はスイッチング
素子であり、5はダイオードであり、7および15は整流
ダイオードであり、9および16は平滑コンデンサであ
り、10は制御回路であり、11−11′および18−18′は出
力端子であり、13は同期発振回路である。17は2次スイ
ッチング素子であり、整流ダイオード22の両端に平列に
接続されスイッチング素子4のオン期間に蓄えられたト
ランス3のエネルギーが、スイッチング素子4のオフ期
間に前記2次巻線3c,3d,3eを介して整流ダイオード7,1
5,22又は前記2次スイッチング素子17から平滑コンデン
サ9,16,23に放出された後、今度は逆に平滑コンデンサ2
3から前記2次スイッチング素子17を介して前記2次巻
線3eに2次電流を流す逆流期間を、制御回路10より制御
される。この場合前記3次巻線3eに流れる電流は、放出
される電流の平均値と前記逆流期間に回生される電流の
平均値は等しく、平滑コンデンサ22の両端電圧VCは となり一定であることは容易にわかる。ここで、NS3は
前記3次巻線3eの巻線数である。第1図の構成と異なる
のは2次スイッチング素子17を出力を供給しない高電圧
を誘起する前記3次巻線3eに設けた点である。
上記のように構成されたスイッチング電源装置につい
て、代表制御出力VOUT1および直接安定化されない非安
定出力VOUT2が制御される動作は、第1図で説明したも
のと同一であることは容易に理解されるため省略する。
て、代表制御出力VOUT1および直接安定化されない非安
定出力VOUT2が制御される動作は、第1図で説明したも
のと同一であることは容易に理解されるため省略する。
以上のように本実施例によれば、多出力を供給するト
ランスの複数の2次巻線以外に、高電圧の3次巻線を巻
線し整流平滑手段を接続すると共に整流手段と並列に接
続された第2のスイッチ手段のオン期間を、前記多出力
の少なくとも1つの出力電圧が直接安定化されるように
制御することにより、前記3次巻線の誘起電圧を出力電
圧と無関係に最適値に設定することが可能となり、前記
第2のスイッチ手段の耐圧および電流容量、さらに前記
平滑手段として使用するコンデンサの耐リップル容量が
それぞれ最も安価で部品も小型になるように設定するこ
とができる。尚、当方の実験によれば、入力電圧や出力
容量および使用部品等により多少変化するが、前記3次
巻線の誘起フライバック電圧で24V〜120Vくらいが最適
な範囲であった。
ランスの複数の2次巻線以外に、高電圧の3次巻線を巻
線し整流平滑手段を接続すると共に整流手段と並列に接
続された第2のスイッチ手段のオン期間を、前記多出力
の少なくとも1つの出力電圧が直接安定化されるように
制御することにより、前記3次巻線の誘起電圧を出力電
圧と無関係に最適値に設定することが可能となり、前記
第2のスイッチ手段の耐圧および電流容量、さらに前記
平滑手段として使用するコンデンサの耐リップル容量が
それぞれ最も安価で部品も小型になるように設定するこ
とができる。尚、当方の実験によれば、入力電圧や出力
容量および使用部品等により多少変化するが、前記3次
巻線の誘起フライバック電圧で24V〜120Vくらいが最適
な範囲であった。
なお、第1の実施例および第2の実施例では共に2出
力の場合を記したが、さらに多くの2次巻線と整流平滑
回路を追加して多出力を構成してもよいことは言うまで
もない。さらにスイッチング素子および2次スイッチン
グ素子はダイオードおよび整流ダイオードに並列に接続
したが、前記スイッチング素子および2次スイッチング
素子として電界効果型トランジスタを使用し寄性的に内
蔵されるダイオードを利用すれば、ダイオードおよび整
流ダイオードは不用であることは言うまでもない。さら
にスイッチング素子および2次スイッチング素子に並列
にコンデンサを接続することで、スイッチングノイズの
低減およびスイッチング損失の低減を行なうことも可能
である。
力の場合を記したが、さらに多くの2次巻線と整流平滑
回路を追加して多出力を構成してもよいことは言うまで
もない。さらにスイッチング素子および2次スイッチン
グ素子はダイオードおよび整流ダイオードに並列に接続
したが、前記スイッチング素子および2次スイッチング
素子として電界効果型トランジスタを使用し寄性的に内
蔵されるダイオードを利用すれば、ダイオードおよび整
流ダイオードは不用であることは言うまでもない。さら
にスイッチング素子および2次スイッチング素子に並列
にコンデンサを接続することで、スイッチングノイズの
低減およびスイッチング損失の低減を行なうことも可能
である。
発明の効果 以上のように本発明は、トランスの複数の2次巻線を
介して得られる複数の出力電圧のうち少なくとも1つの
出力電圧を安定化するため、他の出力電圧を第2のスイ
ッチ手段を介して2次巻線に印加し1次巻線を介して回
生するエネルギーを制御することで行うことにより、安
定化された出力電圧以外の第2のスイッチ手段を付加し
た出力電圧も安定化することができ、特に軽負荷時の出
力電圧上昇を防止でき、さらに第2のスイッチ手段を付
加した出力電圧を高電圧な出力とすることで、第2のス
イッチ手段および平滑手段に流れる電流を減少させ、小
型で小容量な部品を使用することが可能となるなど小型
で出力の安定性が高く高効率・高信頼なスイッチング電
源装置を実現できるものである。
介して得られる複数の出力電圧のうち少なくとも1つの
出力電圧を安定化するため、他の出力電圧を第2のスイ
ッチ手段を介して2次巻線に印加し1次巻線を介して回
生するエネルギーを制御することで行うことにより、安
定化された出力電圧以外の第2のスイッチ手段を付加し
た出力電圧も安定化することができ、特に軽負荷時の出
力電圧上昇を防止でき、さらに第2のスイッチ手段を付
加した出力電圧を高電圧な出力とすることで、第2のス
イッチ手段および平滑手段に流れる電流を減少させ、小
型で小容量な部品を使用することが可能となるなど小型
で出力の安定性が高く高効率・高信頼なスイッチング電
源装置を実現できるものである。
第1図は本発明の第1の実施例におけるスイッチング電
源装置の回路構成図、第2図は本発明の第1図の回路構
成図の動作波形を示す説明図、第3図〜第4図は本発明
の効果を説明する説明図、第5図は本発明の第2の実施
例におけるスイッチング電源装置を示す回路構成図、第
6図は従来のスイッチング電源装置の回路構成図、第7
図〜第8図は従来の第6図の回路構成図の動作波形を示
す説明図、第9図は従来の他のスイッチング電源装置の
回路構成図、第10図は従来の第9図の回路構成図の動作
波形を示す説明図である 1……直流電源、2−2′……入力端子、3……トラン
ス、4……スイッチング素子、5……ダイオード、7,15
……整流ダイオード、9,16……平滑コンデンサ、10……
制御回路、11−11′・18−18′……出力端子、13……同
期発振回路、17……2次スイッチング素子。
源装置の回路構成図、第2図は本発明の第1図の回路構
成図の動作波形を示す説明図、第3図〜第4図は本発明
の効果を説明する説明図、第5図は本発明の第2の実施
例におけるスイッチング電源装置を示す回路構成図、第
6図は従来のスイッチング電源装置の回路構成図、第7
図〜第8図は従来の第6図の回路構成図の動作波形を示
す説明図、第9図は従来の他のスイッチング電源装置の
回路構成図、第10図は従来の第9図の回路構成図の動作
波形を示す説明図である 1……直流電源、2−2′……入力端子、3……トラン
ス、4……スイッチング素子、5……ダイオード、7,15
……整流ダイオード、9,16……平滑コンデンサ、10……
制御回路、11−11′・18−18′……出力端子、13……同
期発振回路、17……2次スイッチング素子。
Claims (1)
- 【請求項1】少なくとも1次巻線と複数の2次巻線とを
有するトランスと、前記トランスの1次巻線に接続され
オンオフを繰返す第1のスイッチ手段と、前記複数の2
次巻線に接続される複数の整流平滑手段と、前記複数の
整流手段の少なくとも1つに前記第1のスイッチ手段と
は相補的にオンオフを繰返す第2のスイッチ手段が並列
に接続され、直流入力電圧が前記第1のスイッチ手段を
介して前記1次巻線に印加され、前記第1のスイッチ手
段がオフの期間に前記トランスに貯えられたエネルギー
を前記複数の2次巻線と前記複数の整流平滑手段を介し
て複数の直流出力電圧を発生し、前記複数の直流出力電
圧のうち少なくとも1つの直流出力電圧を安定化するよ
うに前記第2のスイッチ手段のオン期間を制御し、前記
安定化する直流出力電圧は前記第2のスイッチ手段を含
まない直流出力電圧とするスイッチング電源装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1174486A JP2803186B2 (ja) | 1989-07-05 | 1989-07-05 | スイッチング電源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1174486A JP2803186B2 (ja) | 1989-07-05 | 1989-07-05 | スイッチング電源装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0340757A JPH0340757A (ja) | 1991-02-21 |
JP2803186B2 true JP2803186B2 (ja) | 1998-09-24 |
Family
ID=15979327
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1174486A Expired - Fee Related JP2803186B2 (ja) | 1989-07-05 | 1989-07-05 | スイッチング電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2803186B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6477063B2 (en) | 2000-09-07 | 2002-11-05 | Matsushita Electric Industrial Co., Ltd. | Multi-output switching power source apparatus |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4591861B2 (ja) * | 2000-09-06 | 2010-12-01 | Tdkラムダ株式会社 | フライバックコンバータ |
JP5256306B2 (ja) * | 2009-01-21 | 2013-08-07 | Toa株式会社 | 電源回路及びこの電源回路を備えたパワーアンプ、並びに放送設備 |
WO2018155080A1 (ja) * | 2017-02-23 | 2018-08-30 | シャープ株式会社 | 電源装置および電源ユニット |
CN110301088B (zh) | 2017-02-23 | 2021-05-28 | 夏普株式会社 | 电源装置及电源单元 |
-
1989
- 1989-07-05 JP JP1174486A patent/JP2803186B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6477063B2 (en) | 2000-09-07 | 2002-11-05 | Matsushita Electric Industrial Co., Ltd. | Multi-output switching power source apparatus |
Also Published As
Publication number | Publication date |
---|---|
JPH0340757A (ja) | 1991-02-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4671020B2 (ja) | 多出力共振型dc−dcコンバータ | |
JP3419797B2 (ja) | スイッチング電源装置 | |
US6778412B2 (en) | Synchronous converter with reverse current protection through variable inductance | |
JP3480438B2 (ja) | 多出力スイッチング電源装置 | |
US7388761B1 (en) | High efficiency parallel post regulator for wide range input DC/DC converter | |
JP4816908B2 (ja) | 多出力スイッチング電源装置 | |
JP2500580B2 (ja) | 電源回路 | |
JP2803186B2 (ja) | スイッチング電源装置 | |
JP3591635B2 (ja) | 直流−直流変換装置 | |
JPH0662568A (ja) | スイッチング電源装置 | |
JPH04127875A (ja) | 電源装置 | |
JP3428008B2 (ja) | スイッチング電源装置の出力電圧検出回路 | |
JP4093116B2 (ja) | 力率改善コンバータ | |
JPH0379948B2 (ja) | ||
JP2002159176A (ja) | 電源装置及び放電灯点灯装置 | |
JP3562385B2 (ja) | フォワードコンバータ | |
JP2803176B2 (ja) | スイッチング電源装置 | |
JP3571959B2 (ja) | スイッチング電源装置 | |
JP2795229B2 (ja) | Dc−dcコンバータ | |
JP2803278B2 (ja) | スイッチング電源装置 | |
JP2718372B2 (ja) | スイッチング電源回路 | |
JP2002095249A (ja) | スイッチング電源装置 | |
JPH0974753A (ja) | スイッチング電源装置 | |
JP2803150B2 (ja) | スイッチング電源装置 | |
JP3462333B2 (ja) | Oa機器用電源装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070717 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080717 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |