JP7128388B1 - 共振電源回路 - Google Patents
共振電源回路 Download PDFInfo
- Publication number
- JP7128388B1 JP7128388B1 JP2022534321A JP2022534321A JP7128388B1 JP 7128388 B1 JP7128388 B1 JP 7128388B1 JP 2022534321 A JP2022534321 A JP 2022534321A JP 2022534321 A JP2022534321 A JP 2022534321A JP 7128388 B1 JP7128388 B1 JP 7128388B1
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- voltage
- output
- switching element
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 125
- 238000004804 winding Methods 0.000 claims abstract description 96
- 238000009499 grossing Methods 0.000 claims abstract description 8
- 230000002265 prevention Effects 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 18
- 230000033228 biological regulation Effects 0.000 description 6
- 238000001514 detection method Methods 0.000 description 3
- 230000001276 controlling effect Effects 0.000 description 2
- 238000004146 energy storage Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000004043 responsiveness Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/01—Resonant DC/DC converters
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0003—Details of control, feedback or regulation circuits
- H02M1/0016—Control circuits providing compensation of output voltage deviations using feedforward of disturbance parameters
- H02M1/0022—Control circuits providing compensation of output voltage deviations using feedforward of disturbance parameters the disturbance parameters being input voltage fluctuations
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0067—Converter structures employing plural converter units, other than for parallel operation of the units on a single load
- H02M1/008—Plural converter units for generating at two or more independent and non-parallel outputs, e.g. systems with plural point of load switching regulators
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/32—Means for protecting converters other than automatic disconnection
- H02M1/325—Means for protecting converters other than automatic disconnection with means for allowing continuous operation despite a fault, i.e. fault tolerant converters
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/285—Single converters with a plurality of output stages connected in parallel
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Abstract
異なる出力電圧を、小型で安価な一つの回路で出力する。１次巻線及び複数の巻線を有する２次巻線を備えたトランス、１次巻線の一端に矩形波電圧を与える、第１及び第２スイッチング素子、１次巻線の他端に接続される共振コンデンサ、並びに第１及び第２スイッチング素子を交互にオンオフする制御部を備え、更に２次巻線に誘起される第１交流電圧を取り出すための第１及び第２整流素子、第１交流電圧を平滑化する第１コンデンサ、出力コンデンサ、及び逆流防止用整流素子を備えた第１出力回路と、２次巻線に誘起される第２交流電圧を取り出すための第３及び第４整流素子、第２交流電圧を平滑化する第２コンデンサ、出力コンデンサ、及び第２コンデンサと出力コンデンサとの間に設けられた第３スイッチング素子を備えた第２出力回路と、第１コンデンサの第１電圧を示す電圧情報を制御部にフィードバックする回路と、を備える。
Description
本発明は、共振電源回路に関わり、特に、第１スイッチング素子及び第２スイッチング素子を交互にオン、オフすることによりトランスの１次巻線と共振コンデンサを共振させて、２次巻線に交流電圧を誘起する共振電源回路に関する。
共振電源回路は、電流共振動作とソフトスッチングの両方の動作を組み合わせた回路方式であり、漏れインダクタンスを利用することで共振用インダクタンスをトランスに内蔵できることから、小型、高効率、低ＥＭＩノイズのコンバータとして、広く普及している。
共振電源回路は、１次側のスイッチング（共振電流の流れる方向）に対応して、２次側の巻線を交互に使用して給電する。
共振電源回路は、１次側のスイッチング（共振電流の流れる方向）に対応して、２次側の巻線を交互に使用して給電する。
共振電源回路として、例えば、特許文献１には、大きな負荷変動が生じる可能性がある負荷回路に対しても安定に電力供給できるＬＬＣ方式のスイッチング電源装置が記載されている。
具体的には、特許文献１には、スイッチング電源装置が、２次巻線が複数の巻線単位に分割されたトランスと、共振コンデンサと、第１スイッチング素子および第２スイッチング素子と、を備えることの記載がある。また、このスイッチング電源装置が、２次巻線に誘起される電圧を巻線単位で取り出すための複数の整流ダイオードと、複数の整流ダイオードから取り出される電圧を切替えて出力する出力電圧切替回路と、負荷回路に流れる電流を検出する電流検出回路と、電流検出回路における検出結果にもとづいて出力電圧切替回路を制御する制御部と、を備えることの記載がある。
具体的には、特許文献１には、スイッチング電源装置が、２次巻線が複数の巻線単位に分割されたトランスと、共振コンデンサと、第１スイッチング素子および第２スイッチング素子と、を備えることの記載がある。また、このスイッチング電源装置が、２次巻線に誘起される電圧を巻線単位で取り出すための複数の整流ダイオードと、複数の整流ダイオードから取り出される電圧を切替えて出力する出力電圧切替回路と、負荷回路に流れる電流を検出する電流検出回路と、電流検出回路における検出結果にもとづいて出力電圧切替回路を制御する制御部と、を備えることの記載がある。
また、共振電源を動作させる方法として、例えば、特許文献２には、共振電源を不連続な態様で制御するステップを有することの記載がある。
そして、特許文献２には、一実施例として、共振電源が第１スイッチングエレメントと少なくとも１つのエネルギ蓄積エレメントとを有し、不連続に制御するステップが、待機動作を、少なくとも１つのエネルギ蓄積エレメントから第１スイッチングエレメントにエネルギを、第１スイッチングエレメントのソフトスイッチングが実行可能となるように伝達することにより初期化するステップ、を有することの記載がある。
そして、特許文献２には、一実施例として、共振電源が第１スイッチングエレメントと少なくとも１つのエネルギ蓄積エレメントとを有し、不連続に制御するステップが、待機動作を、少なくとも１つのエネルギ蓄積エレメントから第１スイッチングエレメントにエネルギを、第１スイッチングエレメントのソフトスイッチングが実行可能となるように伝達することにより初期化するステップ、を有することの記載がある。
トランスの１次側と２次側の巻線比は、入出力電圧の比率から最適な比率が決まる。関連して周辺の定数（励磁インダクタンスＬｍ、漏れインダクタンスＬｒ、共振コンデンサＣｒ）も最適な定数が変わる。そのため、出力電圧を大きく変更する必要がある場合は、各出力電圧用に、別々の共振電源回路を用意することが求められる。この場合、大型化、コストアップの要因となるほか、一方の共振電源回路が使用されないため、費用対効果もよくない。
よって、複数の異なる出力電圧を、小型で安価な一つの回路で出力する共振電源回路が望まれる。
よって、複数の異なる出力電圧を、小型で安価な一つの回路で出力する共振電源回路が望まれる。
本開示の一態様は、１次巻線、及び少なくとも第１巻線と第２巻線を有する２次巻線を備えたトランスと、
前記１次巻線の一端に矩形波電圧を与える、第１スイッチング素子及び第２スイッチング素子と、
前記１次巻線の他端に接続される共振コンデンサと、
前記第１スイッチング素子及び前記第２スイッチング素子を交互にオンオフすることで前記１次巻線と前記共振コンデンサとを共振させる制御部と、
前記２次巻線に誘起される第１交流電圧を取り出すための第１整流素子及び第２整流素子、取り出された第１交流電圧を平滑化する第１コンデンサ、出力電圧を出力する出力コンデンサ、及び前記出力コンデンサから前記第１コンデンサへの電流を抑制する逆流防止用整流素子を備えた第１出力回路と、
前記２次巻線に誘起される第２交流電圧を取り出すための第３整流素子及び第４整流素子、取り出された第２交流電圧を平滑化する第２コンデンサ、前記出力コンデンサ、及び前記第２コンデンサと前記出力コンデンサとの間に設けられた第３スイッチング素子を備えた第２出力回路と、
前記第１コンデンサの第１電圧を示す電圧情報を前記制御部にフィードバックするフィードバック回路と、
を備えた共振電源回路である。
前記１次巻線の一端に矩形波電圧を与える、第１スイッチング素子及び第２スイッチング素子と、
前記１次巻線の他端に接続される共振コンデンサと、
前記第１スイッチング素子及び前記第２スイッチング素子を交互にオンオフすることで前記１次巻線と前記共振コンデンサとを共振させる制御部と、
前記２次巻線に誘起される第１交流電圧を取り出すための第１整流素子及び第２整流素子、取り出された第１交流電圧を平滑化する第１コンデンサ、出力電圧を出力する出力コンデンサ、及び前記出力コンデンサから前記第１コンデンサへの電流を抑制する逆流防止用整流素子を備えた第１出力回路と、
前記２次巻線に誘起される第２交流電圧を取り出すための第３整流素子及び第４整流素子、取り出された第２交流電圧を平滑化する第２コンデンサ、前記出力コンデンサ、及び前記第２コンデンサと前記出力コンデンサとの間に設けられた第３スイッチング素子を備えた第２出力回路と、
前記第１コンデンサの第１電圧を示す電圧情報を前記制御部にフィードバックするフィードバック回路と、
を備えた共振電源回路である。
本開示の各態様によれば、複数の異なる出力電圧を、小型で安価な一つの回路で出力することができる。
以下、本開示の実施形態について図面を用いて詳細に説明する。
（第１実施形態）
図１は本開示の第１の実施形態の共振電源回路を示す回路図である。共振電源回路１０は、第１スイッチング素子となるスイッチング素子Ｑ１、第２スイッチング素子となるスイッチング素子Ｑ２、トランス１１、共振コンデンサとなるコンデンサＣｒ、第１整流素子となるダイオードＤ１、第２整流素子となるダイオードＤ２、第３整流素子となるダイオードＤ３、第４整流素子となるダイオードＤ４、及び逆流防止用整流素子となるダイオードＤ５を備えている。また、共振電源回路１０は、第１コンデンサとなるコンデンサＣ１、第２コンデンサとなるコンデンサＣ２、第３スイッチング素子となるスイッチング素子Ｑ３、出力コンデンサＣｏｕｔ、制御部となる制御ＩＣ１２、及びフィードバック回路１３を備えている。スイッチング素子Ｑ１、Ｑ２及びＱ３は、ＦＥＴなどの半導体スイッチが一般に適用されるが、半導体スイッチに限定されず、特にスイッチング素子Ｑ３は、機械的スイッチなどでもよい。
図１は本開示の第１の実施形態の共振電源回路を示す回路図である。共振電源回路１０は、第１スイッチング素子となるスイッチング素子Ｑ１、第２スイッチング素子となるスイッチング素子Ｑ２、トランス１１、共振コンデンサとなるコンデンサＣｒ、第１整流素子となるダイオードＤ１、第２整流素子となるダイオードＤ２、第３整流素子となるダイオードＤ３、第４整流素子となるダイオードＤ４、及び逆流防止用整流素子となるダイオードＤ５を備えている。また、共振電源回路１０は、第１コンデンサとなるコンデンサＣ１、第２コンデンサとなるコンデンサＣ２、第３スイッチング素子となるスイッチング素子Ｑ３、出力コンデンサＣｏｕｔ、制御部となる制御ＩＣ１２、及びフィードバック回路１３を備えている。スイッチング素子Ｑ１、Ｑ２及びＱ３は、ＦＥＴなどの半導体スイッチが一般に適用されるが、半導体スイッチに限定されず、特にスイッチング素子Ｑ３は、機械的スイッチなどでもよい。
スイッチング素子Ｑ１、Ｑ２は、電気的に互いに直列に接続される。スイッチング素子Ｑ１側の端子が高電位となるように、直流電源から供給される直流電圧Ｖｉｎが直列接続されたスイッチング素子Ｑ１、Ｑ２の両端子に印加される。
スイッチング素子Ｑ１、Ｑ２のオン、オフの切り替えは、制御ＩＣ１２によって制御される。
制御ＩＣ１２は、スイッチング素子Ｑ１及びスイッチング素子Ｑ２を交互にオン、オフすることで、１次巻線ＬとコンデンサＣｒとを共振させる。以下、オン状態とオフ状態の繰り返しの回数を、スイッチング周波数ｆｓｗと記す。
スイッチング素子Ｑ１、Ｑ２のオン、オフの切り替えは、制御ＩＣ１２によって制御される。
制御ＩＣ１２は、スイッチング素子Ｑ１及びスイッチング素子Ｑ２を交互にオン、オフすることで、１次巻線ＬとコンデンサＣｒとを共振させる。以下、オン状態とオフ状態の繰り返しの回数を、スイッチング周波数ｆｓｗと記す。
トランス１１は、１次巻線Ｌと２次巻線Ｓとを備える。１次巻線Ｌは、トランス１１の結合係数に応じた励磁インダクタンスＬｍ、及び漏れインダクタンスＬｒが存在する。なお、図１では１次巻線Ｌの一端は、スイッチング素子Ｑ１とスイッチング素子Ｑ２との電気的な接続点に接続され、スイッチング素子Ｑ１及びスイッチング素子Ｑ２によって矩形波電圧が与えられる。そして、直流電圧Ｖｉｎを供給する電源から出力される電流は、オン状態とされたスイッチング素子Ｑ１及び電気的な接続点を通って１次巻線Ｌに供給される。
１次巻線Ｌの他端は、コンデンサＣｒの一端に接続される。コンデンサＣｒの他端は、スイッチング素子Ｑ２の電気的接続点側の端子と異なる端子に接続されている。このように、１次巻線ＬとコンデンサＣｒとが電気的に直列に接続されることによって、励磁インダクタンスＬｍ、漏れインダクタンスＬｒ及びコンデンサＣｒで電流共振回路が形成される。この電流共振回路の共振動作によって、トランス１１の２次巻線Ｓに交流電圧が誘起される。
トランス１１の２次巻線Ｓは、第１巻線となる巻線Ｓ１と、第２巻線となる巻線Ｓ２とに分割されている。
トランス１１の２次巻線Ｓは、第１巻線となる巻線Ｓ１と、第２巻線となる巻線Ｓ２とに分割されている。
ダイオードＤ１、Ｄ２、Ｄ３、及びＤ４は、２次巻線Ｓに発生した交流電圧により流れる電流を整流する整流素子である。整流素子は、ダイオードの替わりに他の整流素子、例えば、ＦＥＴを用いることができる。
ダイオードＤ１のカソードは、巻線Ｓ１の一端に電気的に接続されている。ダイオードＤ２のカソードは、巻線Ｓ２の一端に電気的に接続されている。ダイオードＤ１のアノードとダイオードＤ２のアノードとは、共通接続されるとともに、コンデンサＣ１の一方の端子、コンデンサＣ２の一方の端子及び出力コンデンサＣｏｕｔの一方の端子に接続される。
ダイオードＤ１のカソードは、巻線Ｓ１の一端に電気的に接続されている。ダイオードＤ２のカソードは、巻線Ｓ２の一端に電気的に接続されている。ダイオードＤ１のアノードとダイオードＤ２のアノードとは、共通接続されるとともに、コンデンサＣ１の一方の端子、コンデンサＣ２の一方の端子及び出力コンデンサＣｏｕｔの一方の端子に接続される。
巻線Ｓ１の他端と巻線Ｓ２の他端との接続点は、コンデンサＣ１の他方の端子、フィードバック回路１３及びダイオードＤ５のアノードに接続されている。
ダイオードＤ５のカソードは出力コンデンサＣｏｕｔの他方の端子に接続される。
ダイオードＤ５のカソードは出力コンデンサＣｏｕｔの他方の端子に接続される。
ダイオードＤ３のアノードは、巻線Ｓ１の一端に電気的に接続されている。ダイオードＤ４のアノードは、巻線Ｓ２の一端に電気的に接続されている。ダイオードＤ３のカソードとダイオードＤ４のカソードとは、共通接続されるとともに、コンデンサＣ２の他方の端子及びスイッチング素子Ｑ３の一方の端子に接続される。
スイッチング素子Ｑ３の他方の端子は、ダイオードＤ５のカソード及び出力コンデンサＣｏｕｔの他方の端子に接続される。
スイッチング素子Ｑ３の他方の端子は、ダイオードＤ５のカソード及び出力コンデンサＣｏｕｔの他方の端子に接続される。
フィードバック回路１３は、コンデンサＣ１の第１電圧となる電圧Ｖ１を示す電圧情報をフィードバックし、制御ＩＣ１２に入力する。制御ＩＣ１２は、フィードバックされた電圧Ｖ１を示す電圧情報にもとづき、スイッチング素子Ｑ１、Ｑ２のスイッチング動作を制御するように構成されている。スイッチング素子Ｑ１、Ｑ２のスイッチング周波数ｆｓｗが変化すると、２次側の電圧Ｖ１が変化する。制御ＩＣ１２は、フィードバック回路１３からフィードバックされた電圧情報と、あらかじめ設定された比較用の値とを比較し、その比較結果にもとづき、スイッチング素子Ｑ１、Ｑ２のスイッチング周波数ｆｓｗを制御することで、電圧Ｖ１が一定となるようにする。フィードバック回路１３は、一次側と二次側を絶縁するように構成されることが望ましく、例えば、フォトカプラを用いて一次側と二次側とを絶縁する。
以上の構成により、共振電源回路１０は、一次側のスイッチング素子Ｑ１とスイッチング素子Ｑ２のスイッチングに対応して、２次側の巻線Ｓ１と巻線Ｓ２に交流電圧を給電する。
共振電源回路１０は、スイッチング素子Ｑ３がオフ状態の場合は、ダイオードＤ１、Ｄ２、コンデンサＣ１、ダイオードＤ５、及び出力コンデンサＣｏｕｔで構成される第１出力回路により、出力電圧Ｖｏｕｔ１（＝Ｖ１）を出力する。
共振電源回路１０は、スイッチング素子Ｑ３がオン状態の場合は、ダイオードＤ３、Ｄ４、コンデンサＣ２、スイッチング素子Ｑ３、及び出力コンデンサＣｏｕｔで構成される第２出力回路により、出力電圧Ｖｏｕｔ２（＝Ｖ２）を出力する。ダイオードＤ５は、出力コンデンサＣｏｕｔからコンデンサＣ１に充電電流が流れるのを抑える逆流防止用整流素子となる。
なお、図１では出力電圧Ｖｏｕｔ１と出力電圧Ｖｏｕｔ２とを出力電圧Ｖｏｕｔとして示している。後述する図３、図５、図６及び図７についても、図１と同様に出力電圧Ｖｏｕｔ１と出力電圧Ｖｏｕｔ２とを出力電圧Ｖｏｕｔとして示している。
共振電源回路１０は、スイッチング素子Ｑ３がオフ状態の場合は、ダイオードＤ１、Ｄ２、コンデンサＣ１、ダイオードＤ５、及び出力コンデンサＣｏｕｔで構成される第１出力回路により、出力電圧Ｖｏｕｔ１（＝Ｖ１）を出力する。
共振電源回路１０は、スイッチング素子Ｑ３がオン状態の場合は、ダイオードＤ３、Ｄ４、コンデンサＣ２、スイッチング素子Ｑ３、及び出力コンデンサＣｏｕｔで構成される第２出力回路により、出力電圧Ｖｏｕｔ２（＝Ｖ２）を出力する。ダイオードＤ５は、出力コンデンサＣｏｕｔからコンデンサＣ１に充電電流が流れるのを抑える逆流防止用整流素子となる。
なお、図１では出力電圧Ｖｏｕｔ１と出力電圧Ｖｏｕｔ２とを出力電圧Ｖｏｕｔとして示している。後述する図３、図５、図６及び図７についても、図１と同様に出力電圧Ｖｏｕｔ１と出力電圧Ｖｏｕｔ２とを出力電圧Ｖｏｕｔとして示している。
ダイオードＤ３、Ｄ４が、巻線Ｓ１と巻線Ｓ２に対して直列状態で電流を整流するので、第２出力回路は、出力電圧Ｖｏｕｔ１より大きい出力電圧Ｖｏｕｔ２を作成することができる。例えば、巻線Ｓ１の巻き数と、巻線Ｓ２の巻き数とを同じにすると、出力電圧Ｖｏｕｔ２は出力電圧Ｖｏｕｔ１の約２倍となる。
次に共振電源回路１０の動作について、図１及び図２を用いて説明する。
図２は、共振電源回路１０に流れる電流を示す特性図である。
まず、共振電源回路１０の１次側の動作について説明する。
共振電源回路１０において、図１及び図２に示すように、まず、制御ＩＣ１２の制御により、スイッチング素子Ｑ１がオン状態になり、スイッチング素子Ｑ２がオフ状態になることで、トランス１１の１次側の巻線Ｌに、一方向に流れる電流Ｉｒ（例えば、正方向の電流）が流れる。
次に、制御ＩＣ１２の制御により、スイッチング素子Ｑ１がオフ状態になり、スイッチング素子Ｑ２がオン状態になることで、コンデンサＣｒからトランス１１の１次巻線Ｌに、前記一方向とは逆方向の電流－Ｉｒ（例えば、負方向の電流）が流れる。この現象は、コンデンサＣｒ、励磁インダクタンスＬｍ、および漏れインダクタンスＬｒからなる電流共振回路が電流共振することで生じる。このように、共振電源回路１０では、スイッチング素子Ｑ１、Ｑ２が交互にオン、オフを繰り返すことで、トランス１１の巻線Ｌに、方向が異なる電流Ｉｒと電流－Ｉｒとが交互に流れる。そして、これらの動作が繰り返されることで、トランス１１の２次側の巻線Ｓ側に交流電圧が誘起される。
図２は、共振電源回路１０に流れる電流を示す特性図である。
まず、共振電源回路１０の１次側の動作について説明する。
共振電源回路１０において、図１及び図２に示すように、まず、制御ＩＣ１２の制御により、スイッチング素子Ｑ１がオン状態になり、スイッチング素子Ｑ２がオフ状態になることで、トランス１１の１次側の巻線Ｌに、一方向に流れる電流Ｉｒ（例えば、正方向の電流）が流れる。
次に、制御ＩＣ１２の制御により、スイッチング素子Ｑ１がオフ状態になり、スイッチング素子Ｑ２がオン状態になることで、コンデンサＣｒからトランス１１の１次巻線Ｌに、前記一方向とは逆方向の電流－Ｉｒ（例えば、負方向の電流）が流れる。この現象は、コンデンサＣｒ、励磁インダクタンスＬｍ、および漏れインダクタンスＬｒからなる電流共振回路が電流共振することで生じる。このように、共振電源回路１０では、スイッチング素子Ｑ１、Ｑ２が交互にオン、オフを繰り返すことで、トランス１１の巻線Ｌに、方向が異なる電流Ｉｒと電流－Ｉｒとが交互に流れる。そして、これらの動作が繰り返されることで、トランス１１の２次側の巻線Ｓ側に交流電圧が誘起される。
次に、共振電源回路１０の２次側の動作について説明する。
まず、スイッチング素子Ｑ３がオフ状態とされた場合の第１出力回路の動作について説明する。
正方向の電流Ｉｒが流れるときに発生する、トランス１１の巻線Ｓ側に誘起された交流電圧は、ダイオードＤ２及び巻線Ｓ２を通して流れる電流Ｉ２を生じさせる。一方、負方向の電流－Ｉｒが流れるときに発生する、トランス１１の巻線Ｓ側に誘起された交流電圧は、ダイオードＤ１及び巻線Ｓ１を通して流れる電流Ｉ１を生じさせる。電流Ｉｒ及び電流－Ｉｒが流れるときに発生する交流電圧は第１交流電圧となり、ダイオードＤ１及びダイオードＤ２は、第１交流電圧を取り出すための第１整流素子及び第２整流素子となる。こうして、巻線Ｓ１の他端と巻線Ｓ２の他端との接続点には、電流Ｉ１と電流Ｉ２が交互に流れ、電流Ｉ１及び電流Ｉ２（電流Ｉ１＋Ｉ２）によりコンデンサＣ１に電荷が蓄積され、コンデンサＣ１に平滑化された電圧Ｖ１が生ずる。
電流Ｉ１及び電流Ｉ２（電流Ｉ１＋Ｉ２）によりダイオードＤ５を介して出力コンデンサＣｏｕｔにも電荷が蓄積され、出力コンデンサＣｏｕｔに電圧Ｖ１が生じ、出力電圧Ｖｏｕｔ１として電圧Ｖ１が出力される。
まず、スイッチング素子Ｑ３がオフ状態とされた場合の第１出力回路の動作について説明する。
正方向の電流Ｉｒが流れるときに発生する、トランス１１の巻線Ｓ側に誘起された交流電圧は、ダイオードＤ２及び巻線Ｓ２を通して流れる電流Ｉ２を生じさせる。一方、負方向の電流－Ｉｒが流れるときに発生する、トランス１１の巻線Ｓ側に誘起された交流電圧は、ダイオードＤ１及び巻線Ｓ１を通して流れる電流Ｉ１を生じさせる。電流Ｉｒ及び電流－Ｉｒが流れるときに発生する交流電圧は第１交流電圧となり、ダイオードＤ１及びダイオードＤ２は、第１交流電圧を取り出すための第１整流素子及び第２整流素子となる。こうして、巻線Ｓ１の他端と巻線Ｓ２の他端との接続点には、電流Ｉ１と電流Ｉ２が交互に流れ、電流Ｉ１及び電流Ｉ２（電流Ｉ１＋Ｉ２）によりコンデンサＣ１に電荷が蓄積され、コンデンサＣ１に平滑化された電圧Ｖ１が生ずる。
電流Ｉ１及び電流Ｉ２（電流Ｉ１＋Ｉ２）によりダイオードＤ５を介して出力コンデンサＣｏｕｔにも電荷が蓄積され、出力コンデンサＣｏｕｔに電圧Ｖ１が生じ、出力電圧Ｖｏｕｔ１として電圧Ｖ１が出力される。
次に、スイッチング素子Ｑ３がオン状態とされた場合の第２出力回路の動作について説明する。
正方向の電流Ｉｒが流れるときに発生するトランス１１の巻線Ｓ側に誘起された交流電圧は、巻線Ｓ１と巻線Ｓ２、及びダイオードＤ３を通して流れる電流Ｉ３を生じさせる。一方、負方向の電流－Ｉｒが流れるときに発生するトランス１１の巻線Ｓ側に誘起された電圧は、巻線Ｓ１と巻線Ｓ２、及びダイオードＤ４を通して流れる電流Ｉ４を生じさせる。電流Ｉｒ及び電流－Ｉｒ流れるときに発生する交流電圧は第２交流電圧となり、ダイオードＤ３及びダイオードＤ４は、第２交流電圧を取り出すための第３整流素子及び第４整流素子となる。こうして、ダイオードＤ３とダイオードＤ４との接続点には、電流Ｉ３と電流Ｉ４が交互に流れ、電流Ｉ３及び電流Ｉ４（電流Ｉ３＋Ｉ４）によりコンデンサＣ２に電荷が蓄積され、コンデンサＣ２に第２電圧となる平滑化された電圧Ｖ２が生ずる。
電流Ｉ３及び電流Ｉ４（電流Ｉ３＋Ｉ４）によりスイッチング素子Ｑ３を介して出力コンデンサＣｏｕｔにも電荷が蓄積され、出力コンデンサＣｏｕｔに電圧Ｖ２が生じ、出力電圧Ｖｏｕｔ２として電圧Ｖ２が出力される。
正方向の電流Ｉｒが流れるときに発生するトランス１１の巻線Ｓ側に誘起された交流電圧は、巻線Ｓ１と巻線Ｓ２、及びダイオードＤ３を通して流れる電流Ｉ３を生じさせる。一方、負方向の電流－Ｉｒが流れるときに発生するトランス１１の巻線Ｓ側に誘起された電圧は、巻線Ｓ１と巻線Ｓ２、及びダイオードＤ４を通して流れる電流Ｉ４を生じさせる。電流Ｉｒ及び電流－Ｉｒ流れるときに発生する交流電圧は第２交流電圧となり、ダイオードＤ３及びダイオードＤ４は、第２交流電圧を取り出すための第３整流素子及び第４整流素子となる。こうして、ダイオードＤ３とダイオードＤ４との接続点には、電流Ｉ３と電流Ｉ４が交互に流れ、電流Ｉ３及び電流Ｉ４（電流Ｉ３＋Ｉ４）によりコンデンサＣ２に電荷が蓄積され、コンデンサＣ２に第２電圧となる平滑化された電圧Ｖ２が生ずる。
電流Ｉ３及び電流Ｉ４（電流Ｉ３＋Ｉ４）によりスイッチング素子Ｑ３を介して出力コンデンサＣｏｕｔにも電荷が蓄積され、出力コンデンサＣｏｕｔに電圧Ｖ２が生じ、出力電圧Ｖｏｕｔ２として電圧Ｖ２が出力される。
本実施形態の共振電源回路１０は、第１出力回路の他に第２出力回路を設けることで電圧値の異なる電圧Ｖ１と電圧Ｖ２の電圧を一つの回路で構成することができる。その結果、出力する電圧値ごとに共振電源回路を設ける必要がなく、回路の小型化を図ることができ、安価な回路を構成することができる。
本実施形態では、ダイオードＤ５は、スイッチング素子Ｑ３がオフ状態からオン状態に切り替わったときに、出力コンデンサＣｏｕｔからコンデンサＣ１に充電電流が流れるのを抑える。そのため、出力電圧を切り替えることに起因した一次側の直流電源の能力アップは不要である。
本実施形態では、ダイオードＤ５は、スイッチング素子Ｑ３がオフ状態からオン状態に切り替わったときに、出力コンデンサＣｏｕｔからコンデンサＣ１に充電電流が流れるのを抑える。そのため、出力電圧を切り替えることに起因した一次側の直流電源の能力アップは不要である。
（第２実施形態）
第１実施形態において、コンデンサＣ１とコンデンサＣｏｕｔを電気的に接続している箇所を以後ＧＮＤと呼称する。第１の実施形態では、コンデンサＣ２をＧＮＤと接続した場合、図３の破線で示すように、スイッチング素子Ｑ３をオン状態とした場合、フィードバックされている電圧Ｖ１に出力電圧Ｖｏｕｔ２の負荷変動（Ｉｏｕｔの変動）が伝わらない。図３は、共振電源回路の一部を示す図である。そのため、第１の実施形態では、電圧Ｖ１は軽負荷の状態のままのレギュレーション（高周波動作）となるが、スイッチング素子Ｑ３をオン状態として電圧Ｖ２の出力電圧で駆動すると実際には負荷が重くなっているために、電圧Ｖ２の出力電圧が負荷（Ｉｏｕｔ）の大きさに連動して低下してしまう（ロードレギュレーションが悪い）。
第１実施形態において、コンデンサＣ１とコンデンサＣｏｕｔを電気的に接続している箇所を以後ＧＮＤと呼称する。第１の実施形態では、コンデンサＣ２をＧＮＤと接続した場合、図３の破線で示すように、スイッチング素子Ｑ３をオン状態とした場合、フィードバックされている電圧Ｖ１に出力電圧Ｖｏｕｔ２の負荷変動（Ｉｏｕｔの変動）が伝わらない。図３は、共振電源回路の一部を示す図である。そのため、第１の実施形態では、電圧Ｖ１は軽負荷の状態のままのレギュレーション（高周波動作）となるが、スイッチング素子Ｑ３をオン状態として電圧Ｖ２の出力電圧で駆動すると実際には負荷が重くなっているために、電圧Ｖ２の出力電圧が負荷（Ｉｏｕｔ）の大きさに連動して低下してしまう（ロードレギュレーションが悪い）。
図４は、スイッチング周波数ｆｓｗが最適化されず電圧Ｖ２が低下する様子を示す特性図である。図４の破線で示すように、過渡に電圧が低下してもすぐに復帰して電圧Ｖ２が維持されることが望ましいが、フィードバックされる電圧Ｖ１が一定で、スイッチング周波数ｆｓｗが高い状態を維持した場合（ｆｓｗ＝ｆｓｗ１）、負荷電流Ｉｏｕｔが増大すると、実線で示すように、電圧Ｖ２の出力電圧が負荷電流Ｉｏｕｔの大きさに連動して低下してしまう。
本実施形態では、スイッチング素子Ｑ３のオン、オフの切り替えにより、フィードバック回路の接続先を切り替えてスイッチング周波数を変えることができるようにする。
図５は、本開示の第２の実施形態の共振電源回路を示す回路図である。
図５に示すように、フィードバック回路１３は、コンデンサＣ１の他方の端子（ダイオードＤ５に接続される端子）の接続配線に、第４スイッチング素子となるスイッチング素子Ｑ４を介して接続されている。また、フィードバック回路１３は、コンデンサＣ２の他方の端子（ダイオードＤ３のカソードとダイオードＤ４のカソードとの接続点に接続される端子）の接続配線に、第５スイッチング素子となるスイッチング素子Ｑ５を介して接続されている。
図５は、本開示の第２の実施形態の共振電源回路を示す回路図である。
図５に示すように、フィードバック回路１３は、コンデンサＣ１の他方の端子（ダイオードＤ５に接続される端子）の接続配線に、第４スイッチング素子となるスイッチング素子Ｑ４を介して接続されている。また、フィードバック回路１３は、コンデンサＣ２の他方の端子（ダイオードＤ３のカソードとダイオードＤ４のカソードとの接続点に接続される端子）の接続配線に、第５スイッチング素子となるスイッチング素子Ｑ５を介して接続されている。
スイッチング素子Ｑ４、Ｑ５は、フィードバック回路１３の接続先を切り替えるために設けられる。
スイッチング素子Ｑ３がオン状態の時には、スイッチング素子Ｑ５をオン状態とし、スイッチング素子Ｑ４をオフ状態とすることで、フィードバック回路１３の接続先はコンデンサＣ２の他方の端子（ダイオードＤ３のカソードとダイオードＤ４のカソードとの接続点に接続される端子）の接続配線となる。その結果、第２電圧となる電圧Ｖ２の電圧変動を、第２電圧を示す電圧情報としてフィードバック回路１３を介して制御ＩＣ１２に伝達することが可能となり、制御ＩＣ１２によるスイッチング周波数ｆｓｗの制御により、負荷変動時にも電圧Ｖ２が安定する（ロードレギュレーションが改善する）。
スイッチング素子Ｑ３がオフ状態の時には、スイッチング素子Ｑ４をオン状態とし、スイッチング素子Ｑ５をオフ状態とすることで、フィードバック回路１３の接続先はコンデンサＣ１の他方の端子（ダイオードＤ５に接続される端子）となる。その結果、第１電圧となる電圧Ｖ１の電圧変動を、第１電圧を示す電圧情報としてフィードバック回路１３を介して制御ＩＣ１２に伝達することが可能となり、制御ＩＣ１２によるスイッチング周波数ｆｓｗの制御により、負荷変動時にも電圧Ｖ１が安定する。
フィードバック回路１３は、スイッチング素子Ｑ４がオン状態時と、スイッチング素子Ｑ５がオン状態時とで出力電圧が異なるため、それぞれが接続される際のフィードバック回路定数が異なるようにスイッチング素子Ｑ４、Ｑ５と接続する。フィードバック回路１３に入力される電圧は異なる電圧値である電圧Ｖ１、電圧Ｖ２が入力されるが、フィードバック回路１３内のフィードバック回路定数で、電圧Ｖ１と電圧Ｖ２の比率の変更は可能である。
スイッチング素子Ｑ３がオン状態の時には、スイッチング素子Ｑ５をオン状態とし、スイッチング素子Ｑ４をオフ状態とすることで、フィードバック回路１３の接続先はコンデンサＣ２の他方の端子（ダイオードＤ３のカソードとダイオードＤ４のカソードとの接続点に接続される端子）の接続配線となる。その結果、第２電圧となる電圧Ｖ２の電圧変動を、第２電圧を示す電圧情報としてフィードバック回路１３を介して制御ＩＣ１２に伝達することが可能となり、制御ＩＣ１２によるスイッチング周波数ｆｓｗの制御により、負荷変動時にも電圧Ｖ２が安定する（ロードレギュレーションが改善する）。
スイッチング素子Ｑ３がオフ状態の時には、スイッチング素子Ｑ４をオン状態とし、スイッチング素子Ｑ５をオフ状態とすることで、フィードバック回路１３の接続先はコンデンサＣ１の他方の端子（ダイオードＤ５に接続される端子）となる。その結果、第１電圧となる電圧Ｖ１の電圧変動を、第１電圧を示す電圧情報としてフィードバック回路１３を介して制御ＩＣ１２に伝達することが可能となり、制御ＩＣ１２によるスイッチング周波数ｆｓｗの制御により、負荷変動時にも電圧Ｖ１が安定する。
フィードバック回路１３は、スイッチング素子Ｑ４がオン状態時と、スイッチング素子Ｑ５がオン状態時とで出力電圧が異なるため、それぞれが接続される際のフィードバック回路定数が異なるようにスイッチング素子Ｑ４、Ｑ５と接続する。フィードバック回路１３に入力される電圧は異なる電圧値である電圧Ｖ１、電圧Ｖ２が入力されるが、フィードバック回路１３内のフィードバック回路定数で、電圧Ｖ１と電圧Ｖ２の比率の変更は可能である。
図６はフィードバック回路の一構成例を示す図である。
フィードバック回路１３は、例えば、入力側と出力側を絶縁するフォトカプラ１４と、出力側で基準電圧を作成するシャントレギュレータ１５とを組み合わせて構成される。スイッチング素子Ｑ４のオン、オフに対応してスイッチング素子Ｑ４１がオン、オフし、スイッチング素子Ｑ５のオン、オフに対応してスイッチング素子Ｑ５１がオン、オフする。
スイッチング素子Ｑ４がオン状態となり、スイッチング素子Ｑ４１がオン状態となると、出力電圧Ｖｏｕｔ１は電圧Ｖ１となる。一方、スイッチング素子Ｑ５がオン状態となり、スイッチング素子Ｑ５１がオン状態となると、出力電圧Ｖｏｕｔ２は電圧Ｖ２（＞Ｖ１）となる。なお、シャントレギュレータ１５で基準電圧Ｖｒｅｆを作成する場合、抵抗ＲＬの抵抗値に対する抵抗ＲＨ１の抵抗値と、抵抗ＲＬの抵抗値に対する抵抗ＲＨ２の抵抗値との比率を変えることで、電圧Ｖ１と電圧Ｖ２の比率の変更は可能である。
フィードバック回路１３は、例えば、入力側と出力側を絶縁するフォトカプラ１４と、出力側で基準電圧を作成するシャントレギュレータ１５とを組み合わせて構成される。スイッチング素子Ｑ４のオン、オフに対応してスイッチング素子Ｑ４１がオン、オフし、スイッチング素子Ｑ５のオン、オフに対応してスイッチング素子Ｑ５１がオン、オフする。
スイッチング素子Ｑ４がオン状態となり、スイッチング素子Ｑ４１がオン状態となると、出力電圧Ｖｏｕｔ１は電圧Ｖ１となる。一方、スイッチング素子Ｑ５がオン状態となり、スイッチング素子Ｑ５１がオン状態となると、出力電圧Ｖｏｕｔ２は電圧Ｖ２（＞Ｖ１）となる。なお、シャントレギュレータ１５で基準電圧Ｖｒｅｆを作成する場合、抵抗ＲＬの抵抗値に対する抵抗ＲＨ１の抵抗値と、抵抗ＲＬの抵抗値に対する抵抗ＲＨ２の抵抗値との比率を変えることで、電圧Ｖ１と電圧Ｖ２の比率の変更は可能である。
（第３実施形態）
第２実施形態では、スイッチング素子Ｑ３のオン、オフの切り替え時に、スイッチング素子Ｑ５、Ｑ４を切り替えることでフィードバック回路の接続先を切り替えてスイッチング周波数ｆｓｗを変えることができるようにした。
本実施形態では、コンデンサＣ２をコンデンサＣ１と直列に接続することで、電圧Ｖ１に出力電圧Ｖｏｕｔ２の負荷変動が伝わるようにする。
図７は、本開示の第３の実施形態の共振電源回路を示す回路図である。
図７に示すように、コンデンサＣ２の一方の端子（ダイオードＤ３及びダイオードＤ４と接続する側の端子と反対側の端子）をコンデンサＣ１の他方の端子（ダイオードＤ５に接続される端子）に接続することで、コンデンサＣ２をコンデンサＣ１と直列に接続する。コンデンサＣ２をコンデンサＣ１と直列に接続することで、スイッチング素子Ｑ３のオン状態の時にも、電圧Ｖ２の変動、すなわち出力電圧Ｖｏｕｔ２の負荷変動が電圧Ｖ１の変動としてフィードバック回路１３に伝わる。
本実施形態では、第２実施形態と比較し、コンデンサＣ２の接続先の変更のみのため、コストアップなし（回路増大なし）で、ロードレギュレーションを改善することができる。
図８は、スイッチング周波数ｆｓｗが変更されて負荷変動時にも電圧Ｖ２が安定する様子を示す特性図である。出力電圧の切り替え時において負荷変動に対する応答性を確保できる。
第２実施形態では、スイッチング素子Ｑ３のオン、オフの切り替え時に、スイッチング素子Ｑ５、Ｑ４を切り替えることでフィードバック回路の接続先を切り替えてスイッチング周波数ｆｓｗを変えることができるようにした。
本実施形態では、コンデンサＣ２をコンデンサＣ１と直列に接続することで、電圧Ｖ１に出力電圧Ｖｏｕｔ２の負荷変動が伝わるようにする。
図７は、本開示の第３の実施形態の共振電源回路を示す回路図である。
図７に示すように、コンデンサＣ２の一方の端子（ダイオードＤ３及びダイオードＤ４と接続する側の端子と反対側の端子）をコンデンサＣ１の他方の端子（ダイオードＤ５に接続される端子）に接続することで、コンデンサＣ２をコンデンサＣ１と直列に接続する。コンデンサＣ２をコンデンサＣ１と直列に接続することで、スイッチング素子Ｑ３のオン状態の時にも、電圧Ｖ２の変動、すなわち出力電圧Ｖｏｕｔ２の負荷変動が電圧Ｖ１の変動としてフィードバック回路１３に伝わる。
本実施形態では、第２実施形態と比較し、コンデンサＣ２の接続先の変更のみのため、コストアップなし（回路増大なし）で、ロードレギュレーションを改善することができる。
図８は、スイッチング周波数ｆｓｗが変更されて負荷変動時にも電圧Ｖ２が安定する様子を示す特性図である。出力電圧の切り替え時において負荷変動に対する応答性を確保できる。
本実施形態において、コンデンサＣ１の容量値をコンデンサＣ２の容量値と等しくすることが望ましい。コンデンサＣ１の容量値をコンデンサＣ２の容量値と等しくすることで、図９に示すように、電流Ｉ１、Ｉ２、Ｉ３、Ｉ４の電流波形はおおよそ一致する。そのため、巻線Ｓ１、Ｓ２を両者ともバランスよく使用できる。図９は、共振電源回路１０に流れる電流を示す特性図である。
コンデンサＣ１の容量値をコンデンサＣ２の容量値と等しくすると、電圧Ｖ２で生じた電圧変動の半分が、電圧Ｖ１で検出できるようになり、よりレギュレーション精度が向上する。これは、コンデンサＣ１の両端の電圧Ｖ１と、コンデンサＣ２の両端の電圧がほぼ等しくなり、供給される電流Ｉ１＋Ｉ２と電流Ｉ３＋Ｉ４もほぼ等しいため、ロードレギュレーションがより安定するからである。
コンデンサＣ１の容量値をコンデンサＣ２の容量値と等しくすると、電圧Ｖ２で生じた電圧変動の半分が、電圧Ｖ１で検出できるようになり、よりレギュレーション精度が向上する。これは、コンデンサＣ１の両端の電圧Ｖ１と、コンデンサＣ２の両端の電圧がほぼ等しくなり、供給される電流Ｉ１＋Ｉ２と電流Ｉ３＋Ｉ４もほぼ等しいため、ロードレギュレーションがより安定するからである。
以上説明した、第１実施形態、第２実施形態及び第３実施形態の共振電源回路によれば、複数の異なる出力電圧を、小型で安価な回路構成で出力することができる。
上述した各実施形態は、本発明の好適な実施形態ではあるが、上記実施形態のみに本発明の範囲を限定するものではなく、本発明の要旨を逸脱しない範囲において種々の変更を施した形態での実施が可能である。
例えば、第１実施形態、第２実施形態及び第３実施形態の共振電源回路では、トランスＴの２次巻線Ｓが、２つの巻線Ｓ１、Ｓ２に分割されて構成される例を説明した。しかし、本開示は何らこの構成に限定されない。トランス１１の２次巻線Ｓは、３以上の巻線を備えていてもよい。
例えば、トランス１１の２次巻線Ｓが、巻線Ｓ１１、Ｓ１２、Ｓ１３を備える場合、巻線Ｓ１１、Ｓ１２について、図１、図５又は図７に示した共振電源回路と同様に第１出力回路、第２出力回路を接続し、巻線Ｓ１１、Ｓ１３について第２出力回路と同様の構成の第３出力回路を接続する。具体的には、第３出力回路は、巻線Ｓ１３の一方の側にダイオードのアノードを接続し、巻線Ｓ１１の一方の側にダイオードのアノードを接続し、２つのダイオードのカソードをコンデンサに接続し、スイッチング素子を介して出力コンデンサＣｏｕｔに接続する。こうして、トランス１１の２次巻線Ｓが３つの巻線を備え、３つの出力回路を備える共振電源回路は３つの出力電圧を出力することができる。
例えば、トランス１１の２次巻線Ｓが、巻線Ｓ１１、Ｓ１２、Ｓ１３を備える場合、巻線Ｓ１１、Ｓ１２について、図１、図５又は図７に示した共振電源回路と同様に第１出力回路、第２出力回路を接続し、巻線Ｓ１１、Ｓ１３について第２出力回路と同様の構成の第３出力回路を接続する。具体的には、第３出力回路は、巻線Ｓ１３の一方の側にダイオードのアノードを接続し、巻線Ｓ１１の一方の側にダイオードのアノードを接続し、２つのダイオードのカソードをコンデンサに接続し、スイッチング素子を介して出力コンデンサＣｏｕｔに接続する。こうして、トランス１１の２次巻線Ｓが３つの巻線を備え、３つの出力回路を備える共振電源回路は３つの出力電圧を出力することができる。
本開示による共振電源回路は、上述した実施形態を含め、次のような構成を有する各種各様の実施形態を取ることができる。
（１） １次巻線（Ｌ）、及び少なくとも第１巻線（Ｓ１）と第２巻線（Ｓ２）を有する２次巻線（Ｓ）を備えたトランスと、
前記１次巻線の一端に矩形波電圧を与える、第１スイッチング素子（Ｑ１）及び第２スイッチング素子（Ｑ２）と、
前記１次巻線の他端に接続される共振コンデンサ（Ｃｒ）と、
前記第１スイッチング素子及び前記第２スイッチング素子を交互にオンオフすることで前記１次巻線と前記共振コンデンサとを共振させる制御部（１２）と、
前記２次巻線に誘起される第１交流電圧を取り出すための第１整流素子（Ｄ１）及び第２整流素子（Ｄ２）、取り出された第１交流電圧を平滑化する第１コンデンサ（Ｃ１）、出力電圧を出力する出力コンデンサ（Ｃｏｕｔ）、及び前記出力コンデンサから前記第１コンデンサへの電流を抑制する逆流防止用整流素子（Ｄ５）を備えた第１出力回路と、
前記２次巻線に誘起される第２交流電圧を取り出すための第３整流素子（Ｄ３）及び第４整流素子（Ｄ４）、取り出された第２交流電圧を平滑化する第２コンデンサ（Ｃ２）、前記出力コンデンサ、及び前記第２コンデンサと前記出力コンデンサとの間に設けられた第３スイッチング素子（Ｑ３）を備えた第２出力回路と、
前記第１コンデンサの第１電圧を示す電圧情報を前記制御部にフィードバックするフィードバック回路（１３）と、
を備えた共振電源回路。
この共振電源回路によれば、複数の異なる出力電圧を、小型で安価な一つの回路で出力することができる。
（１） １次巻線（Ｌ）、及び少なくとも第１巻線（Ｓ１）と第２巻線（Ｓ２）を有する２次巻線（Ｓ）を備えたトランスと、
前記１次巻線の一端に矩形波電圧を与える、第１スイッチング素子（Ｑ１）及び第２スイッチング素子（Ｑ２）と、
前記１次巻線の他端に接続される共振コンデンサ（Ｃｒ）と、
前記第１スイッチング素子及び前記第２スイッチング素子を交互にオンオフすることで前記１次巻線と前記共振コンデンサとを共振させる制御部（１２）と、
前記２次巻線に誘起される第１交流電圧を取り出すための第１整流素子（Ｄ１）及び第２整流素子（Ｄ２）、取り出された第１交流電圧を平滑化する第１コンデンサ（Ｃ１）、出力電圧を出力する出力コンデンサ（Ｃｏｕｔ）、及び前記出力コンデンサから前記第１コンデンサへの電流を抑制する逆流防止用整流素子（Ｄ５）を備えた第１出力回路と、
前記２次巻線に誘起される第２交流電圧を取り出すための第３整流素子（Ｄ３）及び第４整流素子（Ｄ４）、取り出された第２交流電圧を平滑化する第２コンデンサ（Ｃ２）、前記出力コンデンサ、及び前記第２コンデンサと前記出力コンデンサとの間に設けられた第３スイッチング素子（Ｑ３）を備えた第２出力回路と、
前記第１コンデンサの第１電圧を示す電圧情報を前記制御部にフィードバックするフィードバック回路（１３）と、
を備えた共振電源回路。
この共振電源回路によれば、複数の異なる出力電圧を、小型で安価な一つの回路で出力することができる。
（２） 前記第１コンデンサと前記フィードバック回路との間に設けられた第４スイッチング素子（Ｑ４）と、前記第２コンデンサと前記フィードバック回路との間に設けられた第５スイッチング素子（Ｑ５）とを備え、
前記フィードバック回路は、前記第４スイッチング素子がオン状態のときは、前記第１コンデンサの第１電圧を示す電圧情報を前記制御部にフィードバックし、前記第５スイッチング素子がオン状態のときは、前記第２コンデンサの第２電圧を示す電圧情報を前記制御部にフィードバックする、上記（１）に記載の共振電源回路。
この共振電源回路によれば、第２電圧の電圧変動を制御部に伝達でき、負荷変動時にも第２電圧が安定する。
前記フィードバック回路は、前記第４スイッチング素子がオン状態のときは、前記第１コンデンサの第１電圧を示す電圧情報を前記制御部にフィードバックし、前記第５スイッチング素子がオン状態のときは、前記第２コンデンサの第２電圧を示す電圧情報を前記制御部にフィードバックする、上記（１）に記載の共振電源回路。
この共振電源回路によれば、第２電圧の電圧変動を制御部に伝達でき、負荷変動時にも第２電圧が安定する。
（３） 前記第２コンデンサにおける、前記第３整流素子及び第４整流素子と接続する側の端子と反対側の端子と、前記第１コンデンサにおける、前記逆流防止用整流素子と接続する側の端子とが接続されている、上記（１）に記載の共振電源回路。
この共振電源回路によれば、コンデンサＣ２の接続先を変更するだけで、第２電圧の電圧変動を制御部に伝達でき、負荷変動時にも第２電圧が安定する。
この共振電源回路によれば、コンデンサＣ２の接続先を変更するだけで、第２電圧の電圧変動を制御部に伝達でき、負荷変動時にも第２電圧が安定する。
（４） 前記第１コンデンサの容量値と前記第２コンデンサの容量値が同じである、上記（３）に記載の共振電源回路。
この共振電源回路によれば、第２電圧で生じた電圧変動の半分が、第１電圧で検出できるようになり、よりレギュレーション精度が向上する。
この共振電源回路によれば、第２電圧で生じた電圧変動の半分が、第１電圧で検出できるようになり、よりレギュレーション精度が向上する。
１０ 共振電源回路
１１ トランス
１２ 制御ＩＣ
１３ フィードバック回路
Ｑ１、Ｑ２、Ｑ３、Ｑ４、Ｑ５ スイッチング素子
Ｌ １次巻線
Ｓ ２次巻線
Ｓ１、Ｓ２ 巻線
Ｌｒ 漏れインダクタンス
Ｌｍ 励磁インダクタンス
Ｃ１、Ｃ２、Ｃｒ、Ｃｏｕｔ コンデンサ
Ｄ１、Ｄ２、Ｄ３、Ｄ４、Ｄ５ ダイオード
１１ トランス
１２ 制御ＩＣ
１３ フィードバック回路
Ｑ１、Ｑ２、Ｑ３、Ｑ４、Ｑ５ スイッチング素子
Ｌ １次巻線
Ｓ ２次巻線
Ｓ１、Ｓ２ 巻線
Ｌｒ 漏れインダクタンス
Ｌｍ 励磁インダクタンス
Ｃ１、Ｃ２、Ｃｒ、Ｃｏｕｔ コンデンサ
Ｄ１、Ｄ２、Ｄ３、Ｄ４、Ｄ５ ダイオード
Claims (4)
- １次巻線、及び少なくとも第１巻線と第２巻線を有する２次巻線を備えたトランスと、
前記１次巻線の一端に矩形波電圧を与える、第１スイッチング素子及び第２スイッチング素子と、
前記１次巻線の他端に接続される共振コンデンサと、
前記第１スイッチング素子及び前記第２スイッチング素子を交互にオン、オフすることで前記１次巻線と前記共振コンデンサとを共振させる制御部と、
前記２次巻線に誘起される第１交流電圧を取り出すための第１整流素子及び第２整流素子、取り出された第１交流電圧を平滑化する第１コンデンサ、出力電圧を出力する出力コンデンサ、及び前記出力コンデンサから前記第１コンデンサへの電流を抑制する逆流防止用整流素子を備えた第１出力回路と、
前記２次巻線に誘起される第２交流電圧を取り出すための第３整流素子及び第４整流素子、取り出された第２交流電圧を平滑化する第２コンデンサ、前記出力コンデンサ、及び前記第２コンデンサと前記出力コンデンサとの間に設けられた第３スイッチング素子を備えた第２出力回路と、
前記第１コンデンサの第１電圧を示す電圧情報を前記制御部にフィードバックするフィードバック回路と、
を備えた共振電源回路。 - 前記第１コンデンサと前記フィードバック回路との間に設けられた第４スイッチング素子と、前記第２コンデンサと前記フィードバック回路との間に設けられた第５スイッチング素子とを備え、
前記フィードバック回路は、前記第４スイッチング素子がオン状態のときは、前記第１コンデンサの第１電圧を示す電圧情報を前記制御部にフィードバックし、前記第５スイッチング素子がオン状態のときは、前記第２コンデンサの第２電圧を示す電圧情報を前記制御部にフィードバックする、請求項１に記載の共振電源回路。 - 前記第２コンデンサにおける、前記第３整流素子及び第４整流素子と接続する側の端子と反対側の端子と、前記第１コンデンサにおける、前記逆流防止用整流素子と接続する側の端子とが接続されている、請求項１に記載の共振電源回路。
- 前記第１コンデンサの容量値と前記第２コンデンサの容量値が同じである、請求項３に記載の共振電源回路。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021003032 | 2021-01-12 | ||
| JP2021003032 | 2021-01-12 | ||
| PCT/JP2022/000175 WO2022153911A1 (ja) | 2021-01-12 | 2022-01-06 | 共振電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2022153911A1 JPWO2022153911A1 (ja) | 2022-07-21 |
| JP7128388B1 true JP7128388B1 (ja) | 2022-08-30 |
Family
ID=82447327
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2022534321A Active JP7128388B1 (ja) | 2021-01-12 | 2022-01-06 | 共振電源回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20240006989A1 (ja) |
| JP (1) | JP7128388B1 (ja) |
| CN (1) | CN116746045A (ja) |
| DE (1) | DE112022000244T5 (ja) |
| WO (1) | WO2022153911A1 (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013188057A (ja) * | 2012-03-09 | 2013-09-19 | Sharp Corp | Ｄｃ／ｄｃコンバータ、電力変換装置、及び分散電源システム |
| JP2016059258A (ja) * | 2014-09-11 | 2016-04-21 | パナソニックＩｐマネジメント株式会社 | スイッチング電源装置、および投写型映像表示装置 |
| JP2020107434A (ja) * | 2018-12-26 | 2020-07-09 | パナソニックＩｐマネジメント株式会社 | 電源装置及び照明システム |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8174851B2 (en) | 2006-06-20 | 2012-05-08 | Koninklijke Philips Electronics N.V. | Method for operating a resonant power converter |
-
2022
- 2022-01-06 WO PCT/JP2022/000175 patent/WO2022153911A1/ja active Application Filing
- 2022-01-06 US US18/039,398 patent/US20240006989A1/en active Pending
- 2022-01-06 JP JP2022534321A patent/JP7128388B1/ja active Active
- 2022-01-06 DE DE112022000244.1T patent/DE112022000244T5/de active Pending
- 2022-01-06 CN CN202280009123.4A patent/CN116746045A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013188057A (ja) * | 2012-03-09 | 2013-09-19 | Sharp Corp | Ｄｃ／ｄｃコンバータ、電力変換装置、及び分散電源システム |
| JP2016059258A (ja) * | 2014-09-11 | 2016-04-21 | パナソニックＩｐマネジメント株式会社 | スイッチング電源装置、および投写型映像表示装置 |
| JP2020107434A (ja) * | 2018-12-26 | 2020-07-09 | パナソニックＩｐマネジメント株式会社 | 電源装置及び照明システム |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2022153911A1 (ja) | 2022-07-21 |
| US20240006989A1 (en) | 2024-01-04 |
| DE112022000244T5 (de) | 2023-09-07 |
| CN116746045A (zh) | 2023-09-12 |
| JPWO2022153911A1 (ja) | 2022-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6987679B2 (en) | Multiple output converter with improved cross regulation | |
| US9547351B2 (en) | Power supply apparatus | |
| US6845019B2 (en) | Flyback converter | |
| JP2004135442A (ja) | スイッチング電源装置 | |
| US9584032B2 (en) | Multi-output DC-to-DC power converter | |
| US20100182805A1 (en) | Switching power supply | |
| US20090097291A1 (en) | Universal power supply for a laptop | |
| US20140177301A1 (en) | Power module and distributed power supply apparatus | |
| JP2001103743A (ja) | スイッチング電源装置 | |
| US9444354B2 (en) | Voltage converter that steps up low starting voltages to higher voltages | |
| US8755200B2 (en) | Single stage power conversion unit with circuit to smooth and holdup DC output voltage | |
| JP7128388B1 (ja) | 共振電源回路 | |
| US20120313604A1 (en) | Efficient bias power supply for non-isolated dc/dc power conversion applications | |
| US20130235634A1 (en) | Improved Voltage Regulation Apparatus | |
| KR20090076766A (ko) | 전력 공급 장치 | |
| US20170310223A1 (en) | Power adapter and method for fixing dc voltage gain thereof | |
| JPH07288976A (ja) | 多出力コンバータ | |
| JP3562385B2 (ja) | フォワードコンバータ | |
| JP6409171B2 (ja) | スイッチング電源装置、電子機器及び双方向ｄｃｄｃコンバータ | |
| US9036374B2 (en) | Switching mode power supply and control method thereof | |
| KR200216665Y1 (ko) | 고효율의 스위칭모드 전원공급기 | |
| JP2008245388A (ja) | スイッチング電源装置 | |
| JP2007267450A (ja) | 多出力電源装置 | |
| JPH06335176A (ja) | 充放電電源装置 | |
| JP2000270550A (ja) | スイッチング電源回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220606 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20220606 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220719 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220818 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7128388 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |