JP2000270550A - スイッチング電源回路 - Google Patents
スイッチング電源回路Info
- Publication number
- JP2000270550A JP2000270550A JP11073812A JP7381299A JP2000270550A JP 2000270550 A JP2000270550 A JP 2000270550A JP 11073812 A JP11073812 A JP 11073812A JP 7381299 A JP7381299 A JP 7381299A JP 2000270550 A JP2000270550 A JP 2000270550A
- Authority
- JP
- Japan
- Prior art keywords
- winding
- voltage
- output
- secondary winding
- output voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/33561—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having more than one ouput with independent control
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】 各出力電圧の安定度が高く、しかも装置の大
型化を防止できるスイッチング電源回路を得る。 【解決手段】 トランスＴ１の２次巻線Ｎ２の一端をダ
イオードＤ１を介してアースに接続し、２次巻線Ｎ２の
他端を直接、第１の出力端子２に接続し、タップＣＴを
ダイオードＤ２を介して第２の出力端子３に接続する。
第１と第２の出力端子２、３とアースとの間には、それ
ぞれコンデンサＣ２、Ｃ３を接続する。このような構成
とした上で、第１の出力電圧ＶＯ１Ｌは２次巻線Ｎ２全
体に発生したフライバック電圧より得る一方で、第２の
出力電圧ＶＯ２Ｈについては２次巻線Ｎ２のタップＣＴ
によって分割された巻線領域ｎ２１に発生した誘導電圧
と第１の出力電圧ＶＯ１Ｌの合成電圧より得る。
型化を防止できるスイッチング電源回路を得る。 【解決手段】 トランスＴ１の２次巻線Ｎ２の一端をダ
イオードＤ１を介してアースに接続し、２次巻線Ｎ２の
他端を直接、第１の出力端子２に接続し、タップＣＴを
ダイオードＤ２を介して第２の出力端子３に接続する。
第１と第２の出力端子２、３とアースとの間には、それ
ぞれコンデンサＣ２、Ｃ３を接続する。このような構成
とした上で、第１の出力電圧ＶＯ１Ｌは２次巻線Ｎ２全
体に発生したフライバック電圧より得る一方で、第２の
出力電圧ＶＯ２Ｈについては２次巻線Ｎ２のタップＣＴ
によって分割された巻線領域ｎ２１に発生した誘導電圧
と第１の出力電圧ＶＯ１Ｌの合成電圧より得る。
Description
【０００１】
【発明の属する技術分野】本発明は、複数の出力電圧を
得るためのスイッチング電源において、各出力電圧の安
定度を高く保ちながら、装置の大型化を防止するための
技術に関する。
得るためのスイッチング電源において、各出力電圧の安
定度を高く保ちながら、装置の大型化を防止するための
技術に関する。
【０００２】
【従来の技術】近年、電子機器はその内部に数多くの機
能回路や装置を備え、これら機能回路や装置に供給すべ
き駆動電圧が２以上の種類（電圧値）となることは当然
のようになった。電圧値の異なる複数の電圧を得るに
は、例えば、その電圧の必要数だけの電源回路を備えた
電源装置を使用することも考えられる。しかし、電源回
路の数が多くなるとコストは上昇し、形状も大きくなる
といった問題がある。そこで、電子機器に内蔵する電源
装置には、一つの電源回路から電圧値の異なる複数の出
力電圧が得られるマルチ出力型のスイッチング電源回路
が使用されることが多い。このようなマルチ出力型のス
イッチング電源回路の一例として、従来においては図３
に示すような構成のスイッチング電源回路が存在した。
能回路や装置を備え、これら機能回路や装置に供給すべ
き駆動電圧が２以上の種類（電圧値）となることは当然
のようになった。電圧値の異なる複数の電圧を得るに
は、例えば、その電圧の必要数だけの電源回路を備えた
電源装置を使用することも考えられる。しかし、電源回
路の数が多くなるとコストは上昇し、形状も大きくなる
といった問題がある。そこで、電子機器に内蔵する電源
装置には、一つの電源回路から電圧値の異なる複数の出
力電圧が得られるマルチ出力型のスイッチング電源回路
が使用されることが多い。このようなマルチ出力型のス
イッチング電源回路の一例として、従来においては図３
に示すような構成のスイッチング電源回路が存在した。
【０００３】図３に示す回路は、先ず、高電位側の入力
端子１とアースとの間にスイッチングトランジスタＱ１
の主電流路とトランスＴ３の１次巻線Ｎ５を直列に接続
し、スイッチングトランジスタＱ１のベースに制御回路
４を接続する。なお、アースは図３に示す回路の基準電
位点であり、低電位側の入力端子および低電位側の各出
力端子は図示を省略してあるがアースに接続されている
ものとする。入力端子１とアースとの間にはフィルタ用
のコンデンサＣ１を接続する。トランスＴ３の２次巻線
Ｎ６の一端はアースに接続し、他端はダイオードＤ１を
介して第１の出力端子２に接続し、第１の出力端子２と
アースとの間にはコンデンサＣ２を接続する。２次巻線
Ｎ６の所定位置に設けられたタップＣＴはダイオードＤ
２を介して第２の出力端子３に接続し、第２の出力端子
３とアースとの間にはコンデンサＣ３を接続する。そし
て、第１の出力端子２とアースとの間には出力電圧検出
用の抵抗Ｒ１と抵抗Ｒ２の直列回路を接続し、抵抗Ｒ１
とＲ２の接続点に現れた電圧信号を制御回路４に供給す
る、といった回路構成としている。
端子１とアースとの間にスイッチングトランジスタＱ１
の主電流路とトランスＴ３の１次巻線Ｎ５を直列に接続
し、スイッチングトランジスタＱ１のベースに制御回路
４を接続する。なお、アースは図３に示す回路の基準電
位点であり、低電位側の入力端子および低電位側の各出
力端子は図示を省略してあるがアースに接続されている
ものとする。入力端子１とアースとの間にはフィルタ用
のコンデンサＣ１を接続する。トランスＴ３の２次巻線
Ｎ６の一端はアースに接続し、他端はダイオードＤ１を
介して第１の出力端子２に接続し、第１の出力端子２と
アースとの間にはコンデンサＣ２を接続する。２次巻線
Ｎ６の所定位置に設けられたタップＣＴはダイオードＤ
２を介して第２の出力端子３に接続し、第２の出力端子
３とアースとの間にはコンデンサＣ３を接続する。そし
て、第１の出力端子２とアースとの間には出力電圧検出
用の抵抗Ｒ１と抵抗Ｒ２の直列回路を接続し、抵抗Ｒ１
とＲ２の接続点に現れた電圧信号を制御回路４に供給す
る、といった回路構成としている。
【０００４】このような構成とした図３の回路では、制
御回路４が出力する駆動信号に従ってスイッチングトラ
ンジスタＱ１がオン、オフ動作を繰り返す。すると、こ
れに伴ってトランスＴ３の２次巻線Ｎ６に交番電圧が発
生する。２次巻線Ｎ６全体に現れた交番電圧はダイオー
ドＤ１とコンデンサＣ２により整流、平滑され、これに
より第１の出力端子２の位置に第１の出力電圧ＶＯ１Ｈ
が出現する。また、タップＣＴによって分割された２次
巻線Ｎ６の、アース側の巻線領域ｎ６２に現れた交番電
圧は、ダイオードＤ２とコンデンサＣ３により整流、平
滑され、これにより第２の出力端子３の位置に第２の出
力電圧ＶＯ２Ｌが出現する。ここで、第１の出力電圧Ｖ
Ｏ１Ｈと第２の出力電圧ＶＯ２Ｌは、双方とも２次巻線
Ｎ６に現れたフライバック電圧より得られている。その
ため、２次巻線Ｎ６全体より得る第１の出力電圧Ｖ
Ｏ１Ｈの方が、２次巻線Ｎ６の一部より得る第２の出力
電圧ＶＯ２Ｌよりも高いものとなる。
御回路４が出力する駆動信号に従ってスイッチングトラ
ンジスタＱ１がオン、オフ動作を繰り返す。すると、こ
れに伴ってトランスＴ３の２次巻線Ｎ６に交番電圧が発
生する。２次巻線Ｎ６全体に現れた交番電圧はダイオー
ドＤ１とコンデンサＣ２により整流、平滑され、これに
より第１の出力端子２の位置に第１の出力電圧ＶＯ１Ｈ
が出現する。また、タップＣＴによって分割された２次
巻線Ｎ６の、アース側の巻線領域ｎ６２に現れた交番電
圧は、ダイオードＤ２とコンデンサＣ３により整流、平
滑され、これにより第２の出力端子３の位置に第２の出
力電圧ＶＯ２Ｌが出現する。ここで、第１の出力電圧Ｖ
Ｏ１Ｈと第２の出力電圧ＶＯ２Ｌは、双方とも２次巻線
Ｎ６に現れたフライバック電圧より得られている。その
ため、２次巻線Ｎ６全体より得る第１の出力電圧Ｖ
Ｏ１Ｈの方が、２次巻線Ｎ６の一部より得る第２の出力
電圧ＶＯ２Ｌよりも高いものとなる。
【０００５】ところで、抵抗Ｒ１とＲ２の接続点に現れ
る電圧信号は第１の出力端子２に出現した第１の出力電
圧ＶＯ１Ｈの電圧値に応じた大きさとなる。何らかの理
由によって第１の出力電圧ＶＯ１Ｈが規定値から変動し
た場合、制御回路４は抵抗Ｒ１とＲ２の接続点に現れた
電圧信号に応じて駆動信号のパルス幅を変化させ、スイ
ッチングトランジスタＱ１のオン、オフ期間の比率、す
なわちオンデューティを変化させる。スイッチングトラ
ンジスタＱ１のオンデューティが変化すると１次巻線Ｎ
５を通過する電流の、単位時間当たりの流量が変化し、
トランスＴ３の１次側から２次側へ伝達されるエネルギ
ー量が変化する。すると第１の出力電圧ＶＯ１Ｈは、変
化した伝達エネルギー量に応じてその電圧値を元の規定
の電圧値に復元するような作用を受ける。
る電圧信号は第１の出力端子２に出現した第１の出力電
圧ＶＯ１Ｈの電圧値に応じた大きさとなる。何らかの理
由によって第１の出力電圧ＶＯ１Ｈが規定値から変動し
た場合、制御回路４は抵抗Ｒ１とＲ２の接続点に現れた
電圧信号に応じて駆動信号のパルス幅を変化させ、スイ
ッチングトランジスタＱ１のオン、オフ期間の比率、す
なわちオンデューティを変化させる。スイッチングトラ
ンジスタＱ１のオンデューティが変化すると１次巻線Ｎ
５を通過する電流の、単位時間当たりの流量が変化し、
トランスＴ３の１次側から２次側へ伝達されるエネルギ
ー量が変化する。すると第１の出力電圧ＶＯ１Ｈは、変
化した伝達エネルギー量に応じてその電圧値を元の規定
の電圧値に復元するような作用を受ける。
【０００６】以上のような出力電圧の大きさに基づくス
イッチング動作の制御、いわゆるフィードバック制御に
よって、図３に示す回路の第１の出力電圧ＶＯ１Ｈは、
その電圧値がほぼ規定値で安定化される。なお、第２の
出力電圧ＶＯ２Ｌについては、第１の出力電圧ＶＯ１Ｈ
の電圧値がほぼ一定の値で安定していれば、外部要因、
すなわち各出力端子にそれぞれ接続された外部負荷の状
態や入力電圧ＶＩＮが変化しない限り、その電圧値はほ
ぼ一定の値で安定化されることになる。
イッチング動作の制御、いわゆるフィードバック制御に
よって、図３に示す回路の第１の出力電圧ＶＯ１Ｈは、
その電圧値がほぼ規定値で安定化される。なお、第２の
出力電圧ＶＯ２Ｌについては、第１の出力電圧ＶＯ１Ｈ
の電圧値がほぼ一定の値で安定していれば、外部要因、
すなわち各出力端子にそれぞれ接続された外部負荷の状
態や入力電圧ＶＩＮが変化しない限り、その電圧値はほ
ぼ一定の値で安定化されることになる。
【０００７】
【発明が解決しようとする課題】図３に示すようなスイ
ッチング電源回路は、２次巻線Ｎ６全体で電圧値の高い
側の第１の出力電圧ＶＯ１Ｈを得るという回路構成とな
っている。このようなスイッチング電源回路を製作する
時、至極当たり前のことであるが、トランスＴ３の２次
巻線Ｎ６は得ようとする出力電圧の中で最大の電圧値を
基にその巻数を決定する。すると２次巻線Ｎ６は、高い
電圧を得るために電線の巻回数を多くしなければなら
ず、その結果、トランスＴ３の大型化、ひいてはスイッ
チング電源回路や電源装置の大型化という不本意な現象
を引き起こすことになる。また図３に示す回路では、２
次巻線Ｎ６全体から得られる第１の出力電圧ＶＯ １Ｈが
安定化されることにより、分圧回路の理屈から２次巻線
Ｎ６の一部から得られる第２の出力電圧ＶＯ２Ｌも安定
化される。
ッチング電源回路は、２次巻線Ｎ６全体で電圧値の高い
側の第１の出力電圧ＶＯ１Ｈを得るという回路構成とな
っている。このようなスイッチング電源回路を製作する
時、至極当たり前のことであるが、トランスＴ３の２次
巻線Ｎ６は得ようとする出力電圧の中で最大の電圧値を
基にその巻数を決定する。すると２次巻線Ｎ６は、高い
電圧を得るために電線の巻回数を多くしなければなら
ず、その結果、トランスＴ３の大型化、ひいてはスイッ
チング電源回路や電源装置の大型化という不本意な現象
を引き起こすことになる。また図３に示す回路では、２
次巻線Ｎ６全体から得られる第１の出力電圧ＶＯ １Ｈが
安定化されることにより、分圧回路の理屈から２次巻線
Ｎ６の一部から得られる第２の出力電圧ＶＯ２Ｌも安定
化される。
【０００８】しかし実際には、第２の出力電圧ＶＯ２Ｌ
については、仮令、第１の出力電圧ＶＯ１Ｈの電圧値が
安定していても、様々な要因の変化、特に出力電流の大
きな増減によって電圧値が変動してしまう。これは、電
源回路を構成するトランスＴ３の各巻線間の磁気的結合
が、実製品では完全（結合係数が１．０）ではないこ
と、各巻線や巻線領域に存在する電気抵抗とそこを流れ
る電流によって電圧降下を生じ、その値が電流値の変化
で変動すること等が原因と考えられている。そのため、
図３に示す回路構成としたスイッチング電源装置は、外
部負荷の状態が大きく変化するような場合、フィードバ
ック制御が成されていない第２の出力電圧ＶＯ２Ｌの電
圧値に高い安定度は望めないとの問題があった。そこで
本発明は、各出力電圧の安定度が高く、しかも装置の大
型化を防止できるスイッチング電源回路を得ることを目
的とする。
については、仮令、第１の出力電圧ＶＯ１Ｈの電圧値が
安定していても、様々な要因の変化、特に出力電流の大
きな増減によって電圧値が変動してしまう。これは、電
源回路を構成するトランスＴ３の各巻線間の磁気的結合
が、実製品では完全（結合係数が１．０）ではないこ
と、各巻線や巻線領域に存在する電気抵抗とそこを流れ
る電流によって電圧降下を生じ、その値が電流値の変化
で変動すること等が原因と考えられている。そのため、
図３に示す回路構成としたスイッチング電源装置は、外
部負荷の状態が大きく変化するような場合、フィードバ
ック制御が成されていない第２の出力電圧ＶＯ２Ｌの電
圧値に高い安定度は望めないとの問題があった。そこで
本発明は、各出力電圧の安定度が高く、しかも装置の大
型化を防止できるスイッチング電源回路を得ることを目
的とする。
【０００９】
【課題を解決するための手段】本発明によるスイッチン
グ電源装置は、スイッチング素子と第1の巻線の直列回
路と、第1の整流素子が基準電位点と接続されるように
基準電位点と第1の電源出力端子との間に接続された第1
の整流素子、第２の巻線および第３の巻線の直列回路
と、基準電位点と第１の出力端子との間に接続された第
１の容量素子と、第２の巻線と第３の巻線との接続点と
第２の出力端子との間に接続された第２の整流素子と、
基準電位点と第２の出力端子との間に接続された第２の
容量素子と、スイッチング素子の動作を制御する制御回
路とを具備した構成を特徴とする。
グ電源装置は、スイッチング素子と第1の巻線の直列回
路と、第1の整流素子が基準電位点と接続されるように
基準電位点と第1の電源出力端子との間に接続された第1
の整流素子、第２の巻線および第３の巻線の直列回路
と、基準電位点と第１の出力端子との間に接続された第
１の容量素子と、第２の巻線と第３の巻線との接続点と
第２の出力端子との間に接続された第２の整流素子と、
基準電位点と第２の出力端子との間に接続された第２の
容量素子と、スイッチング素子の動作を制御する制御回
路とを具備した構成を特徴とする。
【００１０】
【発明の実施の形態】所定位置にタップが設けられた２
次巻線を有するトランスを使用し、トランスの１次巻線
とスイッチング素子を入力端子とアースとの間に直列に
接続する。トランスの２次巻線の一端を第１の整流素子
を介して基準電位点に接続し、２次巻線の他端を直接、
第１の出力端子に接続し、２次巻線の所定位置に設けら
れたタップを第２の整流素子を介して第２の出力端子に
接続する。第１の出力端子とアースとの間には第１の容
量素子を、第２の出力端子をアースとの間には第２の容
量素子をそれぞれ接続した回路構成とする。そして、第
１の出力端子側の第１の出力電圧は２次巻線全体に発生
したフライバック電圧より得る一方で、第２の出力端子
側の第２の出力電圧については２次巻線のタップによっ
て分割された片側の巻線領域に発生した誘導電圧と第１
の出力端子側の出力電圧の合成電圧より得る。
次巻線を有するトランスを使用し、トランスの１次巻線
とスイッチング素子を入力端子とアースとの間に直列に
接続する。トランスの２次巻線の一端を第１の整流素子
を介して基準電位点に接続し、２次巻線の他端を直接、
第１の出力端子に接続し、２次巻線の所定位置に設けら
れたタップを第２の整流素子を介して第２の出力端子に
接続する。第１の出力端子とアースとの間には第１の容
量素子を、第２の出力端子をアースとの間には第２の容
量素子をそれぞれ接続した回路構成とする。そして、第
１の出力端子側の第１の出力電圧は２次巻線全体に発生
したフライバック電圧より得る一方で、第２の出力端子
側の第２の出力電圧については２次巻線のタップによっ
て分割された片側の巻線領域に発生した誘導電圧と第１
の出力端子側の出力電圧の合成電圧より得る。
【００１１】
【実施例】各出力電圧の安定度が高く、しかも装置の大
型化を防止できる、本発明の第１の実施例によるスイッ
チング電源回路の回路図を図１に示した。図１に示す回
路は以下のような構成としている。入力端子１とアース
との間にＰＮＰ型のスイッチングトランジスタＱ１の主
電流路とトランスＴ１の１次巻線Ｎ１を直列に接続し、
スイッチングトランジスタＱ１のベースに制御回路４を
接続する。トランスＴ１の２次巻線Ｎ２の一端をダイオ
ードＤ１のカソードに接続し、そのアノードをアースに
接続する。２次巻線Ｎ２の他端を第１の出力端子２に接
続し、出力端子２とアースとの間にコンデンサＣ２を接
続する。
型化を防止できる、本発明の第１の実施例によるスイッ
チング電源回路の回路図を図１に示した。図１に示す回
路は以下のような構成としている。入力端子１とアース
との間にＰＮＰ型のスイッチングトランジスタＱ１の主
電流路とトランスＴ１の１次巻線Ｎ１を直列に接続し、
スイッチングトランジスタＱ１のベースに制御回路４を
接続する。トランスＴ１の２次巻線Ｎ２の一端をダイオ
ードＤ１のカソードに接続し、そのアノードをアースに
接続する。２次巻線Ｎ２の他端を第１の出力端子２に接
続し、出力端子２とアースとの間にコンデンサＣ２を接
続する。
【００１２】出力端子２とアースとの間には、さらに電
圧検出回路としての抵抗Ｒ１とＲ２の直列回路を接続
し、抵抗Ｒ１とＲ２の接続点に現れる電圧信号を制御回
路４に入力する。２次巻線Ｎ２の所定位置に設けられた
タップＣＴをダイオードＤ２のアノードに接続し、ダイ
オードＤ２のカソードを第２の出力端子３に接続し、出
力端子３とアースの間にコンデンサＣ３を接続する。２
次巻線Ｎ２のダイオードＤ１側の一端と、その２次巻線
Ｎ２の一端と同極である１次巻線Ｎ１のスイッチングト
ランジスタＱ１側の一端との間にコンデンサＣ３を接続
し、入力端子１とアースとの間にはフィルタ用のコンデ
ンサＣ１を接続する。このような構成とした図１の回路
の概略の動作は以下のようになる。
圧検出回路としての抵抗Ｒ１とＲ２の直列回路を接続
し、抵抗Ｒ１とＲ２の接続点に現れる電圧信号を制御回
路４に入力する。２次巻線Ｎ２の所定位置に設けられた
タップＣＴをダイオードＤ２のアノードに接続し、ダイ
オードＤ２のカソードを第２の出力端子３に接続し、出
力端子３とアースの間にコンデンサＣ３を接続する。２
次巻線Ｎ２のダイオードＤ１側の一端と、その２次巻線
Ｎ２の一端と同極である１次巻線Ｎ１のスイッチングト
ランジスタＱ１側の一端との間にコンデンサＣ３を接続
し、入力端子１とアースとの間にはフィルタ用のコンデ
ンサＣ１を接続する。このような構成とした図１の回路
の概略の動作は以下のようになる。
【００１３】先ず、制御回路４から供給される信号によ
って、それまでオン状態であったスイッチングトランジ
スタＱ１がオフ状態に移行すると、トランスＴ１の各巻
線には、スイッチングトランジスタＱ１がオン状態の時
に蓄積されたエネルギーによりフライバック電圧が発生
する。すると、フライバック電圧に対してオン状態とな
ったダイオードＤ１を介して、２次巻線Ｎ２の全体に発
生したフライバック電圧がコンデンサＣ２の両端に印加
される。これによりコンデンサＣ２は充電され、コンデ
ンサＣ２の端子間に生じた電圧が第１の出力電圧Ｖ
Ｏ１Ｌとして出力端子２の位置に出現する。なお、定常
運転状態において第１の出力電圧ＶＯ１Ｌは、制御回路
４とスイッチングトランジスタＱ１を含むフィードバッ
ク制御系により安定化される。
って、それまでオン状態であったスイッチングトランジ
スタＱ１がオフ状態に移行すると、トランスＴ１の各巻
線には、スイッチングトランジスタＱ１がオン状態の時
に蓄積されたエネルギーによりフライバック電圧が発生
する。すると、フライバック電圧に対してオン状態とな
ったダイオードＤ１を介して、２次巻線Ｎ２の全体に発
生したフライバック電圧がコンデンサＣ２の両端に印加
される。これによりコンデンサＣ２は充電され、コンデ
ンサＣ２の端子間に生じた電圧が第１の出力電圧Ｖ
Ｏ１Ｌとして出力端子２の位置に出現する。なお、定常
運転状態において第１の出力電圧ＶＯ１Ｌは、制御回路
４とスイッチングトランジスタＱ１を含むフィードバッ
ク制御系により安定化される。
【００１４】次に、制御回路４から供給される信号によ
ってスイッチングトランジスタＱ１がオン状態に移行す
ると、トランスＴ１の１次巻線Ｎ１に電流が流入し、ト
ランスＴ１の各巻線に誘導電圧が発生する。この時、２
次巻線Ｎ２の一部の巻線領域ｎ２１に発生した誘導電圧
についてはダイオードＤ２の順方向となり、巻線領域ｎ
２１に発生した誘導電圧とコンデンサＣ２の端子間電圧
を合わせた電圧がダイオードＤ２を介してコンデンサＣ
３の両端に印加されることになる。これによりコンデン
サＣ３は充電され、コンデンサＣ３の端子間に生じた電
圧が第２の出力電圧ＶＯ２Ｈとして出力端子３の位置に
出現する。そして、制御回路４から供給される信号によ
って再びスイッチングトランジスタＱ１はオフ状態に移
行し、上記動作を繰り返すことになる。
ってスイッチングトランジスタＱ１がオン状態に移行す
ると、トランスＴ１の１次巻線Ｎ１に電流が流入し、ト
ランスＴ１の各巻線に誘導電圧が発生する。この時、２
次巻線Ｎ２の一部の巻線領域ｎ２１に発生した誘導電圧
についてはダイオードＤ２の順方向となり、巻線領域ｎ
２１に発生した誘導電圧とコンデンサＣ２の端子間電圧
を合わせた電圧がダイオードＤ２を介してコンデンサＣ
３の両端に印加されることになる。これによりコンデン
サＣ３は充電され、コンデンサＣ３の端子間に生じた電
圧が第２の出力電圧ＶＯ２Ｈとして出力端子３の位置に
出現する。そして、制御回路４から供給される信号によ
って再びスイッチングトランジスタＱ１はオフ状態に移
行し、上記動作を繰り返すことになる。
【００１５】図１の本発明の回路は、従来の回路に比べ
て、第１の出力電圧ＶＯ１Ｌは２次巻線Ｎ２に発生した
フライバック電圧より得る一方で、第２の出力電圧Ｖ
Ｏ２Ｈについては２次巻線Ｎ２に発生した誘導電圧と第
１の出力電圧ＶＯ１Ｌより得る。そして、２次巻線Ｎ２
のタップＣＴから導いて得た第２の出力電圧ＶＯ２Ｈの
方が２次巻線Ｎ２全体より得る第１の出力電圧ＶＯ１Ｌ
より高くなる、という点が特徴となっている。このよう
な本発明のスイッチング電源回路においては、トランス
Ｔ１の２次巻線Ｎ２は、巻線の巻回数などの仕様が電圧
値が低い方の出力電圧を基にして決定される。２次巻線
Ｎ２全体から得るべき出力電圧の電圧値が低ければ、巻
線を数多く巻かなくて済み、トランスＴ１の大型化を抑
えることができる。その結果、スイッチング電源回路や
電源装置の大型化を防止することができるようになる。
て、第１の出力電圧ＶＯ１Ｌは２次巻線Ｎ２に発生した
フライバック電圧より得る一方で、第２の出力電圧Ｖ
Ｏ２Ｈについては２次巻線Ｎ２に発生した誘導電圧と第
１の出力電圧ＶＯ１Ｌより得る。そして、２次巻線Ｎ２
のタップＣＴから導いて得た第２の出力電圧ＶＯ２Ｈの
方が２次巻線Ｎ２全体より得る第１の出力電圧ＶＯ１Ｌ
より高くなる、という点が特徴となっている。このよう
な本発明のスイッチング電源回路においては、トランス
Ｔ１の２次巻線Ｎ２は、巻線の巻回数などの仕様が電圧
値が低い方の出力電圧を基にして決定される。２次巻線
Ｎ２全体から得るべき出力電圧の電圧値が低ければ、巻
線を数多く巻かなくて済み、トランスＴ１の大型化を抑
えることができる。その結果、スイッチング電源回路や
電源装置の大型化を防止することができるようになる。
【００１６】また図１の回路は、フライバック電圧より
エネルギーを得ている出力電圧が第１の出力電圧Ｖ
Ｏ１Ｌだけであるために、例えば、第１の出力端子２側
の出力電流の変化が第２の出力電圧ＶＯ２Ｈに及ぼす悪
影響を軽減することができる。これに加え、第２の出力
電圧ＶＯ２Ｈは、第１の出力電圧ＶＯ１Ｌと巻線領域ｎ
２１に生じた誘導電圧とによって決定される。ここで、
第１の出力電圧ＶＯ１Ｌはフィードバック制御によりほ
ぼ一定であり、誘導電圧については、１次巻線Ｎ１と巻
線領域ｎ２１の巻数比と入力電圧ＶＩＮによって決定さ
れ、入力電圧ＶＩＮが安定していれば第２の出力電圧Ｖ
Ｏ２Ｈも安定した値を示す。その結果、第２の出力電圧
ＶＯ２Ｈは高い安定度を示すことになる。もし仮に入力
電圧ＶＩＮが変動しても、第１の出力電圧ＶＯ１Ｌが一
定であれば第２の出力電圧ＶＯ２Ｈの変動量は限定的な
ものに留まり、第２の出力電圧Ｖ Ｏ２Ｈの安定度が従来
の回路に比べて劣化するような事態にはならない。
エネルギーを得ている出力電圧が第１の出力電圧Ｖ
Ｏ１Ｌだけであるために、例えば、第１の出力端子２側
の出力電流の変化が第２の出力電圧ＶＯ２Ｈに及ぼす悪
影響を軽減することができる。これに加え、第２の出力
電圧ＶＯ２Ｈは、第１の出力電圧ＶＯ１Ｌと巻線領域ｎ
２１に生じた誘導電圧とによって決定される。ここで、
第１の出力電圧ＶＯ１Ｌはフィードバック制御によりほ
ぼ一定であり、誘導電圧については、１次巻線Ｎ１と巻
線領域ｎ２１の巻数比と入力電圧ＶＩＮによって決定さ
れ、入力電圧ＶＩＮが安定していれば第２の出力電圧Ｖ
Ｏ２Ｈも安定した値を示す。その結果、第２の出力電圧
ＶＯ２Ｈは高い安定度を示すことになる。もし仮に入力
電圧ＶＩＮが変動しても、第１の出力電圧ＶＯ１Ｌが一
定であれば第２の出力電圧ＶＯ２Ｈの変動量は限定的な
ものに留まり、第２の出力電圧Ｖ Ｏ２Ｈの安定度が従来
の回路に比べて劣化するような事態にはならない。
【００１７】なお、詳しい説明は省略したが、図１中の
コンデンサＣ４は、図１に示すような構成の回路ではコ
ンデンサＣ２と組み合わせて使用される。この時、コン
デンサＣ４とコンデンサＣ２は、トランスＴ１の１次巻
線Ｎ１の一端に現れた電圧の交流成分を１次側から２次
側に通過させ、トランスＴ１の１次−２次巻線間の磁気
的結合によるエネルギー伝達とは別個のエネルギー伝達
手段を形成する。このコンデンサＣ４を回路中に設置す
ると、設置しないときより電源回路の効率が向上する利
点がある。なおこのコンデンサＣ４は電源の仕様によっ
ては省略される。
コンデンサＣ４は、図１に示すような構成の回路ではコ
ンデンサＣ２と組み合わせて使用される。この時、コン
デンサＣ４とコンデンサＣ２は、トランスＴ１の１次巻
線Ｎ１の一端に現れた電圧の交流成分を１次側から２次
側に通過させ、トランスＴ１の１次−２次巻線間の磁気
的結合によるエネルギー伝達とは別個のエネルギー伝達
手段を形成する。このコンデンサＣ４を回路中に設置す
ると、設置しないときより電源回路の効率が向上する利
点がある。なおこのコンデンサＣ４は電源の仕様によっ
ては省略される。
【００１８】図２には本発明の第２の実施例によるスイ
ッチング電源回路の回路図を示した。図１の回路は各出
力電圧がアース電位に対して正の電圧値となるスイッチ
ング電源回路を構成するのに対し、この図２の回路は各
出力電圧がアース電位に対して負の電圧値となるスイッ
チング電源回路を構成するものである。図２に示す回路
の構成は、実質的には図１の回路のトランスＴ１の２次
巻線Ｎ２とは極性が逆転した２次巻線Ｎ４を有したトラ
ンスＴ２を使用する。そして、ダイオードＤ１およびＤ
２のアノードとカソードを逆に接続し、さらにコンデン
サＣ４を削除するといった回路構成となっている。な
お、図２の回路のその他の回路部分の構成については図
１の回路と同一になっている。
ッチング電源回路の回路図を示した。図１の回路は各出
力電圧がアース電位に対して正の電圧値となるスイッチ
ング電源回路を構成するのに対し、この図２の回路は各
出力電圧がアース電位に対して負の電圧値となるスイッ
チング電源回路を構成するものである。図２に示す回路
の構成は、実質的には図１の回路のトランスＴ１の２次
巻線Ｎ２とは極性が逆転した２次巻線Ｎ４を有したトラ
ンスＴ２を使用する。そして、ダイオードＤ１およびＤ
２のアノードとカソードを逆に接続し、さらにコンデン
サＣ４を削除するといった回路構成となっている。な
お、図２の回路のその他の回路部分の構成については図
１の回路と同一になっている。
【００１９】このような構成の回路では、先ずスイッチ
ングトランジスタＱ１がオフ状態に移行し、２次巻線Ｎ
４にフライバック電圧が発生すると、その２次巻線Ｎ４
全体に生じたフライバック電圧がコンデンサＣ２に印加
される。これによりコンデンサＣ２は充電され、その端
子間に生じた電圧が第１の出力電圧ＶＯ１Ｌとなる。次
にスイッチングトランジスタＱ１がオン状態に移行する
と、２次巻線Ｎ４には誘導電圧が発生し、その一部巻線
領域ｎ４１に発生した誘導電圧と第１の出力電圧Ｖ
Ｏ１Ｌとが合成された電圧がコンデンサＣ３に印加され
る。これによりコンデンサＣ３は充電され、その端子間
に生じた電圧が第２の出力電圧ＶＯ２Ｈとなる。なお、
２次巻線Ｎ４の極性から、第１の出力電圧ＶＯ１Ｌと第
２の出力電圧ＶＯ２Ｈは、その電圧値がアースに対して
負の値となる。このように図２に示す回路は、出力電圧
がアースに対して正負逆の電圧値となるものの、図１の
回路と実質的に同じ動作を行うことになる。
ングトランジスタＱ１がオフ状態に移行し、２次巻線Ｎ
４にフライバック電圧が発生すると、その２次巻線Ｎ４
全体に生じたフライバック電圧がコンデンサＣ２に印加
される。これによりコンデンサＣ２は充電され、その端
子間に生じた電圧が第１の出力電圧ＶＯ１Ｌとなる。次
にスイッチングトランジスタＱ１がオン状態に移行する
と、２次巻線Ｎ４には誘導電圧が発生し、その一部巻線
領域ｎ４１に発生した誘導電圧と第１の出力電圧Ｖ
Ｏ１Ｌとが合成された電圧がコンデンサＣ３に印加され
る。これによりコンデンサＣ３は充電され、その端子間
に生じた電圧が第２の出力電圧ＶＯ２Ｈとなる。なお、
２次巻線Ｎ４の極性から、第１の出力電圧ＶＯ１Ｌと第
２の出力電圧ＶＯ２Ｈは、その電圧値がアースに対して
負の値となる。このように図２に示す回路は、出力電圧
がアースに対して正負逆の電圧値となるものの、図１の
回路と実質的に同じ動作を行うことになる。
【００２０】以上に説明した、図１、図２に示す本発明
の実施例の回路では、第１と第２の２つの出力電圧を得
るためのスイッチング電源回路に本発明を適用したもの
であるが、３以上の出力電圧を得る構成の電源装置に本
発明を適用しても構わない。また、それぞれの実施例の
回路では、２次巻線にタップを設けて２次巻線を２つの
巻線領域に分割し、その一巻線領域に現れる誘導電圧を
利用している。しかし、１次、２次及び３次巻線を有す
るトランスを使用し、２次巻線と３次巻線を接続して本
発明の実施例に相当する回路を構成しても構わない。
の実施例の回路では、第１と第２の２つの出力電圧を得
るためのスイッチング電源回路に本発明を適用したもの
であるが、３以上の出力電圧を得る構成の電源装置に本
発明を適用しても構わない。また、それぞれの実施例の
回路では、２次巻線にタップを設けて２次巻線を２つの
巻線領域に分割し、その一巻線領域に現れる誘導電圧を
利用している。しかし、１次、２次及び３次巻線を有す
るトランスを使用し、２次巻線と３次巻線を接続して本
発明の実施例に相当する回路を構成しても構わない。
【００２１】
【発明の効果】以上に説明したように本発明によるスイ
ッチング電源回路は、トランスの２次巻線の一端を第１
の整流素子を介して基準電位点に接続し、２次巻線の他
端を直接、第１の出力端子に接続し、２次巻線の所定位
置に設けられたタップを第２の整流素子を介して第２の
出力端子に接続する。このような構成とした上で、第１
の出力端子側の出力電圧は２次巻線全体に発生したフラ
イバック電圧より得る一方で、第２の出力端子側の出力
電圧については２次巻線のタップによって分割された一
巻線領域に発生した誘導電圧と第１の出力端子側の出力
電圧の合成電圧より得ることを特徴としている。
ッチング電源回路は、トランスの２次巻線の一端を第１
の整流素子を介して基準電位点に接続し、２次巻線の他
端を直接、第１の出力端子に接続し、２次巻線の所定位
置に設けられたタップを第２の整流素子を介して第２の
出力端子に接続する。このような構成とした上で、第１
の出力端子側の出力電圧は２次巻線全体に発生したフラ
イバック電圧より得る一方で、第２の出力端子側の出力
電圧については２次巻線のタップによって分割された一
巻線領域に発生した誘導電圧と第１の出力端子側の出力
電圧の合成電圧より得ることを特徴としている。
【００２２】このような本発明によれば、２次巻線全体
から得るべき出力電圧の電圧値が低く、巻線を数多く巻
かなくて済み、トランスの大型化を抑えることができ
る。また、フィードバック制御により安定した第１の出
力電圧と２次巻線に生じた誘導電圧とにより第２の出力
電圧を得ることで、非制御ながらも安定度の高い出力電
圧が得られる。これにより、各出力電圧の安定度が高
く、しかも装置が大型化しない、マルチ出力型のスイッ
チング電源回路を得ることができるようになる。
から得るべき出力電圧の電圧値が低く、巻線を数多く巻
かなくて済み、トランスの大型化を抑えることができ
る。また、フィードバック制御により安定した第１の出
力電圧と２次巻線に生じた誘導電圧とにより第２の出力
電圧を得ることで、非制御ながらも安定度の高い出力電
圧が得られる。これにより、各出力電圧の安定度が高
く、しかも装置が大型化しない、マルチ出力型のスイッ
チング電源回路を得ることができるようになる。
【図１】 本発明の第１の実施例によるスイッチング電
源回路の回路図。
源回路の回路図。
【図２】 本発明の第２の実施例によるスイッチング電
源回路の回路図。
源回路の回路図。
【図３】 従来のマルチ出力型のスイッチング電源回路
の一例の回路図。
の一例の回路図。
１：入力端子 ２：第１の出力端子 ３：第２
の出力端子 ４：制御回路 Ｃ２：コンデンサ
（第１の容量素子） Ｃ３：コンデンサ（第２の容
量素子） ＣＴ：センタータップ Ｄ１：ダイ
オード（第１の整流素子） Ｄ２：ダイオード（第
２の整流素子） Ｎ１、Ｎ３：１次巻線（第１の巻
線） Ｎ２、Ｎ４：２次巻線 ｎ２１、ｎ４
１：巻線領域（第２の巻線） ｎ２２、ｎ４２：巻
線領域（第３の巻線） Ｑ１：スイッチングトランジス
タ（スイッチング素子） Ｔ１、Ｔ２：トランス
Ｖ ＩＮ：入力電圧 ＶＯ１Ｌ：第１の出力電圧
ＶＯ２Ｈ：第２の出力電圧
の出力端子 ４：制御回路 Ｃ２：コンデンサ
（第１の容量素子） Ｃ３：コンデンサ（第２の容
量素子） ＣＴ：センタータップ Ｄ１：ダイ
オード（第１の整流素子） Ｄ２：ダイオード（第
２の整流素子） Ｎ１、Ｎ３：１次巻線（第１の巻
線） Ｎ２、Ｎ４：２次巻線 ｎ２１、ｎ４
１：巻線領域（第２の巻線） ｎ２２、ｎ４２：巻
線領域（第３の巻線） Ｑ１：スイッチングトランジス
タ（スイッチング素子） Ｔ１、Ｔ２：トランス
Ｖ ＩＮ：入力電圧 ＶＯ１Ｌ：第１の出力電圧
ＶＯ２Ｈ：第２の出力電圧
Claims (3)
- 【請求項１】 スイッチング素子と第1の巻線の直列回
路と、 第1の整流素子が基準電位点と接続されるように該基準
電位点と第1の電源出力端子との間に接続された第1の整
流素子、第２の巻線および第３の巻線の直列回路と、 該基準電位点と該第１の出力端子との間に接続された第
１の容量素子と、 該第２の巻線と該第３の巻線との接続点と第２の出力端
子との間に接続された第２の整流素子と、 該基準電位点と該第２の出力端子との間に接続された第
２の容量素子と、 該スイッチング素子の動作を制御する制御回路と、を具
備することを特徴とするスイッチング電源回路。 - 【請求項２】 トランスを具備し、前記第１の巻線が該
トランスの１次巻線であり、前記第２の巻線と第３の巻
線の接続点が該トランスの２次巻線に設けられたタップ
であり、前記第２の巻線が該タップよって分割された該
２次巻線の一方の巻線領域であり、前記第３の巻線が該
タップによって分割された該２次巻線の他方の巻線領域
であることを特徴とする、請求項１に記載したスイッチ
ング電源回路。 - 【請求項３】 スイッチング素子のオンオフ動作に伴っ
てトランスの２次巻線に発生した電圧より電圧値の異な
る複数の出力電圧を得るマルチ出力型のスイッチング電
源回路において、 該スイッチング素子がオフ状態の時に該２次巻線全体に
生じたフライバック電圧により第１の出力電圧を得て、
該スイッチング素子がオン状態の時に該２次巻線の一部
巻線領域に発生した誘導電圧と該第１の出力電圧とによ
り、該第１の電圧よりも電圧値の高い第２の出力電圧を
得て、 ここで該第１の出力電圧は、該スイッチング素子と、該
スイッチング素子の制御端子に接続された制御回路とを
含む制御系により安定化されることを特徴とするスイッ
チング電源回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07381299A JP3447975B2 (ja) | 1999-03-18 | 1999-03-18 | スイッチング電源回路 |
| US09/515,726 US6157550A (en) | 1999-03-18 | 2000-02-29 | Switching power supply circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07381299A JP3447975B2 (ja) | 1999-03-18 | 1999-03-18 | スイッチング電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000270550A true JP2000270550A (ja) | 2000-09-29 |
| JP3447975B2 JP3447975B2 (ja) | 2003-09-16 |
Family
ID=13528956
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07381299A Expired - Fee Related JP3447975B2 (ja) | 1999-03-18 | 1999-03-18 | スイッチング電源回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6157550A (ja) |
| JP (1) | JP3447975B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6700359B2 (en) * | 2001-09-12 | 2004-03-02 | Texas Instruments Incorporated | Method for simultaneous output ramp up of multiple regulators |
| CN101741260A (zh) * | 2008-11-19 | 2010-06-16 | 鸿富锦精密工业（深圳）有限公司 | 电源装置和变压装置 |
| CN103219890B (zh) * | 2013-03-29 | 2016-05-25 | 大洋电机新动力科技有限公司 | 一种igbt驱动模块的供电电源系统 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL7507437A (nl) * | 1975-06-23 | 1976-12-27 | Philips Nv | Schakeling voor het omzetten van een ingangsgelijk- spanning in een uitgangsgelijkspanning. |
| US5285368A (en) * | 1991-02-28 | 1994-02-08 | Canon Kabushiki Kaisha | Power source device responsive to supplemental plural output voltages |
-
1999
- 1999-03-18 JP JP07381299A patent/JP3447975B2/ja not_active Expired - Fee Related
-
2000
- 2000-02-29 US US09/515,726 patent/US6157550A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6157550A (en) | 2000-12-05 |
| JP3447975B2 (ja) | 2003-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1605576B1 (en) | Device and method for extending the input voltage range of a DC/DC converter | |
| US6466461B2 (en) | Method and circuit for reducing voltage level variation in a bias voltage in a power converter | |
| US8933649B2 (en) | Power converter having a switch coupled between windings | |
| TWI590574B (zh) | 電源供應裝置 | |
| EP2003768A2 (en) | Synchronous rectifier circuit and multi-output power supply device using the same | |
| US20090097291A1 (en) | Universal power supply for a laptop | |
| JP6380895B2 (ja) | 電源回路 | |
| JP3228215B2 (ja) | スイッチング電源装置 | |
| JPH0549257A (ja) | スイツチング電源装置 | |
| JP2000270550A (ja) | スイッチング電源回路 | |
| US20150006932A1 (en) | Power supply apparatus | |
| US6845021B2 (en) | Multi-output DC-DC converter | |
| US11329566B2 (en) | DC power supply circuit that enhances stability of output voltage | |
| JP3490321B2 (ja) | スイッチング電源装置 | |
| JPH07288976A (ja) | 多出力コンバータ | |
| JP3571959B2 (ja) | スイッチング電源装置 | |
| JP4398111B2 (ja) | 並列運転システム | |
| JP3490327B2 (ja) | スイッチング電源装置 | |
| JP3219726B2 (ja) | スイッチング電源装置 | |
| JPH0340757A (ja) | スイッチング電源装置 | |
| JP7136011B2 (ja) | フォワード型ｄｃ－ｄｃコンバータ回路 | |
| JP7128388B1 (ja) | 共振電源回路 | |
| KR20130011962A (ko) | 서지 전압 제어 장치 | |
| JPH04251563A (ja) | スイッチングレギュレータ | |
| KR20170125223A (ko) | 멀티 출력 컨버터 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100704 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120704 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120704 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130704 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |