JP2003319649A - 画像形成装置の電源回路および画像形成装置の電源制御方法 - Google Patents

画像形成装置の電源回路および画像形成装置の電源制御方法

Info

Publication number
JP2003319649A
JP2003319649A JP2003022740A JP2003022740A JP2003319649A JP 2003319649 A JP2003319649 A JP 2003319649A JP 2003022740 A JP2003022740 A JP 2003022740A JP 2003022740 A JP2003022740 A JP 2003022740A JP 2003319649 A JP2003319649 A JP 2003319649A
Authority
JP
Japan
Prior art keywords
control
voltage
synchronous rectification
image forming
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003022740A
Other languages
English (en)
Inventor
Hiroto Oishi
広人 大石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2003022740A priority Critical patent/JP2003319649A/ja
Priority to US10/369,728 priority patent/US6845018B2/en
Publication of JP2003319649A publication Critical patent/JP2003319649A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33507—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
    • H02M3/33576—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer
    • H02M3/33592—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer having a synchronous rectifier circuit or a synchronous freewheeling circuit at the secondary side of an isolation transformer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Abstract

(57)【要約】 【課題】 画像形成装置の省エネ効率を向上可能な画像
形成装置の電源回路を提供すること。 【解決手段】 同期整流回路１、２にダイオードよりも
ＯＮ電圧が低いＦＥＴ６ａ、６ｂ、７ａ、７ｂを用い、
動作モード終了後に設定される省エネモードで、同期整
流制御回路３が同期整流回路１のＦＥＴ６ａ、６ｂをＯ
ＦＦにして、同期整流回路１の電流を遮断し、駆動出力
端子ｔｄ１、ｔｄ２へのダミー抵抗接続が不要で該抵抗
での電力消費が避けられ、基準電圧変更回路１４からの
省エネ基準電圧により比較回路１１での差動演算が行な
われ、比較回路１１の出力電圧でＰＷＭ制御回路１２か
ら出力される制御信号で、制御出力端子ｔｃ１、ｔｃ２
の制御電圧が、基準制御電圧より低レベルの省エネ制御
電圧となるようにＦＥＴ８がＯＮ／ＯＦＦ制御され、通
常動作モードと省エネモードを通じて消費電力を効率的
に削減することが可能になる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、画像形成装置の電
源回路および画像形成装置の電源制御方法に関し、詳細
には、画像形成装置に電源電圧を供給する画像形成装置
の電源回路および画像形成装置の電源制御方法に関す
る。
【０００２】
【従来の技術】近年においては、地球環境保全の必要性
の観点から、地球環境の温暖化防止が要求されるように
なり、これに対応して各種の製品の動作時や製造時にお
ける省エネ、省資源、及びリサイクル利用の条件が真剣
に考えられている。これらの条件の内で、米国環境保護
局から提案されたエナージースター（Ｅｎｅｒｇｙ Ｓ
ｔａｒ ）は、国際的な省電力規定として日本国にも導
入され、我が国では地球温暖化防止会議を受けて、通産
省から、複写機、家電製品、電子計算機などの特定機器
に対して、省エネ法として省エネの判断基準が公示さ
れ、２００６年度のエネルギー消費効率目標が提示され
ている。
【０００３】また、このエナージースターは、ドイツの
環境規制ＢＡＭ、北欧ノルディックスワン、スイスエナ
ージー２０００などの欧州の環境規制にも反映されてい
る。近年の各分野への使用の急速な拡大によって、プリ
ンタや複写機などの画像形成装置では、動作中の時間よ
りも、待機中の時間がかなり長くなっていることが知ら
れており、特にパソコン用プリンタでは、９０％以上の
時間が待機時間であるとさえ言われており、これが発端
となってエナージースターが規定されたのである。
【０００４】この待機時の不要な電力消費を削減するた
めには、例えば特許文献１に開示されているように、画
像形成装置用の電源にスイッチング方式の電源回路を使
用し、待機時に電力供給が不要な部分への電力供給を停
止することが提案されている。
【０００５】この種の従来の画像形成装置の電源回路
は、図６に示すように構成され、トランス１３の第１の
二次巻線２５ａには整流回路２１が接続され、トランス
２０の第２の二次巻線２５ｂには整流回路２２が接続さ
れ、整流回路２１の出力端子には、スイッチング素子と
なるＦＥＴ２３を介して、駆動出力端子ｔｄ１、ｔｄ２
が設けられ、この駆動出力端子ｔｄ１、ｔｄ２には、図
示せぬ画像形成装置のモータ、ソレノイドなど待機時に
電力供給が不要な駆動部が接続されている。そして、通
常動作時には駆動出力端子ｔｄ１、ｔｄ２からは、駆動
部を駆動する２４Ｖの駆動信号が出力されるように構成
されている。
【０００６】また、トランス１３の第２の二次巻線２５
ｂには整流回路２２が接続され、整流回路２２の出力端
子に、画像形成装置のＣＰＵなどの制御回路に５Ｖの制
御電圧を出力する制御出力端子ｔｃ１、ｔｃ２が設けら
れ、この制御出力端子ｔｃ１、ｔｃには、出力電圧を検
出する検出回路１０が接続されている。
【０００７】この検出回路１０の出力端子に、検出回路
１０の検出電圧と予め設定した基準電圧とを比較する比
較回路１１が接続され、比較回路１１の出力端子に、Ｐ
ＷＭ制御を行なうＰＷＭ制御回路１８が接続され、ＰＷ
Ｍ制御回路１８の出力端子は、スイッチング素子として
トランス１３の一次巻線２４に挿入接続されるＦＥＴ８
のゲートに接続されている。そして、ＯＮ／ＯＦＦ制御
回路１５の出力端子が、ＦＥＴ２３のゲートに接続され
ている。
【０００８】このような構成の電源回路では、駆動出力
端子ｔｄ１、ｔｄ２に画像形成装置の駆動部が接続さ
れ、制御出力端子ｔｃ１、ｔｃ２に画像形成装置のＣＰ
Ｕなどの制御回路が接続され、画像形成装置に駆動電圧
と制御電圧とを供給することにより、通常動作モードで
は画像形成装置により画像形成動作が行なわれる。
【０００９】この通常動作モード時には、ＯＮ／ＯＦＦ
制御回路１５からの出力信号によって、ＦＥＴ２３はＯ
Ｎ状態にあり、入力端子ｔ１、ｔ２に入力されるＡＣ電
圧がトランス１３の一次巻線２４に入力されると、トラ
ンス１３の第１の二次巻線２５ａに誘導される二次電圧
が整流回路２１で整流され、駆動出力端子ｔｄ１、ｔｄ
２から、例えば２４Ｖの駆動電圧として画像形成装置に
入力される。同時に、トランス１３の第２の二次巻線２
５ｂに誘導される二次電圧が整流回路２２で整流され、
制御出力端子ｔｃ１、ｔｃ２からは、例えば５Ｖの制御
電圧として画像形成装置に入力される。
【００１０】この通常動作モードでは、制御出力端子ｔ
ｃ１、ｔｃ２に出力される制御電圧が、検出回路１０に
よって検出され、比較回路１１では、検出回路１０によ
る検出電圧が、予め設定される基準電圧と比較され、得
られる比較値に基づいて、ＰＷＭ制御回路１８からＦＥ
Ｔ８のゲートに入力される制御信号によって、制御端子
ｔｃ１、ｔｃ２からの制御電圧が所定の電圧レベルとな
るように、トランス１３の一次巻線２４側でＰＷＭ制御
が行なわれる。このＰＷＭ制御によって、駆動出力端子
ｔｄ１、ｔｄ２から出力される駆動電圧も、予め設定さ
れた所定レベルに制御される。
【００１１】また、通常動作モードで実行される画像形
成装置による画像形成動作の終了後、予め設定される所
定時間が経過すると、省エネモードの設定によって省エ
ネ信号Ｆ５が発生し、この省エネ信号Ｆ５がＯＮ／ＯＦ
Ｆ制御回路１５に入力され、ＯＮ／ＯＦＦ制御回路１５
の出力信号によって、ＦＥＴ２３はＯＦＦ状態となり、
待機時に電力供給が不要な駆動部に対する駆動電圧の供
給が遮断される。
【００１２】そして、所定の操作キーの操作やプリント
信号の入力によって、省エネモードから通常動作モード
への復帰の設定が行なわれると、通常動作モードの設定
によって、ＯＮ／ＯＦＦ制御回路１５への省エネ信号Ｆ
５の入力が遮断され、ＯＮ／ＯＦＦ制御回路１５の出力
信号によって、ＦＥＴ２３がＯＮ状態となり、駆動出力
端子ｔｄ１、ｔｄ２から画像形成装置の駆動部への駆動
電圧の供給が開始され、画像形成装置による画像形成が
可能な状態となる。
【００１３】
【特許文献１】特開平５−３３３６３６号公報
【００１４】
【発明が解決しようとする課題】しかしながら、画像形
成装置のモータ、ソレノイドなどの駆動部の消費電流
は、最低５〜１０アンペア必要であり、通常動作モード
及び省エネモードを通じてＦＥＴ８はＯＮ状態にあり、
通常動作モードで整流回路２１、２２はＯＮ状態にある
ため、ＦＥＴ８、整流回路２１、２２での電力損失がか
なり大きくなる。また、画像形成動作が終了し駆動出力
端子ｔｄ１、ｔｄ２の電流負荷がなくなった場合の電圧
上昇を抑えるためにダミー抵抗Ｒを接続する必要があ
り、ダミー抵抗Ｒでの電力消費が画像形成装置の待機時
の省エネ効率を低下させていた。
【００１５】本発明は、上記に鑑みてなされたものであ
り、画像形成装置の省エネ効率を向上させることが可能
な画像形成装置の電源回路および画像形成装置の電源制
御方法を提供することを目的とする。
【００１６】
【課題を解決するための手段】上記課題を解決するため
に、請求項１にかかる発明は、画像形成装置に電源を供
給する画像形成装置の電源回路において、その一次巻線
側にスイッチング素子が接続され、一次巻線側から入力
される電圧を昇圧して昇圧電圧を生成するトランスと、
前記トランスの二次巻線側に接続され、前記昇圧電圧を
整流して駆動出力端子から駆動電圧を出力する、スイッ
チング素子を含む同期整流手段と、前記トランスの二次
巻線側に接続され、前記昇圧電圧を整流して制御出力端
子から制御電圧を出力する整流手段と、前記制御出力端
子から出力される制御電圧と基準電圧とを比較してその
差分に応じて、前記トランスの一次巻線側に接続される
スイッチング素子のスイッチングをＰＷＭ制御するＰＷ
Ｍ制御手段と、動作モードに応じて、前記同期整流手段
の前記スイッチング素子のスイッチングのＯＮ／ＯＦＦ
を制御する同期整流制御手段と、を備えたことを特徴と
する。
【００１７】上記発明によれば、トランスは、その一次
巻線側にスイッチング素子が接続され、一次巻線側から
入力される電圧を昇圧して昇圧電圧を生成し、スイッチ
ング素子を有する同期整流手段は、前記トランスの二次
巻線側に接続され、前記昇圧電圧を整流して駆動出力端
子から駆動電圧を出力し、整流手段は、前記トランスの
二次巻線側に接続され、前記昇圧電圧を整流して制御出
力端子から制御電圧を出力し、ＰＷＭ制御手段は、前記
制御出力端子から出力される制御電圧と基準電圧とを比
較してその差分に応じて、前記トランスの一次巻線側に
接続されるスイッチング素子のスイッチングをＰＷＭ制
御し、同期整流制御手段は、動作モードに応じて、同期
整流手段のスイッチング素子のスイッチングのＯＮ／Ｏ
ＦＦを制御する。
【００１８】また、請求項２にかかる発明は、請求項１
にかかる発明において、前記同期整流制御手段は、画像
形成を行う通常動作モードでは、前記同期整流手段のス
イッチング素子をＯＮ制御して前記同期整流手段を導通
状態にし、前記駆動出力端子から駆動電圧を出力させ、
待機状態となる省エネモードでは、前記同期整流手段の
スイッチング素子をＯＦＦとして前記同期整流手段を遮
断状態にし、前記駆動出力端子からの駆動電圧の出力を
遮断することを特徴とする。
【００１９】上記発明によれば、同期整流制御手段は、
画像形成を行う通常動作モードでは、前記同期整流手段
のスイッチング素子をＯＮ制御して前記同期整流手段を
導通状態にし、前記駆動出力端子から駆動電圧を出力さ
せ、待機状態となる省エネモードでは、前記同期整流手
段のスイッチング素子をＯＦＦとして前記同期整流手段
を遮断状態にし、前記駆動出力端子からの駆動電圧の出
力を遮断する。
【００２０】また、請求項３にかかる発明は、請求項２
にかかる発明において、前記基準電圧を変更する基準電
圧変更手段を備え、前記基準電圧変更手段は、前記通常
動作モードに比して前記省エネモードの場合に、前記基
準電圧を低く設定することを特徴とする。
【００２１】上記発明によれば、基準電圧変更手段は、
前記通常動作モードに比して前記省エネモードの場合
に、前記基準電圧を低く設定する。
【００２２】また、請求項４にかかる発明は、請求項３
にかかる発明において、前記基準電圧変更手段は、前記
省エネモードの場合に、前記基準電圧を、前記制御出力
端子に接続される制御回路素子の動作下限電圧に設定す
ることを特徴とする。
【００２３】上記発明によれば、基準電圧変更手段は、
前記省エネモードの場合に、前記基準電圧を、前記制御
出力端子に接続される制御回路素子の動作下限電圧に設
定する。
【００２４】また、請求項５にかかる発明は、請求項３
にかかる発明において、前記基準電圧変更手段は、前記
省エネモードの場合に、前記基準電圧を、前記制御出力
端子に接続される制御回路素子の定格電圧の略９０％に
設定することを特徴とする。
【００２５】上記発明によれば、基準電圧変更手段は、
前記省エネモードの場合に、前記基準電圧を、前記制御
出力端子に接続される制御回路素子の定格電圧の略９０
％に設定する。
【００２６】また、請求項６にかかる発明は、請求項２
にかかる発明において、画像形成動作を終了した後、前
記通常モードから前記省エネモードに移行する時間を設
定する時間設定手段を備えたことを特徴とする。
【００２７】上記発明によれば、時間設定手段は、画像
形成動作を終了した後、前記通常モードから前記省エネ
モードに移行する時間を設定する。
【００２８】また、請求項７にかかる発明は、請求項１
にかかる発明において、前記同期整流手段は、前記トラ
ンスの二次巻線側に接続され、昇圧電圧を整流して第１
の駆動出力端子から第１の駆動電圧を出力する第１の同
期整流回路と、前記トランスの二次巻線側に接続され、
昇圧電圧を整流して第２の駆動出力端子から第２の駆動
電圧を出力する第２の同期整流回路と、を含み、前記同
期整流制御手段は、動作モードに応じて、前記第１およ
び第２の同期整流回路の前記スイッチング素子のＯＮ／
ＯＦＦを制御することを特徴とする。
【００２９】上記発明によれば、第１の同期整流回路
は、前記トランスの二次巻線側に接続され、昇圧電圧を
整流して第１の駆動出力端子から第１の駆動電圧を出力
し、第２の同期整流回路は、前記トランスの二次巻線側
に接続され、昇圧電圧を整流して第２の駆動出力端子か
ら第２の駆動電圧を出力し、同期整流制御手段は、動作
モードに応じて、前記第１および第２の同期整流回路の
前記スイッチング素子のＯＮ／ＯＦＦを制御する。
【００３０】また、請求項８にかかる発明は、請求項１
にかかる発明において、前記整流手段は、スイッチング
素子を有する同期整流回路であることを特徴とする。
【００３１】上記発明によれば、整流手段として、スイ
ッチング素子を有する同期整流回路を使用する。
【００３２】また、請求項９にかかる発明は、画像形成
装置に供給する電源を制御する画像形成装置の電源制御
方法において、同期整流手段が、トランスの昇圧電圧を
整流して駆動出力端子から駆動電圧を出力する第１の出
力工程と、整流手段が、前記トランスの昇圧電圧を整流
して制御出力端子から制御電圧を出力する第２の出力工
程と、検出手段が、前記制御出力端子の出力電圧を検出
する検出工程と、ＰＷＭ制御手段が、前記検出工程で検
出された基準電圧とを比較してその差分に応じて、前記
制御電圧および前記駆動電圧が所定の電圧レベルになる
ように、前記トランスの一次巻線側をＰＷＭ制御するＰ
ＷＭ制御工程と、同期整流制御手段が、動作モードに応
じて、前記同期整流手段のスイッチング素子のＯＮ／Ｏ
ＦＦを制御する同期整流手段制御工程と、を含むことを
特徴とする。
【００３３】上記発明によれば、前記同期整流手段制御
工程では、同期整流手段は、トランスの昇圧電圧を整流
して駆動出力端子から駆動電圧を出力し、整流手段は、
前記トランスの昇圧電圧を整流して制御出力端子から制
御電圧を出力し、検出手段は、前記制御出力端子の制御
電圧を検出し、ＰＷＭ制御手段は、前記検出された制御
電圧と基準電圧とを比較してその差分に応じて、制御電
圧と駆動電圧が所定の電圧レベルになるように、前記ト
ランスの一次巻線側に接続されるスイッチング素子のス
イッチングをＰＷＭ制御し、同期整流制御手段は、動作
モードに応じて、前記同期整流手段のスイッチング素子
のＯＮ／ＯＦＦを制御する。
【００３４】また、請求項１０にかかる発明は、請求項
９にかかる発明において、前記同期整流手段制御工程で
は、前記同期整流制御手段は、画像形成を行う通常動作
モードでは、前記同期整流手段のスイッチング素子をＯ
Ｎ制御して前記同期整流手段を導通状態にして、前記駆
動出力端子から駆動電圧を出力させ、待機状態となる省
エネモードでは、前記同期整流手段のスイッチング素子
をＯＦＦとして前記同期整流手段を遮断状態にして、前
記駆動出力端子からの駆動電圧の出力を遮断することを
特徴とする。
【００３５】上記発明によれば、同期整流制御手段は、
画像形成を行う通常動作モードでは、前記同期整流手段
のスイッチング素子をＯＮ制御して前記同期整流手段を
導通状態にして、前記駆動出力端子から駆動電圧を出力
させ、待機状態となる省エネモードでは、前記同期整流
手段のスイッチング素子をＯＦＦとして前記同期整流手
段を遮断状態にして、前記駆動出力端子からの駆動電圧
の出力を遮断する。
【００３６】また、請求項１１にかかる発明は、請求項
１０にかかる発明において、基準電圧変更手段が、前記
通常動作モードに比して前記省エネモードの場合に、前
記基準電圧を低く設定する工程を含むことを特徴とす
る。
【００３７】上記発明によれば、基準電圧変更手段が、
前記通常動作モードに比して前記省エネモードの場合
に、前記基準電圧を低く設定する。
【００３８】また、請求項１２にかかる発明は、請求項
１０にかかる発明において、時間設定手段が、画像形成
動作の終了後、前記通常モードから前記省エネモードに
移行する時間を設定する工程を含むことを特徴とする。
【００３９】上記発明によれば、時間設定手段が、画像
形成動作の終了後、前記通常モードから前記省エネモー
ドに移行する時間を設定する。
【００４０】
【発明の実施の形態】以下、図面を参照して、本発明の
画像形成装置の電源回路およびその電源制御方法の好適
な実施の形態を、（実施の形態１）、（実施の形態
２）、（実施の形態３）、（実施の形態４）の順に詳細
に説明する。
【００４１】（実施の形態１）実施の形態１にかかる画
像形成装置の電源回路を図１及び図２を参照して説明す
る。図１は実施の形態１にかかる画像形成装置の電源回
路の構成を示す回路図、図２は図１の比較回路の構成を
示す回路図である。
【００４２】実施の形態１にかかる画像形成装置の電源
回路は、図１に示すように、その一次巻線２４側から入
力される電圧を昇圧するトランス１３と、トランス１３
の一次巻線２４に直列に接続され、トランス１３のスイ
ッチングを行うＦＥＴ８と、トランス１３の第１の二次
巻線２５ａに接続され、その二次電圧を整流し、駆動用
端子ｔｄ１、ｔｄ２から駆動電圧（２４Ｖ系）を出力す
る第１の同期整流回路１と、トランス１３の第２の二次
巻線２５ｂに接続され、その二次電圧を整流して制御用
端子ｔｃ１，ｔｃ２から制御電圧（５Ｖ系）を出力する
第２の同期整流回路２と、動作モードに応じて、同期整
流回路１のＦＥＴ６ａ、６ｂのスイッチングを制御する
同期整流制御回路３と、同期整流回路２のＦＥＴ７ａ、
７ｂのスイッチングを制御する同期整流制御回路５と、
第２の同期整流回路２の制御出力端子ｔｃ１から出力さ
れる制御電圧を検出する検出回路１０と、検出回路１０
で検出された制御電圧と基準電圧とを比較して差信号を
出力する比較回路１１と、比較回路１１から入力される
差信号に応じてＦＥＴ８のスイッチングをＰＷＭ制御す
るＰＷＭ制御回路１２と、比較回路１１の基準電圧を変
更する基準電圧変更回路１４と、動作モードに応じて、
制御信号を同期整流制御回路３に出力するＯＮ／ＯＦＦ
制御回路１５と、画像形成装置の動作モードに対応する
指令信号をＯＮ／ＯＦＦ制御回路１５および基準電圧変
更回路１４に出力する本体制御ユニット１６とを備えて
いる。
【００４３】つぎに、図１の画像形成装置の電源回路の
回路構成を詳細に説明する。図１において、トランス１
３の第１の二次巻線２５ａに、スイッチング素子として
ＦＥＴ６ａ、６ｂを備えた同期整流回路１の入力端子が
接続されており、同期整流回路１の出力端子には、駆動
出力端子ｔｄ１、ｔｄ２が設けられている。同期整流回
路１のＦＥＴ６ａ、６ｂのゲートには、同期整流回路１
をＯＮ／ＯＦＦ制御する同期整流制御回路３が接続され
ている。
【００４４】同様に、トランス１３の第２の二次巻線２
５ｂに、スイッチング素子としてＦＥＴ７ａ、７ｂを備
えた同期整流回路２の入力端子が接続されており、同期
整流回路２の出力端子に制御出力端子ｔｃ１、ｔｃ２が
設けられている。同期整流回路２のＦＥＴ７ａ、７ｂの
ゲートには、同期整流回路２をＯＮ／ＯＦＦ制御する同
期整流制御回路５が接続されている。
【００４５】また、制御出力端子ｔｃ１、ｔｃ２から出
力される制御電圧を検出する検出回路１０が設けられて
いる。検出回路１０の出力端子には、検出される制御電
圧を基準電圧と比較して差信号（比較信号）を出力する
比較回路１１が接続されている。
【００４６】比較回路１１は、図２に示すように、差動
増幅器２６を備えており、その基準電圧は基準電圧変更
回路１４により変更される。この比較回路１１の出力端
子には、ＰＷＭ（パルス幅変調：Ｐｕｌｓｅ ｗｉｄｔ
ｈ ｍｏｄｕｌａｔｉｏｎ）制御を行なうＰＷＭ制御回
路１２が接続されている。ＰＷＭ制御回路１２の出力端
子は、トランス１３の一次巻線２４に直列接続されるス
イッチング素子としてのＦＥＴ８のゲートに接続され、
ＰＷＭ制御回路１２の制御端子が、同期整流制御回路
３、５の制御端子にそれぞれ接続されている。
【００４７】さらに、電源回路の外部には、画像形成装
置の動作モードに対応する指令信号（省エネモードを設
定する場合に省エネ信号Ｆ５、省エネモードを解除する
場合に省エネ解除信号Ｆ１０）を出力する本体制御ユニ
ット１６が設けられている。この本体制御ユニット１６
の第１の出力端子に、ＯＮ／ＯＦＦ制御回路１５が接続
され、ＯＮ／ＯＦＦ制御回路１５の出力端子が、同期整
流制御回路３の制御端子に接続されている。また、本体
制御ユニット１６の第２の出力端子に、基準電圧を変更
する基準電圧変更回路１４が接続され、基準電圧変更回
路１４の出力端子は比較回路１１に接続されている。
【００４８】上記構成の電源回路の動作を説明する。本
実施の形態では、画像形成が行なわれる通常動作モード
では、駆動出力端子ｔｄ１、ｔｄ２から出力される２４
Ｖの駆動電圧が、駆動出力端子ｔｄ１、ｔｄ２に接続さ
れる画像形成装置のモータやソレノイドなどの駆動部に
駆動電源として供給される。また、制御出力端子ｔｃ
１、ｔｃ２から出力される５Ｖの制御電圧が、制御出力
端子ｔｃ１、ｔｃ２に接続される画像形成装置のＣＰＵ
などの制御回路に制御電源として供給される。ここで、
５Ｖの制御電圧は１〜２％の安定化精度で、２４Ｖの電
源電圧は、ほぼ１０％の安定化精度で出力される。
【００４９】通常動作モードの場合には、検出回路１０
は、制御出力端子ｔｃ１、ｔｃ２の制御電圧を検出し、
その検出電圧Ｖｉを比較回路１１の差動増幅器２６の非
反転入力端子に出力する。差動増幅器２６は、非反転入
力端子に入力される検出電圧Ｖｉと反転入力端子に予め
設定入力される基準電圧Ｖｓｏとを比較して、Ｖｉ−Ｖ
ｓｏに基づく信号レベルの出力電圧Ｖｏ（差信号）をＰ
ＷＭ制御回路１２に出力する。ＰＷＭ制御回路１２は、
出力電圧Ｖｏ（差信号）に応じた制御信号をＦＥＴ８の
ゲートに出力して、ＦＥＴ８のＯＮ／ＯＦＦ制御を行
う。また、ＰＷＭ制御回路１２は、この制御信号に同期
した同期制御信号Ｆ１を同期整流制御回路３，５にそれ
ぞれ出力する。
【００５０】同期整流制御回路３は、ＰＷＭ制御回路１
２から入力される同期制御信号Ｆ１に基づき、同期整流
回路１のＦＥＴ６ａ、６ｂを、ＦＥＴ８に同期させてＯ
Ｎ／ＯＦＦ制御する。同様に、同期整流回路５は、ＰＷ
Ｍ制御回路１２から入力される同期制御信号Ｆ１に基づ
き、同期整流回路１のＦＥＴ７ａ、７ｂを、ＦＥＴ８に
同期させてＯＮ／ＯＦＦ制御する。このように、通常動
作モードでは、ＦＥＴ８，同期整流回路１のＦＥＴ６
ａ、６ｂ、および同期整流回路２のＦＥＴ７ａ、７ｂが
同期してＯＮ／ＯＦＦ制御される。
【００５１】通常動作モードでは、このようにして、制
御出力端子ｔｃ１、ｔｃ２から５Ｖの制御電圧が出力さ
れるように、ＰＷＭ制御回路１２によるＰＷＭ帰還制御
が行なわれ、これに対応して、駆動出力端子ｔｄ１、ｔ
ｄ２からは、２４Ｖの駆動電圧が出力される。制御出力
端子ｔｃ１、ｔｃ２から出力される制御電圧によって、
画像形成装置のＣＰＵなどの制御回路に制御電圧が供給
され、駆動出力端子ｔｄ１、ｔｄ２からの駆動電圧が画
像形成装置のモータ、ソレノイドなどの駆動部に供給さ
れ、画像形成装置による画像形成が行なわれる。
【００５２】本体制御ユニット１６は、画像形成装置に
よる画像形成動作の終了後、予め設定した所定時間が経
過すると、省エネモードを設定し、ＯＮ／ＯＦＦ制御回
路１５および基準電圧変更回路１４に省エネ信号Ｆ５を
出力する。ＯＮ／ＯＦＦ制御回路１５は、省エネ信号Ｆ
５が入力されると、同期整流制御回路３に省エネ制御信
号Ｆ３を出力する。同期整流制御回路３は、省エネ制御
信号Ｆ３が入力されると、制御信号によって、同期整流
回路１のＦＥＴ６ａ、６ｂをＯＦＦに設定して、同期整
流回路１を遮断状態として、駆動出力端子ｔｄ１、ｔｄ
２からの駆動電圧の出力を停止する。
【００５３】また、基準電圧変更回路１４は、本体制御
ユニット１６から省エネ信号Ｆ５が入力されると、比較
回路１１の差動増幅器２６の非反転入力端子に、基準電
圧Ｖｓｏに代えて、基準電圧Ｖｓｏより低レベルの省エ
ネ基準電圧Ｖｓ１を設定入力する。これにより、比較回
路１１からはＶｉ−Ｖｓ１に基づく信号レベルの出力電
圧Ｖｏ１（差信号）が出力され、ＰＷＭ制御回路１２に
入力される。
【００５４】そして、ＰＷＭ制御回路１２は、比較回路
１１から入力される出力電圧Ｖｏ１（差信号）に応じた
制御信号をＦＥＴ８のゲートに出力する。このように、
制御出力端子ｔｃ１、ｔｃ２から出力される制御電圧
が、基準制御電圧より低レベルの省エネ制御電圧となる
ように、トランス１３の一次巻線２４側のＦＥＴ８のＯ
Ｎ／ＯＦＦがＰＷＭ制御される。
【００５５】例えば、基準電圧変更回路１４は、比較回
路１１の省エネ基準電圧Ｖｓ１として、制御出力端子ｔ
ｃ１、ｔｃ２に接続される制御回路素子の動作下限値電
圧、または、当該制御回路素子の定格電圧の略９０％に
設定することができる。
【００５６】これにより、制御出力端子ｔｃ１、ｔｃ２
から出力される省エネ制御電圧は、例えば、制御出力端
子ｔｃ１、ｔｃ２に接続される画像形成装置の制御回路
素子の動作下限値電圧、または、当該制御回路素子の定
格電圧の略９０％に設定されることになる。
【００５７】他方、本体制御ユニット１６は、ユーザに
よる原稿セットやキー操作、或いはプリント信号の入力
による画像形成動作の開始指令が入力されると、省エネ
モードから通常動作モードへの復帰を行う。具体的に
は、本体制御ユニット１６は、省エネモードから通常動
作モードへの復帰を行う場合は、省エネ解除信号Ｆ１０
をＯＮ／ＯＦＦ制御回路１５および基準電圧変更回路１
４に出力する。
【００５８】ＯＮ／ＯＦＦ制御回路１５は、本体制御ユ
ニット１６から省エネ解除信号Ｆ１０が入力されると、
復帰信号Ｆ１１を同期整流制御回路３に出力する。同期
整流制御回路３は、ＯＮ／ＯＦＦ制御回路１５から復帰
信号Ｆ１１が入力されると、ＰＷＭ制御回路１２から入
力される同期制御信号Ｆ１に基づき、同期整流回路１の
ＦＥＴ６ａ、６ｂを、ＦＥＴ８に同期させてＯＮ／ＯＦ
Ｆ制御して、同期整流回路１を導通状態とする。
【００５９】また、基準電圧変更回路１４は、本体制御
ユニット１６から省エネ解除信号Ｆ１０が入力される
と、比較回路１１の差動増幅器２６の反転入力端子に基
準電圧Ｖｓｏを設定する。これにより、比較回路１１
は、Ｖｉ−Ｖｓｏに基づく信号レベルの出力電圧Ｖｏ
（差信号）をＰＷＭ制御回路１２に出力する。ＰＷＭ制
御回路１２は、比較回路１１から入力される出力電圧Ｖ
ｏに応じた制御信号をＦＥＴ８のゲートに出力する。こ
のように、制御出力端子ｔｃ１、ｔｃ２から出力される
制御電圧が、５Ｖの基準制御電圧となるように、トラン
ス１３の一次巻線２４側のＦＥＴ８のＯＮ／ＯＦＦがＰ
ＷＭ制御される。
【００６０】これに対応して、トランス１３の第１の二
次巻線２５ａにおいて、同期整流回路１を介して駆動出
力端子ｔｄ１、ｔｄ２からは２４Ｖの駆動電圧の出力が
再開される。そして、制御出力端子ｔｃ１、ｔｃ２から
出力される制御電圧によって、画像形成装置のＣＰＵな
どの制御回路に制御電圧が供給され、駆動出力端子ｔｄ
１、ｔｄ２からの駆動電圧が画像形成装置のモータ、ソ
レノイドなどの駆動部に供給され、画像形成装置による
画像形成が行なわれる。
【００６１】以上に説明したように、実施の形態１によ
れば、同期整流回路１、２にはスイッチング素子とし
て、ダイオードの順方向電圧よりもＯＮ電圧が低いＦＥ
Ｔ６ａ、６ｂ、７ａ、７ｂがダイオードに代えて使用さ
れており、画像形成動作が行なわれる通常動作モードで
は、消費電力の削減が可能となる。
【００６２】また、通常動作モードの終了後に所定時間
の経過後に設定される省エネモードでは、同期整流制御
回路３によって、同期整流回路１のＦＥＴ６ａ、６ｂが
ＯＦＦ制御され、ＦＥＴ６ａ、６ｂでの無駄な電力消費
を無くすることが可能になり、同期整流回路１には電流
が流れないため、駆動出力端子ｔｄ１、ｔｄ２へのダミ
ー抵抗の接続が不要となり、従来のダミー抵抗での無駄
な電力消費を完全に避けることが可能になる。
【００６３】さらに、省エネモードでは、基準電圧変更
回路１４から出力される省エネ基準電圧Ｖｓ１により、
比較回路１１での差動演算が行なわれ、比較回路１１の
出力電圧によってＰＷＭ制御回路１２から出力される制
御信号により、制御出力端子ｔｃ１、ｔｃ２から出力さ
れる制御電圧が、基準制御電圧より低レベルの省エネ制
御電圧となるようにＦＥＴ８がＯＮ／ＯＦＦ制御される
ので、省エネモードでは画像形成装置の制御回路に供給
される制御電圧もレベル低減され、消費電力をさらに削
減することが可能になる。
【００６４】また、基準電圧変更回路２４は、省エネモ
ードの場合に、比較回路１１の基準電圧を制御出力端子
ｔｃ１，ｔｃ２に接続される制御回路素子の動作下限電
圧に設定することとしたので、制御出力端子ｔｃ１，ｔ
ｃ２から制御回路素子の動作下限電圧の制御電圧を出力
することができ、省エネモード時の消費電力を、画像形
成装置の許容最低値に設定して最大限の電力削減をする
ことが可能になる。
【００６５】また、基準電圧変更回路２４は、比較回路
１１の基準電圧を制御出力端子ｔｃ１，ｔｃ２に接続さ
れる制御回路素子の定格電圧の略９０％の電圧に設定す
ることとしたので、制御出力端子ｔｃ１，ｔｃ２から制
御回路素子の定格電圧の略９０％の制御電圧を出力する
ことができ、通常動作モードへの復帰に十分な復帰信頼
性を維持した状態で、省エネモード時の電力削減を行な
うことが可能となる。
【００６６】（実施の形態２）実施の形態２にかかる画
像形成装置の電源回路を図３を参照して説明する。図３
は実施の形態２にかかる画像形成装置の電源回路の構成
を示す回路図である。図３において、図１と同等の構成
および機能を有する部位には同一符号を付してある。
【００６７】実施の形態２にかかる画像形成装置の電源
回路は、図３に示すように、図１で示した実施の形態１
の画像形成装置の電源回路に、ユーザがキー操作を行な
う操作部２７に、通常動作モードの終了から省エネモー
ド設定までの移行時間を設定する設定時間変更回路１７
を設けた構成である。ユーザは、設定時間変更回路１７
で通常動作モードの終了から省エネモード設定までの移
行時間を設定し、設定時間変更回路１７は、設定された
移動時間に応じた時間設定信号を本体制御ユニット１６
に出力する。本体制御ユニット１６は、設定時間変更回
路１７から入力される時間設定信号に応じて省エネ信号
Ｆ５を出力するタイミングを変更する。これにより、ユ
ーザが、通常動作モードの終了から省エネモード設定ま
での移行時間を任意に設定することが可能となる。
【００６８】なお、他の部分の構成および動作は、実施
の形態１と同様であるので、その説明は省略する。
【００６９】以上説明したように、実施の形態２によれ
ば、ユーザが使用条件に基づいて、画像形成装置が画像
形成を実行する通常動作モードの終了から省エネモード
の設定までの時間を任意に設定することとしたので、画
像形成装置に対して、使用条件に適確に対応して効率的
に使用電力の削減を行なうことが可能になる。
【００７０】（実施の形態３）実施の形態３にかかる画
像形成装置の電源回路を図４を参照して説明する。図４
は実施の形態３にかかる画像形成装置の電源回路の構成
を示す回路図である。図４において、図１と同等の構成
および機能を有する部位には同一符号を付してある。
【００７１】実施の形態３にかかる画像形成装置の電源
回路は、図４に示すように、図１で示した実施の形態１
の画像形成装置の電源回路において、同期整流回路２の
代わりに整流回路７を使用して、同期整流制御回路５を
削除した構成となっている。整流回路７の構成は、図６
で示した整流回路２２と同様の構成であるのでその詳細
な説明は省略する。
【００７２】なお、他の部分の構成および動作は、実施
の形態１と同様であるので、その説明は省略する。
【００７３】実施の形態３によれば、同期整流回路１に
はスイッチング素子として、ダイオードの順方向電圧よ
りもＯＮ電圧が低いＦＥＴ６ａ、６ｂがダイオードに代
えて使用されており、画像形成動作が行なわれる通常動
作モードでは、消費電力の削減が可能となる。
【００７４】また、通常動作モードの終了後に所定時間
の経過後に設定される省エネモードでは、同期整流制御
回路３によって、同期整流回路１のＦＥＴ６ａ、６ｂが
ＯＦＦ制御され、ＦＥＴ６ａ、６ｂでの無駄な電力消費
を無くすることが可能になり、同期整流回路１には電流
が流れないため、駆動出力端子ｔｄ１、ｔｄ２へのダミ
ー抵抗の接続が不要となり、従来のダミー抵抗での無駄
な電力消費を完全に避けることが可能になる。付言する
と、本発明の画像形成装置の電源回路においては、駆動
電圧出力系にのみ同期整流回路を使用することにして
も、十分な消費電力の低減が可能となる。
【００７５】さらに、実施の形態１に比して、同期整流
制御回路２が不要となるので、回路構成を簡素化するこ
とが可能となる。
【００７６】（実施の形態４）実施の形態４にかかる画
像形成装置の電源回路を図５を参照して説明する。図５
は実施の形態４にかかる画像形成装置の電源回路の構成
を示す回路図である。図５において、図１と同等の構成
および機能を有する部位には同一符号を付し、共通する
部分の説明は省略する。
【００７７】実施の形態４にかかる画像形成装置の電源
回路は、図５に示すように、図１で示した実施の形態１
の画像形成装置の電源回路において、トランス１３の二
次巻線を３個設け、その第３の二次巻線２５ｃに、スイ
ッチング素子としてＦＥＴ９ａ、９ｂを備えた同期整流
回路２０と、同期整流回路２０のＦＥＴ９ａ、９ｂをＯ
Ｎ／ＯＦＦ制御する同期整流制御回路６を設けた構成で
ある。同期整流回路２０は、同期整流回路１と同様の構
成となっている。
【００７８】図５において、トランス１３の第３の二次
巻線２５ｃに、スイッチング素子としてＦＥＴ９ａ、９
ｂを備えた同期整流回路２０の入力端子が接続されてお
り、同期整流回路２０の出力端子には、駆動出力端子ｔ
ｄ３、ｔｄ４が設けられている。同期整流回路２０のＦ
ＥＴ９ａ、９ｂのゲートには、同期整流回路２０をＯＮ
／ＯＦＦ制御する同期整流制御回路６が接続されてい
る。
【００７９】上記構成の電源回路の動作を説明する。同
期整流回路２０および同期整流制御回路６以外の動作
は、実施の形態１と同様であるので、その説明は省略す
る。本実施の形態では、画像形成が行なわれる通常動作
モードにおいて、駆動出力端子ｔｄ１、ｔｄ１から出力
される２４Ｖの駆動電圧が、駆動出力端子ｔｄ１、ｔｄ
２に接続される画像形成装置のモータやソレノイドなど
の駆動部に駆動電源として供給される。また、駆動出力
端子ｔｄ３、ｔｄ４から出力される２４Ｖの駆動電圧
が、駆動出力端子ｔｄ３、ｔｄ４に接続される画像形成
装置の冷却ファンなどに駆動電源として供給される。
【００８０】ＰＷＭ制御回路１２からの同期制御信号Ｆ
１に基づき、同期整流制御回路６によって、第３の二次
巻線２５ｃに接続される同期整流回路２０のＦＥＴ９
ａ、９ｂが、ＦＥＴ８に同期してＯＮ／ＯＦＦ制御され
る。
【００８１】このようにして、駆動出力端子ｔｄ３、ｔ
ｄ４からは、２４Ｖの駆動電圧が出力される。駆動出力
端子ｔｄ１、ｔｄ２からの駆動電圧が画像形成装置の冷
却ファンなどに供給される。
【００８２】画像形成装置による画像形成動作の終了す
ると、本体制御ユニット１６は省エネモードを設定し、
ＯＮ／ＯＦＦ制御回路１５および基準電圧変更回路１４
に省エネ信号Ｆ５に出力する。ＯＮ／ＯＦＦ制御回路１
５は、省エネ信号Ｆ５が入力されると、同期整流制御回
路３に省エネ制御信号Ｆ３を出力する。同期整流制御回
路３は、ＯＮ／ＯＦＦ制御回路から省エネ信号Ｆ５が入
力されると、制御信号によって同期整流回路１のＦＥＴ
６ａ、６ｂをＯＦＦに設定する。これにより、同期整流
回路１は遮断状態となり、駆動出力端子ｔｄ１、ｔｄ２
からの駆動電圧の出力が停止される。
【００８３】また、ＯＮ／ＯＦＦ制御回路１５は、省エ
ネ信号Ｆ５が入力されて、所定時間経過後に、同期整流
制御回路６に省エネ制御信号Ｆ３を出力する。同期整流
制御回路６は、ＯＮ／ＯＦＦ制御回路１５から省エネ制
御信号Ｆ５が入力されると、制御信号によって同期整流
回路２０のＦＥＴ９ａ、９ｂをＯＦＦに設定する。これ
により、同期整流回路２０は遮断状態となり、駆動出力
端子ｔｄ３、ｔｄ４からの駆動電圧の出力が停止され
る。
【００８４】本体制御ユニット１６は、省エネモードか
ら通常動作モードへの復帰を行う場合は、省エネ解除信
号Ｆ１０をＯＮ／ＯＦＦ制御回路１５および基準電圧変
更回路１４に出力する。
【００８５】ＯＮ／ＯＦＦ制御回路１５は、本体制御ユ
ニット１６から省エネ解除信号Ｆ１０が入力されると、
復帰信号Ｆ１１を同期整流制御回路３および同期整流制
御回路６に出力する。同期整流制御回路３、６は、それ
ぞれ、ＯＮ／ＯＦＦ制御回路１５から復帰信号Ｆ１１が
入力されると、ＰＷＭ制御回路１２から入力される同期
制御信号Ｆ１に基づき、同期整流回路１のＦＥＴ６ａ、
６ｂおよび同期整流回路２０のＦＥＴ９ａ、９ｂを、Ｆ
ＥＴ８に同期させてＯＮ／ＯＦＦ制御して、同期整流回
路１、２０を導通状態とする。
【００８６】なお、他の部分の構成および動作は、実施
の形態１と同様であるので、その説明は省略する。
【００８７】以上に説明したように、実施の形態４によ
れば、２系統の駆動電圧出力系を備え、省エネモードで
は、同期整流回路１を非導通状態とした後、所定時間経
過後に、同期整流回路１０を非導通状態とすることとし
たので、消費電力の低減と、負荷に応じた適切な電源制
御の両立が可能となる。これは、冷却ファンなどは、画
像形成動作が終了後もある程度の時間、動作させる必要
があるが、他の駆動部は、画像形成動作が終了した後
は、動作させる必要がないからである。
【００８８】なお、本発明は上記した実施の形態に限定
されるものではなく、発明の要旨を変更しない範囲で適
宜変形して実行可能である。
【００８９】
【発明の効果】請求項１にかかる画像形成装置の電源回
路によれば、画像形成装置に電源を供給する画像形成装
置の電源回路において、その一次巻線側にスイッチング
素子が接続され、一次巻線側から入力される電圧を昇圧
して昇圧電圧を生成するトランスと、前記トランスの二
次巻線側に接続され、前記昇圧電圧を整流して駆動出力
端子から駆動電圧を出力する、スイッチング素子を含む
同期整流手段と、前記トランスの二次巻線側に接続さ
れ、前記昇圧電圧を整流して制御出力端子から制御電圧
を出力する整流手段と、前記制御出力端子から出力され
る制御電圧と基準電圧とを比較してその差分に応じて、
前記制御電圧および前記駆動電圧が所定の電圧レベルに
なるように、前記トランスの一次巻線側に接続されるス
イッチング素子のスイッチングをＰＷＭ制御するＰＷＭ
制御手段と、動作モードに応じて、前記同期整流手段の
前記スイッチング素子のスイッチングのＯＮ／ＯＦＦを
制御する同期整流制御手段と、を備えたこととしたの
で、ダイオードの順方向電圧よりも、スイッチング素子
のＯＮ電圧を低くすることができ、また、動作モードに
応じて同期整流手段のスイッチング素子のスイッチング
のＯＮ／ＯＦＦを制御することにより、同期整流手段で
の電力消費を低減でき、省エネ効率を向上させることが
可能な画像形成装置の電源回路を提供することが可能と
なる。
【００９０】また、請求項２にかかる画像形成装置の電
源回路によれば、請求項１にかかる発明において、前記
同期整流制御手段は、画像形成を行う通常動作モードで
は、前記同期整流手段のスイッチング素子をＯＮ制御し
て前記同期整流手段を導通状態にし、前記駆動出力端子
から駆動電圧を出力させ、待機状態となる省エネモード
では、前記同期整流手段のスイッチング素子をＯＦＦと
して前記同期整流手段を遮断状態にし、前記駆動出力端
子からの駆動電圧の出力を遮断することとしたので、省
エネモードでは、同期整流手段が遮断状態にされ、同期
整流手段が接続されるトランスの二次巻線に電流は流れ
ず、且つ駆動出力端子へのダミー抵抗の接続が不要とな
るので、画像形成動作停止中の無駄な電力消費を低減す
ることが可能となる。
【００９１】また、請求項３にかかる画像形成装置の電
源回路によれば、請求項２にかかる発明において、前記
基準電圧を変更する基準電圧変更手段を備え、前記基準
電圧変更手段は、前記通常動作モードに比して前記省エ
ネモードの場合に、前記基準電圧を低く設定することと
したので、省エネモードでは、制御出力端子から出力さ
れる制御電圧のレベルを、通常動作モード時よりも低く
して、同期整流手段に流れる電流の大きさを低減でき、
画像形成動作停止中の無駄な電力消費を低減することが
可能となる。
【００９２】また、請求項４にかかる画像形成装置の電
源回路によれば、請求項３にかかる発明において、前記
基準電圧変更手段は、前記省エネモードの場合に、前記
基準電圧を、前記制御出力端子に接続される制御回路素
子の動作下限電圧に設定することとしたので、省エネモ
ード時の消費電力を、画像形成装置の許容最低値に設定
して最大限の電力削減をすることが可能になる。
【００９３】また、請求項５にかかる画像形成装置の電
源回路によれば、請求項３にかかる発明において、前記
基準電圧変更手段は、前記省エネモードの場合に、前記
基準電圧を、前記制御出力端子に接続される制御回路素
子の定格電圧の略９０％に設定することとしたので、通
常動作モードへの復帰に十分な復帰信頼性を維持した状
態で、省エネモード時の電力削減を行なうことが可能に
なる。
【００９４】また、請求項６にかかる画像形成装置の電
源回路によれば、請求項２にかかる発明において、画像
形成動作を終了した後、前記通常モードから前記省エネ
モードに移行する時間を設定する時間設定手段を備えた
こととしたので、ユーザの使用条件に合わせて、通常動
作モードの終了から省エネモードの設定までの時間を調
整して、画像形成動作を効率的に実行することが可能に
なる。
【００９５】また、請求項７にかかる画像形成装置の電
源回路によれば、請求項１にかかる発明において、前記
同期整流手段は、前記トランスの二次巻線側に接続さ
れ、昇圧電圧を整流して第１の駆動出力端子から第１の
駆動電圧を出力する第１の同期整流回路と、前記トラン
スの二次巻線側に接続され、昇圧電圧を整流して第２の
駆動出力端子から第２の駆動電圧を出力する第２の同期
整流回路と、を含み、前記同期整流制御手段は、動作モ
ードに応じて、前記第１および第２の同期整流回路の前
記スイッチング素子のＯＮ／ＯＦＦを制御することとし
たので、２系統の駆動電圧出力系を使用して、消費電力
の低減と、負荷に応じた適切な電源制御の両立が可能と
なる。
【００９６】また、請求項８にかかる画像形成装置の電
源回路によれば、請求項１にかかる発明において、前記
整流手段は、スイッチング素子を有する同期整流回路で
あることとしたので、制御電圧の出力系でも消費電力の
低減が可能となる。
【００９７】また、請求項９にかかる画像形成装置の電
源制御方法によれば、画像形成装置に供給する電源を制
御する画像形成装置の電源制御方法において、同期整流
手段が、トランスの昇圧電圧を整流して駆動出力端子か
ら駆動電圧を出力する第１の出力工程と、整流手段が、
前記トランスの昇圧電圧を整流して制御出力端子から制
御電圧を出力する第２の出力工程と、検出手段が、前記
制御出力端子の制御電圧を検出する検出工程と、ＰＷＭ
制御手段が、前記検出された制御電圧と基準電圧とを比
較してその差分に応じて、前記トランスの一次巻線側に
接続されるスイッチング素子のスイッチングをＰＷＭ制
御するＰＷＭ制御工程と、同期整流制御手段が、動作モ
ードに応じて、前記同期整流手段のスイッチング素子の
ＯＮ／ＯＦＦを制御する同期整流制御工程と、を含むこ
ととしたので、ダイオードの順方向電圧よりも、スイッ
チング素子のＯＮ電圧を低くすることができ、また、動
作モードに応じて同期整流手段のスイッチング素子のス
イッチングのＯＮ／ＯＦＦを制御することにより、同期
整流手段での電力消費を低減でき、省エネ効率を向上さ
せることが可能な画像形成装置の電源制御方法を提供す
ることが可能となる。
【００９８】また、請求項１０にかかる画像形成装置の
電源制御方法によれば、請求項９にかかる発明におい
て、前記同期整流制御工程では、同期整流制御手段は、
画像形成を行う通常動作モードでは、前記同期整流手段
のスイッチング素子をＯＮ制御して前記同期整流手段を
導通状態にして、前記駆動出力端子から駆動電圧を出力
させ、待機状態となる省エネモードでは、前記同期整流
手段のスイッチング素子をＯＦＦとして前記同期整流手
段を遮断状態にして、前記駆動出力端子からの駆動電圧
の出力を遮断することとしたので、省エネモードでは、
同期整流手段が遮断状態にされ、同期整流手段が接続さ
れるトランスの二次巻線に電流は流れず、且つ駆動出力
端子へのダミー抵抗の接続が不要となるので、画像形成
動作停止中の無駄な電力消費を低減することが可能とな
る。
【００９９】また、請求項１１にかかる画像形成装置の
電源制御方法によれば、請求項１０にかかる発明におい
て、基準電圧変更手段が、前記通常動作モードに比して
前記省エネモードの場合に、前記基準電圧を低く設定す
る基準電圧変更工程を含むこととしたので、省エネモー
ドでは、制御出力端子から出力される制御電圧のレベル
を、通常動作モード時よりも低くして、同期整流手段に
流れる電流の大きさを低減でき、画像形成動作停止中の
無駄な電力消費を低減することが可能となる。
【０１００】また、請求項１２にかかる画像形成装置の
電源制御方法によれば、請求項１０にかかる発明におい
て、時間設定手段が、画像形成動作の終了後、前記通常
モードから前記省エネモードに移行する時間を設定する
時間設定工程を含むこととしたので、ユーザの使用条件
に合わせて、通常動作モードの終了から省エネモードの
設定までの時間を調整して、画像形成動作を効率的に実
行することが可能になる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の構成を示す回路図
である。
【図２】図１の比較回路の構成を示す回路図である。
【図３】本発明の第２の実施の形態の構成を示す回路図
である。
【図４】本発明の第３の実施の形態の構成を示す回路図
である。
【図５】本発明の第４の実施の形態の構成を示す回路図
である。
【図６】従来の画像形成装置用電源回路の構成を示す回
路図である。
【符号の説明】
１、２ 同期整流回路 ３、５ 同期整流制御回路 ６ａ、６ｂ、７ａ、７ｂ ＦＥＴ １０ 検出回路 １１ 比較回路 １２ ＰＷＭ制御回路 １４ 基準電圧変更回路 １５ ＯＮ／ＯＦＦ制御回路 ２０ 同期整流制御回路

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 画像形成装置に電源電圧を供給する画像
    形成装置の電源回路において、 その一次巻線側にスイッチング素子が接続され、一次巻
    線側から入力される電圧を昇圧して、複数の二次巻線か
    ら出力するトランスと、 前記トランスの二次巻線側に接続され、昇圧された電圧
    を整流して駆動出力端子から駆動電圧を出力する、スイ
    ッチング素子を含む同期整流手段と、 前記トランスの二次巻線側に接続され、昇圧された電圧
    を整流して制御出力端子から制御電圧を出力する整流手
    段と、 前記制御出力端子から出力される制御電圧と基準電圧と
    を比較してその差分に応じて、前記駆動電圧および前記
    制御電圧が所定の電圧レベルになるように、前記トラン
    スの一次巻線側をＰＷＭ制御するＰＷＭ制御手段と、 動作モードに応じて、前記同期整流手段の前記スイッチ
    ング素子のスイッチングのＯＮ／ＯＦＦを制御する同期
    整流制御手段と、 を備えたことを特徴とする画像形成装置の電源回路。
  2. 【請求項２】 前記同期整流制御手段は、 画像形成を行う通常動作モードでは、前記同期整流手段
    のスイッチング素子をＯＮ制御して前記同期整流手段を
    導通状態にし、前記駆動出力端子から駆動電圧を出力さ
    せ、 待機状態となる省エネモードでは、前記同期整流手段の
    スイッチング素子をＯＦＦとして前記同期整流手段を遮
    断状態にし、前記駆動出力端子からの駆動電圧の出力を
    遮断することを特徴とする請求項１に記載の画像形成装
    置の電源回路。
  3. 【請求項３】 前記基準電圧を変更する基準電圧変更手
    段を備え、 前記基準電圧変更手段は、前記通常動作モードに比して
    前記省エネモードの場合に、前記基準電圧を低く設定す
    ることを特徴とする請求項２に記載の画像形成装置の電
    源回路。
  4. 【請求項４】 前記基準電圧変更手段は、前記省エネモ
    ードの場合に、前記基準電圧を、前記制御出力端子に接
    続される制御回路素子の動作下限電圧に設定することを
    特徴とする請求項３に記載の画像形成装置の電源回路。
  5. 【請求項５】 前記基準電圧変更手段は、前記省エネモ
    ードの場合に、前記基準電圧を、前記制御出力端子に接
    続される制御回路素子の定格電圧の略９０％に設定する
    ことを特徴とする請求項３に記載の画像形成装置の電源
    回路。
  6. 【請求項６】 画像形成動作を終了した後、前記通常モ
    ードから前記省エネモードに移行する時間を設定する時
    間設定手段を備えたことを特徴とする請求項２に記載の
    画像形成装置の電源回路。
  7. 【請求項７】 前記同期整流手段は、 前記トランスの二次巻線側に接続され、昇圧電圧を整流
    して第１の駆動出力端子から第１の駆動電圧を出力する
    第１の同期整流回路と、 前記トランスの二次巻線側に接続され、昇圧電圧を整流
    して第２の駆動出力端子から第２の駆動電圧を出力する
    第２の同期整流回路と、 を含み、 前記同期整流制御手段は、動作モードに応じて、前記第
    １および第２の同期整流回路の前記スイッチング素子の
    ＯＮ／ＯＦＦを制御することを特徴とする請求項１に記
    載の画像形成装置の電源回路。
  8. 【請求項８】 前記整流手段は、スイッチング素子を有
    する同期整流回路であることを特徴とする請求項１に記
    載の画像形成装置の電源回路。
  9. 【請求項９】 画像形成装置に供給する電源を制御する
    画像形成装置の電源制御方法において、 同期整流手段が、トランスの昇圧電圧を整流して駆動出
    力端子から駆動電圧を出力する第１の出力工程と、 整流手段が、前記トランスの昇圧電圧を整流して制御出
    力端子から制御電圧を出力する第２の出力工程と、 検出手段が、前記制御出力端子の制御電圧を検出する検
    出工程と、 ＰＷＭ制御手段が、前記検出された制御電圧と基準電圧
    とを比較してその差分に応じて、前記トランスの一次巻
    線側に接続されるスイッチング素子のスイッチングをＰ
    ＷＭ制御するＰＷＭ制御工程と、 同期整流制御手段が、動作モードに応じて、前記同期整
    流手段のスイッチング素子のＯＮ／ＯＦＦを制御する同
    期整流制御工程と、 を備えたことを特徴とする画像形成装置の電源制御方
    法。
  10. 【請求項１０】 前記同期整流制御工程では、 同期整流制御手段は、画像形成を行う通常動作モードで
    は、前記同期整流手段のスイッチング素子をＯＮ制御し
    て前記同期整流手段を導通状態にして、前記駆動出力端
    子から駆動電圧を出力させ、待機状態となる省エネモー
    ドでは、前記同期整流手段のスイッチング素子をＯＦＦ
    として前記同期整流手段を遮断状態にして、前記駆動出
    力端子からの駆動電圧の出力を遮断することを特徴とす
    る請求項９に記載の画像形成装置の電源制御方法。
  11. 【請求項１１】 基準電圧変更手段が、前記通常動作モ
    ードに比して前記省エネモードの場合に、前記基準電圧
    を低く設定する基準電圧変更工程を含むことを特徴とす
    る請求項１０に記載の画像形成装置の電源制御方法。
  12. 【請求項１２】 時間設定手段が、画像形成動作の終了
    後、前記通常モードから前記省エネモードに移行する時
    間を設定する時間設定工程を含むことを特徴とする請求
    項１０に記載の画像形成装置の電源制御方法。
JP2003022740A 2002-02-22 2003-01-30 画像形成装置の電源回路および画像形成装置の電源制御方法 Pending JP2003319649A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003022740A JP2003319649A (ja) 2002-02-22 2003-01-30 画像形成装置の電源回路および画像形成装置の電源制御方法
US10/369,728 US6845018B2 (en) 2002-02-22 2003-02-21 Power circuit and method for controlling drive and control voltages of an image formation apparatus

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2002046573 2002-02-22
JP2002-46573 2002-02-22
JP2003022740A JP2003319649A (ja) 2002-02-22 2003-01-30 画像形成装置の電源回路および画像形成装置の電源制御方法

Publications (1)

Publication Number Publication Date
JP2003319649A true JP2003319649A (ja) 2003-11-07

Family

ID=28456206

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003022740A Pending JP2003319649A (ja) 2002-02-22 2003-01-30 画像形成装置の電源回路および画像形成装置の電源制御方法

Country Status (2)

Country Link
US (1) US6845018B2 (ja)
JP (1) JP2003319649A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006082400A (ja) * 2004-09-16 2006-03-30 Seiko Epson Corp 印刷装置
WO2006054444A1 (ja) * 2004-11-19 2006-05-26 Cosel Co., Ltd. 多出力スイッチング電源装置
EP1703626A2 (en) 2005-03-18 2006-09-20 Fujitsu Limited Switching converter
JP2008061301A (ja) * 2006-08-29 2008-03-13 Canon Inc スイッチング電源装置
JP2017083763A (ja) * 2015-10-30 2017-05-18 コニカミノルタ株式会社 電源装置及び画像形成装置
US9927759B2 (en) 2016-03-11 2018-03-27 Konica Minolta, Inc. Power supply device for suppressing cross regulation and image forming apparatus including power supply device

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7116563B2 (en) * 2004-05-19 2006-10-03 Semtech Corporation Dual mode over-current protection for switching mode power converter
EP1693948B1 (en) * 2005-02-22 2008-04-09 STMicroelectronics S.r.l. Secondary side post regulator with PWM
CN101156304B (zh) * 2005-03-11 2011-10-05 Nxp股份有限公司 开关式电力转换器及其操作的方法
TWI285467B (en) * 2005-10-20 2007-08-11 Delta Electronics Inc Adaptive synchronous rectification control circuit and method thereof
US20070211500A1 (en) * 2006-03-02 2007-09-13 Hipro Electronic Co., Ltd DC-DC converter with direct driven synchronous rectifier
TW200803136A (en) * 2006-06-26 2008-01-01 Acbel Polytech Inc Synchronous voltage modulation circuit for resonant power conversion circuit
JP4247640B2 (ja) * 2006-09-19 2009-04-02 船井電機株式会社 プラズマテレビジョンおよび電源回路
US7499294B2 (en) * 2007-02-12 2009-03-03 Spi Electronic Co., Ltd. Self-excitation synchronous rectification driver
KR101129388B1 (ko) * 2007-04-30 2012-03-26 삼성전자주식회사 다중 출력을 갖는 전원공급장치
US8953343B2 (en) * 2007-04-30 2015-02-10 Samsung Electronics Co., Ltd. Power supply apparatus having multiple outputs
US20090257250A1 (en) * 2008-04-15 2009-10-15 Green Mark Technology Inc. Synchronous rectifier dc/dc converters using a controlled-coupling sense winding
US8587963B2 (en) * 2009-01-21 2013-11-19 Fsp Technology Inc. Resonant converter equipped with multiple output circuits to provide multiple power outlets
US8543859B2 (en) * 2010-03-12 2013-09-24 Dell Products, Lp Host detection circuit powered from primary side of the alternating current adaptor for detecting changes to a power level pulse of an information handling system
JP4950320B2 (ja) * 2010-04-16 2012-06-13 Ｔｄｋラムダ株式会社 スイッチング電源装置
DE102011083763A1 (de) * 2011-09-29 2013-04-04 Robert Bosch Gmbh Ansteuervorrichtung und Verfahren zum Ansteuern eines Gleichspannungswandlers
CN102324778A (zh) * 2011-09-30 2012-01-18 云南电力试验研究院(集团)有限公司 一种高效节能充电机
WO2013083296A2 (en) * 2011-12-09 2013-06-13 Telefonaktiebolaget L M Ericsson (Publ) Dc-dc converter with multiple outputs
KR20140025936A (ko) * 2012-08-23 2014-03-05 삼성전자주식회사 직류/직류 컨버터, 이를 포함하는 전자기기 및 직류/직류 컨버전 방법
JP2014090534A (ja) * 2012-10-29 2014-05-15 Sanken Electric Co Ltd 同期整流回路
US9425640B2 (en) * 2013-09-26 2016-08-23 The Charles Stark Draper Laboratory, Inc. System and method of inductive charging and localization through using multiple primary inductive coils to detect the induced voltage of a secondary inductive coil
US9787199B2 (en) * 2013-10-23 2017-10-10 Mitsubishi Electric Corporation Power conversion device to control power distribution of input power to multiple outputs
GB2520037B (en) * 2013-11-07 2021-08-11 Greengage Lighting Ltd Power distribution
US10554134B2 (en) * 2017-06-02 2020-02-04 Power Integrations, Inc. Idle ring detection for a multi-output power converter

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3261158B2 (ja) 1992-05-28 2002-02-25 株式会社リコー 画像形成装置
US5619403A (en) * 1992-07-24 1997-04-08 Canon Kabushiki Kaisha Multi-output power supply apparatus
JPH06209569A (ja) * 1993-01-05 1994-07-26 Yokogawa Electric Corp スイッチング電源装置
JPH09103073A (ja) * 1995-10-05 1997-04-15 Fujitsu Denso Ltd Ｄｃ−ｄｃコンバータ
US5973939A (en) * 1996-08-29 1999-10-26 Trw Inc. Double forward converter with soft-PWM switching
JP3446654B2 (ja) * 1999-04-02 2003-09-16 株式会社村田製作所 スイッチング電源装置
JP2000305641A (ja) * 1999-04-20 2000-11-02 Canon Inc スイッチング電源回路
JP3337009B2 (ja) * 1999-07-02 2002-10-21 株式会社村田製作所 スイッチング電源装置
US6130828A (en) * 1999-08-26 2000-10-10 Lucent Technologies, Inc. Multiple output converter having self-synchronized pulse width modulation regulation
JP3391320B2 (ja) * 1999-12-09 2003-03-31 株式会社村田製作所 Ｄｃ−ｄｃコンバータ
US6297970B2 (en) * 1999-12-10 2001-10-02 International Business Machines Corporation Multiple output synchronous rectifier circuit providing zero volt switch mode operation
US6330169B2 (en) * 2000-02-25 2001-12-11 Condor D.C. Power Supplies Inc. Converter output regulation via channel resistance modulation of synchronous rectifiers
JP3772071B2 (ja) 2000-05-12 2006-05-10 株式会社リコー 誘導加熱用インバータ回路を用いた定着装置
JP3522191B2 (ja) * 2000-05-19 2004-04-26 日本電気通信システム株式会社 多出力スイッチング電源回路
JP3661666B2 (ja) * 2001-08-10 2005-06-15 株式会社村田製作所 絶縁型スイッチング電源装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006082400A (ja) * 2004-09-16 2006-03-30 Seiko Epson Corp 印刷装置
WO2006054444A1 (ja) * 2004-11-19 2006-05-26 Cosel Co., Ltd. 多出力スイッチング電源装置
EP1703626A2 (en) 2005-03-18 2006-09-20 Fujitsu Limited Switching converter
EP1703626A3 (en) * 2005-03-18 2010-02-17 Fujitsu Limited Switching converter
EP2254225A1 (en) 2005-03-18 2010-11-24 Fujitsu Limited Switching Converter
US8076915B2 (en) 2005-03-18 2011-12-13 Fujitsu Limited Switching converter
JP2008061301A (ja) * 2006-08-29 2008-03-13 Canon Inc スイッチング電源装置
JP2017083763A (ja) * 2015-10-30 2017-05-18 コニカミノルタ株式会社 電源装置及び画像形成装置
US9927759B2 (en) 2016-03-11 2018-03-27 Konica Minolta, Inc. Power supply device for suppressing cross regulation and image forming apparatus including power supply device

Also Published As

Publication number Publication date
US20030185022A1 (en) 2003-10-02
US6845018B2 (en) 2005-01-18

Similar Documents

Publication Publication Date Title
JP2003319649A (ja) 画像形成装置の電源回路および画像形成装置の電源制御方法
US9893546B2 (en) Direct current power supply circuit
KR101365100B1 (ko) 동적 스위칭을 이용한 저전력 소모 시동 회로
JP2006094696A (ja) 力率補正回路及びその出力電圧制御方法
JP2004248488A (ja) モーター電源供給装置
US7830675B2 (en) Switching power supply device and method of starting the same
JP5701292B2 (ja) 電流共振電源
CN101677216A (zh) 基于初始化时段期间的测量选择参数/模式的方法和装置
KR20100105419A (ko) 전원 장치
US20130223867A1 (en) Power supply, image forming device, and power supply method
JP3425403B2 (ja) 半導体装置、および、この半導体装置を用いたスイッチング電源装置
JP2000023461A (ja) 電源回路
JP2010273431A (ja) 力率改善型スイッチング電源装置
JP4993510B2 (ja) 省電力電源装置
JP2001224169A (ja) スイッチング電源用半導体装置
JP2008289334A (ja) スイッチング電源装置および電源制御方法
JP2003274660A (ja) スイッチング電源回路
JP2002019232A (ja) 画像形成装置
JP4728360B2 (ja) 電源回路
JP5277706B2 (ja) スイッチング電源装置
KR20070121355A (ko) Ｓｍｐｓ의 전력 절감장치
JP2004015901A (ja) 電力変換装置
KR960001549B1 (ko) 초절전 스탠바이(stand-by)회로
JP2005204443A (ja) スイッチング電源回路
JP2003079156A (ja) 多出力スイッチング電源回路、画像形成装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070612

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071016

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080311