JP4247640B2

JP4247640B2 - プラズマテレビジョンおよび電源回路

Info

Publication number: JP4247640B2
Application number: JP2006252697A
Authority: JP
Inventors: 敬弘小川
Original assignee: Funai Electric Co Ltd
Current assignee: Funai Electric Co Ltd
Priority date: 2006-09-19
Filing date: 2006-09-19
Publication date: 2009-04-02
Anticipated expiration: 2026-09-19
Also published as: JP2008076504A; RU2007134737A; EP1903549A2; US20080068367A1; EP1903549A3

Description

本発明は、プラズマテレビジョンおよび電源回路に関する。

電源回路においては、電源電圧が異常状態とならないように、電源電圧を所定の範囲内にするための保護回路が設けられるのが一般的である。例えばマイコンで電源回路の出力電圧を監視し、該出力電圧が所定範囲外になるとマイコンが電源回路をリセットするなどである。

このような保護回路が設けられた電源回路として、出力電圧を検出して定常動作信号とを比較し、継続的な異常の場合のみ電源装置を停止させること（例えば特許文献１等。）、２種類の基準電圧と電源電圧とを比較し、電源電圧が所定範囲外であるときに電源回路の動作を停止させること（例えば特許文献３等。）が知られている。また、特許文献２にはＰＤＰへの各種電源の供給順乱れを防止する技術について記載されている。
特開２００１−１６８４７号公報実用新案登録第３１１３６７６号特開２００３−３３０４０８号公報

しかしながら、上述した従来の電源回路においては、電源回路の一次側の共振を制御する共振制御素子によっては、電源回路に対する電源電圧の供給が開始されてから十分な電圧での発振が開始されるまでに時間がかかるものもある。この場合、出力電圧が所定電圧まで上昇する前にマイコンの監視が開始され、マイコンが電源異常と判断してしまうことがあった。

本発明は、上記課題に鑑みてなされたもので、電源電圧の供給が開始されてから十分な電圧での発振が開始されるまでに時間がかかる電源回路であっても、出力電圧が所定の電圧以上になるまでに電源異常とならない電源回路、および該電源回路を備えるプラズマテレビジョンの提供を目的とする。

上記課題を解決するために本発明では、所定の起動信号が入力されると一次側の発振が開始され、該発振の開始から二次側の出力電圧が所定電圧以上となるまで所定時間を要する電源回路において、該電源回路の出力電圧が入力され、該出力電圧が上記所定電圧以上であるか否かを検知する検知手段と、上記検知手段が出力電圧を上記所定電圧より低いと判断した場合に該電源回路の主電源をオフ状態に切り替える電源切替手段と、一端に上記電源回路の外部より一定電圧が入力されつつ他端がグランドに接続される第二の分割抵抗と、一端がグランドに接続される第三の分割抵抗と、該第三の分割抵抗の他端にアノードが接続されつつ上記出力電圧がカソードに入力され、かつ上記発振の開始から所定時間後の上記出力電圧にて降伏するツェナダイオードと、上記第二の分割抵抗の分割点にコレクタが接続されるとともに上記第三の分割抵抗の分割点にベースが接続され、かつエミッタがグランドに接続されるトランジスタと、を含んで構成され、上記第二の分割抵抗の分割点の電圧が上記検知手段に接続されており、上記出力電圧が上記所定電圧以上になるまで上記検知手段に所定値以上の代替電圧を供給するとともに、上記出力電圧が上記所定電圧以上になると上記ツェナダイオードが降伏して上記代替電圧の供給を停止し、かつ上記出力電圧に基づく電圧を上記検知手段に入力する検知無効手段と、を備える構成としてある。
上記構成よれば、二次側の出力電圧が所定電圧以上になるまでは上記検知無効手段が上記検知手段に代替電圧を入力して出力電圧が所定電圧以上であると認識させ、上記検知手段は上記出力電圧が正常であると認識する。一方、二次側の出力電圧が所定電圧以上になると上記検知無効手段は代替電圧の出力を停止し、二次側の出力電圧に基づく電圧が上記検知手段に入力され、上記検知手段は上記出力電圧が正常であると認識する。

上記所定電圧とは、電源回路の電源供給先を駆動するのに十分な電圧であり、所定時間とは該電源回路が発振を開始してから出力電圧が該十分な電圧を超えるまでに要する時間である。上記所定値とは、出力電圧が上記十分な電圧を超えていると上記検知手段が判断する値であり、該所定値以上の代替電圧が上記検知手段に入力されていると、上記電源切替手段は上記主電源をオフ状態に切り替えない。上記出力電圧は一系統であっても良いし、検知手段の検知用に別途設けられても構わない。上記外部とは該電源回路内では無いことを意味し、該電源回路の電源事情に左右されない電圧を供給可能であることを意味する。即ち、外部とは、該電源回路の出力電圧が所定の電圧以上でなくとも安定して電圧を供給するものであり、例えば該電源回路の前段に位置するものが適する。

このように本発明によれば、所定の起動信号が入力されると一次側の発振が開始され、該発振の開始から二次側の出力電圧が所定の電圧以上となるまでに所定時間を要する電源回路においても、該所定時間に検知手段が出力電圧の異常を検知することが無いため上記電源切替手段が該電源回路の主電源をオフ状態にすることが無い。

また、より具体的には、上記検知手段は、一端に上記出力電圧が入力されつつ他端がグランドに接続される第一の分割抵抗を有しており、該第一の分割抵抗の分割点の電圧が所定値より低い場合に上記出力電圧が上記所定電圧より低いと検知し、上記検知無効手段は、一端に一定電圧の外部電圧が入力されつつ他端がグランドに接続される第二の分割抵抗と、一端がグランドに接続される第三の分割抵抗と、該第三の分割抵抗の他端にアノードが接続されつつ上記出力電圧がカソードに入力され、かつ上記発振の開始から所定時間後の上記出力電圧にて降伏するツェナダイオードと、上記第二の分割抵抗の分割点にコレクタが接続されるとともに上記第三の分割抵抗の分割点にベースが接続され、かつエミッタがグランドに接続されるトランジスタと、を含んで構成され、上記第一の分割抵抗の分割点と上記第二の分割抵抗の分割点とが接続され、上記ツェナダイオードの降伏時以外は該第二の分割抵抗の分割点における電圧が上記所定値以上となる構成としても良い。

この構成によれば、上記出力電圧が所定電圧より低いときには、上記外部電圧が上記第二の分割抵抗により所定値に調整されて上記検知手段に供給される。一方、上記出力電圧が所定電圧以上になると、上記ツェナダイオードが降伏して上記トランジスタをオンし、外部電圧をグランドに引き込むため、上記出力電圧が上記第一の分割抵抗により所定値に調整されて上記検出手段に入力される。

さらに、より具体的な構成として、所定の起動信号が入力されると一次側の発振を開始させ、該発振の開始から二次側の出力電圧が所定電圧以上となるまでに所定時間を要するサステイン電圧生成回路を備えて、入力される映像信号に基づく映像を画面に表示するプラズマテレビジョンにおいて、交流電圧が入力されて直流電圧を生成する整流回路と、内蔵するトランスの一次側巻線に上記直流電圧が入力され、二次側巻線においてアドレス電圧を生成してプラズマディスプレイパネルに出力するアドレス電圧生成回路と、内蔵するトランスの一次側巻線に上記直流電圧が入力され、二次側巻線における巻き出し位置がそれぞれ異なる導線から電圧レベルの異なるサステイン電圧と検査用電圧とを出力して該サステイン電圧をプラズマディスプレイパネルに出力するとともに該検査用電圧を外部に出力する上記サステイン電圧生成回路と、内蔵するトランスの一次側巻線に上記直流電圧が入力され、二次側巻線における巻き出し位置がそれぞれ異なる導線から電圧レベルの異なる第一の消去電圧と第二の消去電圧とスキャン電圧とをプラズマディスプレイパネルに出力するスタンバイ電圧生成回路と、上記検査用電圧が一端に入力されつつ他端がグランドに接続される第一の分割抵抗を有する検知回路と、上記整流回路の前段に設けられ、上記整流回路への交流電圧の供給と遮断とを切り替えることにより主電源のオン・オフを切り替えるリレー回路と、上記第一の分割抵抗の分割点における電圧を入力され、該電圧が所定値より低い場合に上記サステイン電圧が異常値であると判断して上記リレー回路をオフに切り替えるマイコンと、一端に一定の外部電圧が入力されつつ他端がグランドに接続される第二の分割抵抗と、一端がグランドに接続される第三の分割抵抗と、該第三の分割抵抗の他端にアノードが接続されつつカソードに上記サステイン電圧が入力され、かつ上記発振の開始から所定時間後の上記サステイン電圧にて降伏するツェナダイオードと、上記第二の分割抵抗の分割点にコレクタが接続されるとともに上記第三の分割抵抗の分割点にベースが接続され、かつエミッタがグランドに接続されるトランジスタと、を含んで構成され、上記第一の分割抵抗の分割点と上記第二の分割抵抗の分割点とが接続され、上記ツェナダイオードの降伏時以外は該第二の分割抵抗の分割点における電圧が上記所定値以上となる検知無効回路と、を具備する構成としても良い。

以上説明したように本発明によれば、検出手段の仕様変更をする事無く、出力電圧の遅延上昇に対応することが可能な電源回路を提供することができる。

また請求項３にかかる発明によれば、簡易な回路構成で本発明を実現できる。
さらに請求項１のような、より具体的な構成において、上述した請求項２および請求項３の各発明と同様の作用を奏することはいうまでもない。

以下、下記の順序に従って本発明の実施形態を説明する。
（１）本発明の概略構成：
（２）電源回路等の構成：
（３）サステイン電圧生成回路：
（４）まとめ：

（１）本発明の概略構成：
図１は、本発明にかかる電源回路を備えたプラズマテレビジョンの概略構成をブロック図により示している。

同図において、プラズマテレビジョン１００は、概略、プラズマディスプレイパネル（以下、ＰＤＰと略す。）４０と映像処理回路２０とチューナ回路１０とマイコン６０とパネル駆動回路３０と電源回路５０とから構成されている。チューナ回路１０はアンテナ１０ａを介してテレビ放送信号を受信し、マイコン６０の制御に基づいて所定の周波数帯域のテレビ放送信号から映像信号と音声信号とを中間周波信号として抽出する。マイコン６０は、内蔵するＣＰＵとＲＯＭとＲＡＭとからなるプログラム実行環境を備えており、プラズマテレビジョン１００全体の制御を行う。

映像処理回路２０はチューナ１０から入力された映像信号に基づいて映像信号をデジタル化し、該デジタル化された映像信号にカラーマネージメント、ノイズリダクション、エッジエンハンス、画質調整、γ補正、パネルタイミング、ゲイン調整、バランス調整等の映像信号処理を施す。映像処理回路２０から出力されるデジタル映像信号は、パネル駆動回路３０に入力され、同パネル駆動回路３０にてＰＤＰ４０の駆動信号が生成され、該駆動信号に基づいてＰＤＰ４０の画面に映像を表示する。

電源回路５０は、電源ケーブル５７を介して商用の交流電圧ＡＣが供給され、該供給された交流電圧からＰＤＰ４０を駆動させるための電源電圧として、サステイン電圧Ｖsusと、アドレス電圧Ｖaddと、第１消去電圧Ｖsetと、第２消去電圧Ｖeと、スキャン電圧Ｖscanとを生成し、ＰＤＰ４０に対して供給する。なお、電源回路５０は、ＰＤＰ４０以外にも、マイコン６０を始めとするプラズマテレビジョン１００を構成する各回路に対して必要な電源を供給する。

サステイン電圧Ｖsusとアドレス電圧Ｖaddとは、ＰＤＰ４０に多数備えられるセルにおける維持電極とアドレス電極とにそれぞれ供給され、スキャン電圧Ｖscanは、ＰＤＰ４０に多数備えられるセルにおける走査電極に供給される。本実施形態のＰＤＰ４０では、アドレス電極によって予備放電を行ったセルにおいて、走査電極と維持電極間にパルス電圧を加えることにより、ＰＤＰ４０の表示面方向に放電を起こさせる面放電方式を採用している。また、第１消去電圧Ｖsetと第２消去電圧Ｖe電源とは、セルに残留した電荷を消去するために用いられる。上記各電源電圧は、プラズマテレビジョン１００の起動時において、特定の順序とタイミングでＰＤＰ４０に出力される。

以上の構成により、テレビ電波に基づく映像をＰＤＰ４０にて再生することができる。むろん、アンテナ１０ａにて受信したテレビ映像のみならず、ＣＡＴＶによるテレビ映像が再生されてもよいし、ＤＶＤビデオデッキ等の外部機器から入力された映像信号が再生されてもよい。映像処理回路２０が各信号形式に対応していればよく、チューナ回路１０に入力されるテレビ電波はデジタル形式であってもよいし、アナログ形式であってもよい。

（２）電源回路等の構成：
図２は、電源回路５０やマイコン６０等をブロック図により示している。
電源回路５０においては、整流回路５１が交流電圧ＡＣを入力し、この交流電圧ＡＣを所定レベルの直流電圧ＤＣに変換する。そして、変換後の直流電圧ＤＣは、サステイン電圧Ｖsus生成回路５２、アドレス電圧Ｖadd生成回路５３、スタンバイ電圧生成回路５４にそれぞれ並列的に出力される。各電圧生成回路５２〜５４はそれぞれに特定の巻き数比となったトランスを内部に備えており、トランスの一次側に直流電圧ＤＣが入力されて、トランスの二次側においてそれぞれ所望の電圧レベルとなったサステイン電圧Ｖsus、アドレス電圧Ｖadd、第１消去電圧Ｖset、第２消去電圧Ｖe、スキャン電圧Ｖscanが取り出される。本実施形態においては整流回路５１から入力される直流電圧ＤＣが起動信号に相当する。

各電圧生成回路５２〜５４からは、出力電圧が所定値（例えば、２．５Ｖ）に調整された導線から検査用電圧Ｓ−Ｖsampを出力する。各電圧生成回路５２〜５４の二次側から出力される直流電圧ＤＣが所定範囲で安定している場合には、検査用電圧Ｓ−Ｖsampの値も安定した所定値となるが、各電圧生成回路５２〜５４の二次側から出力される直流電圧ＤＣが不安定である場合には同Ｓ−Ｖsampの値も不安定となる。つまり、検査用電圧Ｓ−Ｖsampは各電圧生成回路５２〜５４から安定して出力されているか否か判断するための電圧である。検査用電圧Ｓ−Ｖsampはマイコン６０に対して出力され、該検査用電圧Ｓ−Ｖsampを受け付けたマイコン６０がそのレベルが正常か否かを判断する。

マイコン６０は、Ｖsus生成回路５２から出力された電圧を入力するためのアナログ／デジタル（Ａ／Ｄ）入力ポートを備えている。本実施形態においては、Ｓ−Ｖsampとして検査用電圧Ｓ−ＶsusをＡ／Ｄ変換した上でマイコン６０のＡ／Ｄ入力ポートに入力させる。本実施形態においてマイコン６０は、Ａ／Ｄ入力ポートに１．５〜３．５Ｖが入力されるとポートＰＷ１からハイ（Ｈ）の切換信号を出力し、Ａ／Ｄ入力ポートに１．５〜３．５Ｖ以外の電圧が入力されるとポートＰＷ１からロー（Ｌ）の切換信号を出力する。

整流回路５１の前段には、リレー回路５５が搭載されている。つまり、マイコン６０がポートＰＷ１から出力する切替信号によってこのリレー回路５５におけるスイッチをオン・オフすることにより、主電源の供給をオン・オフする。具体的には、リレー回路５５のリレーコイルを駆動するためのスイッチング動作用のトレンジスタＴｒ１をマイコン６０とリレー回路５５間に配置するとともに、トランジスタＴｒ１に上記切替信号を印加するようにしており、同切替信号がハイ（Ｈ）レベルとなればリレー回路５５のスイッチはオンとなって主電源の供給が行われ、同切替信号がロー（Ｌ）レベルとなればリレー回路５５のスイッチはオフとなって主電源の供給が遮断される。ただし、リレー回路５５においては、上記スイッチとは別に電源の入力側と出力側とを抵抗Ｒ１を介して接続しており、かかる接続により上記スイッチがオフとなっている場合でも、マイコン６０には一定レベルのスタンバイ用の電源電圧が供給されるようになっている。当該スタンバイ用の電源電圧は、スタンバイ電圧生成回路５４を介してマイコン６０に供給される。

（３）サステイン電圧生成回路：
以下、部分共振制御素子を有する電源回路の一例としてＶsus生成回路５２を例にとって説明する。図３はＶsus生成回路５２の回路図である。

Ｖsus生成回路５２は部分共振回路であり、整流回路５１で整流後の電圧が直接入力される一次側と、トランスを介して所望の電圧に調整され、ＰＤＰにサステイン電圧Ｖsusを供給する二次側と、から構成される。

一次側７０には、一次側７０の電圧を適宜調整する制御ＩＣ７０ａと、共振回路７０ｂと、二次側７２の電圧を制御ＩＣ７０ａにフィードバックする一次側フィードバック回路７０ｄと、が設けられている。二次側７２には、二次側７２の出力電圧に応じて一次側フィードバック回路７０ｄに信号を送信する二次側フィードバック回路７２ｇと、所定の出力電圧を出力可能とするトランス７１の二次側巻線７１ｃの必要巻数からの出力ライン７２ａと、二次側７２の電圧を所定電圧に降下させてマイコン６０のＡ／Ｄ端子に検査用電圧Ｓ−Ｖsusを供給する検知回路７２ｂと、１５ＶをＶsus生成回路５２の外部から供給されて該電圧に基づいてＡ／Ｄ端子に所定電圧を供給可能な検知無効回路７３と、が設けられている。

制御ＩＣ７０ａは、共振回路７０ｂからトリガ電圧が入力されるトリガ入力端子としてのゼロ電流検出端子Ａと、グランド電圧が供給されるＧＮＤ端子Ｂと、一次側フィードバック回路７０ｄを介してフィードバック信号が入力されるフィードバック端子Ｃと、コントロール巻線７１ａからの電源供給を受けるＶcc端子Ｄと、ＡＣ整流後の電圧を直接入力されて起動時のみＶccに電流を供給して起動後は自動切断されるＶin端子Ｆと、を備える。

整流回路５１から直流電圧ＤＣが供給されると、まずＶin端子Ｆに電圧が印加され、制御ＩＣ７０ａ内部の起動回路で電荷の蓄積が開始される。このＶin端子Ｆはマイクロアンペアレベルの電流を制御ＩＣ７０ａ内部の起動回路に供給しているため、電荷の蓄積に時間を要する。この時間が遅延である。起動回路の電荷が所定量に達するまでは、ＶccはＶinから入力される電圧に基づいて発振し、起動回路の電荷が所定量に達するとＶccはコントロール巻線７１ａからの電源供給だけで発振される。同時に、Ｖin端子Ｆからの入力が自動的に切断されてＶin端子Ｆからの電荷の供給は停止する。

また、制御ＩＣは、フィードバック端子Ｃに入力されたフィードバック信号に基づき、ＰＷＭによるフィードバック制御を行い、二次側の出力電圧が適正電圧となるように適宜調整し、コレクタ端子Ｇよりトランスの一次側メイン巻線に駆動電圧を出力する。

更に、制御ＩＣは、共振回路を介してトランスのコントロール巻線における電圧をゼロ電流検出端子Ａに入力することで、二次側のゼロ電流点を検出し、コレクタ端子Ｇからの出力をスイッチングするメインスイッチング素子のオンタイミングを決定している。

一次側フィードバック回路７０ｄは、フォトカプラを構成するフォトトランジスタ７０ｅを介して、制御ＩＣ７０ａのフィードバック端子Ｃがグランドに接続されて成り、フォトトランジスタ７０ｅが、後述する二次側フィードバック回路７２ｈに設けられたフォトカプラを構成する発光ダイオードｉからの所定時間の発光を受光することでオンし、フィードバック信号をフィードバック端子Ｃに入力する。

トランス７１からは、約１７５Ｖをサステイン電圧として出力するＶsus出力ライン７２ａと、二次側フィードバック回路７２ｈや検知回路７２ｂが接続される電圧監視ライン７２ｇとが出力されている。Ｖsus出力ライン７２ａには検知無効回路７３が接続されるとともに、該検知無効回路７３からの出力ラインが後述する検知回路７２ｂに接続される。

二次側フィードバック回路７２ｈは、フォトカプラを構成する発光ダイオード７２ｉがアノードを監視ライン７２ｇに向けて接続され、該発光ダイオード７２ｉのカソードは該発光ダイオード７２ｉに対して逆方向に接続されるツェナダイオード７２ｆを介してグランドに接続される。即ち、監視ライン７２ｇの電圧がツェナダイオード７２ｆの降伏電圧を超えるとツェナダイオード７２ｆが降伏して発光ダイオード７２ｉに電流が流れて発光し、フォトトランジスタ７０ｅに受光させる。

また、検知回路７２ｂは、一端が電圧監視ライン７２ｇに接続されつつ他端がグランドに接続される分割抵抗７２ｄ，７２ｅ（第一の分割抵抗）と、該分割抵抗の分割点にカソードが接続されるとともにアノードがマイコン６０のＡ／Ｄ端子に接続されるダイオード７２ｃと、を有する。さらにダイオード７２ｃのアノードには検知無効回路７３の出力ラインも接続される。即ち、電圧監視ライン７２ｇの電圧が分割抵抗７２ｄ、７２ｅにより分割されて分割点の電圧が検査用電圧Ｓ−Ｖsusとして出力されており、検査用電圧Ｓ−Ｖsusが所定電圧よりも低いとマイコン６０のＡ／Ｄ端子がこの電圧を検知してＬを出力するためリレー回路５５がオフになり、電源回路５０が停止される。一方、検査用電圧Ｓ−Ｖsusが所定電圧よりも高いとマイコン６０のＡ／Ｄ端子がこの電圧を検知してＨを出力し、リレー回路５５はオンになるため電源回路５０は停止されない。分割抵抗７２ｄ，７２ｅの抵抗値は、分割点の電圧が１．５〜３．５Ｖ（中心値２．５Ｖ）となるように設定される。

以上より検知回路７２ｂからの検査用電圧Ｓ−Ｖsusを供給されてＶsus電圧の異常を検出するマイコン６０が検知手段を構成する。また、Ｓ−Ｖsusが異常であると判断した場合にＬを出力してリレー回路をオフするマイコン６０が電源切替手段を構成する。

ところで、制御ＩＣ７０ａが発振を開始するまでに所定時間を要し、かつマイコン６０が検知回路７２ｂを介して所定電圧よりも低い電圧を検知する場合は、マイコン６０が電源回路５０を停止する。従って、マイコン６０の起動タイミングによっては、制御ＩＣ７０ａが発振を開始するまでに電源回路５０が停止されてしまい、電源回路５０が起動しないこととなる。そこで本発明においては、制御ＩＣ７０ａが起動するまでの間に、電源回路５０が停止されないように検知無効回路７３を設けた。

検知無効回路７３は、ツェナダイオード７３ａ、分割抵抗７３ｂ、７３ｃ（第三の分割抵抗）、トランジスタ７３ｄ、分割抵抗７３ｅ，７３ｆ（第二の分割抵抗）、ダイオード７３ｇ、を有し、Ｖsus生成回路５２の外部から１５Ｖが入力されている。
ツェナダイオード７３ａは、降伏電圧が約１５０Ｖであり、Ｖsus出力ラインに対してカソードを接続され、アノードが分割抵抗７３ｂ、７３ｃの一端に接続される。分割抵抗７３ｂ、７３ｃの他端はグランドに接続される。分割抵抗７３ｂ、７３ｃの抵抗値は、Ｖsus出力ライン７２ａの電圧が約１７５Ｖのときに、ツェナダイオード７３ａに印加される電圧が約１５０Ｖとなるように設定される。分割抵抗７３ｂ、７３ｃの分割点には、トランジスタ７３ｄのベースが接続される。外部より入力される１５Ｖ対グランドに直列に接続される分割抵抗７３ｅ，７３ｆは、分割点にトランジスタ７３ｄのコレクタとダイオード７３ｇのアノードが接続される。つまり抵抗７３ｅには電源回路５０のＶsus生成回路よりも前段から１５Ｖが供給される。トランジスタ７３ｄのエミッタは、グランドに接続される。また、ダイオード７３ｇのカソードは検知回路７２ｂのダイオード７２ｃのアノードに接続される。

即ち、Ｖsus出力ライン７２ａの電圧が約１７５Ｖよりも低い場合は、ツェナダイオード７３ａは降伏せず、トランジスタ７３ｄのベースにも電圧が印加されないためオンしない。従って外部から入力される１５Ｖが抵抗７３ｅとダイオード７３ｇとを介して、１．５Ｖ〜３．５Ｖ（中心値２．５Ｖ）に減圧されてマイコン６０のＡ／Ｄ入力ポートに入力され、マイコン６０はＶsus電圧が１７５Ｖ以上であると認識する。

一方、Ｖsus出力ライン７２ａの電圧が約１７５Ｖ以上になると、ツェナダイオード７３ａは降伏してトランジスタ７３ｄをオンし、外部から入力される１５Ｖをトランジスタ７３ｄのコレクタ−エミッタラインを介してグランドに引き込む。よってこのとき外部より入力される１５Ｖに基づく電圧は、検知回路７２ｂには供給されない。

以上より、Ｖsus電圧が１７５Ｖより低い場合に検知回路７２ｂに（すなわちマイコン６０のＡ／Ｄ入力ポートに）１．５Ｖ〜３．５Ｖを出力し、Ｖsus電圧が１７５ｖ以上である場合に検知回路７２ｂに（すなわちマイコン６０のＡ／Ｄ入力ポートに）電圧を出力しない検知無効回路７３が検知無効手段を構成する。

次に図４のタイミングチャートを参照して、回路全体の動作を説明する。
まず、プラズマテレビジョン１００の電源がオンされると、電源回路５０が起動する。するとリレー回路５５がオンし、整流回路５１で整流された直流電圧ＤＣがＶsus生成回路５２に入力される。このとき１５ＶラインはＶsus生成回路よりも先に出力を開始しており、Ｖsus生成回路が起動中は常に１５Ｖを検知無効回路７３に供給し続ける。

Ｖsus生成回路５２がオンすると、制御ＩＣ７０ａのＶin端子に電荷が供給され、制御ＩＣ７０ａの起動回路に電荷が蓄積され始める。同時に蓄積された電荷を電源としてＶccが発振を開始する。するとトランス７１の二次側巻線７１ｃから出力されるＶsus電圧が０Ｖから１７５Ｖまで漸次上昇する。しかしながら、この二次側巻線７１ｃの出力電圧上昇中は、Ｖsus出力ライン７２ａの電圧は１７５Ｖより低いためツェナダイオード７３ａは降伏せず、外部から入力される１５Ｖが抵抗７３ｅにより１．５〜３．５Ｖに減圧されてマイコン６０のＡ／Ｄ入力ポートに供給される。

また、Ｖsusが上昇を開始すると同時に、分割抵抗７２ｄ、７２ｅの分割点Ｓの電圧も０Ｖから約２．５Ｖ（１．５〜３．５Ｖ）まで上昇を開始するが、検知無効回路７３から供給される電圧よりも低いためマイコン６０のＡ／Ｄ入力ポートには供給されない。即ち、マイコン６０は検知無効回路７３から供給される検知電圧により切換信号としてＨを出力するため、リレー回路５５のスイッチはオンされ続ける。

そして、Ｖsus電圧が１７５Ｖに達すると、ツェナダイオード７３ａが降伏し、分割抵抗７３ｂ、７３ｃを介してグランドに電流が流れ、該分割抵抗の分割点に電圧が発生し、トランジスタ７３ｄのベースに電圧が供給されてオンする。すると外部から入力される１５Ｖはトランジスタ７３ｄによりグランドに引き込まれ、検知無効回路７３から検知回路７２ｂへの電圧供給が停止される。一方、Ｖsus電圧が１７５Ｖに達すると分割点Ｓの電圧は２．５Ｖに達しており、分割点Ｓの電圧が検査用電圧Ｓ−Ｖsusとしてマイコン６０のＡ／Ｄポートに供給され、マイコン６０は切換信号をＨとして出力し続けるためリレー回路５５のスイッチはオンされ続ける。

よって電源回路５０に対する電源電圧の供給が開始されてから十分な電圧での発振が開始されるまでに時間がかかる制御ＩＣを使用し、出力電圧が所定電圧まで上昇する前にマイコンの監視が開始されても、マイコンが電源異常と判断することの無い電源回路を提供することが可能となる。

（４）まとめ：
つまり、サステイン電圧生成回路５２の前段から供給される電圧が一端に入力されつつ他端がグランドに接続される分割抵抗７３ｅ，７３ｆと、Ｖsus出力ライン７２ａに対してカソードを接続しつつ約１５０Ｖで降伏するツェナダイオード７３ａと、一端がツェナダイオード７３ａのアノードに接続されつつ他端がグランドに接続される分割抵抗７３ｅ，７３ｆと、分割抵抗７３ｅ，７３ｆの分割点にコレクタが接続されるとともに分割抵抗７３ｂ，７３ｃの分割点にベースが接続され、かつエミッタがグランドに接続されるトランジスタ７３ｄとにより成る検知無効回路７３を設け、分割抵抗７３ｅ，７３ｆの分割点と分割抵抗７２ｄ，７２ｅの分割点とを接続した。

これにより、検知無効回路７３は、Ｖsusが１７５Ｖになるまで検知回路７２ｂに代替電圧を供給し、Ｖsusが１７５Ｖ以上になると代替電圧の供給を停止させる。従ってＶsusが１７５Ｖより低い場合でもマイコン６０のＡ／Ｄ入力ポートにはＶsusが１７５Ｖ以上である旨示す代替電圧が入力されるため、マイコン６０がリレー回路５５にＬの切替信号を出力することが無い。

なお、本発明は上記実施例に限られるものでないことは言うまでもない。当業者であれば言うまでもないことであるが、
・上記実施例の中で開示した相互に置換可能な部材および構成等を適宜その組み合わせを変更して適用すること
・上記実施例の中で開示されていないが、公知技術であって上記実施例の中で開示した部材および構成等と相互に置換可能な部材および構成等を適宜置換し、またその組み合わせを変更して適用すること
・上記実施例の中で開示されていないが、公知技術等に基づいて当業者が上記実施例の中で開示した部材および構成等の代用として想定し得る部材および構成等と適宜置換し、またその組み合わせを変更して適用すること
は本発明の一実施例として開示されるものである。

本発明にかかる電源回路を備えたプラズマテレビジョンの概略構成を示すブロック図である。本発明にかかる電源回路やマイコン等を示すブロック図である。本発明にかかるサステイン電圧生成回路の回路図である。本発明にかかるサステイン電圧生成回路の各部の電圧上昇を示すタイミングチャートである。

符号の説明

１０…チューナ回路
１０ａ…アンテナ
２０…映像処理回路
３０…パネル駆動回路
４０…ＰＤＰ
５０…電源回路
５１…整流回路
５２…サステイン電圧生成回路
５３…アドレス電圧生成回路
５４…スタンバイ電圧生成回路
５５…リレー回路
５７…電源ケーブル
６０…マイコン
７０…一次側
７０ａ…制御ＩＣ
７０ｂ…共振回路
７０ｃ…一次側フィードバック回路
７０ｄ…フォトトランジスタ
７１…トランス
７１ａ…コントロール巻線
７１ｂ…一次側メイン巻線
７１ｃ…二次側巻線
７２…二次側
７２ａ…Ｖsus出力ライン
７２ｂ…Ｓ−Ｖsus回路
７２ｃ…ダイオード
７２ｄ、７２ｅ…抵抗
７２ｆ…ツェナダイオード
７２ｇ…電圧監視ライン
７２ｈ…二次側フィードバック回路
７２ｉ…発光ダイオード
７３…検知無効回路
７３ａ…ツェナダイオード
７３ｂ、７３ｃ…抵抗
７３ｄ…トランジスタ
７３ｅ、７３ｆ…抵抗
７３ｇ…ダイオード
１００…プラズマテレビジョン

Claims

所定の起動信号が入力されると一次側の発振を開始させ、該発振の開始から二次側の出力電圧が所定電圧以上となるまでに所定時間を要するサステイン電圧生成回路を備えて、入力される映像信号に基づく映像を画面に表示するプラズマテレビジョンにおいて、
交流電圧が入力されて直流電圧を生成する整流回路と、
内蔵するトランスの一次側巻線に上記直流電圧が入力され、二次側巻線においてアドレス電圧を生成してプラズマディスプレイパネルに出力するアドレス電圧生成回路と、
内蔵するトランスの一次側巻線に上記直流電圧が入力され、二次側巻線における巻き出し位置がそれぞれ異なる導線から電圧レベルの異なるサステイン電圧と検査用電圧とを出力して該サステイン電圧をプラズマディスプレイパネルに出力するとともに該検査用電圧を外部に出力する上記サステイン電圧生成回路と、
内蔵するトランスの一次側巻線に上記直流電圧が入力され、二次側巻線における巻き出し位置がそれぞれ異なる導線から電圧レベルの異なる第一の消去電圧と第二の消去電圧とスキャン電圧とをプラズマディスプレイパネルに出力するスタンバイ電圧生成回路と、
上記検査用電圧が一端に入力されつつ他端がグランドに接続される第一の分割抵抗を有する検知回路と、
上記整流回路の前段に設けられ、上記整流回路への交流電圧の供給と遮断とを切り替えることにより主電源のオン・オフを切り替えるリレー回路と、
上記第一の分割抵抗の分割点における電圧を入力され、該電圧が所定値より低い場合に上記サステイン電圧が異常値であると判断して上記リレー回路をオフに切り替えるマイコンと、
一端に一定の外部電圧が入力されつつ他端がグランドに接続される第二の分割抵抗と、一端がグランドに接続される第三の分割抵抗と、該第三の分割抵抗の他端にアノードが接続されつつカソードに上記サステイン電圧が入力され、かつ上記発振の開始から所定時間後の上記サステイン電圧にて降伏するツェナダイオードと、上記第二の分割抵抗の分割点にコレクタが接続されるとともに上記第三の分割抵抗の分割点にベースが接続され、かつエミッタがグランドに接続されるトランジスタと、を含んで構成され、上記第一の分割抵抗の分割点と上記第二の分割抵抗の分割点とが接続され、上記ツェナダイオードの降伏時以外は該第二の分割抵抗の分割点における電圧が上記所定値以上となる検知無効回路と、
を具備することを特徴とするプラズマテレビジョン。
所定の起動信号が入力されると一次側の発振が開始され、該発振の開始から二次側の出力電圧が所定電圧以上となるまで所定時間を要する電源回路において、
該電源回路の出力電圧が入力され、該出力電圧が上記所定電圧以上であるか否かを検知する検知手段と、
上記検知手段が出力電圧を上記所定電圧より低いと判断した場合に該電源回路の主電源をオフ状態に切り替える電源切替手段と、
一端に上記電源回路の外部より一定電圧が入力されつつ他端がグランドに接続される第二の分割抵抗と、一端がグランドに接続される第三の分割抵抗と、該第三の分割抵抗の他端にアノードが接続されつつ上記出力電圧がカソードに入力され、かつ上記発振の開始から所定時間後の上記出力電圧にて降伏するツェナダイオードと、上記第二の分割抵抗の分割点にコレクタが接続されるとともに上記第三の分割抵抗の分割点にベースが接続され、かつエミッタがグランドに接続されるトランジスタと、を含んで構成され、上記第二の分割抵抗の分割点の電圧が上記検知手段に接続されており、上記出力電圧が上記所定電圧以上になるまで上記検知手段に所定値以上の代替電圧を供給するとともに、上記出力電圧が上記所定電圧以上になると上記ツェナダイオードが降伏して上記代替電圧の供給を停止し、かつ上記出力電圧に基づく電圧を上記検知手段に入力する検知無効手段と、を備えることを特徴とする電源回路。
上記検知手段は、一端に上記出力電圧が入力されつつ他端がグランドに接続される第一の分割抵抗を有しており、該第一の分割抵抗の分割点の電圧が所定値より低い場合に上記出力電圧が上記所定電圧より低いと検知し、
上記検知無効手段は、一端に一定電圧の外部電圧が入力されつつ他端がグランドに接続される第二の分割抵抗と、一端がグランドに接続される第三の分割抵抗と、該第三の分割抵抗の他端にアノードが接続されつつ上記出力電圧がカソードに入力され、かつ上記発振の開始から所定時間後の上記出力電圧にて降伏するツェナダイオードと、上記第二の分割抵抗の分割点にコレクタが接続されるとともに上記第三の分割抵抗の分割点にベースが接続され、かつエミッタがグランドに接続されるトランジスタと、を含んで構成され、上記第一の分割抵抗の分割点と上記第二の分割抵抗の分割点とが接続され、上記ツェナダイオードの降伏時以外は該第二の分割抵抗の分割点における電圧が上記所定値以上となることを特徴とする上記請求項２に記載の電源回路。