JP3107708U

JP3107708U - プラズマディスプレイ装置

Info

Publication number: JP3107708U
Application number: JP2004005465U
Authority: JP
Inventors: 一宮本
Original assignee: Funai Electric Co Ltd
Current assignee: Funai Electric Co Ltd
Priority date: 2004-09-13
Filing date: 2004-09-13
Publication date: 2005-02-03
Anticipated expiration: 2010-09-13

Abstract

【課題】アドレス用電源が立ち上がって後、サステイン用電源を立ち上がらせるときにも、マイクロコンピュータからスイッチング電源の一次側に送出する制御信号の数を２本から１本に減らす。
【解決手段】ＰＤＰ４３の素子の選択に使用されるアドレス用電源Ｐ２を生成する第２のスイッチング電源２と、ＰＤＰ４３における選択された素子の発光に使用されるサステイン用電源Ｐ３を生成する第３のスイッチング電源３と、フォトカプラ５を介して制御信号４７を第２のスイッチング回路１２に送出するマイコン４とを備えた構成において、第２のスイッチングトランスＴ２に巻回された第２の補助コイルＬ１２の出力を整流平滑した第２の補助直流電源Ｐ１２を、第３のスイッチング回路１３に動作電源として供給している。
【選択図】図１

Description

本考案は、プラズマディスプレイモジュールの駆動回路内の論理回路に供給される論理回路用電源を生成する第１のスイッチング電源と、プラズマディスプレイパネルの素子の選択に使用されるアドレス用電源を生成する第２のスイッチング電源と、プラズマディスプレイパネルにおける選択された素子の発光に使用されるサステイン用電源を生成する第３のスイッチング電源とを備えたプラズマディスプレイ装置に関するものである。

大画面化するのに有利であるプラズマディスプレイ装置においては、プラズマディスプレイパネルを駆動する駆動回路内の論理回路に供給される論理回路用電源と、プラズマディスプレイパネルの素子の選択に使用されるアドレス用電源と、選択された素子の発光に使用されるサステイン用電源との３種の直流電源を必要とする。また、論理回路用電源、アドレス用電源、サステイン用電源のそれぞれは、出力電力が大きくなることから、図３に示したように、それぞれに対応して設けられたスイッチング電源により供給される。すなわち、同図における第１のスイッチング電源１は論理回路用電源Ｐ１を生成し、第２のスイッチング電源２ａはアドレス用電源Ｐ２を生成し、第３のスイッチング電源３はサステイン用電源Ｐ３を生成する。

また、電源の立ち上がり順序については、論理回路用電源Ｐ１が供給された状態において、アドレス用電源Ｐ２を供給した後、サステイン用電源Ｐ３を供給する必要がある。また、電源オフとするときには、論理回路用電源Ｐ１が供給された状態において、サステイン用電源Ｐ３がオフとなるタイミングを、アドレス用電源Ｐ２がオフとなるタイミングより遅れないようにする必要がある。このため、マイクロコンピュータ４ａからの制御信号を第２のスイッチング電源２ａと第３のスイッチング電源３とのそれぞれに導き、スイッチング電源２ａ，３のそれぞれのスイッチングの開始のタイミングや停止のタイミングを制御することによって、上記した要求を満たすようにしている（第１の従来技術とする）。

また、以下に示す技術が提案されている（第２の従来技術とする）。すなわち、この技術では、プラズマディスプレイパネルと駆動回路とからなるプラズマディスプレイモジュールに動作電源を供給するための第１の電源回路と、アナログ映像信号を所定処理してプラズマディスプレイモジュールに出力するインタフェースボードに動作電源を供給するための第２の電源回路とを、互いに独立した電源回路としている。そして、第１の電源回路において、第２の電源回路の動作電源を生成するようにしている。また、第１の電源回路は、インタフェースボードから第１の制御信号が出力されたとき、第２の電源回路に動作電源の供給を行うようになっている。また、第２の制御信号が出力されたときには、プラズマディスプレイモジュールに３種の動作電源を、所定の順序でもって供給し、第２の制御信号の出力が停止されたときには、所定の順序でもって３種の動作電源の供給を停止している（例えば、特許文献１参照）。

また、以下に示す技術が提案されている（第３の従来技術とする）。すなわち、この技術では、プラズマテレビを、チューナ部とＰＤＰ部とに分割するとともに、それぞれに電源回路を設けている。また、それぞれに制御部を設けている。そして、チューナ部とＰＤＰ部とのそれぞれに設けられた制御部は、互いに通信を行うことによって、電源オンに移行した後の動作のタイミングを合わせている。また、互いの電源経路を監視する経路を設けることによって、双方が電源オン状態となっていることを検出可能にし、互いが電源オンを検出したとき、所定動作を行うようにしている（例えば、特許文献２参照）。
特開２００２−１４９０８０号公報特開２００４−４５４８５号公報

しかしながら、第１の従来技術を用いる場合には、以下に示す問題を生じていた。すなわち、マイクロコンピュータ４ａは、スイッチング電源２ａ，３から見たときには、二次側の負荷に属するブロックとなっている。一方、第２のスイッチング電源２ａのスイッチングの開始や停止を制御するには、一次側に属する第２のスイッチング回路１２の動作を制御する必要がある。また、同様に、第３のスイッチング電源３のスイッチングの開始や停止を制御するには、一次側に属する第３のスイッチング回路１３の動作を制御する必要がある。このため、第２のスイッチング回路１２に制御信号を出力する経路と、第３のスイッチング回路１３に制御信号を出力する経路とのそれぞれには、フォトカプラ５，６を設ける必要がある。一方、フォトカプラは高価な素子であるため、部品原価の低減が困難になるという事態を招いていた。また、マイクロコンピュータ４ａの出力端子を２つも占有するという問題も生じていた。

第２の従来技術においては、論理回路用電源、アドレス用電源、サステイン用電源のそれぞれの立ち上がりの順序や下降の順序を決定するための構成については、具体的な記載がないので、第１の従来技術を解決しようとする観点からは、第２の従来技術は適用することが困難となっている。

また、第３の従来技術においても、同様に、論理回路用電源、アドレス用電源、サステイン用電源のそれぞれの立ち上がりの順序や下降の順序を決定するための構成については、具体的な記載がないので、第１の従来技術を解決しようとする観点からは、第３の従来技術は適用することが困難となっている。

本考案は、上記の問題点を解決するため創案されたものであり、その目的は、アドレス用電源が立ち上がって後、サステイン用電源を立ち上がらせるときにも、マイクロコンピュータからスイッチング電源の一次側に送出する制御信号の数を２本から１本に減らすことのでき、且つ、サステイン用電源の電圧を、アドレス用電源の電圧の下降に対して遅れることなく下降させることのでき、且つ、スイッチング電源がスイッチングを停止した状態にあるときに、アドレス用電源とサステイン用電源とに電圧が残留することを防止することのできるプラズマディスプレイ装置を提供することにある。

また、本考案の目的は、プラズマディスプレイモジュールの駆動回路内の論理回路に供給される論理回路用電源を生成する第１のスイッチング電源と、プラズマディスプレイパネルの素子の選択に使用されるアドレス用電源を生成する第２のスイッチング電源と、プラズマディスプレイパネルにおける選択された素子の発光に使用されるサステイン用電源を生成する第３のスイッチング電源とを備えた構成において、第２のスイッチング電源のトランスに第２の補助コイルを巻回し、第２の補助コイルの出力を整流平滑した第２の補助直流電源を、第３のスイッチング電源のスイッチング回路の動作電源とすることにより、アドレス用電源が立ち上がって後、サステイン用電源を立ち上がらせるときにも、マイクロコンピュータからスイッチング電源の一次側に送出する制御信号の数を２本から１本に減らすことのできるプラズマディスプレイ装置を提供することにある。

また、上記目的に加え、第２のスイッチング電源のスイッチング回路に導かれた制御信号を、第３のスイッチング電源のスイッチング回路にも導き、制御信号のレベルが、第２のスイッチング電源のスイッチング回路のスイッチングを停止させるレベルとなるときには、第３のスイッチング電源のスイッチング回路のスイッチングを停止させることにより、サステイン用電源の電圧を、アドレス用電源の電圧の下降に対して遅れることなく下降させることのできるプラズマディスプレイ装置を提供することにある。

上記の課題を解決するため、本考案に係るプラズマディスプレイ装置は、プラズマディスプレイパネルとプラズマディスプレイパネルを駆動する駆動回路とからなるプラズマディスプレイモジュールと、第１のスイッチングトランスと第１のスイッチングトランスの一次コイルに流れる電流をスイッチングする第１のスイッチング回路とを有するとともに第１のスイッチング回路には第１のスイッチングトランスに巻回された第１の補助コイルの出力を整流平滑した第１の補助直流電源が動作電源として供給され、前記駆動回路内の論理回路に供給される論理回路用電源を生成する第１のスイッチング電源と、第２のスイッチングトランスと第２のスイッチングトランスの一次コイルに流れる電流をスイッチングする第２のスイッチング回路とを有するとともに第２のスイッチング回路には第１の補助直流電源が動作電源として供給され、前記プラズマディスプレイパネルの素子の選択に使用されるアドレス用電源を生成する第２のスイッチング電源と、第３のスイッチングトランスと第３のスイッチングトランスの一次コイルに流れる電流をスイッチングする第３のスイッチング回路とを有し、前記プラズマディスプレイパネルにおける選択された素子の発光に使用されるサステイン用電源を生成する第３のスイッチング電源と、フォトカプラを介して制御信号を第２のスイッチング回路に送出することでもって、第２のスイッチング電源がアドレス用電源の送出を開始するタイミングとアドレス用電源の送出を停止するタイミングとを制御するマイクロコンピュータとを備えたプラズマディスプレイ装置に適用している。そして、アノードがアドレス用電源に接続され、カソードがサステイン用電源に接続された逆流防止用ダイオードと、逆流防止用ダイオードのカソードと接地レベルとの間に接続されたサイリスタと、アドレス用電源からサイリスタまでの電流経路に挿入された第２の抵抗と、一方の端子がサステイン用電源に接続され、他方の端子がサイリスタに接続された第３の抵抗と、第２のスイッチングトランスに巻回された第２の補助コイルとを備えている。また、第２の補助コイルの出力を整流平滑した第２の補助直流電源が第３のスイッチング回路に動作電源として供給され、前記フォトカプラを介した制御信号は第３のスイッチング回路に導かれ、第３のスイッチング回路は前記制御信号のレベルが第２のスイッチング回路のスイッチングを停止させるレベルとなるときにはスイッチングを停止し、マイクロコンピュータは、制御信号を用いて第２のスイッチング回路のスイッチングと第３のスイッチング回路のスイッチングとを停止させた後には、サイリスタをオン状態に移行させるようになっている。

すなわち、第２の補助直流電源の電圧は、アドレス用電源の電圧の上昇にほぼ一致するタイミングで上昇する。一方、第３のスイッチング回路は、第２の補助直流電源の電圧が上昇した後に、スイッチング動作を開始する。従って、サステイン用電源の電圧は、アドレス用電源の電圧が上昇した後に上昇することになる。また、第３のスイッチング回路がスイッチングを停止するタイミングは、第２のスイッチング回路がスイッチングを停止するタイミングと同じになる。従って、サステイン用電源の電圧が下降を始めるタイミングと、アドレス用電源の電圧が下降を始めるタイミングとは同じになる。また、サイリスタがオン状態となると、アドレス用電源は第２の抵抗を介して接地され、サステイン用電源は第３の抵抗を介して接地される。

また、本考案に係るプラズマディスプレイ装置は、プラズマディスプレイパネルとプラズマディスプレイパネルを駆動する駆動回路とからなるプラズマディスプレイモジュールと、第１のスイッチングトランスと第１のスイッチングトランスの一次コイルに流れる電流をスイッチングする第１のスイッチング回路とを有するとともに第１のスイッチング回路には第１のスイッチングトランスに巻回された第１の補助コイルの出力を整流平滑した第１の補助直流電源が動作電源として供給され、前記駆動回路内の論理回路に供給される論理回路用電源を生成する第１のスイッチング電源と、第２のスイッチングトランスと第２のスイッチングトランスの一次コイルに流れる電流をスイッチングする第２のスイッチング回路とを有するとともに第２のスイッチング回路には第１の補助直流電源が動作電源として供給され、前記プラズマディスプレイパネルの素子の選択に使用されるアドレス用電源を生成する第２のスイッチング電源と、第３のスイッチングトランスと第３のスイッチングトランスの一次コイルに流れる電流をスイッチングする第３のスイッチング回路とを有し、前記プラズマディスプレイパネルにおける選択された素子の発光に使用されるサステイン用電源を生成する第３のスイッチング電源と、フォトカプラを介して制御信号を第２のスイッチング回路に送出することでもって、第２のスイッチング電源がアドレス用電源の送出を開始するタイミングとアドレス用電源の送出を停止するタイミングとを制御するマイクロコンピュータとを備えたプラズマディスプレイ装置に適用している。そして、第２のスイッチングトランスに巻回された第２の補助コイルを備えており、第２の補助コイルの出力を整流平滑した第２の補助直流電源が第３のスイッチング回路に動作電源として供給されるようになっている。

すなわち、第２の補助直流電源の電圧は、アドレス用電源の電圧の上昇にほぼ一致するタイミングで上昇する。一方、第３のスイッチング回路は、第２の補助直流電源の電圧が上昇した後に、スイッチング動作を開始する。従って、サステイン用電源の電圧は、アドレス用電源の電圧が上昇した後に上昇することになる。

また、上記構成に加え、前記フォトカプラを介した制御信号は第３のスイッチング回路に導かれており、第３のスイッチング回路は前記制御信号のレベルが第２のスイッチング回路のスイッチングを停止させるレベルとなるときにはスイッチングを停止するようになっている。

すなわち、第３のスイッチング回路がスイッチングを停止するタイミングは、第２のスイッチング回路がスイッチングを停止するタイミングと同じになる。従って、サステイン用電源の電圧が下降を始めるタイミングと、アドレス用電源の電圧が下降を始めるタイミングとは同じになる。

本考案によれば、第２の補助直流電源の電圧は、アドレス用電源の電圧の上昇にほぼ一致するタイミングで上昇する。一方、第３のスイッチング回路は、第２の補助直流電源の電圧が上昇した後に、スイッチング動作を開始する。従って、サステイン用電源の電圧は、アドレス用電源の電圧が上昇した後に上昇する。また、第３のスイッチング回路がスイッチングを停止するタイミングは、第２のスイッチング回路がスイッチングを停止するタイミングと同じになる。従って、サステイン用電源の電圧が下降を始めるタイミングと、アドレス用電源の電圧が下降を始めるタイミングとは同じになる。また、サイリスタがオン状態となると、アドレス用電源は第２の抵抗を介して接地され、サステイン用電源は第３の抵抗を介して接地される。このため、アドレス用電源が立ち上がって後、サステイン用電源を立ち上がらせるときにも、マイクロコンピュータからスイッチング電源の一次側に送出する制御信号の数を２本から１本に減らすことができ、且つ、サステイン用電源の電圧を、アドレス用電源の電圧の下降に対して遅れることなく下降させることができ、且つ、スイッチング電源がスイッチングを停止した状態にあるときに、アドレス用電源とサステイン用電源とに電圧が残留することを防止することができる。

また、本考案によれば、第２の補助直流電源の電圧は、アドレス用電源の電圧の上昇にほぼ一致するタイミングで上昇する。一方、第３のスイッチング回路は、第２の補助直流電源の電圧が上昇した後に、スイッチング動作を開始する。従って、サステイン用電源の電圧は、アドレス用電源の電圧が上昇した後に上昇する。このため、アドレス用電源が立ち上がって後、サステイン用電源を立ち上がらせるときにも、マイクロコンピュータからスイッチング電源の一次側に送出する制御信号の数を２本から１本に減らすことができる。

また、さらに、第３のスイッチング回路がスイッチングを停止するタイミングは、第２のスイッチング回路がスイッチングを停止するタイミングと同じになる。従って、サステイン用電源の電圧が下降を始めるタイミングと、アドレス用電源の電圧が下降を始めるタイミングとは同じになるので、サステイン用電源の電圧を、アドレス用電源の電圧の下降に対して遅れることなく下降させることができる。

以下、本考案の実施の形態について図を参照して説明する。

図１は、本考案に係るプラズマディスプレイ装置の一実施形態の電気的構成を示すブロック線図であり、図３に示す従来技術と同一となるブロックには、図３における符号と同一符号を付与している。

プラズマディスプレイモジュール（以下では、ＰＤモジュールと称する）８は、プラズマディスプレイパネル（以下では、ＰＤＰと称する）４３と、ＰＤＰ４３を駆動する駆動回路４４とを備えている。第１のスイッチング電源１は、駆動回路４４内の論理回路に供給される低電圧（例えば、５Ｖ）の論理回路用電源Ｐ１を生成し、ＰＤモジュール８に出力する。第２のスイッチング電源２は、ＰＤＰ４３の素子の選択に使用されるアドレス用電源Ｐ２を生成し、ＰＤモジュール８に出力する。第３のスイッチング電源３は、ＰＤＰ４３における選択された素子の発光に使用されるサステイン用電源Ｐ３を生成し、ＰＤモジュール８に出力する（Ｐ＋は、商用電源を整流平滑して得られた一次側プラス電源を示し、Ｐ−は、一次側０Ｖを示している）。

詳細には、第１のスイッチング電源１は、第１のスイッチングトランス（以下では、単にトランスと称する）Ｔ１と、トランスＴ１の一次コイルＬ１に流れる電流をスイッチングする第１のスイッチング回路（以下では、単にスイッチング回路と称する）１１、等を備えている。また、トランスＴ１には第１の補助コイルＬ１１が巻回されている。そして、第１の補助コイルＬ１１の出力を、ダイオードＤ１１とコンデンサＣ１１とでもって整流平滑した第１の補助直流電源Ｐ１１は、抵抗Ｒ１１を介し、動作電源として、スイッチング回路１１に供給されている。

スイッチング回路１１は、誤差検出回路３１によって検出され、フォトカプラ２１を介して帰還された電圧誤差に基づくスイッチングを行うことにより、論理回路用電源Ｐ１を所定電圧（例えば、５Ｖ）に安定化する。なお、ダイオードＤ２１とコンデンサＣ２１とは、トランスＴ１に巻回された二次コイルの出力を整流平滑する。

第２のスイッチング電源２は、第２のスイッチングトランス（以下では、単にトランスと称する）Ｔ２と、トランスＴ２の一次コイルＬ２に流れる電流をスイッチングする第２のスイッチング回路（以下では、単にスイッチング回路と称する）１２とを備えている。また、スイッチング回路１２には、第１の補助直流電源Ｐ１１が、動作電源として供給されている。また、トランスＴ２には第２の補助コイルＬ１２が巻回されている。そして、第２の補助コイルＬ１２の出力を、ダイオードＤ１２とコンデンサＣ１２とでもって整流平滑することにより、第２の補助直流電源Ｐ１２を生成している。

スイッチング回路１２は、第１の補助直流電源Ｐ１１が出力され、且つ、制御信号４７がスイッチングを指示するレベル（Ｈレベル）となるとき、スイッチングを行う。また、このときでは、誤差検出回路３２によって検出され、フォトカプラ２２を介して帰還された電圧誤差に基づくスイッチングを行うことによって、アドレス用電源Ｐ２を所定電圧（例えば、６０Ｖ）に安定化する（ダイオードＤ２２とコンデンサＣ２２とは、トランスＴ２に巻回された二次コイルの出力を整流平滑する）。

第３のスイッチング電源３は、第３のスイッチングトランス（以下では、単にトランスと称する）Ｔ３と、トランスＴ３の一次コイルＬ３に流れる電流をスイッチングする第３のスイッチング回路（以下では、単にスイッチング回路と称する）１３とを備えている。また、スイッチング回路１３には、第２の補助直流電源Ｐ１２が、動作電源として、抵抗Ｒ１３を介して供給されている。

スイッチング回路１３は、第２のスイッチング電源２から第２の補助直流電源Ｐ１２が出力され、且つ、制御信号４７がスイッチングを指示するレベル（Ｈレベル）となるとき、スイッチングを行う。また、第２の補助直流電源Ｐ１２が出力されているときであっても、制御信号４７のレベルが、スイッチング回路１２のスイッチングを停止させるレベル（Ｌレベル）となるときには、スイッチングを停止する。そして、スイッチングを行うときでは、誤差検出回路３３によって検出され、フォトカプラ２３を介して帰還された電圧誤差に基づくスイッチングを行うことによって、サステイン用電源Ｐ３を所定電圧（例えば、１８０Ｖ）に安定化する（ダイオードＤ２３とコンデンサＣ２３とは、トランスＴ３に巻回された二次コイルの出力を整流平滑する）。

アドレス用電源Ｐ２は、ＰＤモジュール８に導かれるとともに、逆流防止用ダイオードＤ１のアノードに接続されている。また、逆流防止用ダイオードＤ１のカソードは、第２の抵抗Ｒ２を介して、サイリスタ９のアノードに接続されている。また、サステイン用電源Ｐ３は、ＰＤモジュール８に導かれるとともに、第３の抵抗Ｒ３を介して、サイリスタ９のアノードに接続されている。そして、サイリスタ９のカソードは接地されており、サイリスタ９のゲートには、抵抗Ｒ４を介して、マイクロコンピュータ４からの出力４８が導かれている。

マイクロコンピュータ４は、プラズマディスプレイ装置としての主要動作を実行する。すなわち、入力信号４１が電源オフを指示するときには、第２のスイッチング電源２（スイッチング回路１２）の動作と、第３のスイッチング電源３（スイッチング回路１３）の動作とを停止状態に設定する。また、ＰＤモジュール８を、電源オフに対応する待機状態に設定する。また、出力４８をＨレベルにして、サイリスタ９をオン状態とする。すなわち、アドレス用電源Ｐ２を第２の抵抗Ｒ２を介して接地するとともに、サステイン用電源Ｐ３を第３の抵抗Ｒ３を介して接地する。このため、アドレス用電源Ｐ２とサステイン用電源Ｐ３とのそれぞれに残存する電荷は放電される。

また、電源オフ状態において、入力信号が電源オンを指示するときには、ＰＤモジュール８を、電源オンに対応する状態に移行させる。そして後、制御信号４７のレベルを、スイッチングを指示するレベルとすることによって、アドレス用電源Ｐ２の電圧を立ち上げた後に、サステイン用電源Ｐ３の電圧を立ち上げる（この動作については、後に詳述する）。

図２（Ａ）は、電源がオフ状態からオン状態に移行するときの動作の遷移を示す説明図、同図（Ｂ）は、電源がオン状態からオフ状態に移行するときの動作の遷移を示す説明図である。必要に応じて同図を参照しつつ、実施形態の動作を説明する。

電源オフ状態（時刻Ｔ１以前）では、マイクロコンピュータ４は、ＰＤモジュール８を、電源オフに対応する状態に維持する。また、制御信号４７を、スイッチングの停止を指示するＬレベルとする。また、サイリスタ９への出力４８をＬレベルとする。この状態において、入力信号４１により、電源オンの指示が入力されたことを知らされると（時刻Ｔ１）、マイクロコンピュータ４は、ＰＤモジュール８を、電源オフに対応する状態から、電源オンに対応する状態に移行させる。従って、駆動回路４４内の論理回路が、論理回路用電源Ｐ１を動作電源として、動作を開始する。

次いで、マイクロコンピュータ４は、制御信号４７を、ＬレベルからＨレベルに変化させる（時刻Ｔ２）。従って、スイッチング回路１２がスイッチングを開始し、アドレス用電源Ｐ２が所定電圧に向かって上昇する。また、第２の補助直流電源Ｐ１２の電圧が、アドレス用電源Ｐ２の電圧の上昇とほぼ同じタイミングで上昇する。そして、第２の補助直流電源Ｐ１２の電圧が所定電圧の近傍まで上昇したとき（時刻Ｔ３）、スイッチング回路１３は、第２の補助直流電源Ｐ１２を動作電源としてスイッチングを開始する。すなわち、サステイン用電源Ｐ３は、アドレス用電源Ｐ２の電圧の上昇より遅れて、電圧の上昇を開始する。従って、サステイン用電源Ｐ３は、アドレス用電源Ｐ２が立ち上がった後に、立ち上がることになる。つまり、ＰＤモジュール８に供給される電源の立ち上がりが、ＰＤモジュール８が要求する順序に従った立ち上がりとなる。

電源オン状態が継続しているとき、入力信号４１により、電源オフの指示が入力されたことを知らされると（時刻Ｔ５）、マイクロコンピュータ４は、制御信号４７のレベルを、ＨレベルからＬレベルに変化させることによって、スイッチングの停止を指示する。このため、スイッチング回路１２とスイッチング回路１３とは、時刻Ｔ５においてスイッチングを停止する。従って、アドレス用電源Ｐ２とサステイン用電源Ｐ３とは、時刻Ｔ５において電圧の下降を開始し、やがて０Ｖ近傍の電圧となる（時刻Ｔ６）。

次いで、アドレス用電源Ｐ２とサステイン用電源Ｐ３との双方が０Ｖ近傍まで下降したと見なせる時刻Ｔ７となったとき、サイリスタ９への出力４８をＨレベルとすることによって、サイリスタ９をオンする。このため、アドレス用電源Ｐ２の経路に残留していた電荷、および、サステイン用電源Ｐ３の経路に残留していた電荷が、サイリスタ９を介して放電され、アドレス用電源Ｐ２とサステイン用電源Ｐ３との双方が０Ｖとなる。そして、アドレス用電源Ｐ２とサステイン用電源Ｐ３との経路に残留した電荷の放電が完了したと見なせる時刻Ｔ８となったとき、出力４８をＬレベルに戻す。そして後、ＰＤモジュール８を、電源オンに対応する状態（駆動回路４４内の論理回路が動作をする状態）から、電源オフに対応する状態（駆動回路４４内の論理回路も動作を停止する状態）に移行させる（時刻Ｔ９）。

なお、本考案は上記実施形態に限定されず、論理回路用電源Ｐ１、アドレス用電源Ｐ２、サステイン用電源Ｐ３の電圧が、ＰＤモジュール８の要求に応じて、その他の電圧となる場合にも、同様に適用することができる。

本考案に係るプラズマディスプレイ装置の一実施形態の電気的構成を示すブロック線図である。電源オフ状態から電源オン状態に移行するとき、および、電源オン状態から電源オフ状態に移行するときの動作の遷移を示す説明図である。従来技術の電気的構成を示すブロック線図である。

符号の説明

１第１のスイッチング電源
２第２のスイッチング電源
３第３のスイッチング電源
４マイクロコンピュータ
５フォトカプラ
８プラズマディスプレイモジュール
９サイリスタ
１１第１のスイッチング回路
１２第２のスイッチング回路
１３第３のスイッチング回路
４３プラズマディスプレイパネル
４４駆動回路
４７制御信号
Ｄ１逆流防止用ダイオード
Ｌ１〜Ｌ３一次コイル
Ｌ１１第１の補助コイル
Ｌ１２第２の補助コイル
Ｐ１論理回路用電源
Ｐ２アドレス用電源
Ｐ３サステイン用電源
Ｐ１１第１の補助直流電源
Ｐ１２第２の補助直流電源
Ｒ２第２の抵抗
Ｒ３第３の抵抗
Ｔ１第１のスイッチングトランス
Ｔ２第２のスイッチングトランス
Ｔ３第３のスイッチングトランス

Claims

プラズマディスプレイパネルとプラズマディスプレイパネルを駆動する駆動回路とからなるプラズマディスプレイモジュールと、
第１のスイッチングトランスと第１のスイッチングトランスの一次コイルに流れる電流をスイッチングする第１のスイッチング回路とを有するとともに第１のスイッチング回路には第１のスイッチングトランスに巻回された第１の補助コイルの出力を整流平滑した第１の補助直流電源が動作電源として供給され、前記駆動回路内の論理回路に供給される論理回路用電源を生成する第１のスイッチング電源と、
第２のスイッチングトランスと第２のスイッチングトランスの一次コイルに流れる電流をスイッチングする第２のスイッチング回路とを有するとともに第２のスイッチング回路には第１の補助直流電源が動作電源として供給され、前記プラズマディスプレイパネルの素子の選択に使用されるアドレス用電源を生成する第２のスイッチング電源と、
第３のスイッチングトランスと第３のスイッチングトランスの一次コイルに流れる電流をスイッチングする第３のスイッチング回路とを有し、前記プラズマディスプレイパネルにおける選択された素子の発光に使用されるサステイン用電源を生成する第３のスイッチング電源と、
フォトカプラを介して制御信号を第２のスイッチング回路に送出することでもって、第２のスイッチング電源がアドレス用電源の送出を開始するタイミングとアドレス用電源の送出を停止するタイミングとを制御するマイクロコンピュータとを備えたプラズマディスプレイ装置において、
アノードがアドレス用電源に接続され、カソードがサステイン用電源に接続された逆流防止用ダイオードと、
逆流防止用ダイオードのカソードと接地レベルとの間に接続されたサイリスタと、
アドレス用電源からサイリスタまでの電流経路に挿入された第２の抵抗と、
一方の端子がサステイン用電源に接続され、他方の端子がサイリスタに接続された第３の抵抗と、
第２のスイッチングトランスに巻回された第２の補助コイルとを備え、
第２の補助コイルの出力を整流平滑した第２の補助直流電源が第３のスイッチング回路に動作電源として供給され、
前記フォトカプラを介した制御信号は第３のスイッチング回路に導かれ、
第３のスイッチング回路は前記制御信号のレベルが第２のスイッチング回路のスイッチングを停止させるレベルとなるときにはスイッチングを停止し、
マイクロコンピュータは、制御信号を用いて第２のスイッチング回路のスイッチングと第３のスイッチング回路のスイッチングとを停止させた後には、サイリスタをオン状態に移行させることを特徴とするプラズマディスプレイ装置。
プラズマディスプレイパネルとプラズマディスプレイパネルを駆動する駆動回路とからなるプラズマディスプレイモジュールと、
第１のスイッチングトランスと第１のスイッチングトランスの一次コイルに流れる電流をスイッチングする第１のスイッチング回路とを有するとともに第１のスイッチング回路には第１のスイッチングトランスに巻回された第１の補助コイルの出力を整流平滑した第１の補助直流電源が動作電源として供給され、前記駆動回路内の論理回路に供給される論理回路用電源を生成する第１のスイッチング電源と、
第２のスイッチングトランスと第２のスイッチングトランスの一次コイルに流れる電流をスイッチングする第２のスイッチング回路とを有するとともに第２のスイッチング回路には第１の補助直流電源が動作電源として供給され、前記プラズマディスプレイパネルの素子の選択に使用されるアドレス用電源を生成する第２のスイッチング電源と、
第３のスイッチングトランスと第３のスイッチングトランスの一次コイルに流れる電流をスイッチングする第３のスイッチング回路とを有し、前記プラズマディスプレイパネルにおける選択された素子の発光に使用されるサステイン用電源を生成する第３のスイッチング電源と、
フォトカプラを介して制御信号を第２のスイッチング回路に送出することでもって、第２のスイッチング電源がアドレス用電源の送出を開始するタイミングとアドレス用電源の送出を停止するタイミングとを制御するマイクロコンピュータとを備えたプラズマディスプレイ装置において、
第２のスイッチングトランスに巻回された第２の補助コイルを備え、
第２の補助コイルの出力を整流平滑した第２の補助直流電源が第３のスイッチング回路に動作電源として供給されていることを特徴とするプラズマディスプレイ装置。
前記フォトカプラを介した制御信号は第３のスイッチング回路に導かれ、
第３のスイッチング回路は前記制御信号のレベルが第２のスイッチング回路のスイッチングを停止させるレベルとなるときにはスイッチングを停止することを特徴とする請求項２に記載のプラズマディスプレイ装置。