JPH06209569A

JPH06209569A - スイッチング電源装置

Info

Publication number: JPH06209569A
Application number: JP5000276A
Authority: JP
Inventors: Kiyoharu Inao; 清春稲生; Shuichi Matsuda; 修一松田
Original assignee: Yokogawa Electric Corp
Current assignee: Yokogawa Electric Corp
Priority date: 1993-01-05
Filing date: 1993-01-05
Publication date: 1994-07-26
Also published as: CN1041039C; EP0605752A2; CA2094971C; US5424932A; EP0605752B1; CN1089407A; CA2094971A1; DE605752T1; EP0605752A3

Abstract

(57)【要約】【目的】ＦＥＴのオン・オフを制御する信号の遅延を
少なくすることで、高いスイッチング周波数でも動作
し、設定された従出力電圧を得ることができるスイッチ
ング電源を提供すること。【構成】スイッチング電源の従出力回路には、方形
状電圧が加えられる。従出力回路は、ＦＥＴを用いて、
この方形状電圧から切り出すパルスの幅を制御すること
で、設定された値の直流出力電圧を得ていが、ＦＥＴを
オン・オフ駆動する制御信号に時間的遅延があると、速
いスイッチング動作に追従できず、切り出しパルスの幅
が制限され、高い従出力電圧を得ることが困難になる。
本発明では、補助電源と、特殊波形の同期信号を発生す
る同期信号発生器とを備えることで、前記制御信号の遅
延が少なく、且つ高い従出力電圧を得ることができるス
イッチング電源を実現した。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、主出力回路と従出力回
路とを備え、複数の直流電圧をそれぞれ出力できるスイ
ッチング電源に関し、特に方形状電圧が加えられてお
り、この方形状電圧から切り出すパルスの幅を制御する
ことで、設定された値の直流出力電圧を得る従出力回路
の改良に関する。

【０００２】

【従来の技術】図１は、主出力回路と、従出力回路とを
備えた従来の多出力のスイッチング電源を示す図、図２
は、図１の各部の波形を示す図である。図において、主
出力回路１は、トランスT1の１次側の主スイッチQ1を制
御する信号S1の基になる電圧V1を提供する出力回路のこ
とである。また、制御回路３は、主出力回路１の出力電
圧V1が設定電圧（図示せず）と一致するようなパルス幅
信号S1を出力して、スイッチQ1のデューティ比（duty r
atio…単位時間内でのスイッチQ1のオンの割合）を制御
する。その結果、２次巻線W3には、デューティ比が変化
した電圧V_W3が誘起される。この電圧V_W3は、整流・平滑
されて、回路の主出力電圧V1が、設定電圧と一致した点
でデューティ比は安定する。主出力回路１は、２次巻線
W3と、この誘起電圧を整流するダイオードD1と、チョー
クコイルL1とコンデンサC1より構成される平滑回路と、
チョークコイルL1に蓄えられたエネルギーを放出するダ
イオードD2で構成される。なお主出力回路１の出力電圧
V1の値は、フォトカプラ２で絶縁されて、トランスT1の
１次側へ帰還される。

【０００３】他方、従出力回路とは、トランスT1の鉄心
（コア）について、主出力回路１の巻線W3と別に巻装さ
れた2次巻線W2に接続され、この巻線W2の誘起電圧から
直流電圧V2を得る回路のことである。従出力回路10の巻
線W2に誘起される電圧Voのデューテイ比は、入力電圧Ｖ
_inまたは主出力回路１の負荷電流Ｉ_OUtにより変化す
る。従って、対策を施さないと、従出力回路10の直流出
力電圧V2は、変動してしまう。そこで、従出力回路10
は、一般に従出力電圧V2を安定化する手段を備えてい
る。図１では、後述する同期信号発生器６と、制御回路
５と、ドライブ・トランスT2と、ドライブ回路４と、Ｆ
ＥＴ Q2が、従出力電圧V2の安定化手段である。

【０００４】図１において、巻線W2の誘起電圧Vo(図２
(1)参照)は、ダイオードD3により整流され、スイッチ素
子であるであるＦＥＴ Q2に加えられる。ＦＥＴ Q2は、
ドライブ回路４により、そのオン・オフが制御される。
ＦＥＴ Q2を通過した電気量は、チョークコイルL2とコ
ンデンサC2で平滑されて、リプルの小さい従出力電圧V2
となる。ダイオードD4は、チョークコイルL2に蓄えられ
たエネルギーをＦＥＴQ2がオフの期間に放出するもので
ある。

【０００５】この従出力電圧V2の安定化は、巻線W2の誘
起電圧Voのパルス幅Tp(図２(1)参照)をＦＥＴ Q2にて適
切に切り出し、これを次段の平滑回路(チョークコイルL
2とコンデンサC2)へ加えることで行われる。ＦＥＴ Q2
の制御動作を図２を参照しながら説明する。制御回路５
に接続されたＦＥＴ Q3はスイッチ動作するものであ
り、また、トランスT2は、制御回路５の出力Vaをレベル
変換するものである。

【０００６】このような図１の装置は、次のように動作
する。コンデンサC3の両端には、直流電圧Ｖ_inが発生し
ている。スイッチ素子Q1は、制御回路３によりオン・オ
フ制御される。従って、１次巻線W1へ断続的に電圧が加
えられるので、2次巻線W2とW3には、誘起電圧が発生す
る。ここで、主出力回路１で得られる主出力電圧V1は、
フォトカプラ２を介してトランスT1の１次側に帰還され
る。そしてこの主出力電圧V1が設定電圧(図示せず)とな
るように制御回路３にてパルス幅変調信号S1を作り、こ
れに基づいて、主スイッチ素子Q1のデューティ比（単位
時間内でのスイッチQ1のオンの割合）を制御する。

【０００７】ここで、この２次巻線W2に誘起される電圧
Voのデューテイ比は、入力電圧Ｖ_inまたは主出力回路１
側の負荷電流Ｉ_outにより、変動する。その理由は、入
力電圧Ｖ_inが低下すると、主出力電圧V1を一定に保つた
めに、主スイッチQ1のデューティ比は増加する。つま
り、ＦＥＴ Q1がオンとなる割合を多くすることで、電
圧Ｖ_inの低下により巻線W3側へ供給される電気量の不足
を補う。また、主出力回路１の負荷電流Ｉ_outが増大す
ると、主出力電圧V1を一定に保つため、主スイッチQ1の
デューティ比は増加する。従って、巻線W3と同一の鉄心
（コア）に巻装された巻線W2の誘起電圧Voのデューティ
比も増加する。

【０００８】巻線W2の誘起電圧Voのデューティ比が変動
した場合、もし、対策を施さないと、従出力回路10の出
力電圧V2も変動してしまう。出力電圧V2が変動しては困
るので、図１の装置は、従出力電圧V2が一定となるよう
に制御動作を行っている。その制御動作を説明する。既
述したように従出力回路10に加えられる入力電圧Voは、
図２(1)のような波形である。同期信号発生器６は、こ
の入力電圧Voを導入し、入力電圧Voが、highの期間Tpだ
け(図２(1)参照）、ランプ波状（鋸波状）に増加する同
期信号（図２(3)参照)を出力する。この同期信号Vcは、
トランスT1の１次側のスイッチング波形に同期した信号
であり、同期信号発生器６は、２次巻線W2の誘起電圧Vo
のオン側(high)を検出して、この波形を作っている。制
御回路5は、この図２(3)の同期信号Vcと、従出力電圧V2
とを導入して、比較電圧VKをその内部に作りだす。

【０００９】制御回路5が作りだすこの比較電圧VK(図２
(3)参照)は、従出力回路10の従出力電圧V2が、設定電圧
(図示せず)より高い場合、上昇する。制御回路5は、自
らその内部に作り出した比較電圧VKと、図２(3)の同期
信号Vcとを比べ、比較電圧VK ＜同期信号Vcの値の期間、highとなる信号Vaを出力する。制御回路５の出
力信号Vaは、ＦＥＴ Q3をオン・オフ駆動する。ドライ
ブ・トランスT2の１次側電圧は昇圧されて、その昇圧電
圧は、ドライブ回路4に加えられる。

【００１０】具体的に説明すると、従出力電圧V2が設定
電圧より高い場合、図２(3)の比較電圧VKは、上昇す
る。従って、比較電圧VK＜同期信号値となる期間、
つまり、ＦＥＴ Q2がオンとなる期間が、減少する。そ
の結果、チョークコイルL2とコンデンサC2で構成される
平滑回路へ供給される電気量が減少するので従出力電圧
V2の値は減少し、設定電圧に近づく。逆に、従出力電圧
V2が設定電圧より低い場合、比較電圧VKは低下し、上述
の動作と逆になる。つまり、ＦＥＴ Q2がオンとなる期
間が広がり、チョークコイルL2とコンデンサC2に供給さ
れる電気量が増大するので、従出力電圧V2は増加して、
従出力電圧V2が設定電圧に近づく。

【００１１】

【発明が解決しようとする課題】ここでスイッチ素子Q2
として、一般にMOS-FETが用いられるが、MOS-FETはゲー
ト電位をソース電位より少なくとも４ｖ以上高くしない
と、オンにドライブできない。なお、一般の接合形ＦＥ
Ｔでもゲート電位をソース電位より高くしなければなら
ない。即ち、図１のＡ点よりも４ｖ以上高い電圧信号を
FET Q2のゲートに加える必要がある。しかし，Ａ点は従
出力回路10のプラス側電位点であり、これ以上高い電位
を得るためには、昇圧手段が必要である。そこで、従来
装置では、ドライブ・トランスT2を備えて、これに制御
回路５の出力Vaを加え、Ａ点より4V以上高い電圧を作り
だしてFET Q2のゲートに加えている。

【００１２】ここで制御回路５と、ドライブ回路４の間
にドライブ・トランスT2を設けると、パルス幅信号Va
が、このドライブ・トランスT2を通過する際に、遅延し
てしまう。この遅延時間をTdとすると（図２(3)参
照）、一般に Td＝200 ns 程である。従って、或る時刻
TAで、比較電圧VK ＜同期信号Vcの値となり、制御回
路5が、これを検出してから、ＦＥＴ Q2が実際にオンな
るまでに、時間Tdかかる(図２(2)参照)。

【００１３】そのため、図１の装置は、従出力回路10に
加えられる入力パルス幅Tp(トランスT1の出力パルス幅
でもある）に対して、最大（Tp−Td）のパルス幅の電気
量しか、ＦＥＴ Q2を介して平滑回路へ供給することが
できない。ここで、図１の電源のスイッチング周波数
が、100 KHz程度の低い周波数であれば(入力パルス幅Tp
は、約3 μｓ）、Td＝200 ns << Tp＝3 μｓなので、
図２（３）に示す遅延時間Tdは、無視できる程である。
しかし、低周波のスイッチング電源は、トランスの形状
や回路素子が大きくなる。近年、スイッチング電源を小
型化するため、スイッチング周波数を高周波で設計する
ようになってきている。

【００１４】しかし高周波のスイッチング電源では、入
力パルス幅Tpが小さくなるので、遅延時間Tdの占める割
合が大きくなり、遅延時間Tdを無視できなくなる。具体
的に述べると、入力パルス幅Tpが、遅延時間Tpに比べて
比較的大きくなるスイッチング周波数が300KHz以上の高
周波（Tp＜１μｓ）では、遅延時間Tdの占める割合が大
きくなる。従って、従出力回路10から大電流を出力しよ
うとすると、平滑回路(チョークコイルL2とコンデンサC
2の回路）に供給される電気量が少ないので、出力を確
保できなくなるという問題がある。

【００１５】本発明の目的は、上述の問題を解決するも
ので、第１の目的は、ドライブ・トランスT2による制御
信号Va（ＦＥＴ Q2のオン・オフを制御する信号の意
味）の遅延を少なくすることで、高いスイッチング周波
数としても、追従して動作し、設定された従出力電圧V2
を得ることができるスイッチング電源を提供することで
ある。第２の目的は、ドライブ・トランスT2による制御
信号Vaの遅延を少なくすることで大電流出力時でも、出
力を確保できるスイッチング電源を提供することであ
る。更に、第３の目的は、上記第１と、第２の目的を達
成しても、制御信号Vaの遅延を全くゼロにすることは不
可能であることに鑑みたもので、たとえ制御信号Vaの遅
延が僅かに存在しても、従出力回路10の平滑回路へ供給
される電気量が制限されることのない、即ち、大電流出
力時でも出力を確保できるスイッチング電源を提供する
ことである。

【００１６】

【課題を解決するための手段】このような目的を達成す
る本発明は、トランス(T)の１次側に設けた主スイッチ
(Q1)をスイッチングし、2次側の第１巻線(W3)に誘起さ
れた電圧の整流波形を第１チョークコイル(L₁)で平滑
し、得られた主出力電圧(V1)が第１設定電圧(Vt)と等し
くなるように前記スイッチングのデューティ比を制御す
るスイッチング電源において、次の構成としたものであ
る。

【００１７】即ち、前記トランスの２次側に設けた第２
巻線(W2)と、この第２巻線の出力の整流波形を受け、こ
れを平滑して従出力電圧(V₂)を得る平滑回路と、前記整
流波形を受け、オン・オフ動作することで、前記平滑回
路へ供給する電気量を制御するスイッチング素子(Q2)
と、このスイッチング素子(Q2)のソース点の電位より高
く、且つこのスイッチング素子をオンにすることができ
る電圧レベルの直流電圧(Vcc)を発生する補助電源(12)
と、前記主スイッチ(Q1)がオフとなるタイミングを検出
し、この主スイッチ(Q1)がオフとなった時点から次のオ
フになる時点まで、一定の傾斜で繰り返し推移する鋸形
の同期信号(Vc)を発生する同期信号発生器(11)と、前記
平滑回路の従出力電圧(V₂)と第２設定電圧(Vs)を導入し
てその大小を比較し、大小の差に応じた値の信号(Vk)を
出力する誤差増幅器と、前記補助電源(12)で得られた直
流電圧を電源電圧として用い、且つ前記同期信号(Vc)と
比較信号(Vk)を導入し、第２設定電圧(Vs)と前記平滑回
路の従出力電圧(V2)が等しくなるようなパルス幅の信号
(Ve)をスイッチング素子に加えてこれをオン・オフ駆動
するＰＷＭ回路(13)とを備えている。

【００１８】

【作用】ＦＥＴをオンにドライブするには、ゲート電位
をソース電位より例えば４ボルト以上高くする必要があ
る。ＦＥＴのソース電位は、従出力回路において、高電
位側にあるので、このソース電位より更に高いゲート電
位を得るため、従来は、ＦＥＴのゲートに加える制御信
号をドライブ・トランスで昇圧した。しかし、制御信号
は、このドライブ・トランスを通過する際に遅延すると
いう課題がある。そこで、本発明では、補助電源にてＦ
ＥＴのソース電位より高い電圧Ｖccを得ている。そして
この補助電源から電圧Ｖccの供給を受けたＰＷＭ回路
が、ＦＥＴへ制御信号を加えているので、制御信号の時
間的遅延は、非常に少なくなる。また、特殊波形の同期
信号を発生する同期信号発生器を備えることで、従出力
回路に加えられた方形状電圧の電気量を効率良く平滑回
路へ通すことができるので、高い従出力電圧を得ること
ができる。

【００１９】

【実施例】以下図面を用いて、本発明を説明する。図３
は本発明の第１の実施例を示す構成ブロック図である。
図において、トランスＴの１次側の主スイッチQ1は、Ｐ
ＷＭ回路23から加えられたパルス幅信号S1によりスイッ
チングされる。このスイッチング周波数は、発振回路21
により定められる。２次側の巻線W3に誘起されたパルス
状電圧は、主出力回路１のダイオードD1とチョークコイ
ルL1とコンデンサC1の作用により主出力電圧V1となる。
そして、この電圧V1は、誤差増幅器24に加えられ、ここ
で主出力電圧V1の値を定める設定電圧Vtと比較される。

【００２０】誤差増幅器24は、設定電圧Vt ＜主出力電圧V1 であれば、その値が増加し、逆であれば（即ち、Vt＞ V
1 ）その値が減少し、また、Vt＝V1 となれば或る電
圧レベルで安定するような比較信号Vk’をPWM回路23に
帰還する。このような比較信号Vk’を作り出す機能の誤
差増幅器24は、TEXAS INSTRUMENT社が市販しているICで
ある型名：TL431 を利用して、容易に構成することが
できる。なお、トランスＴの１次側回路と２次側回路と
を絶縁する場合には、誤差増幅器24の内部にフォトカプ
ラを設けて、このフォトカプラを介して比較信号Vk’を
PWM回路23に帰還するとよい。

【００２１】PWM回路23は、導入した比較信号Vk’に基
づいて出力するパルス信号S1のデューティ比を制御する
ので、主出力電圧V1は、設定電圧Vtと等しい値になる。
なお、補助電源22は、トランスＴの鉄心に巻装された巻
線W4の誘起電圧から直流電圧を作りだしPWM回路23へ電
源電圧を供給している。

【００２２】次に従出力回路10を説明する。図３におい
て、ダイオードD3とD4、ＦＥＴQ2、チョークコイルL2、
コンデンサC2は、図１で説明したものと同様な作用・効
果を持つものである。即ち、ダイオードD3は、巻線W2に
誘起した電圧を整流する作用を持ち、チョークコイルL2
とコンデンサC2は、平滑回路を構成している。また、Ｆ
ＥＴQ2は、ダイオードD3と、前記平滑回路の間に設けら
れ、オン・オフ動作することで、巻線W2から平滑回路側
へ流れ込む電気量を制御するものである。尚、ＦＥＴＱ
１，Ｑ２は数百ｋＨｚ以上でスイッチング動作できる素
子として例示したものであり、このほかＩＧＢＴ(insul
ated gate bipolar transistor)や汎用のトランジスタ
でも、オンオフ制御信号に従って高速スイッチング動作
可能なものであれば差し支えない。

【００２３】図３の点線で囲ったブロック30部分は、上
記本発明の目的を達成する中核的部分で、同期信号発生
器11、補助電源１２、ＰＷＭ制御回路１３並びに誤差増
幅器１３を含んでいる。以下、各部の詳細を説明する。

【００２４】同期信号発生器11は、主スイッチQ1のオン
・オフに応じてhigh・lowを繰り返す信号Ｖ_SWを導入
し、主スイッチQ1がオフとなった時点から次のオフにな
る時点まで、一定の傾斜で繰り返し推移する鋸形の同期
信号Vcを出力するものである。なお、本願の同期信号発
生器11と、従来の同期信号発生器との違いは、その出力
する信号波形の違いにある。即ち、本願の同期信号発生
器11の出力信号は、図５(4)に示す同期波形Vcであり、
従来の同期信号発生器の出力信号は、図２(3)に示す同
期波形である。

【００２５】更に、同期信号発生器11に導入する信号Ｖ
_SWは、主スイッチQ1のオン・オフに応じてhigh・lowを
繰り返す信号であれば、図３のどの地点から取り出して
もよく、例えば、図３の巻線W2の一端であるＢ点の信号
をＶ_SWとして取り込むとよい。また、後述する図６で
は、主出力回路１のチョークコイルL1に巻装した巻線W6
の誘起電圧VBを信号Ｖ_SWとして取り込んでいる。更に、
後述する図１０では、従出力回路10のチョークコイルL2
に巻装した巻線W8の誘起電圧VHを信号Ｖ_SWとして取り込
んでいる。

【００２６】誤差増幅器14は、平滑回路（従出力回路1
0）の従出力電圧V2と、この従出力電圧V2の値を設定す
る設定電圧Vsとを導入し、比較信号Vkを出力するもので
ある。この誤差増幅器14は、既述した誤差増幅器24と同
様な動作を行うものであり、その構成も全く同様なもの
を用いることができる。つまり、従出力電圧V2は、誤差
増幅器14に加えられ、ここで設定電圧Vsと比較される。
そして誤差増幅器14は、比較信号VkをPWM回路13に出力
する。比較信号Vkは、設定電圧Vs ＜従出力電圧V2 であれば、その値が増加し、逆であれば（即ち、Vs ＞
V2 であれば）その値Vkが減少する。そして、Vs＝V2
であればその値VKは、或る電圧レベルで安定する。この
誤差増幅器14は、上述した誤差増幅器24と全く同様に構
成すればよく、市販されているTL431等の専用ＩＣを用
いて、容易に構成できる。

【００２７】補助電源12は、ＦＥＴ Q2のソース点（Ａ
点）の電位より高く、且つこのＦＥＴ Q2をオンに駆動
できる電圧レベルの直流電圧Ｖccを発生するものであ
る。この補助電源12は、上記した電圧レベルの直流電圧
Ｖccを出力できるものであれば、どの様な構成でもよい
が、例えば図６と図１０に示す構成にするとよい。な
お、この補助電源12は、ＦＥＴ Q2のソース点（Ａ点）
の電位より高い電圧を発生する必要上、図３の如く、こ
のＡ点の電位を導入している。また起動回路として、一
次巻線Ｗ１のＤ点と補助電源22とを接続するラインが設
けられており、補助電源２２の起動時の電力供給に役立
つ。

【００２８】PWM回路13は、補助電源12で得られた直流
電圧Vccを電源電圧とし、同期信号発生器11から同期信
号Vcを、誤差増幅器14から比較信号Vkを導入する。そし
て、このPWM回路13は、導入した２つの信号VcとVkの大
小を比較して得られる信号Veを、ＦＥＴQ2のゲートに直
接加えて、これをオン・オフ駆動する。このPWM回路13
は、例えば、２つの信号VcとVkの大小を比較し、Vc＞Vk
ならばその出力Ve＝highとし、 Vc＜Vk ならば、その
出力Ve＝low とする。このような機能は、市販されて
いるコンパレータを用いて容易に実現できる。

【００２９】以上のように構成された図３の装置の動作
を図４と図５を参照して説明する。図３に示す装置の第
１の特徴とする点は、ＦＥＴ Q2を駆動する信号Veを作
り出すに当たり、ドライブ・トランスT2（図１のT2参
照）を用いず、補助電源12にて、直流電圧Ｖccを作り、
この直流電圧Ｖccを電源として用いたPWM回路13にて、
ＦＥＴ Q2の制御信号Veを作り出した点である。第２の
特徴とする点は、図５(4)に示すように、同期信号Vcの
波形を、主スイッチQ1がオフとなった時点から次のオフ
になる時点まで、一定の傾斜で繰り返し推移する波形と
した点である。

【００３０】また、補助電源12は、図３に示すＡ点の電
位を導入しているため、Ａ点よりVcc高い電圧を電源電
圧として、PWM回路13へ供給することができる。従っ
て、PWM回路13は、Ａ点より約Vcc高い電圧をＦＥＴQ2の
ゲートに加えることができるので、ドライブ・トランス
T2（図１参照）を介することなく、直接ＦＥＴQ2を駆動
できる。なお、補助電源12の電力源は、図６のようにチ
ョークコイルL1から取り入れもよく、また図１０のよう
にチョークコイルL2から取り入れてもよい。

【００３１】次に同期信号発生器11とPWM回路13の動作
を説明する。図４は、同期信号発生器11の具体的構成例
であり、図５は、図４の各部の信号波形である。ここで
は、図４の信号Ｖ_SWとして、図３のＢ点の信号を導入し
たとして説明する。図４において、ダイオードD5,D6
と、抵抗R1〜R4と、基準電圧Ｖ_ref1を持つコンパレータ
U1と、コンデンサC4とで、主スイッチQ1のオフ・タイミ
ングを検出するオフタイミング検出器を構成している。
また、基準電圧Ｖ_ref2を持つコンパレータU2と、ダイオ
ードD7と、抵抗R5,R6と、コンデンサC5とで波形発生器
を構成している。

【００３２】巻線W2には、図５(1)に示すようなスイッ
チング波形が発生している。この図５(1)の波形におい
て、t1〜t2と、t3〜t4は、主スイッチQ1がオンの期間で
あり、t2〜t3は、主スイッチQ1がオフの期間である。図
５(1)に示す巻線W2の出力電圧Ｖo＝Ｖ_SWは、図４のダイ
オードD5により整流され、更に抵抗R1,R2で分圧され
て、コンパレータU1に加えられる。コンパレータU1は、
一方の端子(+)に加えられている基準電圧Ｖ_ref1と、分
圧電圧Ｖ_M＝(R2・Vo）／(R1+R2）と比較して（図５(1)参照）、その結果、図５(2)に示す
波形Vaを出力する。即ち、この波形Vaは、図５(1)に示
す波形（巻線W2の波形でもある）のエッジ部t1,t2,t3,
…で、極性が反転する方形状の波形である。

【００３３】このコンパレータU1の出力信号Vaは、コン
デンサC4で微分されるので、コンパレータU2の入力端子
(-)には、図５(3)に示すように、巻線W2の出力電圧Ｖo
（図５(1)参照）のエッジに同期して発生する微分波形V
bが加えられる。ここで、微分波形VbのパルスP2,P4は、
主スイッチQ1がオフになるタイミングに同期して発生す
る。なお、ダイオードD6はコンパレータU2の入力端子
(-)に過大なマイナス入力が入って、これを破損しない
ように保護するものである。

【００３４】コンパレータU2は、図５(3)に示す微分パ
ルスP1,P2,P3, …を入力端子(-) に、基準電圧Ｖ_ref2を
入力端子(+)に導入してこれを比較する。そして、微分
パルスP2,P4が発生した時点で、Ｖ_ref2 ＜微分パルスP2,P4の波高値となるので、コンパレータU2の出力は、マイナス電位へ
急激に反転する。従って、コンデンサC5とダイオードD7
の回路において、図４に示すような電流i1が流れ、コン
デンサC5に蓄えられた電荷を放出する。

【００３５】コンパレータU2は、微分パルスP2が消滅す
ると、入力端子(+)の電位の方が、入力端子(-)の電位よ
り高くなるので、その出力は、再びhighレベルとなる。
従って、ダイオードD7はオフとなり、コンデンサC5の電
位は、電源Vccと共通電位間に接続された２つの抵抗R5
とR6で分圧された電位を目指して一定の勾配で上昇す
る。即ち、コンデンサC5の電圧である信号Vcは、一定の
傾斜で増加するランプ波形となる（図５(4)参照）。な
お、図５(4)の同期信号Vcの最大電圧と勾配は、抵抗R5,
R6の値とコンデンサC5の容量で決定できる。

【００３６】そして時刻t4にて、巻線W2の出力電圧Ｖo
の次の立ち下がりエッジが発生して微分パルスP4が、コ
ンパレータU2へ加えられると、再び上述の動作が繰り返
され、信号Vcの波形は、急激にマイナス電位に落ち込
み、そこからまた一定の勾配で上昇する。このようにし
て図５(4)に示す同期信号Vcの波形が作り出される。

【００３７】このような図３に示す装置の従出力回路10
は、次のように動作する。既述したように、巻線W2に
は、図５(1)に示すようなスイッチング波形が発生し、
同期信号発生器11からは、図５(4)に示す鋸波状の同期
信号Vcが出力される。

【００３８】PWM回路13は、既述したように変化する比
較電圧Vkと、同期信号Vcの大小を比較し（図５(4)参
照）、比較電圧Vk ＜同期信号波形の値となった時点で、図５(5)に示す波形の制御信号VeをＦ
ＥＴ Q2のゲートに加える。ＦＥＴ Q2は、この信号Ve
が、highの期間オンとなる。つまり、PWM回路13は、Ｆ
ＥＴ Q2をオンとすることができる大きさの電圧Vccを補
助電源12から受けている。従って、PWM回路13から出力
する信号Veは、ＦＥＴ Q2をオンにすることができる電
圧レベルを持っている。

【００３９】このような図３の装置では、図１に示すド
ライブ・トランスT2を用いることなく、図５(5)に示す
制御信号Veを作り出すことができる。従って、図１に示
す従来装置における制御信号Veの遅延より、図３に示す
装置の制御信号Veの遅延は、格段に小さい値とすること
ができる。従って、図３の装置は、スイッチング周波数
を非常に高くしても、ＦＥＴ Q2のスイッチ動作をこの
周波数に追従させることができる。つまり、本願発明の
第１と第２の目的を達成できる。

【００４０】また、図３の装置の遅延時間は非常に小さ
な値になっているが、この遅延時間の影響を更に小さく
するため、本発明では、同期信号Vcを主スイッチQ1のオ
フとなった時点から次のオフになる時点まで、一定の傾
斜で繰り返し推移する波形としている。そこで、確実に
入力パルス幅Tpの全体、即ち巻線W2から従出力回路10に
入力された全部の電気量、を平滑回路へ通過させること
ができ、本願発明の第３の目的を達成できる。

【００４１】この理由を詳細に説明すると、次の如くで
ある。ＦＥＴ Q2がオンとなるのは、比較電圧Vk ＜
同期信号Vcの値の期間である（図５(4)参照）。ここ
で、本発明の同期信号Vcの波形は、主スイッチQ1のオフ
となった時点から次のオフになる時点まで、一定の傾斜
で繰り返し推移する波形であるので、比較電圧Vkのレベ
ルが下がれば、益々、ＦＥＴ Q2のオン期間を増加させ
ることができる。即ち、比較電圧Vkは、従出力回路の出力電圧V2＝設定電圧Vs となるまで、その電圧レベルは下がるので（図５(4)のV
k'参照）、信号Veのパルス幅を広げることができる（図
５(5)参照）。つまり、遅延時間Tdが存在しても、それ
以上に比較電圧Vkが低下できるので、信号Veのパルス幅
を広げることができる。比較のために、従来回路を説明
すると、図１で示す従来回路は、図２(3)に示すように
同期信号における鋸波形の発生期間は、入力パルス幅Tp
の期間しか存在しなかった。そのため最大でも（Tp−T
d）のパルス幅しかＦＥＴ Q2を介して平滑回路へ供給す
ることができない。

【００４２】続いて、本発明をより具体的に説明する。
図６は、図３における補助電源12の一例を具体的に示し
た第２の実施例の構成ブロック図である。図において、
図６の装置が図３の装置と異なる点は、 (a) 図３の補助電源12部分を、図６の装置では、巻線W
6と、ダイオードD8と、コンデンサC7とによる具体的な
構成で描いたこと。 (b) 同期信号発生器11が導入する信号Ｖ_SWとして、図
６では、巻線W6の両端の信号を導入するように描いたこ
と。にある。なお、図６における同期信号発生器11自体の構
成は、図４で例示された構成でよい。そして、上記した
(a)、(b)の部分を除いて、それ以外の図６の構成は、図
３の構成と同じであるので、図３と異なる点に焦点を当
てて、図６の装置を説明する。

【００４３】図において、補助電源12を構成する巻線W6
は、主出力回路１を構成するチョークコイルL1の鉄心に
巻装され、その一端がＦＥＴQ2のソース側のＡ点に接続
される。そして、チョークコイルL1を形成する巻線W5
と、新たに巻装したこの巻線W6とは、図６に示すように
フライバックの接続関係（チョークコイルL1部の２つの
ドット参照）に巻装される。

【００４４】同期信号発生器11は、この巻線W6の誘起電
圧VBを導入し、主スイッチQ1がオフとなった時点から次
のオフになる時点まで、一定の傾斜で繰り返し推移する
鋸形の同期波形Vcを出力する。同期信号発生器11の構成
と動作は、図４を用いて既に説明した。

【００４５】補助電源12は、巻線W6に誘起した方形状電
圧VBを、ダイオードD8とコンデンサC7とにより整流・平
滑して、直流電圧Vccを得る。この様に単に整流・平滑
しただけで得られた直流電圧Vccは、安定化された電圧
である。その理由は次の通りである。主出力回路１は、
既に、トランスＴの１次側のPWM回路23により、一定の
電圧V1に制御されている。従って、チョークコイルL1の
巻線W5に蓄積するエルネギＶ_A・Ｔ_pも、一定となってい
るので、巻線W6に誘起するエルネギＶ_B・(Ｔ−Ｔ_p）も
一定である。

【００４６】以上の理由により、電圧VBを単にダイオー
ドD8とコンデンサC7で整流・平滑するだけで、得られた
直流電圧Vccは、安定化された電圧である。そして得ら
れた直流電圧Vccは、Ａ点に対してVcc高い電圧である。

【００４７】以上のように構成された図６の装置の特徴
とする動作（従出力回路10の動作）を図７を参照して説
明する。図６に示した装置の第１の特徴とする点は、主
出力回路１のチョークコイルL1へ、新たに巻線W6を設
け、この巻線W6から、Ａ点より高い直流電圧Vccを得る
ようにした点である。第２の特徴とする点は、同期信号
Vcを作りだす基のタイミング信号を主出力回路１のチョ
ークコイルL1に巻装した巻線W6の誘起電圧VBから作り出
している点である。

【００４８】まず、チョークコイルL1の巻線W5には、図
７(1)に示すような電圧VAの波形が誘起される。ここ
で、時刻t1〜t2と、t3〜t4は、主スイッチQ1がオンの期
間であり、時刻t2〜t3は、主スイッチQ1がオフの期間で
ある。巻線W5とW6はフライバックの接続関係となってお
り、巻線W6の誘起電圧VB（図７(2)参照）を整流・平滑
すると、主出力電圧V1が安定化されているので、安定な
フローティング電圧Vcc（例えば、15V）が補助電源12か
ら得られる。なお、フライバック接続されているため、
チョークコイルL1が主出力回路１に関してオフとして動
作している期間に、補助電源12は、電力を取り込むよう
に動作する（図７(2)参照）。つまり、補助電源12を接
続しても主出力電圧V1の安定性には影響を与えない。

【００４９】補助電源12の出力端子の一方は、図６に示
すＡ点に接続されているため、補助電源12は、Ａ点より
Vcc高い電圧を電源電圧として、PWM回路13へ供給するこ
とができる。PWM回路13は、このVccを電源電圧とするの
で、Ａ点より約Vccボルト高い電圧の制御信号VeをＦＥ
ＴQ2のゲートに加えることができる。従って、ドライブ
・トランスT2（図１参照）を用いることなく、ＦＥＴQ2
をオン・オフ駆動できる。

【００５０】次に同期信号発生器11とPWM回路13の動作
を説明する。同期信号発生器11には図７(2)に示すパル
ス波形VBが加えられる。このパルス波形VBは、主スイッ
チQ1のオン・オフを表現しているので、同期信号発生器
11は、図４で既に説明したように、波形VBの立ち上がり
エッジを認識することで、主スイッチQ1がオフとなった
時点から次のオフになる時点までを把握することができ
る。そして、既述した如く、図７(3)に示すような一定
の傾斜で繰り返し推移する鋸形Vcを出力する。

【００５１】PWM回路13は、既述したように変化する比
較電圧Vkと、同期信号Vcの大小を比較し、その結果、図
７(4)に示すようなパルス幅の制御信号VeをＦＥＴQ2に
加えて、これをオン・オフに駆動している。このように
図６の装置では、同期信号Vcを作り出す元のタイミング
信号（主スイッチQ1のオン・オフを意味する信号）をト
ランスＴの巻線W2から取り入れず、主出力回路１のチョ
ークコイルL1から導入しているので、同期信号発生器11
を構成する電子部品として高耐圧の部品を必要としない
効果も得られる。

【００５２】次に図８を参照して図６に示した装置の全
体の動作を説明する。図６の装置の動作開始時には、直
流電圧Ｖ_inが印加された直後、ＦＥＴ Q1は、オン・オ
フしていない。従って、トランスＴは、誘起電圧を発生
していないので、補助電源22は、電圧をPWM回路23に供
給できない。

【００５３】そこで、図６の装置を起動させるため、図
６のＤ点の電圧（コンデンサC3の端子電圧）を補助電源
22に導いている。従って、補助電源22は、起動時におい
て、このＤ点からの電圧により、或る電圧レベルを作り
出し、それをPWM回路に供給している。これにより、PWM
回路23は、動作を開始する。PWM回路23が動作を開始
し、巻線W4に正規の誘起電圧が発生するようになると、
補助電源22は、Ｄ点からの電圧を必要としなくなる。そ
して、巻線W4からの誘起電圧により、PWM回路23に供給
する直流電圧を作り出す。

【００５４】このように PWM回路23が動作を開始する
ことで、ＦＥＴ Q1がオン・オフ動作を始める。その結
果、主出力電圧V1が、図８(1)のように立ち上がると、
これにつれ、補助電源12の出力電圧Vccも立ち上がる
（図８(2)参照）。そして電圧Vccが、PWM回路13の動作
可能電圧VMまで到達すると、PWM回路13は、既述した動
作を開始し（図８(3)に示すスタート）、従出力電圧V2
が立ち上がる。

【００５５】次に図６の装置が動作を停止するのは、次
の如くである。PWM回路23が動作を停止すると、主出力
電圧V1は減少するので、補助電源12の従出力電圧Vccも
低下する。そして電圧Vccが、PWM回路13の動作限界電圧
VM'まで下がると、PWM回路13は、その動作を停止する
（図８(3)参照）。このように本実施例によれば、主出
力回路１と、従出力回路10との動作を協調させて駆動で
きる。また、主出力回路１のチョークコイルL1の電圧VA
を見ることで、入力電圧Ｖ_inを監視できるという効果が
ある。

【００５６】図９は、図６の装置の従出力回路10におけ
るチョークコイルL2と、コンデンサC2と、ダイオードD3
と、ＦＥＴQ2の変形構成例を示す図である。また、上述
した実施例では、PWM回路23をトランスＴの１次側に配
置した所謂１次側制御方式で説明したが、このPWM回路2
3をトランスＴの２次側に配置する所謂２次側制御方式
でも本発明は成立する。この場合、PWM回路23の出力S1
は、例えばトランス（図示せず）で絶縁されて主スイッ
チQ1に加えられる。

【００５７】次に図１０の装置を説明する。図１０は、
本発明の第３の実施例を示す構成ブロック図で、図３に
おける補助電源12を具体的に示したものである。図１０
が図３と異なる点は、 (a) 図３の補助電源12を、図１０では、巻線W8と、定
電圧回路15とで構成した具体例で描いたこと。 (b) 定電圧回路15の起動回路であるダイオードD5と抵
抗R12を描いたこと。なお、図６に示した装置の補助電
源12は、主出力回路１が動作を開始すると、チョークコ
イルL1の巻線W6に誘起電圧VBが生じるので、起動回路を
必要としない。 (c) 同期信号発生器11が導入する信号Ｖ_SWとして、図
１０では、巻線W8の両端の信号を導入するように描いた
こと。なお、図１０における同期信号発生器11自体の構
成は、図４で例示された構成でよい。 (d) コンデンサC3の電圧Ｖ_inを補助電源22へ供給する
抵抗R11の起動回路を図示したこと。にある。上記した(a)〜(d)の部分を除いて、それ以外の
図１０の構成は、図３の構成と同じである。

【００５８】まず、図１０の装置の動作を要約する。図
１０において、補助電源12を構成する巻線W8は、従出力
回路10に設けられたチョークコイルL2の鉄心に巻装され
たものである。この巻線W8の一端は、ＦＥＴQ2のソース
側のＡ点に接続されている。補助電源12は、このチョー
クコイルL2の巻線W8の誘起電圧VHをレギュレートするこ
とで直流電圧Vcc2を得る。巻線W8の誘起電圧VHは、その
巻き数に応じて選択できるので、この直流電圧Vcc2は、
巻線W8の巻き数を適切に定めることでＦＥＴ Q2を駆動
するに十分な電圧とすることができる。従って、PWM回
路13は、その出力Veで直接ＦＥＴ Q2を駆動することが
できるので、ドライブ・トランスT2（図１の装置が備え
ていたもの）における信号の遅延から解放される。

【００５９】以下、図３で表した装置と異なる点に焦点
を当てて、図１０の装置を説明する。図１０の補助電源
12は、その電力を従出力回路10のチョークコイルL2から
得ている。即ち、巻線W8は、従出力回路10を構成するチ
ョークコイルL2の鉄心に巻装され、その一端がＦＥＴQ2
のソース側のＡ点に接続される。

【００６０】同期信号発生器11は、この巻線W8の誘起電
圧VHを導入し、主スイッチQ1がオフとなった時点から次
のオフになる時点まで、一定の傾斜で繰り返し推移する
鋸形の同期波形Vcを出力する。同期信号発生器11の構成
と動作は、図４を用いて既に説明した。

【００６１】図１０の補助電源12は、図６の補助電源と
異なり、ダイオードD10と抵抗R12とからなる起動回路を
備えている。起動回路を備えている理由は、次の通りで
ある。図１０の装置において、動作を開始する際には、
まだ、ＦＥＴ Q2がオフであるため、従出力回路10のチ
ョークコイルL2に電圧が発生していない。従って、巻線
w8にも電圧VHが発生していないので、定電圧回路15は、
PWM回路13ヘ供給すべき電圧Ｖcc2を作り出すことができ
ない。そこで、起動時において、トランスＴの巻線W2か
ら電圧VoをダイオードD10と抵抗R12を介して補助電源12
へ導入し、これから或るレベルの電圧Ｖcc2を作り出し
ている。

【００６２】この起動時に作り出した電圧Ｖcc2によ
り、PWM回路13が動作を開始するようになると、ＦＥＴ
Q2がオン・オフ動作を始める。その結果、従出力回路10
のチョークコイルL2の巻線W8にも電圧VHが誘起される。
巻線W8の誘起電圧VHが、次第に上昇すると、補助電源12
は、ダイオードD10と抵抗R12から供給される電力でな
く、この巻線W8の誘起電圧VHで、電圧Ｖcc2を作り出
し、起動が完了する。

【００６３】図１３は、以上に説明した起動回路を持つ
補助電源12の具体例を示す図である。図１３において、
ダイオードD10と、抵抗R12と、巻線W8と、定電圧回路15
と、PWM回路13は、図１０で示しているものと同じであ
る。また、定電圧回路15は、ダイオードD11と、コンデ
ンサC8，C9と、トランジスタQ4と、ツェナーダイオード
D12と、抵抗R14とで構成されている。

【００６４】次に、図１３の回路動作を説明する。巻線
W8に誘起電圧VHが発生しない起動時において、定電圧回
路15のトランジスタQ4は、そのコレクタ電位が低いた
め、カットオフとなっている。この時、図１３の如く、
ダイオードD10で巻線W2の誘起電圧Vo(図１０参照）を整
流して、定電圧回路15に加える。この整流された電流
は、抵抗R12→抵抗R13→コンデンサC9の経路に流れて、
コンデンサC9を充電する。つまり、コンデンサC9の電圧
Ｖcc2は、起動回路からの電流により、次第に上昇し、P
WM回路13を動作状態にすることができる。

【００６５】この結果、図１０のＦＥＴ Q2がオン・オ
フ動作して、図１３の巻線W8に誘起電圧VHが生じる。従
って、コンデンサC8の電圧が高くなり、トランジスタQ4
は、巻線W8からの電力で定電圧Ｖcc2を作り出す。ま
た、コンデンサC8の電位が高くなると、起動回路のダイ
オードD10は、逆バイアスとなりカットオフとなる。

【００６６】以上のように構成された図１０の装置の動
作を図１２を参照して説明する。図１０に示した装置の
第１の特徴とする点は、従出力回路10のチョークコイル
L2へ、新たに巻線W8を設け、この巻線W8から、Ａ点より
高い直流電圧Vcc2を作り出すようにした点である。第２
の特徴とする点は、同期信号Vcを作りだす基のタイミン
グ信号を従出力回路10のチョークコイルL2に巻装した巻
線W8の誘起電圧VHから作りだしている点である。

【００６７】まず、チョークコイルL2の巻線W8には、図
１２(1)に示すような電圧VHの波形が誘起される。ここ
で、時刻t1〜t2と、t3〜t4は、主スイッチQ1がオンの期
間であり、時刻t2〜t3は、主スイッチQ1がオフの期間で
ある。巻線W8の一方の端部は、図１０に示すＡ点に接続
されているため、補助電源12は、Ａ点よりVcc₂ボルト高
い電圧を電源電圧として、PWM回路13へ供給することが
できる。従って、PWM回路13は、Ａ点より約Vcc2ボルト
高い電圧の制御信号VeをＦＥＴQ2のゲートに加えること
ができるので、ドライブ・トランスT2（図１参照）を用
いることなく、ＦＥＴQ2を駆動できる。

【００６８】次に同期信号発生器11とPWM回路13の動作
を説明する。同期信号発生器11には図１２(1)に示すパ
ルス波形VHが加えられる。このパルス波形VHは、主スイ
ッチQ1のオン・オフを表現しているので、同期信号発生
器11は、波形VHの立ち下がりエッジを認識することで、
主スイッチQ1がオフとなった時点から次のオフになる時
点までを把握することができる。そして、同期信号発生
器11は、図１２(2)に示す期間にて、一定の傾斜で繰り
返し推移する同期信号Vcを出力する。

【００６９】PWM回路13は、既述したように変化する比
較電圧Vkと、同期信号Vcの大小を比較し、その結果、図
１２(3)に示すようなパルス幅が制御された制御信号Ve
をＦＥＴQ2に加えて、これをオン・オフ駆動している。
このように図１０に示した装置では、同期信号Vcを作り
だす元のタイミング信号（主スイッチQ1のオン・オフを
意味する信号）をトランスＴから取り入れず、従出力回
路10のチョークコイルL2から導入しているので、同期信
号発生器11を構成する電子部品として高耐圧の部品を必
要としない効果も得られる。

【００７０】次に図１１を参照して図１０に示した装置
の全体の動作を説明する。まず、１次側の制御動作につ
いて説明する。図１１(1)に示す如く直流電圧Ｖ_inが立
ち上がると、抵抗R11を通じて補助電源22に直流電圧が
供給される。補助電源22は、図１３を用いて既述した補
助電源12と同じ構成・動作のものであり、抵抗R11を介
して供給された電圧により、図１１(2)の如くその出力
電圧Vcc1を増加させる。

【００７１】ここで、補助電源12と補助電源22に加えら
れる信号の対応関係を説明する。補助電源12に加えられ
る主トランスＴからの電圧Voは、補助電源22では、この
抵抗R11を介して加えられる電圧Ｖ_inに相当する。尚、
電圧Ｖ_inは直流なので、コンデンサC3と補助電源22とを
接続する抵抗R11を含むラインに、ダイオードを設ける
必要はない。また、補助電源12に加えられたチョークコ
イルL2の巻線W8の電圧VHは、補助電源22では、主トラン
スＴに巻装した巻線W4からの電圧に相当する。

【００７２】そして補助電源22の出力電圧Vcc1が、PWM
回路23のスタート電圧Ｖ_TH1以上になると、発振回路21
とPWM回路23が動作するので、主スイッチQ1がオン・オ
フを開始する。従って、主出力回路１が動作し始めるの
で、図１１(3)に示す如く主出力電圧V1が立ち上がる。
誤差増幅器24は、この主出力電圧V1と設定電圧Vtを導入
し、既述した比較電圧Vk'をPWM回路23に帰還する。PWM
回路23は、既述した動作を行い、主出力電圧V1が、設定
電圧Vtと等しくなった時点で安定する。

【００７３】なお、主出力電圧V1が立ち上がると、補助
電源22には、巻線W4から電力が供給され、補助電源22は
直流電圧Ｖ_inに代わり、この巻線W4からの電力により出
力電圧Vcc1を作り出す。この時、直流電圧Ｖ_inから補助
電源２２への電力流入は遮断されている。

【００７４】主出力回路１が立ち上がると、主トランス
Ｔの２次巻線W2の誘起電圧Voも図１１(4)の如く立ち上
がる。この誘起電圧Voは、ダイオードD10と抵抗R12を通
じて、従出力回路10の補助電源12に供給される。補助電
源12の出力電圧Vcc2は、図１３を用いて説明した動作に
より、図１１(5)の如く増加する。そして、この補助電
源12の出力電圧Vcc2の値が、PWM回路13のスタート電圧
Ｖ_TH2以上になると、PWM回路13が動作を開始し、ＦＥＴ
Q2のスイッチングを行うようになる。従って、巻線W2の
誘起電圧Voのパルス電力がＦＥＴQ2を介して、平滑回路
に供給され、従出力回路10が立ち上がる。即ち、従出力
電圧V2は、図１１(6)の如く増加する。

【００７５】なお、従出力電圧V2が立ち上がると、定電
圧回路15には、チョークコイルL2の巻線W8からフローテ
ィングで電力が供給され、定電圧回路15は、誘起電圧Vo
に代わり、この巻線W8からの電圧VHにより出力電圧Vcc2
を作り出す（なお誘起電圧Voから定電圧回路15への電力
流入は遮断される）。従出力電圧V2は、誤差増幅器14で
設定電圧Vsと比較され、その比較電圧Vkは、PWM回路13
に帰還されて、従出力電圧V2が安定化される。

【００７６】以上の説明のように主出力回路１と従出力
回路10のそれぞれの構成回路である補助電源12と22、PW
M回路13と23、誤差増幅器14と24は、同じ種類の電子部
品を用いることができる。また、PWM回路13の出力によ
り直接ＦＥＴQ2のドライブを行うことができ絶縁は不要
となる。

【００７７】最後にこれらのスイッチング電源の実装状
態を説明する。図１４はスイッチング電源の構成斜視図
である。図において、プリント基板はアルミニューム等
の電気伝導率と熱伝導率の高い材料よりなるもので、表
面に実装された電子部品に起因する熱を裏面より放熱し
て、実質的にプリント基板裏面全体をヒートシンクとし
ている。表面には、トランス、ラインフィルタ、チョー
クコイル等の磁性製品が搭載され、また電力用や平滑用
のコンデンサの実装されている。更に、ダイオードやＦ
ＥＴ等のスイッチングに起因して発熱する素子が搭載さ
れ、そのほか抵抗などの電子部品が表面実装部品を用い
て搭載されている。

【００７８】このように構成すると、電源の生産自動化
や設計自動化が推進される。まず、電源製造の自動化に
あっては、片側プリント基板に小型の表面実装部品を搭
載しているので、部品搬送用ロボットの導入が容易にな
り、機械化が推進される。次に、放熱設計については、
プリント基板裏面の温度分布が計算器シミュレーション
によりモデル化されるので、電源の収容される筐体の条
件を与えるだけで、電源の温度上昇が許容範囲内にはい
るか容易に判断できる。また、ＥＭＩ対策については、
トランス・コイルの浮遊容量が予め規定できるので、計
算器シミュレーションにより確実に放射される電磁波を
予測でき、遮蔽材の選定が実機テストを行うことなく簡
易に行える。更に、振動対策については、トランスのよ
うに重い磁性部品がプリント基板の表面に直接接触して
いるので、重心が低くなって耐震性が向上する。このよ
うに、放熱設計、ＥＭＩ対策、振動対策などの設計が容
易になるという効果がある。

【００７９】

【発明の効果】以上説明したように、図３に示す本発明
によれば、ドライブ・トランスT2（図３2参照）が不要
となったので、ＦＥＴQ2を駆動する信号Veの遅延を非常
に小さいものとすることができた。従って高周波の回路
でスイッチング電源を構成しても大電流を従出力回路か
ら取り出すことができる。また、ドライブ・トランスT2
を必要としなくなったため、高周波のノイズがトランス
Ｔの１次側に流出すると言うことがなくなったという効
果がある。

【００８０】また、図６に示す装置によれば、上述の効
果に加えて次の効果がある。巻線W6の誘起電圧VB（図７(2)参照）を整流・平滑
すると、主出力電圧V1が安定化されているので、安定な
フローティング電圧Vcc（例えば、15V）が補助電源12か
ら得られる。なお、巻線W5とW6はフライバック接続され
ているため、チョークコイルL1が、主出力回路１に関し
てオフとして動作している期間に、補助電源12は、電力
を取り込むように動作する（図７(2)参照）。つまり、
補助電源12を接続しても、主出力電圧V1の安定性には影
響を与えない。同期信号Vcを作り出す基の信号Ｖ_SWをトランスＴ以
外の回路（チョークコイルL1）から取っているので、低
耐圧の電子部品で同期信号発生器11を構成でき、その結
果、スイッチング電源を図３より更に小型化できる。

【００８１】更に、図１０に示した装置で得られる効果
は、図３に示す装置で得られる効果に加えて、次の点に
ある。図１０の補助電源12は、従出力回路10のチョークコ
イルL2に巻装した巻線W8の誘起電圧VHをレギュレートす
ることで直流電圧Vcc₂を得ている。補助電源12の電力源
として、トランスＴへ新たに巻線を施し、その巻線から
電力を得るようにすると、その巻線は高い絶縁を必要と
する。しかし、図１０の巻線W8は、従出力回路10のチョ
ークコイルL2の鉄心に巻装するものだから、高い絶縁を
必要としない。同期信号Vcを作り出す基の信号Ｖ_SWをトランスＴ以
外の回路（チョークコイルL2）から取っているので、低
耐圧の電子部品で同期信号発生器11を構成でき、その結
果、スイッチング電源を図３より更に小型化できる。

【図面の簡単な説明】

【図１】従来のスイッチング電源の構成例を示す図であ
る。

【図２】従来装置の各部の信号のタイムチャートであ
る。

【図３】本発明のスイッチング電源の構成例を示す図で
ある。

【図４】本発明のスイッチング電源に用いる同期信号発
生器の構成例を示す図である。

【図５】図４の回路の各部の信号のタイムチャートであ
る。

【図６】本発明のスイッチング電源の別の構成例を示す
図である。

【図７】図６に示した装置の各部の信号のタイムチャー
トである。

【図８】図６に示した装置の全体の動作を説明するタイ
ムチャートである。

【図９】図６に示した装置の従出力回路の別の構成例を
示す図である。

【図１０】本発明のスイッチング電源の別の構成例を示
す図である。

【図１１】図１０に示した装置の起動動作を説明する図
である。

【図１２】図１０に示した装置の各部の信号のタイムチ
ャートである。

【図１３】図１０に示した装置に示す定電圧回路15の具
体的構成例を示す図である。

【図１４】スイッチング電源の実装状態を表す構成斜視
図である。

【符号の説明】１主出力回路１０従出力回路１１同期信号発生器１２補助電源１３ＰＷＭ回路１４誤差増幅器２１発振回路２２補助電源２３ＰＷＭ回路２４誤差増幅器

Claims

【特許請求の範囲】

【請求項１】トランス(T)の１次側に設けた主スイッチ
(Q1)をスイッチングし、2次側の第１巻線(W3)に誘起さ
れた電圧の整流波形を第１チョークコイル(L₁)で平滑
し、得られた主出力電圧(V1)が第１設定電圧(Vt)と等し
くなるように前記スイッチングのデューティ比を制御す
るスイッチング電源において、前記トランスの２次側に設けた第２巻線(W2)と、この第２巻線の出力の整流波形を受け、これを平滑して
従出力電圧(V₂)を得る平滑回路と、前記整流波形を受け、オン・オフ動作することで、前記
平滑回路へ供給する電気量を制御するスイッチング素子
(Q2)と、このスイッチング素子(Q2)のソース点の電位より高く、
且つこのスイッチング素子をオンにすることができる電
圧レベルの直流電圧(Vcc)を発生する補助電源(12)と、前記主スイッチ(Q1)がオフとなるタイミングを検出し、
この主スイッチ(Q1)がオフとなった時点から次のオフに
なる時点まで、一定の傾斜で繰り返し推移する鋸形の同
期信号(Vc)を発生する同期信号発生器(11)と、前記平滑回路の従出力電圧(V₂)と第２設定電圧(Vs)を導
入してその大小を比較し、大小の差に応じた値の信号(V
k)を出力する誤差増幅器と、前記補助電源(12)で得られた直流電圧を電源電圧として
用い、且つ前記同期信号(Vc)と比較信号(Vk)を導入し、
第２設定電圧(Vs)と前記平滑回路の従出力電圧(V2)が等
しくなるようなパルス幅の信号(Ve)をスイッチング素子
に加えてこれをオン・オフ駆動するＰＷＭ回路(13)と、を備えたことを特徴とするスイッチング電源装置。