JP2008205778A

JP2008205778A - 同期回路

Info

Publication number: JP2008205778A
Application number: JP2007039018A
Authority: JP
Inventors: Kazuki Ishizawa; 一樹石澤; Takeshi Uesugi; 猛上杉; Naoyuki Go; 直行郷
Original assignee: TDK Lambda Corp
Current assignee: TDK Lambda Corp
Priority date: 2007-02-20
Filing date: 2007-02-20
Publication date: 2008-09-04
Anticipated expiration: 2027-02-20
Also published as: JP4826795B2

Abstract

【課題】比較的簡単な回路構成で複数の制御器の同期運転を可能とする同期回路を提供する。
【解決手段】同期回路１は、コンデンサ５と抵抗６とからなる微分回路10と、整流用のダイオード７と、直流成分カット用のコンデンサ８とから構成され、第１の制御器としてのＰＷＭ制御ＩＣ２と、第２の制御器としてのＰＷＭ制御ＩＣ３との間に設けられている。ＰＷＭ制御ＩＣ２の出力端子４から出力された駆動信号は、微分回路10により微分され、ダイオード７により半波整流され、コンデンサ８により直流成分が除去されて、同期信号としてＰＷＭ制御ＩＣ３の同期信号用端子９へ入力される。そして、当該同期信号に合わせてＰＷＭ制御ＩＣ３が制御対象へ駆動信号を出力する。
【選択図】図１

Description

本発明は、複数の制御器の動作を同期させるための同期回路に関する。

電力変換器が二台以上で構成される電源システムにおいて各々を別のＰＷＭ制御ＩＣにて駆動している場合、スイッチングを常に同じタイミングで行い、ノイズを低減させるための同期回路が用いられる。また、当該同期回路は一段構成のＤＣ−ＤＣコンバータでも制御電源回路との同期に使用される。

この種の同期回路として特許文献１に開示されるものでは、フリップフロップを利用した同期信号発信回路にてリセット同期信号を発生させ、このリセット同期信号を同期信号駆動回路を介してリセット同期信号として各制御用ＩＣのタイミング容量端子に供給することにより、各制御用ＩＣの動作を同期させている。
特開平４−２１７８６７号公報

しかし、上記特許文献１で開示される従来の同期回路では、部品点数が多いという問題があった。

そこで本発明は上記問題点に鑑み、比較的簡単な回路構成で複数の制御器の同期運転を可能とする同期回路を提供することを目的とする。

本発明における請求項１では、第１の制御器の出力信号を入力とし、当該出力信号を処理することにより同期信号として第２の制御器へ出力する同期回路であって、前記第１の制御器の出力信号を微分処理する微分手段と、前記微分手段を通過した信号を整流する整流手段と、前記整流手段を通過した信号から直流成分を除去する直流成分除去手段とを備えている。

このようにすると、第１の制御器の出力信号を利用することにより、簡単な構成で同期信号を生成することができるため、各制御器の動作を常に同じタイミングで行い、ノイズを低減することができる。

本発明における請求項２の同期回路では、前記第１の制御器は位相がずれた複数の出力信号を出力するものであり、各出力信号に対して前記微分手段及び前記整流手段を設け、当該複数の整流手段の出力を共通の前記直流成分除去手段へ接続している。

このようにすると、同期信号が複数の出力信号から合成されるため、第１の制御器に同期させつつ、第１の制御器よりも高い周波数で、第２の制御器を動作させることができる。

本発明における請求項３の同期回路では、前記第２の制御器及び前記直流成分除去手段を複数並列に増設している。

このようにすると、同期信号が分岐して複数出力されるため、第２の制御器が複数ある場合においても同期運転が可能となる。

本発明の請求項１によると、比較的簡単な回路構成で複数の制御器の同期運転を可能とする同期回路を提供することができる。

本発明の請求項２によると、同期信号受け側の制御器を高速動作させることができる。

本発明の請求項３によると、複数の制御器に対して同期化が可能となる。

以下、添付図面を参照しながら、本発明における同期回路の好ましい各実施例を説明する。なお、従来例と同一箇所には同一符号を付し、共通する部分の説明は重複するため極力省略する。

図１は、本第１実施例における同期回路の構成を示す回路図である。同図において、同期回路１は、コンデンサ５と抵抗６とからなる微分手段としての微分回路10と、整流手段としてのダイオード７と、直流成分除去手段としてのコンデンサ８とから構成され、第１の制御器としてのＰＷＭ制御ＩＣ２と、第２の制御器としてのＰＷＭ制御ＩＣ３との間に設けられている。同期信号出力側となるＰＷＭ制御ＩＣ２は、同期用クロック機能がないものであり、本発明では制御対象へ出力される駆動信号を同期信号として利用する。

４は、ＰＷＭ制御ＩＣ２の出力端子であり、ここから駆動信号が出力される。出力端子４は、コンデンサ５を介して抵抗６の一端とダイオード７のアノードとに接続される。抵抗６の他端は接地される（基準電位に接続される）一方、ダイオード７のカソードは、コンデンサ８を介してＰＷＭ制御ＩＣ３の同期信号用端子９へ接続される。

図１のＡ〜Ｄ点の各部における電圧波形を示したものが図２である。Ａ点波形は、ＰＷＭ制御ＩＣ２の出力端子４から出力される駆動信号波形であり、矩形波となる。Ｂ点波形は、微分回路10により前記駆動信号が微分された後の波形であり、Ａ点の矩形波の立ち上がり及び立下り部分のみが正負に現れるパルス状波形となる。Ｃ点波形は、前記パルス状波形がダイオード７で半波整流された後の波形であり、負パルスが除去されて前記矩形波の立ち上がり部分に対応する正パルスのみの波形となる。Ｄ点波形は、コンデンサ８によりＣ点の正パルスから直流成分が除去された波形であり、より急峻なトリガ波形となる。

このように、ＰＷＭ制御ＩＣ２の出力端子４から出力された駆動信号は、微分回路10により微分され、ダイオード７により半波整流され、コンデンサ８により直流成分が除去されて、同期信号としてＰＷＭ制御ＩＣ３の同期信号用端子９へ入力される。そして、当該同期信号に合わせてＰＷＭ制御ＩＣ３が制御対象へ駆動信号を出力する。

同期回路１は、従来と比べて比較的部品点数が少ない構成でありながら、例えばＤＣ−ＤＣコンバータで素子を有するコンバータを二段から構成し、双方を違うＰＷＭ制御ＩＣにて駆動している場合などにおいて、各コンバータのスイッチング動作を常に同じタイミングで行い、ノイズを低減することができる。

以上のように本第１実施例の同期回路１では、第１の制御器としてのＰＷＭ制御ＩＣ２の出力信号を入力とし、当該出力信号を処理することにより同期信号として第２の制御器としてのＰＷＭ制御ＩＣ３へ出力する同期回路であって、ＰＷＭ制御ＩＣ２の出力信号を微分処理する微分手段としての微分回路10と、微分回路10を通過した信号を整流する整流手段としてのダイオード７と、ダイオード７を通過した信号から直流成分を除去する直流成分除去手段としてのコンデンサ８とを備えている。

このようにすると、ＰＷＭ制御ＩＣ２の出力信号を利用することにより、簡単な構成で同期信号を生成することができるため、各制御器の動作を常に同じタイミングで行い、ノイズを低減することができる。従って、比較的簡単な回路構成で複数の制御器の同期運転を可能とする同期回路を提供することができる。

図３は、本第２実施例における同期回路の構成を示す回路図である。同図において、同期回路11は、コンデンサ15と抵抗16とからなる微分手段としての微分回路20と、コンデンサ25と抵抗26とからなる微分手段としての微分回路21と、整流手段としてのダイオード17，27と、直流成分除去手段としてのコンデンサ18とから構成され、第１の制御器としてのＰＷＭ制御ＩＣ12と、第２の制御器としてのＰＷＭ制御ＩＣ13との間に設けられている。本第２実施例で同期信号出力側となるＰＷＭ制御ＩＣ12は、その出力がプッシュプル出力であり、出力端子14，24から交互に２つの駆動信号が出力される。

出力端子14は、コンデンサ15を介して抵抗16の一端とダイオード17のアノードとに接続される。同様に、出力端子24は、コンデンサ25を介して抵抗26の一端とダイオード27のアノードとに接続される。抵抗16，26の他端は接地される一方、ダイオード17，27のカソードは、コンデンサ18を介してＰＷＭ制御ＩＣ13の同期信号用端子19へ接続される。

図３のａ〜ｆ点の各部における電圧波形を示したものが図４である。ａ点波形は、ＰＷＭ制御ＩＣ12の出力端子14から出力される駆動信号波形であり、矩形波となる。ｅ点波形は、ＰＷＭ制御ＩＣ12の出力端子24から出力される駆動信号波形であり、ａ点と位相が１８０度ずれた矩形波となる。ｂ点波形は、微分回路20により前記駆動信号が微分された後の波形であり、ａ点の矩形波の立ち上がり及び立下り部分のみが正負に現れるパルス状波形となる。ｆ点波形は、微分回路21により前記駆動信号が微分された後の波形であり、ｅ点の矩形波の立ち上がり及び立下り部分のみが正負に現れるパルス状波形となる。ｃ点波形は、ｂ点及びｆ点に現れる前記パルス状波形がダイオード７で半波整流されると共に、これらがワイヤードＯＲにより合成された後の波形であり、負パルスが除去されて出力端子14，24から出力される両矩形波の立ち上がり部分に対応する２倍周波数の正パルス波形となる。ｄ点波形は、コンデンサ18によりｃ点の正パルスから直流成分が除去された波形であり、より急峻なトリガ波形となる。

このように、ＰＷＭ制御ＩＣ12の出力端子14，24からそれぞれ出力された２つの駆動信号は、微分回路20，21により微分され、ダイオード17，27により半波整流されると共に１つの信号に合成され、コンデンサ18により直流成分が除去されて、同期信号としてＰＷＭ制御ＩＣ13の同期信号用端子19へ入力される。そして、当該同期信号に合わせてＰＷＭ制御ＩＣ13が制御対象へ駆動信号を出力する。このとき、ＰＷＭ制御ＩＣ13の駆動信号出力はＰＷＭ制御ＩＣ12の駆動信号出力の２倍周波数での同期が可能である。

以上のように本第２実施例の同期回路11では、ＰＷＭ制御ＩＣ12は位相がずれた複数の出力信号を出力するものであり、各出力信号に対して微分手段としての微分回路20，21及び整流手段としてのダイオード17，27を設け、当該複数のダイオード17，27の出力を共通の直流成分除去手段としてのコンデンサ18へ接続している。

このようにすると、同期信号が複数の出力信号から合成されるため、ＰＷＭ制御ＩＣ12に同期させつつ、ＰＷＭ制御ＩＣ12よりも高い周波数で、ＰＷＭ制御ＩＣ13を動作させることができる。従って、同期信号受け側の制御器を高速動作させることができる。

図５は、本第３実施例における同期回路の構成を示す回路図である。同図に示す同期回路31は、ＰＷＭ制御ＩＣ13とコンデンサ18の個数以外は、図３で示した第２実施例における同期回路11と略同様の構成である。本第３実施例のように、同期信号受け側のＰＷＭ制御ＩＣ13が複数個の場合においても、半波整流後のコンデンサ18の個数を増やし、各々別のＰＷＭ制御ＩＣ13の同期信号用端子19へ入力することで、同期運転が可能である。

以上のように本第３実施例の同期回路31では、ＰＷＭ制御ＩＣ13及びコンデンサ18を複数並列に増設している。

このようにすると、同期信号が分岐して複数出力されるため、ＰＷＭ制御ＩＣ13が複数ある場合においても同期運転が可能となる。従って、複数の制御器に対して同期化が可能となる。

なお、本発明は、上記各実施例に限定されるものではなく、本発明の趣旨を逸脱しない範囲で変更可能である。同期信号受け側のＰＷＭ制御ＩＣから外部に三角波が出力されている場合は、同期信号を当該三角波出力端子に入力して当該三角波に重畳させることでも同期運転が可能となる。

本発明の第１実施例における同期回路の回路図である。図１に示す回路の各部電圧を示す波形図である。本発明の第２実施例における同期回路の回路図である。図３に示す回路の各部電圧を示す波形図である。本発明の第３実施例における同期回路の回路図である。

符号の説明

１，11，31 同期回路
２，12 ＰＷＭ制御ＩＣ（第１の制御器）
３，13 ＰＷＭ制御ＩＣ（第２の制御器）
７，17，27 ダイオード（整流手段）
８，18 コンデンサ（直流成分除去手段）
10，20，21 微分回路（微分手段）

Claims

第１の制御器の出力信号を入力とし、当該出力信号を処理することにより同期信号として第２の制御器へ出力する同期回路であって、前記第１の制御器の出力信号を微分処理する微分手段と、前記微分手段を通過した信号を整流する整流手段と、前記整流手段を通過した信号から直流成分を除去する直流成分除去手段とを備えたことを特徴とする同期回路。
前記第１の制御器は位相がずれた複数の出力信号を出力するものであり、各出力信号に対して前記微分手段及び前記整流手段を設け、当該複数の整流手段の出力を共通の前記直流成分除去手段へ接続したことを特徴とする請求項１記載の同期回路。
前記第２の制御器及び前記直流成分除去手段を複数並列に増設したことを特徴とする請求項１又は請求項２記載の同期回路。