JPH11346146A - 投光器のパルス発生回路 - Google Patents
投光器のパルス発生回路Info
- Publication number
- JPH11346146A JPH11346146A JP10152673A JP15267398A JPH11346146A JP H11346146 A JPH11346146 A JP H11346146A JP 10152673 A JP10152673 A JP 10152673A JP 15267398 A JP15267398 A JP 15267398A JP H11346146 A JPH11346146 A JP H11346146A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- circuit
- inverter
- output
- pulse width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】
【課題】投光器のパルス発生回路において、出力パルス
のパルス幅の精度を向上させる。 【解決手段】パルス発振回路１と、パルス発振回路１か
ら出力されたパルスを積分する第１の積分回路と、第１
の積分回路の出力からパルスを生成するインバータ６
と、第１の積分回路と同じ時定数を有し、インバータ６
から出力されたパルスを積分する第２の積分回路と、イ
ンバータ６と同じ閾値を有し、パルス発振回路１から出
力されたパルスと、第２の積分回路から出力された信号
とのＮＯＲ演算を行うＮＯＲ回路７とを備える。
のパルス幅の精度を向上させる。 【解決手段】パルス発振回路１と、パルス発振回路１か
ら出力されたパルスを積分する第１の積分回路と、第１
の積分回路の出力からパルスを生成するインバータ６
と、第１の積分回路と同じ時定数を有し、インバータ６
から出力されたパルスを積分する第２の積分回路と、イ
ンバータ６と同じ閾値を有し、パルス発振回路１から出
力されたパルスと、第２の積分回路から出力された信号
とのＮＯＲ演算を行うＮＯＲ回路７とを備える。
Description
【０００１】
【発明の属する技術分野】本発明は、ビームセンサの投
光器から赤外線パルスを投光するためのパルス発生回路
に関する。
光器から赤外線パルスを投光するためのパルス発生回路
に関する。
【０００２】
【従来の技術】ビームセンサの投光器からはパルス状の
赤外線ビームを投光するのが通常であり、そのためのパ
ルス発生回路は図３に示すように構成されている。図３
において、１はパルス発振回路、２、３はインバータ、
４はＬＥＤ駆動回路、５は赤外線を発光するＬＥＤを示
す。なお、図３において、２及び３の符号で示すものは
ＮＯＲ回路であるが、二つの入力が共通であるのでイン
バータとして機能するものであることは当業者に明らか
である。
赤外線ビームを投光するのが通常であり、そのためのパ
ルス発生回路は図３に示すように構成されている。図３
において、１はパルス発振回路、２、３はインバータ、
４はＬＥＤ駆動回路、５は赤外線を発光するＬＥＤを示
す。なお、図３において、２及び３の符号で示すものは
ＮＯＲ回路であるが、二つの入力が共通であるのでイン
バータとして機能するものであることは当業者に明らか
である。
【０００３】図３に示す回路の動作を図４の波形図を参
照しつつ説明する。ここでは、電源電圧は５Ｖとする。
また、図４（ａ）、（ｂ）、（ｃ）、（ｄ）は、それぞ
れ図３のイ、ロ、ニ、ホで示す点における波形を示して
いる。
照しつつ説明する。ここでは、電源電圧は５Ｖとする。
また、図４（ａ）、（ｂ）、（ｃ）、（ｄ）は、それぞ
れ図３のイ、ロ、ニ、ホで示す点における波形を示して
いる。
【０００４】いま、パルス発振回路１から、所定の周波
数ｆ0 を有し、図４（ａ）に示すようにデューティ比が
５０％のパルスが出力されるものとすると、このパルス
はコンデンサＣ1 と抵抗Ｒ1 とからなる微分回路で微分
され、図３のロ点には図４（ｂ）に示すような波形が表
れる。
数ｆ0 を有し、図４（ａ）に示すようにデューティ比が
５０％のパルスが出力されるものとすると、このパルス
はコンデンサＣ1 と抵抗Ｒ1 とからなる微分回路で微分
され、図３のロ点には図４（ｂ）に示すような波形が表
れる。
【０００５】ところで、図３の抵抗Ｒ2 ，Ｒ3 及びイン
バータ２、３からなる回路は一般的にヒステリシスを有
しており、従って、図３のロ点における信号波形とハ点
における信号波形とは異なるものとなるが、投光器のパ
ルス発生回路としては、抵抗Ｒ2 は抵抗Ｒ3 より十分小
さくなされるのが通常であるので、ヒステリシスを無視
することができ、図３のロ点とハ点の信号波形は同じも
のとすることができる。従って、図３のハ点の信号波形
は図４（ｂ）に示すものと同じものとなる。
バータ２、３からなる回路は一般的にヒステリシスを有
しており、従って、図３のロ点における信号波形とハ点
における信号波形とは異なるものとなるが、投光器のパ
ルス発生回路としては、抵抗Ｒ2 は抵抗Ｒ3 より十分小
さくなされるのが通常であるので、ヒステリシスを無視
することができ、図３のロ点とハ点の信号波形は同じも
のとすることができる。従って、図３のハ点の信号波形
は図４（ｂ）に示すものと同じものとなる。
【０００６】図４（ｂ）に示す信号はインバータ２によ
って反転されると共に、インバータ２の閾値ＶTHによっ
て図４（ｃ）に示すようなパルス幅がｔw のパルスとな
され、このパルスは更にインバータ３によって反転さ
れ、図４（ｄ）に示すパルスとなされてＬＥＤ駆動回路
４に入力される。ここでは、インバータ２の閾値ＶTHは
電源電圧の１／２である２．５Ｖに設定されている。ま
た、インバータ３も閾値を有しており、その閾値はイン
バータ２の閾値ＶTHと同じに設定されている。
って反転されると共に、インバータ２の閾値ＶTHによっ
て図４（ｃ）に示すようなパルス幅がｔw のパルスとな
され、このパルスは更にインバータ３によって反転さ
れ、図４（ｄ）に示すパルスとなされてＬＥＤ駆動回路
４に入力される。ここでは、インバータ２の閾値ＶTHは
電源電圧の１／２である２．５Ｖに設定されている。ま
た、インバータ３も閾値を有しており、その閾値はイン
バータ２の閾値ＶTHと同じに設定されている。
【０００７】ＬＥＤ駆動回路４は定電流源を有してお
り、インバータ３から出力されるパルスのパルス幅ｔw
の期間だけ所定の定電流をＬＥＤ５に供給する。これに
よって、ＬＥＤ５からは周波数がｆ0 のパルス状の赤外
線ビームが投光されることになる。
り、インバータ３から出力されるパルスのパルス幅ｔw
の期間だけ所定の定電流をＬＥＤ５に供給する。これに
よって、ＬＥＤ５からは周波数がｆ0 のパルス状の赤外
線ビームが投光されることになる。
【０００８】
【発明が解決しようとする課題】しかしながら、図３に
示す回路では、インバータ２、３の閾値ＶTHにはばらつ
きがある。実際、電源電圧が５Ｖの場合には、インバー
タ２、３の閾値ＶTHは１．５Ｖ〜３．５Ｖ程度の範囲で
ばらついているのが現状である。そして、当該閾値ＶTH
が２．５Ｖより高い方にばらついていれば、インバータ
３から出力されるパルスのパルス幅は設計値であるｔw
より狭くなり、２．５Ｖより低い方にばらついていれば
インバータ３から出力されるパルスのパルス幅は設計値
であるｔwより広くなる。
示す回路では、インバータ２、３の閾値ＶTHにはばらつ
きがある。実際、電源電圧が５Ｖの場合には、インバー
タ２、３の閾値ＶTHは１．５Ｖ〜３．５Ｖ程度の範囲で
ばらついているのが現状である。そして、当該閾値ＶTH
が２．５Ｖより高い方にばらついていれば、インバータ
３から出力されるパルスのパルス幅は設計値であるｔw
より狭くなり、２．５Ｖより低い方にばらついていれば
インバータ３から出力されるパルスのパルス幅は設計値
であるｔwより広くなる。
【０００９】このことは計算からも確かめられる。即
ち、図３に示す回路において、電源電圧を５Ｖとすると
き、インバータ３から出力されるパルスのパルス幅ｔw
は次の式で与えられる。 ｔw ＝−Ｃ1・Ｒ1・ｌｎ（ＶTH／５） …(1) ここで、ｌｎは自然対数を示す。
ち、図３に示す回路において、電源電圧を５Ｖとすると
き、インバータ３から出力されるパルスのパルス幅ｔw
は次の式で与えられる。 ｔw ＝−Ｃ1・Ｒ1・ｌｎ（ＶTH／５） …(1) ここで、ｌｎは自然対数を示す。
【００１０】そこで、Ｃ1 ，Ｒ1 を定め、閾値ＶTHを
１．５Ｖ〜３．５Ｖの範囲で変化させたときのパルス幅
ｔw を計算してみると、図５の破線で示すグラフを得
る。なお、図５においては、閾値ＶTH＝２．５Ｖのとき
のパルス幅を１として正規化している。図５から、閾値
ＶTHがばらついた場合に出力されるパルスのパルス幅ｔ
wが大きく変動することがわかる。
１．５Ｖ〜３．５Ｖの範囲で変化させたときのパルス幅
ｔw を計算してみると、図５の破線で示すグラフを得
る。なお、図５においては、閾値ＶTH＝２．５Ｖのとき
のパルス幅を１として正規化している。図５から、閾値
ＶTHがばらついた場合に出力されるパルスのパルス幅ｔ
wが大きく変動することがわかる。
【００１１】このように出力されるパルスのパルス幅が
変動することは望ましいことではない。例えば、パルス
幅が狭くなると、受光器において受光量を測定すること
ができなくなり、また逆にパルス幅が広くなるとＬＥＤ
５に電流が供給される時間が長くなるので、発熱量が大
きくなり、ＬＥＤ５の寿命が短くなってしまう。
変動することは望ましいことではない。例えば、パルス
幅が狭くなると、受光器において受光量を測定すること
ができなくなり、また逆にパルス幅が広くなるとＬＥＤ
５に電流が供給される時間が長くなるので、発熱量が大
きくなり、ＬＥＤ５の寿命が短くなってしまう。
【００１２】そこで、本発明は、インバータ等の論理回
路の閾値がばらついていても、出力されるパルスのパル
ス幅の変動を従来よりも小さくすることができる投光器
のパルス発生回路を提供することを目的とするものであ
る。
路の閾値がばらついていても、出力されるパルスのパル
ス幅の変動を従来よりも小さくすることができる投光器
のパルス発生回路を提供することを目的とするものであ
る。
【００１３】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の投光器のパルス発生回路は、パルス発振
回路と、パルス発振回路から出力されたパルスを積分す
る第１の積分回路と、閾値を有し、第１の積分回路の出
力からパルスを生成するインバータと、第１の積分回路
と同じ時定数を有し、インバータから出力されたパルス
を積分する第２の積分回路と、インバータと同じ閾値を
有し、パルス発振回路から出力されたパルスと、第２の
積分回路から出力された信号とのＮＯＲ演算を行う論理
回路とを備えることを特徴とする。
めに、本発明の投光器のパルス発生回路は、パルス発振
回路と、パルス発振回路から出力されたパルスを積分す
る第１の積分回路と、閾値を有し、第１の積分回路の出
力からパルスを生成するインバータと、第１の積分回路
と同じ時定数を有し、インバータから出力されたパルス
を積分する第２の積分回路と、インバータと同じ閾値を
有し、パルス発振回路から出力されたパルスと、第２の
積分回路から出力された信号とのＮＯＲ演算を行う論理
回路とを備えることを特徴とする。
【００１４】
【発明の実施の形態】以下、図面を参照しつつ実施の形
態について説明する。図１は本発明に係る投光器のパル
ス発生回路の一実施形態を示す図であり、図中、６はイ
ンバータ、７はＮＯＲ回路を示す。なお、図３に示すも
のと同等なものについては同一の符号を付して重複する
説明を省略する。
態について説明する。図１は本発明に係る投光器のパル
ス発生回路の一実施形態を示す図であり、図中、６はイ
ンバータ、７はＮＯＲ回路を示す。なお、図３に示すも
のと同等なものについては同一の符号を付して重複する
説明を省略する。
【００１５】抵抗Ｒ4 とコンデンサＣ4 は第１の積分回
路を形成している。抵抗Ｒ5 とコンデンサＣ5 は第２の
積分回路を形成している。そして、両者の積分回路の時
定数は同じに設定されている。即ち、 Ｒ4・Ｃ4 ＝Ｒ5・Ｃ5 …(2) である。また、インバータ６とＮＯＲ回路７の閾値は同
じであり、ＶTH1 に設定されている。そして、インバー
タ６とＮＯＲ回路７の閾値のばらつきは同じ様であると
する。このようにするためには、インバータ６、ＮＯＲ
回路７は、同じＩＣパッケージの中のＮＯＲ回路を用い
て構成すればよい。同じＩＣパッケージのＮＯＲ回路の
閾値は閾値にばらつきがあったとしても、通常そのばら
つきの程度は同様であるからである。
路を形成している。抵抗Ｒ5 とコンデンサＣ5 は第２の
積分回路を形成している。そして、両者の積分回路の時
定数は同じに設定されている。即ち、 Ｒ4・Ｃ4 ＝Ｒ5・Ｃ5 …(2) である。また、インバータ６とＮＯＲ回路７の閾値は同
じであり、ＶTH1 に設定されている。そして、インバー
タ６とＮＯＲ回路７の閾値のばらつきは同じ様であると
する。このようにするためには、インバータ６、ＮＯＲ
回路７は、同じＩＣパッケージの中のＮＯＲ回路を用い
て構成すればよい。同じＩＣパッケージのＮＯＲ回路の
閾値は閾値にばらつきがあったとしても、通常そのばら
つきの程度は同様であるからである。
【００１６】図１に示す回路の動作を図２の波形図を参
照しつつ説明する。ここでは、電源電圧は５Ｖとする。
また、図２（ａ）、（ｂ）、（ｃ）、（ｄ）、（ｅ）
は、それぞれ図１のヘ、ト、チ、リ、ヌで示す点におけ
る波形を示している。
照しつつ説明する。ここでは、電源電圧は５Ｖとする。
また、図２（ａ）、（ｂ）、（ｃ）、（ｄ）、（ｅ）
は、それぞれ図１のヘ、ト、チ、リ、ヌで示す点におけ
る波形を示している。
【００１７】いま、パルス発振回路１から、所定の周波
数ｆ0 を有し、図２（ａ）に示すようにデューティ比が
５０％のパルスが出力されるものとすると、このパルス
はＮＯＲ回路７と、第１の積分回路に入力される。
数ｆ0 を有し、図２（ａ）に示すようにデューティ比が
５０％のパルスが出力されるものとすると、このパルス
はＮＯＲ回路７と、第１の積分回路に入力される。
【００１８】第１の積分回路の出力信号は図２（ｂ）に
示すようになり、この信号はインバータ６に入力されて
閾値ＶTH1 と比較、反転される。いま、閾値ＶTH1 が図
２（ｂ）に示すようであるとすると、インバータ６から
は図２（ｃ）に示すパルスが出力される。このインバー
タ６から出力されるパルスは、パルス発振回路１から出
力されるパルスからｔw1だけ遅延されている。この遅延
時間ｔw1は、 ｔw1＝−Ｃ4・Ｒ4・ｌｎ（ＶTH1／５） …(3) で与えられる。
示すようになり、この信号はインバータ６に入力されて
閾値ＶTH1 と比較、反転される。いま、閾値ＶTH1 が図
２（ｂ）に示すようであるとすると、インバータ６から
は図２（ｃ）に示すパルスが出力される。このインバー
タ６から出力されるパルスは、パルス発振回路１から出
力されるパルスからｔw1だけ遅延されている。この遅延
時間ｔw1は、 ｔw1＝−Ｃ4・Ｒ4・ｌｎ（ＶTH1／５） …(3) で与えられる。
【００１９】インバータ６の出力信号は第２の積分回路
により積分され、図２（ｄ）に示す波形となる。ここ
で、図２（ｄ）のｔw2で示す時間は、第２の積分回路の
出力信号レベルが０Ｖから上昇していき、閾値ＶTH1 に
達するまでの時間であり、この時間ｔw2は、 ｔw2＝−Ｃ5・Ｒ5・ｌｎ（１−（ＶTH1／５）） ＝−Ｃ4・Ｒ4・ｌｎ（１−（ＶTH1／５）） …(4) で与えられる。
により積分され、図２（ｄ）に示す波形となる。ここ
で、図２（ｄ）のｔw2で示す時間は、第２の積分回路の
出力信号レベルが０Ｖから上昇していき、閾値ＶTH1 に
達するまでの時間であり、この時間ｔw2は、 ｔw2＝−Ｃ5・Ｒ5・ｌｎ（１−（ＶTH1／５）） ＝−Ｃ4・Ｒ4・ｌｎ（１−（ＶTH1／５）） …(4) で与えられる。
【００２０】ＮＯＲ回路７では、パルス発振回路１から
出力されたパルスと、第２の積分回路の出力信号とのＮ
ＯＲ演算が行われ、図２（ｅ）に示すパルスが出力され
る。このＮＯＲ回路７の出力パルスのパルス幅ｔw3は、
ｔw1とｔw2の和となるから、 ｔw3＝ｔw1＋ｔw2 ＝−Ｃ4・Ｒ4・ｌｎ（ＶTH1・（５−ＶTH1）／５2） …(5) となる。そして、ＮＯＲ回路７から出力されるパルスは
ＬＥＤ駆動回路４に供給され、ＬＥＤ５が１／ｆ0 の周
期で、ｔw3の時間だけ発光されることになる。
出力されたパルスと、第２の積分回路の出力信号とのＮ
ＯＲ演算が行われ、図２（ｅ）に示すパルスが出力され
る。このＮＯＲ回路７の出力パルスのパルス幅ｔw3は、
ｔw1とｔw2の和となるから、 ｔw3＝ｔw1＋ｔw2 ＝−Ｃ4・Ｒ4・ｌｎ（ＶTH1・（５−ＶTH1）／５2） …(5) となる。そして、ＮＯＲ回路７から出力されるパルスは
ＬＥＤ駆動回路４に供給され、ＬＥＤ５が１／ｆ0 の周
期で、ｔw3の時間だけ発光されることになる。
【００２１】ここで、Ｃ4 ，Ｒ4 を定め、閾値ＶTH1 が
１．５Ｖ〜３．５Ｖの範囲でばらついたときにＮＯＲ回
路７の出力パルスのパルス幅ｔw3がどれだけ変動するか
を(5) 式を用いて計算してみると、図５の実線で示すよ
うである。ここでも、閾値Ｖ TH1 ＝２．５Ｖのときのパ
ルス幅を１として正規化している。
１．５Ｖ〜３．５Ｖの範囲でばらついたときにＮＯＲ回
路７の出力パルスのパルス幅ｔw3がどれだけ変動するか
を(5) 式を用いて計算してみると、図５の実線で示すよ
うである。ここでも、閾値Ｖ TH1 ＝２．５Ｖのときのパ
ルス幅を１として正規化している。
【００２２】図５の実線のグラフから、図１に示すパル
ス発生回路においては、インバータ６、ＮＯＲ回路７の
閾値が２．５Ｖからずれていたとしても、ＮＯＲ回路７
の出力パルスのパルス幅の変動は従来の回路に比較して
小さく、パルス幅の精度を大きく向上できることがわか
る。
ス発生回路においては、インバータ６、ＮＯＲ回路７の
閾値が２．５Ｖからずれていたとしても、ＮＯＲ回路７
の出力パルスのパルス幅の変動は従来の回路に比較して
小さく、パルス幅の精度を大きく向上できることがわか
る。
【００２３】このようにＮＯＲ回路７の出力パルスのパ
ルス幅の変動が小さくなるのは、インバータ６、ＮＯＲ
回路７の閾値が共に同程度に大きくなれば、図２（ｃ）
の時間ｔw1は短くなるが、その分図２（ｄ）の時間ｔw2
が長くなるので、全体としてＮＯＲ回路７の出力パルス
のパルス幅は補正され、ＶTH1＝２．５Ｖのときのパル
ス幅と殆ど変わらないものとなるからである。また逆
に、インバータ６、ＮＯＲ回路７の閾値が共に同程度に
低くなれば、図２（ｃ）の時間ｔw1は長くなるが、その
分図２（ｄ）の時間ｔw2が短くなるので、全体としてＮ
ＯＲ回路７の出力パルスのパルス幅は補正され、ＶTH1
＝２．５Ｖのときのパルス幅と殆ど変わらないものとな
る。
ルス幅の変動が小さくなるのは、インバータ６、ＮＯＲ
回路７の閾値が共に同程度に大きくなれば、図２（ｃ）
の時間ｔw1は短くなるが、その分図２（ｄ）の時間ｔw2
が長くなるので、全体としてＮＯＲ回路７の出力パルス
のパルス幅は補正され、ＶTH1＝２．５Ｖのときのパル
ス幅と殆ど変わらないものとなるからである。また逆
に、インバータ６、ＮＯＲ回路７の閾値が共に同程度に
低くなれば、図２（ｃ）の時間ｔw1は長くなるが、その
分図２（ｄ）の時間ｔw2が短くなるので、全体としてＮ
ＯＲ回路７の出力パルスのパルス幅は補正され、ＶTH1
＝２．５Ｖのときのパルス幅と殆ど変わらないものとな
る。
【００２４】以上のようであるので、この投光器のパル
ス発生回路によれば、インバータ６、ＮＯＲ回路７の閾
値にばらつきがあっても、最終的に出力されるパルスの
パルス幅の変動は非常に小さく、パルス幅の精度を向上
させることができる。
ス発生回路によれば、インバータ６、ＮＯＲ回路７の閾
値にばらつきがあっても、最終的に出力されるパルスの
パルス幅の変動は非常に小さく、パルス幅の精度を向上
させることができる。
【図面の簡単な説明】
【図１】 本発明に係る投光器のパルス発生回路の一実
施形態を示す図である。
施形態を示す図である。
【図２】 図１に示すパルス発生回路の動作を説明する
ための波形図である。
ための波形図である。
【図３】 従来の投光器のパルス発生回路の構成例を示
す図である。
す図である。
【図４】 図３に示すパルス発生回路の動作を説明する
ための波形図である。
ための波形図である。
【図５】 図１に示す投光器のパルス発生回路における
出力パルス幅の変動の様子、及び図３に示す投光器のパ
ルス発生回路における出力パルス幅の変動の様子を示す
図である。
出力パルス幅の変動の様子、及び図３に示す投光器のパ
ルス発生回路における出力パルス幅の変動の様子を示す
図である。
１…パルス発振回路、２、３…インバータ、４…ＬＥＤ
駆動回路、５…ＬＥＤ、６…インバータ、７…ＮＯＲ回
路。
駆動回路、５…ＬＥＤ、６…インバータ、７…ＮＯＲ回
路。
Claims (1)
- 【請求項１】パルス発振回路と、 パルス発振回路から出力されたパルスを積分する第１の
積分回路と、 閾値を有し、第１の積分回路の出力からパルスを生成す
るインバータと、 第１の積分回路と同じ時定数を有し、インバータから出
力されたパルスを積分する第２の積分回路と、 インバータと同じ閾値を有し、パルス発振回路から出力
されたパルスと、第２の積分回路から出力された信号と
のＮＯＲ演算を行う論理回路とを備えることを特徴とす
る投光器のパルス発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15267398A JP3928827B2 (ja) | 1998-06-02 | 1998-06-02 | 投光器のパルス発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15267398A JP3928827B2 (ja) | 1998-06-02 | 1998-06-02 | 投光器のパルス発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11346146A true JPH11346146A (ja) | 1999-12-14 |
| JP3928827B2 JP3928827B2 (ja) | 2007-06-13 |
Family
ID=15545614
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15267398A Expired - Fee Related JP3928827B2 (ja) | 1998-06-02 | 1998-06-02 | 投光器のパルス発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3928827B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008205778A (ja) * | 2007-02-20 | 2008-09-04 | Densei Lambda Kk | 同期回路 |
-
1998
- 1998-06-02 JP JP15267398A patent/JP3928827B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008205778A (ja) * | 2007-02-20 | 2008-09-04 | Densei Lambda Kk | 同期回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3928827B2 (ja) | 2007-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2938721B2 (ja) | 半導体レーザ制御装置 | |
| JPS6190539A (ja) | 光出力安定化装置 | |
| JP2010080524A (ja) | 発光素子駆動制御回路 | |
| US20060002439A1 (en) | Laser output control apparatus and method | |
| JP6914010B2 (ja) | 駆動装置 | |
| JPH11346146A (ja) | 投光器のパルス発生回路 | |
| JPH04260268A (ja) | 半導体レーザ駆動装置 | |
| JPH10145200A (ja) | ゼロクロス検出装置 | |
| JP2006066654A (ja) | レーザダイオード駆動回路 | |
| KR910008567Y1 (ko) | 전자악기의 비브라토 발진회로 | |
| JP2020106350A (ja) | 投受光装置、投受光方法、プログラム及び記録媒体 | |
| JPS63305755A (ja) | スイッチング電源制御回路 | |
| JPH07249965A (ja) | クロック発振回路及びクロック発振回路に用いるゲート回路 | |
| KR920000457Y1 (ko) | 무정전 전원장치용 펄스폭 변조 제어회로 | |
| JPS582491B2 (ja) | ヒカリロンリカイロ | |
| JP2001358400A (ja) | レーザーダイオード駆動制御装置 | |
| RU2030765C1 (ru) | Устройство для измерения радиации | |
| JPS58175323A (ja) | リセツト信号発生回路 | |
| JP2023180193A (ja) | 発光装置 | |
| JP3443886B2 (ja) | 光電センサ | |
| KR920003584Y1 (ko) | 전자조리기의 구동 제어회로 | |
| JPH10126240A (ja) | インタフェース回路 | |
| JPH10240185A (ja) | 蛍光表示管の電源回路 | |
| KR19990017143A (ko) | 스위칭 전원 제어용 회로의 발진 회로 | |
| JP2592232Y2 (ja) | スイッチング電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050517 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070228 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070301 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100316 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110316 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130316 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140316 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |