JP6406130B2

JP6406130B2 - 電源装置

Info

Publication number: JP6406130B2
Application number: JP2015108942A
Authority: JP
Inventors: 眞砂秀基
Original assignee: Fujitsu General Ltd
Current assignee: Fujitsu General Ltd
Priority date: 2015-05-28
Filing date: 2015-05-28
Publication date: 2018-10-17
Anticipated expiration: 2035-05-28
Also published as: JP2016226122A

Description

本発明は、スイッチング周期に位相差を設けてスイッチングするインターリ−ブ方式の電源装置に係わり、より詳細には、スイッチング部で発生するスイッチングによるノイズを低減させるスナバ回路を備えた電源装置に関する。

従来、図４に示すスイッチング方式の電源装置が知られている。
この特許文献１の電源装置は、直流電源が接続される１組のＤＣｉｎの端子と、出力電圧を出力する１組のＤＣｏｕｔ端子と、ＤＣｉｎの一方の端子とＤＣｏｕｔの一方の端子の間に直列に接続されたインダクタＬとダイオードＤ０と、インダクタＬとダイオードＤ０の接続点とＤＣｉｎの他方の端子の間を接続／開放するスイッチング素子Ｑが備えられている。また、ＤＣｉｎの他方の端子とＤＣｏｕｔの他方の端子が接続され、２つのＤＣｏｕｔ端子の間には平滑コンデンサＣ０が接続されている。そして、スイッチング素子Ｑと並列にスナバ回路９０が接続されている。

図４のような一般的なスナバ回路９０は交流成分であるスイッチングによるノイズのみをインピーダンスの低い線路に逃がすと共に直流を遮断するためのコンデンサＣと、このコンデンサＣに蓄積された電荷を放電するための抵抗Ｒと、このコンデンサＣに蓄積された電荷がスイッチング素子Ｑ側の回路へ逆流しないようにするためのダイオードＤの３点の部品で構成される場合が多い。

一方、２つのスイッチング素子を備えた図示しないインターリ−ブ方式の電源装置では、前述したように構成されたスナバ回路をそれぞれのスイッチング素子と並列に接続する必要がある。

しかしがら、複数の部品からなる２組のスナバ回路を設けると部品点数が多く、これに対応する基板の実装面積も必要になるという問題があった。

特開平１０−４２５５４号公報（第２−３頁、図５）

本発明は以上述べた問題点を解決し、スイッチング周期に位相差を設けて２つのスイッチング部でスイッチングするインターリ−ブ方式の電源装置において、各スイッチング部で使用されるスナバ回路のノイズ除去用のコンデンサや放電用の抵抗の使用数を削減することを目的とする。

本発明は上述の課題を解決するため、本発明の請求項１に記載の発明は、入力される直流電圧が印加される正極端と負極端とに接続される第１スイッチング部及び第２スイッチング部と、前記第１スイッチング部と前記第２スイッチング部から出力された電圧を平滑する平滑コンデンサと、
前記第１スイッチング部を駆動するための第１スイッチング信号と前記第２スイッチング部を駆動するための第２スイッチング信号を予め定められ位相差を持たせて生成するスイッチング制御部と、
前記第１スイッチング部及び前記第２スイッチング部で発生するスイッチングによるノイズを低減させるスナバ回路とを備え、
前記第１スイッチング部は、前記正極端に一端が接続された第１インダクタと、同第１インダクタの他端と前記負極端の間を接続／開放する第１スイッチング素子とを備え、
前記第２スイッチング部は、前記正極端に一端が接続された第２インダクタと、同第２インダクタの他端と前記負極端の間を接続／開放する第２スイッチング素子とを備え、
前記スナバ回路は、前記第１インダクタと第１スイッチング素子との接続点にアノード端子が接続された第１ダイオードと、前記第２インダクタと第２スイッチング素子との接続点にアノード端子が接続された第２ダイオードと、前記第１ダイオードのカソード端子、及び前記第２ダイオードのカソード端子に一端が接続されたコンデンサとを備え、
前記コンデンサの他端は前記平滑コンデンサの負極、もしくは、前記平滑コンデンサの正極に接続されている。

以上の手段を用いることにより、本発明による電源装置によれば、請求項１に係わる発明は、第１スイッチング部と記第２スイッチング部でそれぞれ従来は必要であったスナバ回路を１つのスナバ回路に共通化できるため、各スイッチング部で使用されるスナバ回路のノイズ除去用のコンデンサや放電用の抵抗の使用数を削減できるためコストの低減が図れる。

本発明による電源装置の実施例を示すブロック図である。本発明によるスナバ回路を示す具体的な回路図である。本発明による電源装置の動作を示す説明図である。従来の電源装置を示すブロック図である。

以下、本発明の実施の形態を、添付図面に基づいた実施例として詳細に説明する。

図１は本発明によるインダクタ電流連続モードで動作し、Ａ相用とＢ相用の２つのスイッチング部を備えたインターリーブ方式のＰＦＣコンバータからなる電源装置１の実施例を示すブロック図である。
この電源装置１は、入力端子２と入力端子３に接続される図示しない交流電源を整流して脈流電圧を正極端４ａと負極端４ｂとから出力する整流器４と、入力端子２と入力端子３の間に並列に接続された入力電圧検出部１０と、平滑コンデンサ１３と、平滑コンデンサ１３の両端に接続された出力電圧検出部９と、入力端２１ａと出力端２１ｂと共通端２１ｃと信号端２１ｄとＡ相電圧出力端２１ｅを備えたＡ相スイッチング部（第１スイッチング部）２１と、入力端２２ａと出力端２２ｂと共通端２２ｃと信号端２２ｄとＢ相電圧出力端２２ｅを備えたＢ相スイッチング部（第２スイッチング部）２２と、スナバ回路３０を備えている。

また、この電源装置１は、ＰＷＭ変調により内部で生成した２つのスイッチング信号の一方をＡ相用スイッチング信号（第１スイッチング信号）としてＡ相スイッチング部２１の信号端２１ｄに、また、他方のスイッチング信号をＢ相用スイッチング信号（第２スイッチング信号）としてＢ相スイッチング部２２の信号端２２ｄにそれぞれ出力するスイッチング制御部１６を備えている。なお、スイッチング制御部１６には入力電圧検出部１０で検出した入力電圧（瞬時電圧）が入力電圧信号として、また、出力電圧検出部９で検出した出力電圧が出力電圧信号としてそれぞれ入力されている。スイッチング制御部１６は出力電圧が所定の電圧になるように、また、電源装置１の入力電流が正弦波に近づくように、さらに、入力電流が入力電圧波形の位相に近づくように各スイッチング信号のデューティーを制御する。

そして、Ａ相スイッチング部２１は、入力端２１ａが整流器４の正極端４ａに、共通端２１ｃが整流器４の負極端４ｂに、出力端２１ｂが平滑コンデンサ１３の正極端に、信号端２１ｄがスイッチング制御部１６のＡ相用スイッチング信号の出力端に、それぞれ接続されている。また、Ｂ相スイッチング部２２も同様に、入力端２２ａが整流器４の正極端４ａに、共通端２２ｃが整流器４の負極端４ｂに、出力端２２ｂが平滑コンデンサ１３の正極端に、信号端２２ｄがスイッチング制御部１６のＢ相用スイッチング信号の出力端に、それぞれ接続されている。そして、平滑コンデンサ１３の負極端は整流器の負極端４ｂに接続され、また、この接続されたラインがグランド（ＧＮＤ）に接続されている。また、平滑コンデンサ１３の正極端が正極電圧出力端１４に、また、平滑コンデンサ１３の負極端が負極電圧出力端１５にそれぞれ接続されている。

一方、Ａ相スイッチング部２１は、入力端２１ａに一端が接続されたインダクタ６（第１インダクタ）と、同インダクタ６の他端がアノード端子に接続されカソード端子が出力端２１ｂに接続されたダイオード１２と、インダクタ６の他端と共通端２１ｃとの間に接続され、信号端２１ｄからゲート端子に入力されるＡ相用スイッチング信号によりオン／オフするＩＧＢＴ７（第１スイッチング素子）を備えている。また、ＩＧＢＴ７のコレクタ端子はダイオード１２のアノード端子とＡ相電圧出力端２１ｅに、また、ＩＧＢＴ７のエミッタ端子は共通端２１ｃにそれぞれ接続されている。

同様に、Ｂ相スイッチング部２２は、入力端２２ａに一端が接続されたインダクタ５（第２インダクタ）と、同インダクタ５の他端がアノード端子に接続されカソード端子が出力端２２ｂに接続されたダイオード１１と、インダクタ５の他端と共通端２２ｃとの間に接続され、信号端２２ｄからゲート端子に入力されるＢ相用スイッチング信号によりオン／オフするＩＧＢＴ８（第２スイッチング素子）とを備えている。また、ＩＧＢＴ８のコレクタ端子はダイオード１１のアノード端子とＢ相電圧出力端２２ｅに、また、ＩＧＢＴ８のエミッタ端子は共通端２２ｃにそれぞれ接続されている。

一方、スナバ回路３０は、正極電圧出力端１４に接続された出力電圧端３０ｃと、負極電圧出力端１５に接続されたグランド端３０ｄと、Ａ相スイッチング部２１のＡ相電圧出力端２１ｅに接続されたＡ相電圧入力端３０ａと、Ｂ相スイッチング部２２のＢ相電圧出力端２２ｅに接続されたＢ相電圧入力端３０ｂを備えている。なお、出力電圧端３０ｃには電源装置１の出力電圧（正極）が、グランド端３０ｄには電源装置１の出力電圧（負極）が、それぞれ印加されることになる。なお、スナバ回路３０の内部回路については後で詳細に説明する。

図３は本発明による電源装置の動作を示す説明図である。
図３において横軸は時間を示している。また、縦軸は電圧を示しており、図３（１）はＡ相用スイッチング信号、図３（２）はＢ相用スイッチング信号、図３（３）はＡ相電圧（ＩＧＢＴ７のコレクタ〜エミッタ間電圧）、図３（４）はＢ相電圧（ＩＧＢＴ８のコレクタ〜エミッタ間電圧）をそれぞれ示している。なお、ｔ１〜ｔ７は時刻を示している。

図３（１）に示すようにＡ相用スイッチング信号の周期は信号の立ち上がりｔ１から次の信号立ち上がりｔ５までであり、この期間でハイレベルとなるオンデューティーが７０％の場合を示している。一方、Ｂ相用スイッチング信号もＡ相用スイッチング信号と同様であり、信号の周期は信号の立ち上がりからｔ３から次の信号立ち上がりｔ７までであり、この期間でオンデューティーが７０％の場合を示している。

Ａ相用スイッチング信号がハイレベルの時にＩＧＢＴ７がオンに、また、ローレベル時にＩＧＢＴ７がオフとなるため、図３（３）に示すようにｔ１からｔ４の間はＡ相電圧はローレベルとなり、ｔ４〜ｔ５はほぼ平滑コンデンサ１３の両端電圧となる。一方、Ｂ相用スイッチング信号がハイレベルの時にＩＧＢＴ８がオンに、また、ローレベル時にＩＧＢＴ８がオフとなるため、図３（４）に示すようにｔ３からｔ６の間はＢ相電圧はローレベルとなり、ｔ６〜ｔ７はほぼ平滑コンデンサ１３の両端電圧となる。前述したようにＡ相用スイッチング信号とＢ相用スイッチング信号との位相は１８０度の差があるため、Ａ相電圧の変化とＢ相電圧の変化は時間的に交互に発生することになる。

そして、図３（３）と図３（４）に示すように、ＩＧＢＴ７又はＩＧＢＴ８がターンオフするタイミング、つまり、Ａ相電圧とＢ相電圧の各立ち上がりタイミングで各ＩＧＢＴのターンオフ動作を原因としたノイズが発生する。このノイズはスパイクノイズやリンギングノイズであり、このノイズが各ＩＧＢＴのコレクタ〜エミッタ間の最大許容電圧を超えた場合、ＩＧＢＴが破壊される場合があるためできる限りこのノイズの電圧を低減させる必要がある。このためスナバ回路３０が備えられている。

図２は本発明によるスナバ回路を具体的に示す回路図である。
前述したようにＡ相用スイッチング信号とＢ相用スイッチング信号との位相は１８０度の差があり、また、Ａ相用スイッチング信号とＢ相用スイッチング信号のオンデューティーは負荷に対応して変化するが、それぞれのデューティー値は同じである。このため、Ａ相電圧とＢ相電圧の立ち上がり変化タイミングは時間的に重なることはない。従ってＡ相電圧用とＢ相電圧用のスナバ回路は共通化できる。

なお、デューティーが５０％の場合はＡ相電圧の立ち上がりとＢ相電圧の立ち下がり、もしくは、Ｂ相電圧の立ち上がりとＡ相電圧の立ち下がりタイミングが重なる。この時のＡ相電圧とＢ相電圧の立ち上がり／立ち下がりが逆位相となるため、一部のスイッチングによるノイズは相殺されるが、相殺されなかったＡ相電圧とＢ相電圧で発生する２回路分のスイッチングによるノイズが同時に発生する。ただし、この時に発生するスイッチングによるノイズは、電源装置１が最大の電力を出力するオンデューティーが７０％の場合よりも小さい。このため、電源装置１が最大の電力を出力する時に発生する最大のスイッチングによるノイズを所定のレベルまで低減できるようにスナバ回路３０の各部品定数を決定すればよい。

次にこの共通化したスナバ回路３０を３つの回路例で説明する。実際にはこれらの３つの回路のうち１つを選択すればよい。
図２（ａ）のスナバ回路３０は、Ａ相電圧入力端３０ａにアノード端子が接続されたダイオード３１と、Ｂ相電圧入力端３０ｂにアノード端子が接続されたダイオード３２と、ダイオード３１とダイオード３２のカソード端子が接続され、この接続点に一端が接続されたコンデンサ３３と、コンデンサ３３の両端に並列に接続された抵抗３４とを備えている。なお、コンデンサ３３の他端はグランド端３０ｄに接続されている。なお、出力電圧端３０ｃは未使用である。

ここで、例えばスイッチング周波数が１０キロヘルツ（周期：１００マイクロセカンド）でオンデューティーが７０％の場合、図３（３）と図３（４）に示すように１周期のスイッチング周期、つまり、ｔ１〜ｔ５の中にＡ相電圧とＢ相電圧がハイレベルとなる時間割合は各電圧相で３０％であるため合計６０％になる。逆に言うとＡ相電圧とＢ相電圧がローレベルとなる時間割合は４０％となる。これは上記例で４０マイクロセカンドになる。

Ａ相電圧とＢ相電圧が共にローレベルの間、例えば上記の例では４０マイクロセカンドの間、コンデンサ３３に蓄積された電荷は抵抗３４によって放電される。そしてＡ相電圧とＢ相電圧のいずれか一方の電圧の立ち上がりタイミングで発生する高い周波数のスイッチングによるノイズはコンデンサ３３を介してグランド端３０ｄへ流れる。この結果、ノイズの電圧は低減される。なお、Ａ相電圧又はＢ相電圧のいずれかがハイレベルの間、コンデンサ３３に蓄積された電荷は抵抗３４によって放電されＡ相電圧又はＢ相電圧のいずれかの電圧になる。
この図２（ａ）の回路は、ノイズ削減効果が図２（ａ）〜図２（ｃ）の３つの回路中で最も高いが、Ａ相電圧又はＢ相電圧がハイレベルの時に抵抗３４で消費される電力が最も大きく電源効率が悪い。

図２（ｂ）のスナバ回路３０は、Ａ相電圧入力端３０ａにアノード端子が接続されたダイオード３１と、Ｂ相電圧入力端３０ｂにアノード端子が接続されたダイオード３２と、ダイオード３１とダイオード３２のカソード端子が接続され、この接続点に一端が接続されたコンデンサ３３と、コンデンサ３３の両端に並列に接続された抵抗３４とを備えている。なお、コンデンサ３３の他端は出力電圧端３０ｃに接続されている。なお、グランド端３０ｄは未使用である。

Ａ相電圧とＢ相電圧が共に出力電圧よりも低い間、コンデンサ３３に蓄積された電荷は抵抗３４によって放電される。そしてＡ相電圧とＢ相電圧のいずれか一方の電圧が出力電圧よりも高い電圧となる立ち上がりタイミングで発生する高い周波数のスイッチングによるノイズはコンデンサ３３を介して出力電圧端３０ｃへ流れる。この結果、スイッチングによるノイズの電圧は低減される。
この図２（ｂ）の回路は、ノイズ削減効果が図２（ａ）の回路よりも低いが、ノイズとして発生する電力を出力電圧に回生するため電源の効率がよい。

図２（ｃ）のスナバ回路３０は、Ａ相電圧入力端３０ａにアノード端子が接続されたダイオード３１と、Ｂ相電圧入力端３０ｂにアノード端子が接続されたダイオード３２と、ダイオード３１とダイオード３２のカソード端子が接続され、この接続点に一端が接続されたコンデンサ３３と、ダイオード３１の両端に接続された抵抗３５と、ダイオード３２の両端に接続された抵抗３６を備えている。なお、コンデンサ３３の他端はグランド端３０ｄに接続されている。なお、出力電圧端３０ｃは未使用である。

Ａ相電圧とＢ相電圧が共にローレベルの間、例えば前述したように４０マイクロセカンドの間、コンデンサ３３に蓄積された電荷は抵抗３５又は抵抗３６によって放電される。そしてＡ相電圧とＢ相電圧のいずれか一方の電圧の立ち上がりタイミングで発生する高い周波数のスイッチングによるノイズはコンデンサ３３を介してグランド端３０ｄへ流れる。この結果、スイッチングによるノイズの電圧は低減される。なお、Ａ相電圧又はＢ相電圧のいずれかがハイレベルの間、コンデンサ３３に蓄積された電荷は抵抗３５又は抵抗３６によって放電されＡ相電圧又はＢ相電圧のいずれかの電圧になる。

図２（ｃ）の回路は、ノイズ抑制効果が図２（ａ）の回路と同じであるが、Ａ相電圧とＢ相電圧のいずれか一方の電圧がハイレベルであってもスイッチングによるノイズの電流は各ダイオードを流れ、抵抗３５と抵抗３６にＡ相電圧又はＢ相電圧の印加による電流が流れることがなく、コンデンサ３３の放電電流だけが各抵抗を流れるだけである。従って、ノイズ削減効果と電源の効率が共に優れている。だだし、抵抗は１つだけ他の回路よりも増えることになる。

なお、図示しないが、コンデンサ３３の他端をグランド端３０ｄへ接続するのでなく、出力電圧端３０ｃへ接続することでノイズとして発生する電力を出力電圧に回生するため図２（ｂ）の回路と同様に電源の効率がよくなる。

背景技術で説明した電源装置では１つのスイッチング回路でスナバ回路９０としてダイオードＤ、コンデンサＣ、抵抗Ｒの合計３点の部品を使用している。これをインターリ−ブ方式の電源装置に適用すると６点の部品が必要であるが、例えば本発明による図２（ａ）に示すスナバ回路３０の場合、４点の部品で済むことになる。つまり、コンデンサと抵抗が削除でき、これらの部品が搭載されるべき実装面積とこれらの部品をハンダ付けする４つのランドの面積を他の配線パターン幅を広げることや、基板面積を小さくすることに利用できる。

以上説明したように、Ａ相スイッチング部２１（第１スイッチング部）とＢ相スイッチング部２２（第２スイッチング部）でそれぞれ従来は必要であったスナバ回路を１つのスナバ回路に共通化できるため、各スイッチング部で使用されるスナバ回路のノイズ除去用のコンデンサや放電用の抵抗の使用数を削減できる。その結果、プリント基板の面積を小さくしたり、配線パターン幅を広くする事ができる。さらに、部品点数を削減できるためにコストの低減が図れる。

なお、本実施例では交流を入力する例を示しているが、これに限るものでなく、例えば整流器４から出力される脈流電圧の代わりに直流電圧が印加されるＤＣ−ＤＣコンバータにも応用することができる。

１電源装置
２入力端子
３入力端子
４整流器
４ａ正極端
４ｂ負極端
５インダクタ（第２インダクタ）
６インダクタ（第１インダクタ）
７ＩＧＢＴ（第１スイッチング素子）
８ＩＧＢＴ（第２スイッチング素子）
９出力電圧検出部
１０入力電圧検出部
１１ダイオード
１２ダイオード
１３平滑コンデンサ
１４正極電圧出力端
１５負極電圧出力端
１６スイッチング制御部
２１Ａ相スイッチング部（第１スイッチング部）
２１ａ入力端
２１ｂ出力端
２１ｃ共通端
２１ｄ信号端
２１ｅＡ相電圧出力端
２２Ｂ相スイッチング部（第２スイッチング部）
２２ａ入力端
２２ｂ出力端
２２ｃ共通端
２２ｄ信号端
２２ｅＢ相電圧出力端
３０スナバ回路
３０ａＡ相電圧入力端
３０ｂＢ相電圧入力端
３０ｃ出力電圧端
３０ｄグランド端
３１ダイオード（第１ダイオード）
３２ダイオード（第２ダイオード）
３３コンデンサ
３４抵抗
３５抵抗
３６抵抗

Claims

入力される直流電圧が印加される正極端と負極端とに接続される第１スイッチング部及び第２スイッチング部と、前記第１スイッチング部と前記第２スイッチング部から出力された電圧を平滑する平滑コンデンサと、
前記第１スイッチング部を駆動するための第１スイッチング信号と前記第２スイッチング部を駆動するための第２スイッチング信号を予め定められ位相差を持たせて生成するスイッチング制御部と、
前記第１スイッチング部及び前記第２スイッチング部で発生するスイッチングによるノイズを低減させるスナバ回路とを備え、
前記第１スイッチング部は、前記正極端に一端が接続された第１インダクタと、同第１インダクタの他端と前記負極端の間を接続／開放する第１スイッチング素子とを備え、
前記第２スイッチング部は、前記正極端に一端が接続された第２インダクタと、同第２インダクタの他端と前記負極端の間を接続／開放する第２スイッチング素子とを備え、
前記スナバ回路は、前記第１インダクタと第１スイッチング素子との接続点にアノード端子が接続された第１ダイオードと、前記第２インダクタと第２スイッチング素子との接続点にアノード端子が接続された第２ダイオードと、前記第１ダイオードのカソード端子、及び前記第２ダイオードのカソード端子に一端が接続されたコンデンサとを備え、
前記コンデンサの他端は前記平滑コンデンサの負極、もしくは、前記平滑コンデンサの正極に接続されていることを特徴とする電源装置。