JP3732734B2 - 昇圧チョッパ回路 - Google Patents
昇圧チョッパ回路 Download PDFInfo
- Publication number
- JP3732734B2 JP3732734B2 JP2000341348A JP2000341348A JP3732734B2 JP 3732734 B2 JP3732734 B2 JP 3732734B2 JP 2000341348 A JP2000341348 A JP 2000341348A JP 2000341348 A JP2000341348 A JP 2000341348A JP 3732734 B2 JP3732734 B2 JP 3732734B2
- Authority
- JP
- Japan
- Prior art keywords
- inverter
- circuit
- voltage
- capacitor
- snubber
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、スイッチングレギュレータ電源装置に組合わせて使用される力率改善回路を構成する昇圧チョッパ回路に関し、特に並列接続した複数のインバータ素子をオフした時のリンギングを低減するスナバ回路を備えた昇圧チョッパ回路に関する。
【０００２】
【従来の技術】
従来、複数のインバータ素子を並列接続してドライブする力率改善回路を構成する昇圧チョッパ回路としては、例えば図４に示すものがある。
【０００３】
図４において、昇圧チョッパ回路は、入力側に設けた昇圧チョークコイルＬ１、ＭＯＳＦＥＴ等を用いた並列接続された例えば３つのインバータ素子１，２，３、整流ダイオードＤ３、及び出力側に設けた平滑コンデンサＣ３、、ＰＷＭ制御回路６、電流検出コイル９を用いて入力電流に比例した電圧を検出するチョーク電流検出回路１０で構成される。また昇圧チョッパ回路を実装した際の印刷基板、銅板、電線等によってインダクタンスＬ２、Ｌ３，Ｌ４が存在する。
【０００４】
この昇圧チョッパ回路を使用した力率改善回路は、入力端子４ａ，４ｂに交流電圧Ｅｉを入力して昇圧した直流電圧Ｅｏを出力出力する。ＰＷＭ制御回路６がインバータ素子１，２，３がオンすると、そのときの入力交流電圧Ｅｉにより昇圧チョークコイルＬ１に電流を流してエネルギーを蓄積し、続いてインバータ素子１〜３がオフすると、昇圧チョークコイルＬ１に蓄積したエネルギーにより電流を昇圧整流用のダイオードを通して整流し、平滑コンデンサＣ３にエネルギを移し、負荷に流す電流が変化しても出力電圧を一定に保つ。
【０００５】
このため図５のように、インバータ素子１〜３がオン時のスイッチング電流ｉＱとインバータ素子１〜３がオフ時の整流電流ｉＤによって、入力交流電圧Ｅ１の電圧波形に比例したピーク値をもつチョーク電流ｉＬを昇圧圧チョークコイルＬ１に流し、ダイオードＤ３で整流した整流電流ｉＤを平滑コンデンサＣ３に供給して平滑することで昇圧した直流電圧Ｅｏを得ている。
【０００６】
この場合、チョーク電流ｉＬの平均電流ｉＬave は、交流電圧波形Ｅｉに近い入力電流波形となり、これによって交流電圧波形と交流電流波形の位相をほぼ同相にして力率を１に近づけている。
【０００７】
また複数のインバータ素子１〜３を並列接続することで、コスト的に安価なインバータ素子の使用により大きな出力容量に対応できる。
【０００８】
また並列接続した３つのインバータ素子１〜３に対しては、オフ時のリンギングにより加わるサージ電圧を低減するため、スナバ回路８が接続される。スナバ回路８は、並列接続された３のインバータ素子１〜３に対し共通回路として設けられ、インバータ素子１〜３と並列に、ダイオードＤ２とコンデンサＣ２の直列回路を接続し、ダイオードＤ２とコンデンサＣ２の接続点を抵抗Ｒ２を介して平滑コンデンサＣ３に接続している。
【０００９】
スナバ回路８は、インバータ素子１〜３をオフした際に加わるリンギング電圧によりダイオードＤ２をオンしてコンデンサＣ２に充電し、これによってインバータ素子１〜３に加わるリンギング電圧を低減し、インバータ素子１〜３を保護している。
【００１０】
【発明が解決しようとする課題】
しかしながら、このような複数のインバータ素子を並列接続して使用している場合、スナバ回路を複数のインバータ素子１〜３のどこへ接続しても、印刷基板のパターン、銅板、電線等の配線のインダクタンスＬ３，Ｌ４，Ｌ５によって、インバータ素子１〜３のオフ時に発生するインバータ電圧にアンバランスが生じる。
【００１１】
特に、スナバ回路８から回路基板上で物理的に距離の離れた位置にあるインバータ素子への電圧が高くなる傾向にある。図６は、図４のスナバ回路８を接続したインバータ素子１〜３をオフした際に、回路基板上で両側に位置する２つのインバータ素子１，３に加わる電圧の時間変化を示している。
【００１２】
まずインバータ素子１〜３がオンとなってスナバ回路８のコンデンサＣ２への充電が行われていない期間は、コンデンサＣ２は抵抗Ｒ２を介して平滑コンデンサＣ３へ既に充電していた電荷を移動させる。時刻ｔ１でインバータ素子１〜３がオフになると、昇圧チョークコイルＬ１に流れていた電流は、インダクタンスＬ２を介して平滑コンデンサＣ３に流れ、これによってインバータ素子１〜３に加わる電圧を上昇させる。
【００１３】
このインバータ電圧が上昇していく過程で出力電圧Ｖｏにダイオード順方向電圧を加えた値を越えると、タイオードＤ２が導通してコンデンサＣ２に電流を流して充電し、インダクタンスＬ２との共振周波数で変動するリンギング電圧をコンデンサＣ２の電圧値でクランプする。
【００１４】
しかし、この配線のインダクタンスＬ３，Ｌ４，Ｌ５によって、インバータ素子１，３のインバータ電圧Ｖ１，Ｖ２にアンバランスが生しでいる。特に、スナバ回路８に対し印刷基板上で物理的に位置が離れているインバータ素子１のインバータ電圧Ｖ１が最大電圧Ｖ１max となり、近い方のインバータ素子３のインバータ電圧Ｖ２の最大電圧Ｖ２max より高くなる。
【００１５】
このためインバータ素子１〜３としては、最も高いインバータ最大電圧Ｖ１max にたえられる素子を選定しなければならない。耐圧の高い素子は、一般的に耐圧の低い素子よりも損失が大きく高価であるから、電源装置として構成した場合、大型で高価になる問題があった。
【００１６】
本発明は、複数のインバータ素子を並列接続した場合のオフ時に加わる電圧のアンバランスを低減するスナバ回路を備えた力率改善回路を構成する昇圧チョッパ回路を提供することを目的とする。
【００１７】
【課題を解決するための手段】
この目的を達成するため本発明は次のように構成する。まず本発明は、入力交流電圧に比例したスイッチング電流を昇圧チョークコイルに流すように制御回路によりインバータ素子をオン、オフ制御し、チョークコイルに流れた電流を整流素子で整流した後に平滑コンデンサで平滑して直流電圧を出力する力率改善回路を構成する昇圧チョッパ回路であって、回路基板に並列に並べて配置された複数のインバータ素子の内、少なくとも両側に位置するインバータ素子の各々に、インバータ素子オフ時のリンギングにより加わる電圧を低減するスナバ回路を個別に接続したことを特徴とする。
【００１８】
このように並列接続された複数のインバータ素子の両側に２組のスナバ回路を設けたことで、並列接続された複数のインバータ素子の間に印刷基板のパターン、銅版、電線等の配線のインダクタンスが存在しても、両側に位置する２組のスナバ回路から間に位置するインバータ素子までの物理的な距離を短くし、これによって各インバータ素子に加わるインバータ電圧のアンバランスを低減すると共に最大電圧を下げ、インバータ素子として耐圧の低い素子の使用を可能とし、小型化とコストの低減を図る。
【００１９】
ここで昇圧チョッパ回路のスナバ回路は、インバータ素子と並列にダイオードとコンデンサの直列回路を接続し、ダイオードとコンデンサの接続点を抵抗を介して出力側の平滑コンデンサに接続した所謂ＤＣＲスナバ回路である。
【００２０】
また２つのインバータ素子の各々に接続したスナバ回路は、それぞれのコンデンサの容量を異なった値に設定し、インバータ素子がオフした際のリンギングの共振周波数を異ならせたことを特徴とする。
【００２１】
このようにスナバ回路に使用するコンデンサの容量を異ならせることで、インバータ素子がオフした場合の最初の振動はコンデンサ容量が小さいために共振周波数の高いスナバ回路が重点的に動作してインバータ電圧を低減し、続いてコンデンサ容量が大きいために共振周波数の低いスナバ回路の動作によってインバータ電圧が低減される。
【００２２】
【発明の実施の形態】
図１は本発明による昇圧チョッパ回路の一実施形態を示した回路図である。
【００２３】
図１において、本発明の昇圧チョッパ回路はスイッチングレギュレータ電源装置に使用されるもので、基本的な昇圧チョッパ回路として昇圧チョークコイルＬ１、並列接続された３つのＭＯＳＦＥＴを用いたインバータ素子１，２，３、整流ダイオードＤ３、平滑コンデンサＣ３、ＰＷＭ制御回路６、電流検出コイル９、チョーク電流検出回路１０で構成される。なお、電流検出コイル９は入力端子４ａ側に設けても良い。
【００２４】
即ち入力端子４ａ，４ｂには交流入力電圧Ｅｉが印加されており、入力端子４ａ側に昇圧チョークコイルＬ１を接続し、これと直列に３つのインバータ素子１〜３の並列回路を接続している。インバータ素子１〜３はＰＷＭ制御回路６により同期してオン，オフ制御される。
【００２５】
ＰＷＭ制御回路６は、インバータ素子１〜３をオン，オフ制御する。制御回路６によりインバータ素子１〜３がオンするタイミングでは図５のように昇圧チョークコイルＬ１にインバータ電流ｉＱが流れてエネルギが蓄積される。制御回路６によりインバータ素子１〜３がオフするタイミングては、昇圧チョークコイルＬ１に蓄積されたエネルギーに基づいて整流ダイオードＤ３を介して出力側の平滑コンデンサＣ３に図５のように整流電流ｉＤが流れ、平滑コンデンサＣ３を充電し、出力端子５ａ，５ｂに接続している負荷に電力を供給するようになる。
【００２６】
このため昇圧チョークコイルＬ１には、インバータ電流ｉＱと整流電流ｉＤを合成したチョーク電流ｉＬが流れる。
【００２７】
この場合、チョーク電流ｉＬの平均電流ｉＬave は、交流電圧波形Ｅｉに近い入力電流波形となり、これによって交流電圧波形と交流電流波形の位相をほぼ同相にして力率を１に近づけている。
【００２８】
また本発明の昇圧チョッパ回路は、その発振周波数が高いことから、印刷基板のパターン、銅版、電線などの配線によるインダクタンスが存在する。この配線によるインダクタンスとしては出力側の整流ダイオードＤ３と直列にインダクタンスＬ２が存在する。また並列接続しているインバータ素子１，２，３のそれぞれの間に、配線によるインダクタンスＬ３，Ｌ４，Ｌ５が存在している。
【００２９】
このような複数のインバータ素子１〜３を並列接続した昇圧チョッパ回路について、本発明にあっては配線基板上に並列に実装配置されている３つのインバータ素子１，２，３の内、この実施形態では基板上で両側に位置するインバータ素子１，３のそれぞれについてスナバ回路を２組設けている。即ち、左側に位置するインバータ素子１に対し第１スナバ回路７を持ち、同時に、右側に位置するインバータ素子３に対し第２スナバ回路８を持っている。
【００３０】
第１スナバ回路７はダイオードＤ１とコンデンサＣ１の直列回路をインバータ素子１に並列接続しており、ダイオードＤ１とコンデンサＣ１の接続点を抵抗Ｒ１を介して平滑コンデンサＣ１のプラス側に接続している。
【００３１】
また第２スナバ回路８はダイオードＤ２とコンデンサＣ２の直列回路をインバータ素子３に並列接続し、ダイオードＤ２とコンデンサＣ２の接続点を抵抗Ｒ２を介して平滑コンデンサＣ３のプラス側に接続している。
【００３２】
この第１スナバ回路７及び第２スナバ回路８は、共にダイオード、コンデンサ及び抵抗を使用して構成していることから、いわゆるＤＣＲスナバ回路と呼ばれている。
【００３３】
更に本発明にあっては、第１スナバ回路７のコンデンサＣ１の容量と第２スナバ回路８のコンデンサＣ２の容量を異なった値に設定している。例えばコンデンサＣ１の容量をコンデンサＣ２より大きな容量に設定している。
【００３４】
この第１スナバ回路７と第２スナバ回路８に設けているコンデンサＣ１，Ｃ２の容量を異なる値に設定することで、インバータ素子１〜３をオフした際のインダクタンスＬ２とコンデンサＣ１及びＣ２のそれぞれで決まるインバータ電圧がリンギングを起こす際の共振周波数を、第１スナバ回路７と第２スナバ回路８について異ならせるようにしている。
【００３５】
次に図２の信号波形図を参照して図１の昇圧チョッパ回路の動作を説明する。図２の時刻ｔ１以前のインバータオン領域にあっては、制御回路６はインバータ素子１〜３をオンしており、このインバータ素子１〜３のオンにより昇圧チョークコイルＬ１に電流が流れ、昇圧チョークコイルＬ１にエネルギーを蓄積し、このとき第１スナバ回路７と第２スナバ回路８に設けているコンデンサＣ１，Ｃ２は、その前のインバータオフの際に充電した電荷を、抵抗Ｒ１，Ｒ２を介して平滑コンデンサＣ３に移動させている。
【００３６】
ここで第１スナバ回路Ｃ１の容量が大きく第２スナバ回路Ｃ２の容量が小さいＣ１＞Ｃ２の関係にあることから、コンデンサＣ２の方がＣＲ時定数が小さくなり、抵抗Ｒ１，Ｒ２がほぼ同じであるがコンデンサＣ２の方が早く低い電圧になっている。
【００３７】
この状態で図２の時刻ｔ１でインバータ素子１〜３がオフすると、昇圧チョークコイルＬ１に蓄積されたエネルギによる電流がインダクタンスＬ２及び整流ダイオードＤ３を介して平滑コンデンサＣ３に流れ、このためインバータ素子１〜３に加わる電圧を上昇させる。
【００３８】
図２は第１スナバ回路７を設けているインバータ素子１に加わるインバータ電圧Ｖ１と第２スナバ回路８を設けているインバータ素子３に加わるインバータ電圧Ｖ２を同時に示している。
【００３９】
このインバータ素子１〜３のオフに伴ってインバータ電圧が上昇していく過程で、第２スナバ回路８のコンデンサＣ２の方がインバータオン領域での電圧が低いため、インバータ電圧の上昇に対し、このときのコンデンサＣ２の電圧よりダイオードＤ２の順方向電圧分だけ高い電圧に達した時、先にダイオードＤ２が導通してコンデンサＣ２に電流を流すクランプ動作を開始する。
【００４０】
そしてコンデンサＣ２は容量が小さいため、充電電流によってすぐに図２の破線のように電圧が上昇してしまうが、それまでの間に電圧が高い方のコンデンサＣ１についてもコンデンサＣ１の電圧にダイオードＤ１の順方向電圧を加えた電圧にインバータ電圧が上昇してダイオードＤ１が導通することでコンデンサＣ１に充電電流が流れ、第１スナバ回路７によるクランプ動作が開始され、これによって図２の実線のインバータ電圧Ｄ１のように電圧上昇が抑えられる。
【００４１】
その結果、図２の第２スナバ回路８の動作領域Ｂと若干遅れて動作する第１スナバ回路７の動作領域Ａによるクランプ動作が行われ、第１スナバ回路７のコンデンサＣ１の充電が終了すれば、クランプ動作を終了してリンギング電圧を出力電圧Ｅｏを中心とした変動に移行する。
【００４２】
また図２の信号波形図から明らかなように、インバータ素子１は第１スナバ回路７を持ち、またインバータ素子３は第２スナバ回路８を持っているため、それぞれの最大電圧Ｖ１max 及びＶ２max はほぼ同程度の電圧となり、２組のスナバ回路７，８を設けたことでインバータ電圧のアンバランスを小さくし、且つ最大電圧を小さくすることができる。
【００４３】
この結果、昇圧チョッパ回路に使用するインバータ素子１〜３として、例えば最大電圧Ｖ２max に対応した低耐圧のＭＯＳＦＥＴを使用でき、耐圧が低ければ損失も小さく、また低価格となり、これによって本発明の昇圧チョッパ回路を用いたスイッチングレギュレータ電源装置として小型で且つ安価な電源装置を実現することができる。
【００４４】
図３は本発明による２組のスナバ回路を備えた昇圧チョッパ回路の他の実施形態の回路図であり、この実施形態は、第１スナバ回路７と第２スナバ回路８の抵抗Ｒ１，Ｒ２の一端を共通接続し、抵抗Ｒ３を介して平滑コンデンサＣ３に接続したことを特徴とする。
【００４５】
また図３における抵抗Ｒ１，Ｒ２，Ｒ３のいずれかの抵抗素子を設けなくとも、印刷基板のパターンなどの配線による抵抗分やインダクタンスを利用することで、本発明の作用効果は得られる。
【００４６】
また本発明の他の実施形態として、図１の第１スナバ回路７及び第２スナバ回路８に設けているダイオードＤ１，Ｄ２に保護用の抵抗やヒューズを接続してもよい。同様にコンデンサＣ１，Ｃ２に保護用の抵抗やヒューズを接続してもよい。
【００４７】
また図１の実施形態にあっては、インバータ素子１〜３としてＭＯＳＦＥＴを使用しているが、これ以外にトランジスタやＩＧＢＴなどを使用してもよい。また図１及び図３の実施形態における抵抗Ｒ１，Ｒ２，Ｒ３の代わりにインダクタンス素子を接続してもよい。また上記の実施形態は３つのインバータ素子を並列接続した場合を例にとっているが、インバータ素子の数は２以上であれば、本発明はそのまま適用できる。
【００４８】
また上記の実施形態はスナバ回路を２組設けた場合を例にとるものであったが、インバータ素子の並列接続数が増加した場合には、並列接続されているインバータ素子の両側及びインバータ素子の間にスナバ回路が入るように２組以上設けてもよい。例えばインバータ素子を４つ並列接続している場合には、両側の２組に加え、真ん中に１組の合計３組のスナバ回路を設ければよい。
【００４９】
更に、上記の実施形態は、インバータ素子のオン、オフ制御としてＰＷＭ制御方式を例として説明してきたが、周波数変調方式など、他の制御方式でも本発明の作用は同様に得られる。
【００５０】
【発明の効果】
以上説明してきたように本発明によれば、昇圧チョッパ回路における回路基板に並列に並べて配置された複数のインバータ素子の内、少なくとも両側に位置するインバータ素子の各々にインバータ素子オフ時のリンギングにより加わる電圧を低減するスナバ回路を接続したことで、インバータ素子オフ時のインバータ電圧を低減させることが可能となり、より低耐圧のインバータ素子を使用できることから損失低減が可能となり、損失低減によりインバータ素子数の低減や放熱器負担低減などによって小型化を図ることができる。
【００５１】
またインバータ素子の素子数の低減や放熱器の負担低減による小型化によって、より低価格の本発明による昇圧チョッパ回路を用いたスイッチングレギュレータ電源装置を得ることができる。
【図面の簡単な説明】
【図１】スナバ回路を２組備えた本発明の一実施形態を示した回路図
【図２】図１の両側のインバータ素子のオフ時にに加わる電圧の時間変化を示した信号波形図
【図３】本発明の他の実施形態を示した回路図
【図４】従来回路の回路図
【図５】図４の力率改善動作の信号波形図
【図６】従来回路でインバータ素子のオフ時にに加わる電圧の時間変化を示した信号波形図
【符号の説明】
１，２，３：インバータ素子（ＭＯＳＦＥＴ）
４ａ，４ｂ：入力端子
５ａ，５ｂ：出力端子
６：ＰＷＭ制御回路
７，８：スナバ回路
９：電流検出コイル
１０：チョーク電流検出回路
Ｌ１：昇圧チョークコイル
Ｌ２，Ｌ３，Ｌ４，Ｌ５：インダクタンス
Ｃ１，Ｃ２：コンデンサ
Ｃ３：平滑コンデンサ
Ｄ１，Ｄ２：ダイオード
Ｄ３：整流ダイオード
Ｒ１，Ｒ２：抵抗
【発明の属する技術分野】
本発明は、スイッチングレギュレータ電源装置に組合わせて使用される力率改善回路を構成する昇圧チョッパ回路に関し、特に並列接続した複数のインバータ素子をオフした時のリンギングを低減するスナバ回路を備えた昇圧チョッパ回路に関する。
【０００２】
【従来の技術】
従来、複数のインバータ素子を並列接続してドライブする力率改善回路を構成する昇圧チョッパ回路としては、例えば図４に示すものがある。
【０００３】
図４において、昇圧チョッパ回路は、入力側に設けた昇圧チョークコイルＬ１、ＭＯＳＦＥＴ等を用いた並列接続された例えば３つのインバータ素子１，２，３、整流ダイオードＤ３、及び出力側に設けた平滑コンデンサＣ３、、ＰＷＭ制御回路６、電流検出コイル９を用いて入力電流に比例した電圧を検出するチョーク電流検出回路１０で構成される。また昇圧チョッパ回路を実装した際の印刷基板、銅板、電線等によってインダクタンスＬ２、Ｌ３，Ｌ４が存在する。
【０００４】
この昇圧チョッパ回路を使用した力率改善回路は、入力端子４ａ，４ｂに交流電圧Ｅｉを入力して昇圧した直流電圧Ｅｏを出力出力する。ＰＷＭ制御回路６がインバータ素子１，２，３がオンすると、そのときの入力交流電圧Ｅｉにより昇圧チョークコイルＬ１に電流を流してエネルギーを蓄積し、続いてインバータ素子１〜３がオフすると、昇圧チョークコイルＬ１に蓄積したエネルギーにより電流を昇圧整流用のダイオードを通して整流し、平滑コンデンサＣ３にエネルギを移し、負荷に流す電流が変化しても出力電圧を一定に保つ。
【０００５】
このため図５のように、インバータ素子１〜３がオン時のスイッチング電流ｉＱとインバータ素子１〜３がオフ時の整流電流ｉＤによって、入力交流電圧Ｅ１の電圧波形に比例したピーク値をもつチョーク電流ｉＬを昇圧圧チョークコイルＬ１に流し、ダイオードＤ３で整流した整流電流ｉＤを平滑コンデンサＣ３に供給して平滑することで昇圧した直流電圧Ｅｏを得ている。
【０００６】
この場合、チョーク電流ｉＬの平均電流ｉＬave は、交流電圧波形Ｅｉに近い入力電流波形となり、これによって交流電圧波形と交流電流波形の位相をほぼ同相にして力率を１に近づけている。
【０００７】
また複数のインバータ素子１〜３を並列接続することで、コスト的に安価なインバータ素子の使用により大きな出力容量に対応できる。
【０００８】
また並列接続した３つのインバータ素子１〜３に対しては、オフ時のリンギングにより加わるサージ電圧を低減するため、スナバ回路８が接続される。スナバ回路８は、並列接続された３のインバータ素子１〜３に対し共通回路として設けられ、インバータ素子１〜３と並列に、ダイオードＤ２とコンデンサＣ２の直列回路を接続し、ダイオードＤ２とコンデンサＣ２の接続点を抵抗Ｒ２を介して平滑コンデンサＣ３に接続している。
【０００９】
スナバ回路８は、インバータ素子１〜３をオフした際に加わるリンギング電圧によりダイオードＤ２をオンしてコンデンサＣ２に充電し、これによってインバータ素子１〜３に加わるリンギング電圧を低減し、インバータ素子１〜３を保護している。
【００１０】
【発明が解決しようとする課題】
しかしながら、このような複数のインバータ素子を並列接続して使用している場合、スナバ回路を複数のインバータ素子１〜３のどこへ接続しても、印刷基板のパターン、銅板、電線等の配線のインダクタンスＬ３，Ｌ４，Ｌ５によって、インバータ素子１〜３のオフ時に発生するインバータ電圧にアンバランスが生じる。
【００１１】
特に、スナバ回路８から回路基板上で物理的に距離の離れた位置にあるインバータ素子への電圧が高くなる傾向にある。図６は、図４のスナバ回路８を接続したインバータ素子１〜３をオフした際に、回路基板上で両側に位置する２つのインバータ素子１，３に加わる電圧の時間変化を示している。
【００１２】
まずインバータ素子１〜３がオンとなってスナバ回路８のコンデンサＣ２への充電が行われていない期間は、コンデンサＣ２は抵抗Ｒ２を介して平滑コンデンサＣ３へ既に充電していた電荷を移動させる。時刻ｔ１でインバータ素子１〜３がオフになると、昇圧チョークコイルＬ１に流れていた電流は、インダクタンスＬ２を介して平滑コンデンサＣ３に流れ、これによってインバータ素子１〜３に加わる電圧を上昇させる。
【００１３】
このインバータ電圧が上昇していく過程で出力電圧Ｖｏにダイオード順方向電圧を加えた値を越えると、タイオードＤ２が導通してコンデンサＣ２に電流を流して充電し、インダクタンスＬ２との共振周波数で変動するリンギング電圧をコンデンサＣ２の電圧値でクランプする。
【００１４】
しかし、この配線のインダクタンスＬ３，Ｌ４，Ｌ５によって、インバータ素子１，３のインバータ電圧Ｖ１，Ｖ２にアンバランスが生しでいる。特に、スナバ回路８に対し印刷基板上で物理的に位置が離れているインバータ素子１のインバータ電圧Ｖ１が最大電圧Ｖ１max となり、近い方のインバータ素子３のインバータ電圧Ｖ２の最大電圧Ｖ２max より高くなる。
【００１５】
このためインバータ素子１〜３としては、最も高いインバータ最大電圧Ｖ１max にたえられる素子を選定しなければならない。耐圧の高い素子は、一般的に耐圧の低い素子よりも損失が大きく高価であるから、電源装置として構成した場合、大型で高価になる問題があった。
【００１６】
本発明は、複数のインバータ素子を並列接続した場合のオフ時に加わる電圧のアンバランスを低減するスナバ回路を備えた力率改善回路を構成する昇圧チョッパ回路を提供することを目的とする。
【００１７】
【課題を解決するための手段】
この目的を達成するため本発明は次のように構成する。まず本発明は、入力交流電圧に比例したスイッチング電流を昇圧チョークコイルに流すように制御回路によりインバータ素子をオン、オフ制御し、チョークコイルに流れた電流を整流素子で整流した後に平滑コンデンサで平滑して直流電圧を出力する力率改善回路を構成する昇圧チョッパ回路であって、回路基板に並列に並べて配置された複数のインバータ素子の内、少なくとも両側に位置するインバータ素子の各々に、インバータ素子オフ時のリンギングにより加わる電圧を低減するスナバ回路を個別に接続したことを特徴とする。
【００１８】
このように並列接続された複数のインバータ素子の両側に２組のスナバ回路を設けたことで、並列接続された複数のインバータ素子の間に印刷基板のパターン、銅版、電線等の配線のインダクタンスが存在しても、両側に位置する２組のスナバ回路から間に位置するインバータ素子までの物理的な距離を短くし、これによって各インバータ素子に加わるインバータ電圧のアンバランスを低減すると共に最大電圧を下げ、インバータ素子として耐圧の低い素子の使用を可能とし、小型化とコストの低減を図る。
【００１９】
ここで昇圧チョッパ回路のスナバ回路は、インバータ素子と並列にダイオードとコンデンサの直列回路を接続し、ダイオードとコンデンサの接続点を抵抗を介して出力側の平滑コンデンサに接続した所謂ＤＣＲスナバ回路である。
【００２０】
また２つのインバータ素子の各々に接続したスナバ回路は、それぞれのコンデンサの容量を異なった値に設定し、インバータ素子がオフした際のリンギングの共振周波数を異ならせたことを特徴とする。
【００２１】
このようにスナバ回路に使用するコンデンサの容量を異ならせることで、インバータ素子がオフした場合の最初の振動はコンデンサ容量が小さいために共振周波数の高いスナバ回路が重点的に動作してインバータ電圧を低減し、続いてコンデンサ容量が大きいために共振周波数の低いスナバ回路の動作によってインバータ電圧が低減される。
【００２２】
【発明の実施の形態】
図１は本発明による昇圧チョッパ回路の一実施形態を示した回路図である。
【００２３】
図１において、本発明の昇圧チョッパ回路はスイッチングレギュレータ電源装置に使用されるもので、基本的な昇圧チョッパ回路として昇圧チョークコイルＬ１、並列接続された３つのＭＯＳＦＥＴを用いたインバータ素子１，２，３、整流ダイオードＤ３、平滑コンデンサＣ３、ＰＷＭ制御回路６、電流検出コイル９、チョーク電流検出回路１０で構成される。なお、電流検出コイル９は入力端子４ａ側に設けても良い。
【００２４】
即ち入力端子４ａ，４ｂには交流入力電圧Ｅｉが印加されており、入力端子４ａ側に昇圧チョークコイルＬ１を接続し、これと直列に３つのインバータ素子１〜３の並列回路を接続している。インバータ素子１〜３はＰＷＭ制御回路６により同期してオン，オフ制御される。
【００２５】
ＰＷＭ制御回路６は、インバータ素子１〜３をオン，オフ制御する。制御回路６によりインバータ素子１〜３がオンするタイミングでは図５のように昇圧チョークコイルＬ１にインバータ電流ｉＱが流れてエネルギが蓄積される。制御回路６によりインバータ素子１〜３がオフするタイミングては、昇圧チョークコイルＬ１に蓄積されたエネルギーに基づいて整流ダイオードＤ３を介して出力側の平滑コンデンサＣ３に図５のように整流電流ｉＤが流れ、平滑コンデンサＣ３を充電し、出力端子５ａ，５ｂに接続している負荷に電力を供給するようになる。
【００２６】
このため昇圧チョークコイルＬ１には、インバータ電流ｉＱと整流電流ｉＤを合成したチョーク電流ｉＬが流れる。
【００２７】
この場合、チョーク電流ｉＬの平均電流ｉＬave は、交流電圧波形Ｅｉに近い入力電流波形となり、これによって交流電圧波形と交流電流波形の位相をほぼ同相にして力率を１に近づけている。
【００２８】
また本発明の昇圧チョッパ回路は、その発振周波数が高いことから、印刷基板のパターン、銅版、電線などの配線によるインダクタンスが存在する。この配線によるインダクタンスとしては出力側の整流ダイオードＤ３と直列にインダクタンスＬ２が存在する。また並列接続しているインバータ素子１，２，３のそれぞれの間に、配線によるインダクタンスＬ３，Ｌ４，Ｌ５が存在している。
【００２９】
このような複数のインバータ素子１〜３を並列接続した昇圧チョッパ回路について、本発明にあっては配線基板上に並列に実装配置されている３つのインバータ素子１，２，３の内、この実施形態では基板上で両側に位置するインバータ素子１，３のそれぞれについてスナバ回路を２組設けている。即ち、左側に位置するインバータ素子１に対し第１スナバ回路７を持ち、同時に、右側に位置するインバータ素子３に対し第２スナバ回路８を持っている。
【００３０】
第１スナバ回路７はダイオードＤ１とコンデンサＣ１の直列回路をインバータ素子１に並列接続しており、ダイオードＤ１とコンデンサＣ１の接続点を抵抗Ｒ１を介して平滑コンデンサＣ１のプラス側に接続している。
【００３１】
また第２スナバ回路８はダイオードＤ２とコンデンサＣ２の直列回路をインバータ素子３に並列接続し、ダイオードＤ２とコンデンサＣ２の接続点を抵抗Ｒ２を介して平滑コンデンサＣ３のプラス側に接続している。
【００３２】
この第１スナバ回路７及び第２スナバ回路８は、共にダイオード、コンデンサ及び抵抗を使用して構成していることから、いわゆるＤＣＲスナバ回路と呼ばれている。
【００３３】
更に本発明にあっては、第１スナバ回路７のコンデンサＣ１の容量と第２スナバ回路８のコンデンサＣ２の容量を異なった値に設定している。例えばコンデンサＣ１の容量をコンデンサＣ２より大きな容量に設定している。
【００３４】
この第１スナバ回路７と第２スナバ回路８に設けているコンデンサＣ１，Ｃ２の容量を異なる値に設定することで、インバータ素子１〜３をオフした際のインダクタンスＬ２とコンデンサＣ１及びＣ２のそれぞれで決まるインバータ電圧がリンギングを起こす際の共振周波数を、第１スナバ回路７と第２スナバ回路８について異ならせるようにしている。
【００３５】
次に図２の信号波形図を参照して図１の昇圧チョッパ回路の動作を説明する。図２の時刻ｔ１以前のインバータオン領域にあっては、制御回路６はインバータ素子１〜３をオンしており、このインバータ素子１〜３のオンにより昇圧チョークコイルＬ１に電流が流れ、昇圧チョークコイルＬ１にエネルギーを蓄積し、このとき第１スナバ回路７と第２スナバ回路８に設けているコンデンサＣ１，Ｃ２は、その前のインバータオフの際に充電した電荷を、抵抗Ｒ１，Ｒ２を介して平滑コンデンサＣ３に移動させている。
【００３６】
ここで第１スナバ回路Ｃ１の容量が大きく第２スナバ回路Ｃ２の容量が小さいＣ１＞Ｃ２の関係にあることから、コンデンサＣ２の方がＣＲ時定数が小さくなり、抵抗Ｒ１，Ｒ２がほぼ同じであるがコンデンサＣ２の方が早く低い電圧になっている。
【００３７】
この状態で図２の時刻ｔ１でインバータ素子１〜３がオフすると、昇圧チョークコイルＬ１に蓄積されたエネルギによる電流がインダクタンスＬ２及び整流ダイオードＤ３を介して平滑コンデンサＣ３に流れ、このためインバータ素子１〜３に加わる電圧を上昇させる。
【００３８】
図２は第１スナバ回路７を設けているインバータ素子１に加わるインバータ電圧Ｖ１と第２スナバ回路８を設けているインバータ素子３に加わるインバータ電圧Ｖ２を同時に示している。
【００３９】
このインバータ素子１〜３のオフに伴ってインバータ電圧が上昇していく過程で、第２スナバ回路８のコンデンサＣ２の方がインバータオン領域での電圧が低いため、インバータ電圧の上昇に対し、このときのコンデンサＣ２の電圧よりダイオードＤ２の順方向電圧分だけ高い電圧に達した時、先にダイオードＤ２が導通してコンデンサＣ２に電流を流すクランプ動作を開始する。
【００４０】
そしてコンデンサＣ２は容量が小さいため、充電電流によってすぐに図２の破線のように電圧が上昇してしまうが、それまでの間に電圧が高い方のコンデンサＣ１についてもコンデンサＣ１の電圧にダイオードＤ１の順方向電圧を加えた電圧にインバータ電圧が上昇してダイオードＤ１が導通することでコンデンサＣ１に充電電流が流れ、第１スナバ回路７によるクランプ動作が開始され、これによって図２の実線のインバータ電圧Ｄ１のように電圧上昇が抑えられる。
【００４１】
その結果、図２の第２スナバ回路８の動作領域Ｂと若干遅れて動作する第１スナバ回路７の動作領域Ａによるクランプ動作が行われ、第１スナバ回路７のコンデンサＣ１の充電が終了すれば、クランプ動作を終了してリンギング電圧を出力電圧Ｅｏを中心とした変動に移行する。
【００４２】
また図２の信号波形図から明らかなように、インバータ素子１は第１スナバ回路７を持ち、またインバータ素子３は第２スナバ回路８を持っているため、それぞれの最大電圧Ｖ１max 及びＶ２max はほぼ同程度の電圧となり、２組のスナバ回路７，８を設けたことでインバータ電圧のアンバランスを小さくし、且つ最大電圧を小さくすることができる。
【００４３】
この結果、昇圧チョッパ回路に使用するインバータ素子１〜３として、例えば最大電圧Ｖ２max に対応した低耐圧のＭＯＳＦＥＴを使用でき、耐圧が低ければ損失も小さく、また低価格となり、これによって本発明の昇圧チョッパ回路を用いたスイッチングレギュレータ電源装置として小型で且つ安価な電源装置を実現することができる。
【００４４】
図３は本発明による２組のスナバ回路を備えた昇圧チョッパ回路の他の実施形態の回路図であり、この実施形態は、第１スナバ回路７と第２スナバ回路８の抵抗Ｒ１，Ｒ２の一端を共通接続し、抵抗Ｒ３を介して平滑コンデンサＣ３に接続したことを特徴とする。
【００４５】
また図３における抵抗Ｒ１，Ｒ２，Ｒ３のいずれかの抵抗素子を設けなくとも、印刷基板のパターンなどの配線による抵抗分やインダクタンスを利用することで、本発明の作用効果は得られる。
【００４６】
また本発明の他の実施形態として、図１の第１スナバ回路７及び第２スナバ回路８に設けているダイオードＤ１，Ｄ２に保護用の抵抗やヒューズを接続してもよい。同様にコンデンサＣ１，Ｃ２に保護用の抵抗やヒューズを接続してもよい。
【００４７】
また図１の実施形態にあっては、インバータ素子１〜３としてＭＯＳＦＥＴを使用しているが、これ以外にトランジスタやＩＧＢＴなどを使用してもよい。また図１及び図３の実施形態における抵抗Ｒ１，Ｒ２，Ｒ３の代わりにインダクタンス素子を接続してもよい。また上記の実施形態は３つのインバータ素子を並列接続した場合を例にとっているが、インバータ素子の数は２以上であれば、本発明はそのまま適用できる。
【００４８】
また上記の実施形態はスナバ回路を２組設けた場合を例にとるものであったが、インバータ素子の並列接続数が増加した場合には、並列接続されているインバータ素子の両側及びインバータ素子の間にスナバ回路が入るように２組以上設けてもよい。例えばインバータ素子を４つ並列接続している場合には、両側の２組に加え、真ん中に１組の合計３組のスナバ回路を設ければよい。
【００４９】
更に、上記の実施形態は、インバータ素子のオン、オフ制御としてＰＷＭ制御方式を例として説明してきたが、周波数変調方式など、他の制御方式でも本発明の作用は同様に得られる。
【００５０】
【発明の効果】
以上説明してきたように本発明によれば、昇圧チョッパ回路における回路基板に並列に並べて配置された複数のインバータ素子の内、少なくとも両側に位置するインバータ素子の各々にインバータ素子オフ時のリンギングにより加わる電圧を低減するスナバ回路を接続したことで、インバータ素子オフ時のインバータ電圧を低減させることが可能となり、より低耐圧のインバータ素子を使用できることから損失低減が可能となり、損失低減によりインバータ素子数の低減や放熱器負担低減などによって小型化を図ることができる。
【００５１】
またインバータ素子の素子数の低減や放熱器の負担低減による小型化によって、より低価格の本発明による昇圧チョッパ回路を用いたスイッチングレギュレータ電源装置を得ることができる。
【図面の簡単な説明】
【図１】スナバ回路を２組備えた本発明の一実施形態を示した回路図
【図２】図１の両側のインバータ素子のオフ時にに加わる電圧の時間変化を示した信号波形図
【図３】本発明の他の実施形態を示した回路図
【図４】従来回路の回路図
【図５】図４の力率改善動作の信号波形図
【図６】従来回路でインバータ素子のオフ時にに加わる電圧の時間変化を示した信号波形図
【符号の説明】
１，２，３：インバータ素子（ＭＯＳＦＥＴ）
４ａ，４ｂ：入力端子
５ａ，５ｂ：出力端子
６：ＰＷＭ制御回路
７，８：スナバ回路
９：電流検出コイル
１０：チョーク電流検出回路
Ｌ１：昇圧チョークコイル
Ｌ２，Ｌ３，Ｌ４，Ｌ５：インダクタンス
Ｃ１，Ｃ２：コンデンサ
Ｃ３：平滑コンデンサ
Ｄ１，Ｄ２：ダイオード
Ｄ３：整流ダイオード
Ｒ１，Ｒ２：抵抗
Claims (1)
- 入力交流電圧に比例したスイッチング電流を昇圧チョークコイルに流すように制御回路によりインバータ素子をオン、オフ制御し、前記チョークコイルに流れた電流を整流素子で整流した後に平滑コンデンサで平滑して直流電圧を出力する力率改善回路を構成する昇圧チョッパ回路に於いて、
回路基板に並列に並べて配置された前記複数のインバータ素子の内、少なくとも両側に位置するインバータ素子の各々に、インバータ素子オフ時のリンギングを低減するスナバ回路を個別に接続し、
前記両側に位置するインバータ素子の各々に接続したスナバ回路は、それぞれのコンデンサの容量を異なった値に設定し、前記インバータ素子がオフした際のリンギングの共振周波数を異ならせたことを特徴とする昇圧チョッパ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000341348A JP3732734B2 (ja) | 2000-11-09 | 2000-11-09 | 昇圧チョッパ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000341348A JP3732734B2 (ja) | 2000-11-09 | 2000-11-09 | 昇圧チョッパ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002153049A JP2002153049A (ja) | 2002-05-24 |
| JP3732734B2 true JP3732734B2 (ja) | 2006-01-11 |
Family
ID=18816104
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000341348A Expired - Fee Related JP3732734B2 (ja) | 2000-11-09 | 2000-11-09 | 昇圧チョッパ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3732734B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6406130B2 (ja) * | 2015-05-28 | 2018-10-17 | 株式会社富士通ゼネラル | 電源装置 |
| JP7276005B2 (ja) * | 2019-08-29 | 2023-05-18 | 富士電機株式会社 | スナバ回路および電力変換装置 |
-
2000
- 2000-11-09 JP JP2000341348A patent/JP3732734B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002153049A (ja) | 2002-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU770941B2 (en) | Method and apparatus for converting a DC voltage to an AC voltage | |
| US6924629B1 (en) | Device and method for controlling a generator | |
| US6445600B2 (en) | Modular structure of an apparatus for regulating the harmonics of current drawn from power lines by an electronic load | |
| US20090027925A1 (en) | Switching power supply | |
| EP1095444B1 (en) | Power factor correction application | |
| JP2008545359A (ja) | フルブリッジ回路および大きな調整領域を有する電源装置 | |
| CN101030730A (zh) | 开关电源电路和逆变装置 | |
| JP2010535008A (ja) | ライン導入過渡状態のための過渡電圧抑制デバイス及びドライバ段での不要な発振を抑制するメカニズムを備えたスイッチモード電力供給装置 | |
| Zhang et al. | A high efficiency 1.8 kW battery equalizer | |
| JP3732734B2 (ja) | 昇圧チョッパ回路 | |
| JP4085613B2 (ja) | 電源装置 | |
| JP5482211B2 (ja) | 電力変換装置のスナバ回路 | |
| US11444531B2 (en) | Voltage converter | |
| JP3775641B2 (ja) | 突入電流抑制回路 | |
| JP3402031B2 (ja) | 直流電源装置 | |
| JP2002153048A (ja) | 昇圧チョッパ回路 | |
| EP0684754B1 (en) | A power supply circuit, particularly for motor vehicles | |
| JPS5972934A (ja) | 高誘導性負荷用交流電源 | |
| CN114144966A (zh) | 具有保持电路和浪涌控制电路的转换器 | |
| EP1290776A1 (en) | Ac-dc converter | |
| CN112368926A (zh) | 电力转换装置 | |
| JP6202186B2 (ja) | 充電電流制御回路、および充電電流制御装置 | |
| JP2962388B2 (ja) | 二石式絶縁形スイッチング電源 | |
| JP3155882B2 (ja) | スイッチングレギュレータ | |
| JP2010252537A (ja) | スイッチング電源回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040409 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050601 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050607 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050805 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050920 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051013 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3732734 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091021 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091021 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111021 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111021 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131021 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |