JP6202186B2 - 充電電流制御回路、および充電電流制御装置 - Google Patents

Description

本発明は、充電電流制御回路、および充電電流制御装置に関し、例えば、電源投入時における平滑コンデンサへの過大な充電電流（所謂、突入電流）の流入を抑制する充電電流制御回路、および充電電流制御装置に関する。

交流電源を整流回路で整流し、平滑コンデンサで脈流を抑えた直流電圧を生成する電源回路において、交流電源投入時における突入電流を抑制する機能を有する種々の電源回路が提案されている。

特許文献１は、整流回路および平滑コンデンサの間に並列接続された限流抵抗およびサイリスタと、そのサイリスタの点孤位相を制御するトランジスタと、を備える電源回路を開示する。平滑コンデンサに全波整流電圧を印加する経路を、限流抵抗からサイリスタに切り替えるタイミングは、点孤位相を制御するトランジスタにより行われる。

特許文献２は、整流回路および平滑コンデンサの間に並列接続された限流抵抗およびサイリスタと、サイリスタのゲート端子に導通電圧を供給する容量と、を備えるスイッチング電源回路を開示する。

特許文献３は、整流ダイオードおよび平滑コンデンサの間に並列接続された限流抵抗およびサイリスタと、当該サイリスタのゲート電圧を制御する時限回路と、を備えるスイッチング電源を開示する。時限回路は、脈流出力電圧を分圧する分圧抵抗と、その分圧抵抗とともに時限回路を形成する遅延用コンデンサで構成される。

特開昭６３−２２４６６６号公報 特開２０１２−１５７２２１号公報 実用新案登録第２５４６８４３号公報

特許文献１および特許文献２が開示する電源回路は、いずれも、サイリスタのゲートに点孤用コンデンサを接続し、その点孤用コンデンサをトランスで生成した電力で充電することで、電源投入後にサイリスタを点孤させている。そのため、サイリスタのゲート点孤用のトランスが必要となり、電源回路の複雑化や大型化を招く。特許文献３が開示するスイッチング電源は、サイリスタのゲートに点孤用コンデンサを接続し、その点孤用コンデンサを入力電圧で充電することで、サイリスタを点孤させている。そのため、サイリスタの点孤タイミングが入力電圧の変動の影響を受け、バラツキが大きくなる。また、突入電流を抑制する回路をモジュール化する場合は、接続端子数が増加するため、主配線基板の配線が複雑になる。その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

本発明は、整流回路で充電される平滑コンデンサの充電電流を制御する充電電流制御回路であって、整流回路の出力電圧が印加される第１ノードと、平滑コンデンサの正極と接続される第２ノードと、第１ノードおよび第２ノードに、それぞれ、第１電極および第２電極が接続される第１スイッチング素子と、第３電極が第１ノードと電気的に接続され、第４電極が第１スイッチング素子の第１制御電極と接続される第２スイッチング素子と、第２スイッチング素子の第３電極、および第２ノード間に接続され、第２スイッチング素子の第２制御電極へ導通制御信号を出力するタイミング制御回路と、を備え、タイミング制御回路は、第１ノードに印加された電圧で充電される第１タイミング容量と、第１タイミング容量の蓄積電荷を放電する第１放電抵抗を含むとともに、第１タイミング容量の電圧に基づき、導通制御信号を生成し、導通制御信号の値が、第２スイッチング素子の閾値電圧以上になると、第２スイッチング素子、および第１スイッチング素子は、順次、非導通状態から導通状態に変化し、導通制御信号の値が、第２スイッチング素子の閾値電圧未満になると、第２スイッチング素子、および第１スイッチング素子は、導通状態から非導通状態に変化する、充電電流制御回路である。

本発明は、充電電流制御装置であって、第１端子、第２端子、および配線基板を備え、配線基板には、整流回路の出力電圧が印加される第１ノードと、平滑コンデンサの正極と接続される第２ノードと、第１ノードおよび第２ノードに、それぞれ、第１電極および第２電極が接続される第１スイッチング素子と、第３電極が第１ノードと電気的に接続され、第４電極が第１スイッチング素子の第１制御電極と接続される第２スイッチング素子と、第２スイッチング素子の第３電極、および第２ノード間に接続され、第２スイッチング素子の第２制御電極へ導通制御信号を出力するタイミング制御回路と、を備え、タイミング制御回路は、第１ノードに印加された電圧で充電される第１タイミング容量と、第１タイミング容量の蓄積電荷を放電する第１放電抵抗を含むとともに、第１タイミング容量の電圧に基づき、導通制御信号を生成し、導通制御信号の値が、第２スイッチング素子の閾値電圧以上になると、第２スイッチング素子、および第１スイッチング素子は、順次、非導通状態から導通状態に変化し、導通制御信号の値が、第２スイッチング素子の閾値電圧未満になると、第２スイッチング素子、および第１スイッチング素子は、導通状態から非導通状態に変化し、第１端子、および第２端子は、それぞれ、第１ノード、および第２ノードと接続される、充電電流制御装置である。

前記一実施の形態によれば、電源投入後にサイリスタのゲート点孤用のトランスが不要で、サイリスタの点孤タイミングに対する入力電圧の変動の影響が抑制された充電電流制御回路と、主配線基板との接続端子数が最小限に抑えられた充電電流制御装置を実現することが可能となる。

実施の形態１に係る充電電流制御回路を含む交流直流変換回路の回路図である。 実施の形態２に係る充電電流制御回路を含む交流直流変換回路の回路図である。 実施の形態３に係る充電電流制御回路を含む交流直流変換回路の回路図である。 実施の形態４に係る充電電流制御回路を含む交流直流変換回路の回路図である。 実施の形態５に係る充電電流制御回路を含む交流直流変換回路の回路図である。 実施の形態６に係る充電電流制御回路を含む交流直流変換回路の回路図である。 実施の形態１〜６のいずれかに係る充電電流制御回路を搭載した充電電流制御装置の斜視図である。

以下、図面を参照しつつ、実施の形態について説明する。実施の形態の説明において、個数、量などに言及する場合、特に記載ある場合を除き、必ずしもその個数、量などに限定されない。実施の形態の図面において、同一の参照符号や参照番号は、同一部分または相当部分を表わすものとする。また、実施の形態の説明において、同一の参照符号等を付した部分等に対しては、重複する説明は繰り返さない場合がある。

＜実施の形態１＞
図１は、実施の形態１に係る充電電流制御回路１００を含む交流直流変換回路の回路図である。

交流直流変換回路は、入力された交流電圧Ｖｉｎを整流して直流電圧を出力するダイオードブリッジＤｂ、制限抵抗Ｒｐ、平滑コンデンサＣｓ、および充電電流制御回路１００を備える。ダイオードブリッジＤｂが出力する直流電圧は、制限抵抗Ｒｐを経由して、平滑コンデンサＣｓの一端に印加される。ダイオードブリッジＤｂにおいて、直流電圧を出力する側と対向する側、および平滑コンデンサＣｓの他端には、接地電圧ＧＮＤが印加される。制限抵抗Ｒｐは、一例として、正特性サーミスタ（ＰＴＣ）が適用される。

充電電流制御回路１００は、ノードＮ１、ノードＮ２、第１スイッチング素子ＳＣＲ１、第２スイッチング素子ＳＣＲ２、抵抗Ｒ１、抵抗Ｒｇ、容量Ｃ０、タイミング制御回路１０、および第１電圧クランプ素子Ｚｎｒ１を含む。タイミング制御回路１０は、抵抗Ｒｃ１、第１放電抵抗Ｒｃ２、ダイオードＤ１、および第１タイミング容量Ｃ１を有し、第２スイッチング素子ＳＣＲ２の導通状態を制御する導通制御信号Ｓｇを出力する。第１スイッチング素子ＳＣＲ１および第２スイッチング素子ＳＣＲ２は、いずれも、サイリスタ（ＳＣＲ）であり、第１電圧クランプ素子Ｚｎｒ１は、ツェナーダイオード、またはダイアック（ＤＩＡＣ）である。

第１スイッチング素子ＳＣＲ１のアノードおよびカソードは、それぞれ、ノードＮ１およびノードＮ２と接続される。制限抵抗Ｒｐの一端および他端も、それぞれ、ノードＮ１およびノードＮ２と接続される。第１スイッチング素子ＳＣＲ１および制限抵抗Ｒｐは、並列に接続される。第１スイッチング素子ＳＣＲ１のゲートとカソード間に容量Ｃ０を接続することで、第１スイッチング素子ＳＣＲ１のノイズ耐性が向上する。

第２スイッチング素子ＳＣＲ２のアノードは、抵抗Ｒ１を経由して、ノードＮ１と接続される。抵抗Ｒ１の値は、第２スイッチング素子ＳＣＲ２のアノードに印加する電圧が最適値となるように選択される。第２スイッチング素子ＳＣＲ２のカソード、およびゲートは、それぞれ、第１スイッチング素子ＳＣＲ１のゲートおよび、抵抗Ｒｇの一端と接続される。

タイミング制御回路１０は、第２スイッチング素子ＳＣＲ２のアノードとノードＮ２間に配置される。タイミング制御回路１０において、抵抗Ｒｃ１の一端、および他端は、それぞれ、第２スイッチング素子ＳＣＲ２のアノード、およびダイオードＤ１のアノードと接続される。ダイオードＤ１のアノードは、抵抗Ｒｇの他端と接続され、その接続ノードから導通制御信号Ｓｇを出力する。ダイオードＤ１のカソードとノードＮ２間には、第１タイミング容量Ｃ１および第１放電抵抗Ｒｃ２が並列接続される。

タイミング制御回路１０において、この直列接続された抵抗Ｒｃ１および第１タイミング容量Ｃ１は、後述の通り、第２スイッチング素子ＳＣＲ２が非導通状態から導通状態に変化するタイミングを決定する。さらに、並列接続された第１タイミング容量Ｃ１および第１放電抵抗Ｒｃ２は、第２スイッチング素子ＳＣＲ２が導通状態から非導通状態に変化するタイミングを決定する。

第１電圧クランプ素子Ｚｎｒ１は、タイミング制御回路１０に印加される電圧を制限し、電源電圧の変動などによる第１タイミング容量Ｃ１の充電時間の変動を抑制するために接続される。

図１を参照して、充電電流制御回路１００の動作を説明する。
最初に、電源投入時における充電電流制御回路１００の動作を説明する。

ダイオードブリッジＤｂに交流電圧Ｖｉｎを印加する、即ち、交流直流変換回路に電源投入すると、ダイオードブリッジＤｂは、交流電圧Ｖｉｎを全波整流した直流電圧の生成を開始する。この直流電圧は、最大電圧値が交流電圧Ｖｉｎの振幅値まで上昇するリップルを有する。ダイオードブリッジＤｂが出力する直流電圧は、制限抵抗Ｒｐを経由して、平滑コンデンサＣｓに印加され、平滑コンデンサＣｓの充電を開始する。制限抵抗Ｒｐの値は、電源投入直後の突入電流により、図１の交流直流変換回路がダメージを受けない値に設定される。

平滑コンデンサＣｓの充電が進行するに従い、平滑コンデンサＣｓの充電電流は、減少する。また、交流直流変換回路に異常が発生していない場合、制限抵抗Ｒｐの値は、平滑コンデンサＣｓが満充電状態に達するまで、ほぼ変化しない。即ち、正特性サーミスタ特性を備える制限抵抗Ｒｐの抵抗値は、一定的なジュール熱を吸収しても、増加しない。その結果、平滑コンデンサＣｓに印加される直流電圧のピーク値および平滑コンデンサＣｓの充電電流は、それぞれ、一定値に収束する。一方、充電電流制御回路１００のノードＮ１およびノードＮ２間には、制限抵抗Ｒｐの両端に発生する電圧が印加され、タイミング制御回路１０には、第１電圧クランプ素子Ｚｎｒ１でクランプされたノードＮ１の電圧が印加される。

タイミング制御回路１０にノードＮ１の電圧が印加されると、抵抗Ｒ１および抵抗Ｒｃ１を経由して、第１タイミング容量Ｃ１の充電が開始される。第１タイミング容量Ｃ１の充電時間は、充電電圧の時定数を決定する抵抗Ｒｃ１、第１放電抵抗Ｒｃ２、および第１タイミング容量Ｃ１の各値と、タイミング制御回路１０に印加される電圧値に依存する。第１タイミング容量Ｃ１の充電期間において、ノードＮ１の電圧変動による第１タイミング容量Ｃ１の放電は、ダイオードＤ１により阻止される。

第１タイミング容量Ｃ１の充電が進行し、導通制御信号Ｓｇの値が、第２スイッチング素子ＳＣＲ２の閾値電圧を超えると、第２スイッチング素子ＳＣＲ２は、非導通状態から導通状態に変化し、第１スイッチング素子ＳＣＲ１のゲート電圧を上昇させる。第２スイッチング素子ＳＣＲ２のカソード電圧が、第１スイッチング素子ＳＣＲ１の閾値電圧を超えると、第１スイッチング素子ＳＣＲ１が導通状態に変化し、ノードＮ１およびノードＮ２間は、制限抵抗Ｒｐの値より低インピーダンスに設定された第１スイッチング素子ＳＣＲ１により接続される。

上述の通り、ノードＮ１およびノードＮ２間の電圧は、電源投入時以降、低下するため、ノードＮ１およびノードＮ２間の導通経路を、制限抵抗Ｒｐから第１スイッチング素子ＳＣＲ１に切り替えるタイミング設定が重要となる。つまり、切り替えタイミングが早すぎると、第１スイッチング素子ＳＣＲ１を経由した突入電流による交流直流変換回路へのダメージが発生し、切り替えタイミングが遅すぎる場合は、制限抵抗Ｒｐの発熱や、この発熱による制限抵抗Ｒｐの抵抗値増加に起因するシステムダウンが懸念される。

タイミング制御回路１０によれば、抵抗Ｒｃ１および第１タイミング容量Ｃ１の値を適宜設定することで、ノードＮ１およびノードＮ２間の導通経路を、制限抵抗Ｒｐから第１スイッチング素子ＳＣＲ１へ、スムーズに切り替えることが可能となる。さらに、タイミング制御回路１０に印加される電圧を、第１電圧クランプ素子Ｚｎｒ１で一定値にクランプすることで、ノードＮ１の電圧変動に起因する第１タイミング容量Ｃ１の充電時間の変動を最小限に抑えることが可能となる。

次に、電源遮断時における充電電流制御回路１００の動作を説明する。
図１に示される交流直流変換回路において、ダイオードブリッジＤｂが、第１スイッチング素子ＳＣＲ１を経由して、平滑コンデンサＣｓを充電している時に、交流電圧Ｖｉｎの供給が一時的に遮断されると、その遮断時間に亘り、平滑コンデンサＣｓが蓄積する電荷は、負荷（図示せず）への放電により減少し、平滑コンデンサＣｓの電圧は低下する。その後、交流電圧Ｖｉｎの供給が再開された時に、充電電流制御回路１００の第１スイッチング素子ＳＣＲ１が導通状態を維持していると、ダイオードブリッジＤｂから、第１スイッチング素子ＳＣＲ１を経由して、平滑コンデンサＣｓへ突入電流が流れる。従って、ダイオードブリッジＤｂが直流電圧の出力を停止した場合、その後の交流電圧Ｖｉｎの供給再開に備え、第１スイッチング素子ＳＣＲ１を速やかに非導通状態に設定する必要がある。

充電電流制御回路１００において、タイミング制御回路１０が有する並列接続された第１タイミング容量Ｃ１および第１放電抵抗Ｒｃ２は、第２スイッチング素子ＳＣＲ２を導通状態から非導通状態に設定するタイミング回路として動作する。即ち、ダイオードブリッジＤｂがタイミング制御回路１０への直流電圧の供給を停止すると、第１タイミング容量Ｃ１が蓄積する電荷は、第１放電抵抗Ｒｃ２を経由して放電され、第１タイミング容量Ｃ１の電圧は急速に低下する。この第１タイミング容量Ｃ１の放電時間は、放電電圧の時定数を決定する第１放電抵抗Ｒｃ２および第１タイミング容量Ｃ１の各値に依存する。第１タイミング容量Ｃ１の電圧低下により、導通制御信号Ｓｇの値が第２スイッチング素子ＳＣＲ２の閾値電圧より低下すると、第２スイッチング素子ＳＣＲ２は、導通状態から非導通状態に変化する。さらに、第１スイッチング素子ＳＣＲ１も、非導通状態に設定される。

従って、タイミング制御回路１０によれば、第１放電抵抗Ｒｃ２および第１タイミング容量Ｃ１の値を適宜設定することで、想定される電源遮断時間内に、第２スイッチング素子ＳＣＲ２および第１スイッチング素子ＳＣＲ１を導通状態から非導通状態に設定することが可能となる。

充電電流制御回路１００の効果を説明する。
充電電流制御回路１００は、タイミング制御回路１０が出力する導通制御信号Ｓｇに基づき、ダイオードブリッジＤｂが出力する直流電圧を平滑コンデンサＣｓへ供給する導通経路を、制限抵抗Ｒｐから第１スイッチング素子ＳＣＲ１へ切り替える。この導通経路の切り替えは、抵抗および容量の値で定まる時定数で変化する導通制御信号Ｓｇに基づき行われる。構造が複雑なインダクタを使用する従来の一般的な構成に代えて、抵抗や容量という小型の電子部品で構成することで、充電電流制御回路の小型化・低価格化が実現される。

タイミング制御回路１０は、交流直流変換回路への電源投入時に加え、電源遮断時にも、導通制御信号Ｓｇに基づき、第１スイッチング素子ＳＣＲ１の導通状態を制御する。具体的には、電源遮断が発生すると、タイミング制御回路１０は、導通状態にある第１スイッチング素子ＳＣＲ１を、速やかに非導通状態に設定する。これにより、電源投入時に加え、電源復帰時においても、突入電流の発生が抑制される。

充電電流制御回路１００は、ダイオードブリッジＤｂが出力する直流電圧を、第１電圧クランプ素子Ｚｎｒ１でクランプして、タイミング制御回路１０に印加する。これにより、第２スイッチング素子ＳＣＲ２の導通タイミングが、電源電圧や突入位相の変動による影響を低減することが可能となる。また、タイミング制御回路１０に印加される電源電圧の最大値は、第１電圧クランプ素子Ｚｎｒ１の降伏電圧を超えることがないので、タイミング制御回路１０を構成する電子部品の耐圧を下げることが出来、電子部品の小型化や低価格化が可能となる。

＜実施の形態２＞
図２は、実施の形態２に係る充電電流制御回路２００を含む交流直流変換回路の回路図である。

図２において、図１と同一の符号が付されたものは、同一の機能または構成を有し、それらの重複説明は、省略する。図２に示される充電電流制御回路２００は、図１に示される充電電流制御回路１００において、第２スイッチング素子ＳＣＲ２を、電界効果トランジスタＦＥＴに置き換えるとともに、第２電圧クランプ素子Ｚｎｒ２を追加した構成に相当する。第２電圧クランプ素子Ｚｎｒ２は、例えば、ツェナーダイオード、またはダイアックである。

充電電流制御回路２００において、電界効果トランジスタＦＥＴのドレインは、抵抗Ｒ１を経由して、ノードＮ１と接続される。電界効果トランジスタＦＥＴのソースは、第１スイッチング素子ＳＣＲ１のゲートと接続される。電界効果トランジスタＦＥＴのゲートは、タイミング制御回路１０が有するダイオードＤ１のアノード、および第２電圧クランプ素子Ｚｎｒ２のカソードと接続され、導通制御信号Ｓｇが印加される。第２電圧クランプ素子Ｚｎｒ２のアノードは、ノードＮ２と接続される。第２電圧クランプ素子Ｚｎｒ２は、高電圧による電界効果トランジスタＦＥＴのゲート破壊を防止するためのゲート保護素子である。

充電電流制御回路２００の動作を説明する。
交流電圧Ｖｉｎが印加されたダイオードブリッジＤｂは、制限抵抗Ｒｐを経由して、平滑コンデンサＣｓの充電を開始する。タイミング制御回路１０のノードＮ１およびノードＮ２間には、制限抵抗Ｒｐの両端に発生する電圧が印加され、タイミング制御回路１０には、第１電圧クランプ素子Ｚｎｒ１でクランプされたノードＮ１の電圧が印加される。

タイミング制御回路１０における第１タイミング容量Ｃ１の充電電圧が増加し、導通制御信号Ｓｇの値が、電界効果トランジスタＦＥＴの閾値電圧を超えると、第１スイッチング素子ＳＣＲ１は、非導通状態から導通状態に変化する。第１スイッチング素子ＳＣＲ１が導通状態に変化すると、ノードＮ１およびノードＮ２間の導通経路は、制限抵抗Ｒｐの値より低インピーダンス状態に設定された第１スイッチング素子ＳＣＲ１に切り替わる。さらに、電源遮断により、導通制御信号Ｓｇの値が電界効果トランジスタＦＥＴの閾値電圧より低下すると、電界効果トランジスタＦＥＴは、非導通状態となり、その結果、電界効果トランジスタＦＥＴおよび第１スイッチング素子ＳＣＲ１は、導通状態から非導通状態に変化する。

充電電流制御回路２００の効果を説明する。
充電電流制御回路１００の第２スイッチング素子ＳＣＲ２として、サイリスタよりスイッチング速度が高速な電界効果トランジスタＦＥＴを適用することで、第１スイッチング素子ＳＣＲ１の導通状態の切り替え速度を、より高速化することが可能となる。

＜実施の形態３＞
図３は、実施の形態３に係る充電電流制御回路３００を含む交流直流変換回路の回路図である。

図３において、図１と同一の符号が付されたものは、同一の機能または構成を有し、それらの重複説明は、省略する。図３に示される充電電流制御回路３００は、図１に示される充電電流制御回路１００において、第２スイッチング素子ＳＣＲ２を、ｎｐｎ型のバイポーラトランジスタＴＲ１に置き換えた構成に相当する。

充電電流制御回路３００において、バイポーラトランジスタＴＲ１のコレクタは、抵抗Ｒ１を経由して、ノードＮ１と接続される。バイポーラトランジスタＴＲ１のベースには、抵抗Ｒｂを経由して、タイミング制御回路１０が出力する導通制御信号Ｓｇが印加される。バイポーラトランジスタＴＲ１のエミッタは、第１スイッチング素子ＳＣＲ１のゲートと接続される。

ダイオードブリッジＤｂが平滑コンデンサＣｓの充電を開始し、タイミング制御回路１０における第１タイミング容量Ｃ１の充電電圧が増加すると、導通制御信号Ｓｇの値も増加する。導通制御信号Ｓｇの値が、バイポーラトランジスタＴＲ１のベース・エミッタ間の順方向電圧の値を超えると、バイポーラトランジスタＴＲ１は、第１スイッチング素子ＳＣＲ１のゲート電圧を引き上げる。第１スイッチング素子ＳＣＲ１が導通状態に変化すると、ノードＮ１およびノードＮ２間の導通経路は、制限抵抗Ｒｐの値より低インピーダンス状態に設定された第１スイッチング素子ＳＣＲ１に切り替わる。

さらに、電源遮断により、導通制御信号Ｓｇが、バイポーラトランジスタＴＲ１のベース・エミッタ間に必要な順方向電圧を供給出来なくなると、バイポーラトランジスタＴＲ１は、非導通状態となり、その結果、バイポーラトランジスタＴＲ１および第１スイッチング素子ＳＣＲ１は、導通状態から非導通状態に変化する。

充電電流制御回路３００の効果を説明する。
充電電流制御回路１００の第２スイッチング素子ＳＣＲ２として、サイリスタよりスイッチング速度が高速なバイポーラトランジスタＴＲ１を適用することで、第１スイッチング素子ＳＣＲ１の導通状態の切り替え速度を、より高速化することが可能となる。

＜実施の形態４＞
図４は、実施の形態４に係る充電電流制御回路４００を含む交流直流変換回路の回路図である。

図４において、図１と同一の符号が付されたものは、同一の機能または構成を有し、それらの重複説明は、省略する。図４に示される充電電流制御回路４００は、図１に示される充電電流制御回路１００において、タイミング制御回路１０を、タイミング制御回路２０に置き換えた構成に相当する。タイミング制御回路２０は、タイミング制御回路１０の応答速度を向上させたものである。

タイミング制御回路２０は、タイミング制御回路１０と同様に、第２スイッチング素子ＳＣＲ２のアノードと、ノードＮ２間に、直列に接続された抵抗Ｒｃ１、ダイオードＤ１、および第１タイミング容量Ｃ１を備える。第１放電抵抗Ｒｃ２は、ｐｎｐ型のバイポーラトランジスタＴＲ２（放電スイッチ）を経由して、第１タイミング容量Ｃ１と並列に接続される。バイポーラトランジスタＴＲ２が導通状態に設定された場合、第１放電抵抗Ｒｃ２は、バイポーラトランジスタＴＲ２のエミッタおよびコレクタを経由して、第１タイミング容量Ｃ１と並列に接続され、バイポーラトランジスタＴＲ２が非導通状態に設定された場合、第１放電抵抗Ｒｃ２と第１タイミング容量Ｃ１の並列接続は、解除される。つまり、バイポーラトランジスタＴＲ２は、第１放電抵抗Ｒｃ２による第１タイミング容量Ｃ１の放電を制御する放電スイッチとして動作する。

タイミング制御回路２０は、さらに、第２スイッチング素子ＳＣＲ２のアノードとノードＮ２間に、直列に接続された抵抗Ｒｃ３、ダイオードＤ２、および第２タイミング容量Ｃ２と、第２タイミング容量Ｃ２と並列に接続された第２放電抵抗Ｒｃ４と、を備える。ダイオードＤ２のカソードと第２タイミング容量Ｃ２の接続点は、バイポーラトランジスタＴＲ２のベースと接続される。抵抗Ｒｃ３、ダイオードＤ２、第２タイミング容量Ｃ２、および第２放電抵抗Ｒｃ４は、タイミング制御回路１０と同様の動作を行う。

ノードＮ１の電圧が上昇すると、第２タイミング容量Ｃ２の充電が開始される。その充電時間は、充電電圧の時定数を決定する抵抗Ｒｃ３、第２放電抵抗Ｒｃ４、および第２タイミング容量Ｃ２の各値に依存する。ダイオードＤ２のカソード電圧が上昇し、バイポーラトランジスタＴＲ２が非導通状態になると、第１タイミング容量Ｃ１と第１放電抵抗Ｒｃ２の並列接続は解除される。その結果、第１タイミング容量Ｃ１は、抵抗Ｒｃ１およびダイオードＤ１を経由して供給される電流の全てにより、充電される。第１放電抵抗Ｒｃ２が第１タイミング容量Ｃ１と並列接続されている場合、第１タイミング容量Ｃ１に供給される充電電流は、第１放電抵抗Ｒｃ２に分流する分だけ減少する。

従って、第１タイミング容量Ｃ１と第１放電抵抗Ｒｃ２の並列接続を解除することで、導通制御信号Ｓｇの上昇速度が向上し、第１スイッチング素子ＳＣＲ１は、より高速に非導通状態から導通状態に変化し、ノードＮ１およびノードＮ２間の導通経路の切り替えが高速化される。

ノードＮ１の電圧が降下すると、第２タイミング容量Ｃ２の放電が開始される。その放電時間は、放電電圧の時定数を決定する第２放電抵抗Ｒｃ４および第２タイミング容量Ｃ２の各値に依存する。ダイオードＤ２のカソード電圧が降下し、バイポーラトランジスタＴＲ２が導通状態になると、第１タイミング容量Ｃ１および第１放電抵抗Ｒｃ２は、並列接続される。その結果、第１タイミング容量Ｃ１の放電も開始され、導通制御信号Ｓｇの電圧も低下する。タイミング制御回路２０の抵抗Ｒｃ１の値は、図１等に示されるタイミング制御回路１０の抵抗Ｒｃ１の値より小さく設定できるため、タイミング制御回路２０は、タイミング制御回路１０と比較し、導通制御信号Ｓｇをより早く低下させることが可能となる。

充電電流制御回路４００の効果を説明する。
充電電流制御回路４００が備えるタイミング制御回路２０によれば、ノードＮ１の電圧が上昇している場合に、ノードＮ１およびノードＮ２間の導通経路を、制限抵抗Ｒｐから第１スイッチング素子ＳＣＲ１へ、より速やかに切り替えることが可能となる。

＜実施の形態５＞
図５は、実施の形態５に係る充電電流制御回路５００を含む交流直流変換回路の回路図である。

図５において、図２と同一の符号が付されたものは、同一の機能または構成を有し、それらの重複説明は、省略する。図５に示される充電電流制御回路４００は、図２に示される充電電流制御回路２００において、タイミング制御回路１０を、タイミング制御回路２０に置き換えた構成に相当する。タイミング制御回路２０は、タイミング制御回路１０の応答速度を向上させたものである。

図５のタイミング制御回路２０の構成および動作は、図４に示されるタイミング制御回路２０と同一である。充電電流制御回路５００によれば、ノードＮ１の電圧が上昇している場合に、ノードＮ１およびノードＮ２間の導通経路を、制限抵抗Ｒｐから第１スイッチング素子ＳＣＲ１へ、より速やかに切り替えることが可能となる。

＜実施の形態６＞
図６は、実施の形態６に係る充電電流制御回路６００を含む交流直流変換回路の回路図である。

図６において、図３と同一の符号が付されたものは、同一の機能または構成を有し、それらの重複説明は、省略する。図６に示される充電電流制御回路６００は、図３に示される充電電流制御回路３００において、タイミング制御回路１０を、タイミング制御回路２０に置き換えた構成に相当する。タイミング制御回路２０は、タイミング制御回路１０の応答速度を向上させたものである。

図６のタイミング制御回路２０の構成および動作は、図４に示されるタイミング制御回路２０と同一である。充電電流制御回路６００によれば、ノードＮ１の電圧が上昇している場合に、ノードＮ１およびノードＮ２間の導通経路を、制限抵抗Ｒｐから第１スイッチング素子ＳＣＲ１へ、より速やかに切り替えることが可能となる。

＜実施の形態７＞
図７は、実施の形態１〜６のいずれかに係る充電電流制御回路を搭載した充電電流制御装置の斜視図である。

充電電流制御装置は、端子Ｔ１、端子Ｔ２、配線基板ＰＣＢ、制限抵抗Ｒｐ、および実施の形態１に係る充電電流制限回路１００〜６００のいずれかを構成する電子部品を備える。図７では、電子部品の例として、第１スイッチング素子ＳＣＲ１が示されている。

配線基板ＰＣＢは、一例として、プリント配線基板が適用される。配線基板ＰＣＢの一方の面（図７において、上を向いている面）には、充電電流制限回路１００〜６００から選択された充電電流制限回路が含む電子部品が搭載される。各電子部品は、図示しない配線で接続される。例えば配線基板ＰＣＢに充電電流制限回路１００が搭載されている場合、ノードＮ１およびノードＮ２は、それぞれ、端子Ｔ１および端子Ｔ２と接続される。配線基板ＰＣＢの他方の面（図７において、下を向いている面）には、制限抵抗Ｒｐが搭載される。

図７から理解される通り、充電電流制御装置は、配線基板ＰＣＢから１対の端子Ｔ１／Ｔ２が伸びている外形を有する。この端子Ｔ１および端子Ｔ２を、図１に示される交流直流変換回路が備えるダイオードブリッジＤｂおよび平滑コンデンサＣｓが搭載される別の主配線基板（図示せず）の接続孔に挿入して、両配線基板を電気的に接続する。なお、制限抵抗Ｒｐは、配線基板ＰＣＢではなく、主配線基板に搭載しても良い。その場合、主配線基板において、配線基板ＰＣＢの端子Ｔ１および端子Ｔ２が挿入される接続孔は、それぞれ、制限抵抗Ｒｐの一方の端子および他方の端子と電気的に接続される。

配線基板ＰＣＢの端子Ｔ１および端子Ｔ２を主配線基板の接続孔に挿入することで、両配線基板の面方向は、並行ではなく、互いに垂直方向に設定される。即ち、制限抵抗Ｒｐ等が搭載される主配線基板に対し、配線基板ＰＣＢは、その面に垂直に搭載されることになる。その結果、主配線基板の放熱特性を低下させることなく、配線基板ＰＣＢの放熱性能が十分に発揮される。また、主配線基板と配線基板ＰＣＢを並行に配置することで配線基板ＰＣＢの高さが低く抑えられ、電源回路の低背化が可能となる。

交流直流変換回路において、制限抵抗Ｒｐと並列に接続される充電電流制御回路１００を、主配線基板と別の配線基板ＰＣＢに搭載することで、主配線基板に搭載されるダイオードブリッジＤｂの出力電圧や出力電流の最大値、制限抵抗Ｒｐの温度特性、または平滑コンデンサＣｓの容量値等に応じ、必要な特性を有する充電電流制御回路に変更することが容易となる。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなく請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

１０，２０ タイミング制御回路、１００，２００，３００，４００，５００，６００ 充電電流制御回路、Ｃ０ 容量、Ｃ１ 第１タイミング容量、Ｃ２ 第２タイミング容量、Ｃｓ 平滑コンデンサ、Ｄ１，Ｄ２ ダイオード、Ｄｂ ダイオードブリッジ、ＦＥＴ 電界効果トランジスタ、ＧＮＤ 接地電圧、ＨＳ 放熱体、Ｎ１，Ｎ２ ノード、ＰＣＢ 配線基板、Ｒ１，Ｒｂ，Ｒｃ１，Ｒｃ３，Ｒｇ 抵抗、Ｒｃ２ 第１放電抵抗、Ｒｃ４ 第２放電抵抗、Ｒｐ 制限抵抗、ＳＣＲ１，ＳＣＲ２ スイッチング素子、Ｓｇ 導通制御信号、Ｔ１，Ｔ２ 端子、ＴＲ１ バイポーラトランジスタ、ＴＲ２ バイポーラトランジスタ（放電スイッチ）、Ｖｉｎ 交流電圧、Ｚｎｒ１，Ｚｎｒ２ 電圧クランプ素子。

Claims (7)

1. 整流回路で充電される平滑コンデンサの充電電流を制御する充電電流制御回路であって、
   前記整流回路の出力電圧が印加される第１ノードと、
   前記平滑コンデンサの正極と接続される第２ノードと、
   前記第１ノードおよび前記第２ノードに、それぞれ、第１電極および第２電極が接続される第１スイッチング素子と、
   第３電極が前記第１ノードと電気的に接続され、第４電極が前記第１スイッチング素子の第１制御電極と接続される第２スイッチング素子と、
   前記第２スイッチング素子の前記第３電極、および前記第２ノード間に接続され、前記第２スイッチング素子の第２制御電極へ導通制御信号を出力するタイミング制御回路と、
   を備え、
   前記タイミング制御回路は、
   前記第１ノードに印加された電圧で充電される第１タイミング容量と、
   前記第１タイミング容量の蓄積電荷を放電する第１放電抵抗と、
   前記第１放電抵抗と前記第２ノード間の接続を制御する放電スイッチと、
   前記第１ノードに印加された電圧で充電される第２タイミング容量と、
   前記第２タイミング容量と並列に接続され、前記第２タイミング容量の蓄積電荷を放電する第２放電抵抗と、を含み、
   前記タイミング制御回路は、前記第１タイミング容量の電圧に基づき、前記導通制御信号を生成するように構成され、
   前記導通制御信号の値が、前記第２スイッチング素子の閾値電圧以上になると、前記第２スイッチング素子、および前記第１スイッチング素子は、非導通状態から導通状態に変化し、
   前記導通制御信号の値が、前記第２スイッチング素子の前記閾値電圧未満になると、前記第２スイッチング素子、および前記第１スイッチング素子は、導通状態から非導通状態に変化し、
   前記第２タイミング容量の電圧が所定電圧以上になると、前記放電スイッチは、導通状態から非導通状態に変化し、
   前記第２タイミング容量の電圧が前記所定電圧未満になると、前記放電スイッチは、非導通状態から導通状態に変化する、充電電流制御回路。
2. 前記第２スイッチング素子の前記第３電極、および前記第２ノード間に接続される電圧クランプ素子を、さらに備え、
   前記電圧クランプ素子は、前記第２スイッチング素子の前記第３電極と前記第２ノード間の電圧を、所定の電圧にクランプする、請求項１に記載の充電電流制御回路。
3. 前記第１スイッチング素子、および前記第２スイッチング素子は、サイリスタであり、
   前記第１スイッチング素子の前記第１電極、前記第２電極、および前記第１制御電極は、それぞれ、アノード、カソード、およびゲートであり、
   前記第２スイッチング素子の前記第３電極、前記第４電極、および前記第２制御電極は、それぞれ、アノード、カソード、およびゲートである、請求項１に記載の充電電流制御回路。
4. 前記第１スイッチング素子は、サイリスタであり、
   前記第２スイッチング素子は、電界効果トランジスタであり、
   前記第１スイッチング素子の前記第１電極、前記第２電極、および前記第１制御電極は、それぞれ、アノード、カソード、およびゲートであり、
   前記第２スイッチング素子の前記第３電極、前記第４電極、および前記第２制御電極は、それぞれ、ドレイン、ソース、およびゲートである、請求項１に記載の充電電流制御回路。
5. 前記第１スイッチング素子は、サイリスタであり、
   前記第２スイッチング素子は、バイポーラトランジスタであり、
   前記第１スイッチング素子の前記第１電極、前記第２電極、および前記第１制御電極は、それぞれ、アノード、カソード、およびゲートであり、
   前記第２スイッチング素子の前記第３電極、前記第４電極、および前記第２制御電極は、それぞれ、コレクタ、エミッタ、およびベースである、請求項１に記載の充電電流制御回路。
6. 充電電流制御装置であって、
   第１端子、第２端子、および配線基板を備え、
   前記配線基板には、請求項１に記載の充電電流制御回路が搭載され、
   前記第１端子、および前記第２端子は、それぞれ、前記第１ノード、および前記第２ノードと接続される、充電電流制御装置。
7. 前記配線基板には、さらに、前記第１端子および前記第２端子間に接続された制限抵抗が搭載される、請求項６に記載の充電電流制御装置。

Images