JP3551451B2 - 電源装置 - Google Patents
電源装置 Download PDFInfo
- Publication number
- JP3551451B2 JP3551451B2 JP29576493A JP29576493A JP3551451B2 JP 3551451 B2 JP3551451 B2 JP 3551451B2 JP 29576493 A JP29576493 A JP 29576493A JP 29576493 A JP29576493 A JP 29576493A JP 3551451 B2 JP3551451 B2 JP 3551451B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- output
- voltage
- secondary winding
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
- Rectifiers (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は、負荷に直流電力を供給する電源装置であり、特に電源投入時の突入電流を抑制する機能を有する電源装置に関するものである。
【０００２】
【従来の技術】
この種の従来の電源装置を図５に示す。この電源装置は、交流電源ＡＣを全波整流するダイオードブリッジＤＢと、全波整流出力を平滑する平滑コンデンサＣ１と、ダイオードブリッジＤＢの出力を負荷２に供給する経路に挿入された抵抗Ｒ１と、抵抗Ｒ１の両端に接続されたＳＣＲからなるスイッチング素子Ｑ１と、電源投入時点から一定時間の経過後にスイッチング素子Ｑ１をオンとするゲート回路１とで構成してある。ここで、ゲート回路１は、ダイオードブリッジＤＢの出力の両端に接続された抵抗Ｒ３，Ｒ４と、抵抗Ｒ４の両端に並列接続されたコンデンサＣ３とで構成してある。
【０００３】
この電源装置では、ゲート回路１のコンデンサＣ３が電源投入後に抵抗Ｒ３を介してダイオードブリッジＤＢの出力で充電され、コンデンサＣ３の両端電圧が所定電圧に達するまでは、スイッチング素子Ｑ１をオフとする。これにより、ダイオードブリッジＤＢの出力は抵抗Ｒ１を介してコンデンサＣ１に供給され、電源投入時にコンデンサＣ１に突入電流が流れることが防止される。そして、コンデンサＣ３の両端電圧が所定電圧に達した後は、スイッチング素子Ｑ１がオン状態に保たれ、抵抗Ｒ１を短絡してコンデンサＣ１にダイオードブリッジＤＢの出力が供給され、定常時には抵抗Ｒ１による損失が生じないようにしてある。
【０００４】
しかしながら、上記電源装置においてはスイッチング素子Ｑ１の駆動電流を抵抗Ｒ３を介して供給する構成になっているため、抵抗Ｒ３による電力損失が生じるという問題がある。
【０００５】
そこで、電力損失を生じないようにした他の従来の電源装置を図６に示す。この電源装置も基本的には、抵抗Ｒ１と、その抵抗Ｒ１に並列接続されたスイッチング素子Ｑ１を用いて、電源投入時にはスイッチング素子Ｑ１をオフし、抵抗Ｒ１を介してダイオードブリッジＤＢの出力を平滑回路３に供給することで、電源投入時に平滑回路３に突入電流が流れることを防止したものである。ここで、平滑回路３としては、平滑コンデンサなどからなる完全平滑回路や、ダイオードブリッジＤＢの出力の谷部分（電圧がほぼ０となる部分）のみを平滑する部分平滑回路などであればよい。なお、この平滑回路３としては、入力電流の高調波歪みを防止することに有効であり最近よく用いられる昇圧チョッパ回路なども含む。
【０００６】
この電源装置の場合には、負荷がＬ−プッシュプル方式のインバータ回路４となっており、上記インバータ回路４が動作を開始したか否かにより、上記スイッチング素子Ｑ１をオンする構成としてある。即ち、上記インバータ回路４の発振トランスＯＴに新たに２次巻線Ｌを設け、この２次巻線Ｌに誘起される電圧をダイオードＤ１で整流し、その整流出力で抵抗Ｒ２を介してコンデンサＣ２を充電し、そのコンデンサＣ２の両端電圧をスイッチング素子Ｑ１のオン，オフ制御電圧としたものである。つまり、この電源装置では、ゲート回路１の代わりに、２次巻線Ｌ及びその出力を整流平滑する回路を用いてある。このような構成とすれば、図５の電源装置の抵抗Ｒ３が存在しないので、電力損失を少なくすることができる。
【０００７】
【発明が解決しようとする課題】
しかしながら、このようにインバータ回路４からスイッチング素子Ｑ１の駆動電圧を作成すると、２次巻線Ｌとスイッチング素子Ｑ１のゲートとの間の配線長が長くなり、外部ノイズの影響を受けやすくなるという問題がある。本発明は上述の点に鑑みて為されたものであり、その目的とするところは、電力損失が少なく、且つノイズによる誤動作を起こさない電源装置を提供することにある。
【０００８】
【課題を解決するための手段】
請求項１の発明では、上記目的を達成するために、交流電源を全波整流して得られる脈流電源を含む直流電源と、直流電源の電圧を昇圧し昇圧動作のためにエネルギを蓄積するインダクタとして、直流電源の正極側出力が一端側から他端側に流れる１次巻線と同一極性に巻装されて、一端側を１次巻線の一端側に接続した２次巻線を有するものを用いた昇圧チョッパ回路と、直流電源の正極側出力と１次巻線の一端側との間に接続された限流要素と、この限流要素に並列に接続されたスイッチング素子と、２次巻線の他端に誘起する電圧を半波整流する整流素子と、整流素子が出力する半波整流電圧を平滑するコンデンサとを備え、上記コンデンサの出力を上記昇圧チョッパのインダクタの２次巻線から上記スイッチング素子をオンとする駆動信号として与えるようにしてある。
【０００９】
請求項２の発明では、上記目的を達成するために、交流電源を全波整流して得られる脈流電源を含む直流電源と、直流電源の電圧を昇圧し昇圧動作のためにエネルギを蓄積するインダクタとして、直流電源の正極側出力が一端側から他端側に流れる１次巻線と同一極性に巻装されて、一端側を直流電源の負極側出力に接続した２次巻線を有するものを用いた昇圧チョッパ回路と、直流電源の負極側出力に接続された限流要素と、この限流要素に並列に接続されたスイッチング素子と、２次巻線の他端に誘起する電圧を半波整流する整流素子と、整流素子が出力する半波整流電圧を平滑するコンデンサとを備え、上記コンデンサの出力を上記昇圧チョッパのインダクタの２次巻線から上記スイッチング素子をオンとする駆動信号として与えるようにしてある。
【００１０】
【作用】
請求項１の発明は、上述のように昇圧チョッパ回路のインダクタのエネルギを用いてスイッチング素子をオンとすることにより、抵抗分がスイッチング素子に駆動信号を供給する回路に含まれないようにし、電力損失を少なくする。また、昇圧チョッパ回路からスイッチング素子に駆動信号を与えることにより、負荷側から駆動信号を得る場合に比べて配線長を短くすることを可能とし、外部ノイズの影響を受けにくくする。
【００１１】
請求項２の発明では、請求項１と同様の作用を奏する。
【００１２】
【実施例】
図１に本発明の一実施例を示す。本実施例の電源装置は、基本的には、交流電源ＡＣを全波整流するダイオードブリッジＤＢと、このダイオードブリッジＤＢの出力を昇圧した直流電圧に変換する昇圧チョッパ回路１とで構成され、昇圧チョッパ回路１の出力を負荷２に供給するようにしてある。
【００１３】
昇圧チョッパ回路１は、インダクタＬ１、スイッチ要素ＳＷ１、ダイオードＤ１及びコンデンサＣ１で構成され、スイッチ要素ＳＷ１のオン時にインダクタＬ１にエネルギを蓄積し、スイッチング要素ＳＷ１のオフ時にインダクタＬ１に蓄積されたエネルギによる電圧をダイオードブリッジＤＢの出力電圧に加えた電圧で、ダイオードＤ１を介してコンデンサＣ１を充電し、コンデンサＣ１の両端に昇圧された直流電圧を発生するものである。
【００１４】
そして、本実施例ではダイオードブリッジＤＢの出力を昇圧チョッパ回路１に供給する経路、具体的にはダイオードブリッジＤＢの正極側の出力ラインに、電源投入時の突入電流を抑制する限流要素Ｚを挿入してある。この限流要素Ｚの両端には、電源投入時から一定時間の経過後に限流要素Ｚの両端を短絡するスイッチング素子Ｑ１を接続し、スイッチング素子Ｑ１のオン，オフの制御を、昇圧チョッパ回路１のインダクタＬ１に発生する電圧を用いて行うようにしてある。
【００１５】
具体的には、インダクタＬ１として２次巻線Ｌ１２を有するものを用い、この２次巻線Ｌ１２に誘起される電圧をダイオードＤ２及びコンデンサＣ２を用いて整流平滑して、上記スイッチング素子Ｑ１をオン，オフ制御するようにしてある。ここで、イダクタＬ１の２次巻線Ｌ１２は１次巻線Ｌ１１と同一の極性で巻装し、つまりはインダクタＬ１の１次巻線Ｌ１１に逆起電圧（Ｂ点側が正の電圧）が発生したときに、２次巻線Ｌ１２側のＣ点側を正とする電圧が誘起される極性に巻装してある。なお、図１では２次巻線Ｌ１２の一端（Ａ点側）は１次巻線Ｌ１１と共通接続してある。
【００１６】
本実施例の動作を以下に説明する。昇圧チョッパ回路１には回路上の遅延要素が存在し、電源投入後発振が開始されるまでに遅れ時間が存在する。従って電源投入後からの遅れ時間が経過するまでは、突入電流が流れる可能性がある。しかし、本実施例の場合には限流要素ＺがダイオードブリッジＤＢの出力に挿入されているので、上記突入電流は限流要素Ｚで抑制される。
【００１７】
そして、上記遅れ時間の経過後に昇圧チョッパ回路１が動作を開始する。このときには、インダクタＬ１の２次巻線Ｌ１２に電圧が誘起され、その電圧をダイオードＤ２及びコンデンサＣ２で整流平滑した出力でスイッチング素子Ｑ１がオンされ、限流要素Ｚの両端が短絡されることにより、突入電流が流れ終わった後における限流要素Ｚにより電力損失が生じないようにしてある。
【００１８】
このようにインダクタＬ１に設けた２次巻線Ｌ１２の誘起電圧を用いて、スイッチング素子Ｑ１の駆動信号を与えることにより、図５の従来例のように、抵抗でのロスを生じない。しかも、上述のようにイダクタＬ１の２次巻線Ｌ１２を１次巻線Ｌ１１と同一の極性で巻装することにより、２次巻線Ｌ１２には図２（ｆ）に示す電圧が誘起される。つまりは、ダイオードブリッジＤＢの脈流出力とは逆特性、即ち脈流の山部では２次巻線Ｌ１２に誘起される電圧が減少し、谷部ではその電圧が増加するという特性を示す。この誘起電圧をダイオードＤ２及びコンデンサＣ２で整流平滑すると、図２（ｇ）に示すように、脈流波形の谷部においても０Ｖに落ち込むことのない直流電圧が得れる。このため、スイッチング素子Ｑ１を効率的に且つ確実にオンさせることができる。なお、図２（ａ）にダイオードブリッジＤＢの出力波形、（ｂ）にインダクタＬ１の１次巻線Ｌ１１の両端電圧、（ｃ）は同図（ｂ）の一部を拡大した図を示す。
【００１９】
ところで、上記２次巻線Ｌ１２を１次巻線Ｌ１１に対して逆極性で巻装した場合には、同図（ｄ）に示す電圧が２次巻線Ｌ１２に誘起され、その電圧をダイオードＤ２及びコンデンサＣ２で整流平滑して得られる電圧は、同図（ｅ）に示すようになり、脈流電圧の谷部で０Ｖとなってしまう。ここで、コンデンサＣ２の容量を大きくして、整流平滑して得られる電圧が０Ｖとならないようにすることは可能であるが、このようにすると、電源がオフ時のコンデンサＣ２の電荷の抜けが遅くなり、電源の再投入時にスイッチング素子Ｑ１がオンとなり、突入電流が流れてしまう恐れがある。これに対して、本実施例のように２次巻線Ｌ１２を１次巻線Ｌ１１に対して同極性で巻装すると、このような問題を生じない。
【００２０】
図３に具体的な実施例を示す。本実施例では、限流要素Ｚとして抵抗Ｒ１を用い、この抵抗Ｒ１をダイオードブリッジＤＢから昇圧チョッパ回路１の平滑コンデンサＣ１に出力を供給するループの負極側のラインに上記抵抗Ｒ１を挿入してある。そして、突入電流が流れ終わった後に上記限流要素Ｚの両端を短絡するスイッチング素子Ｑ１としてＦＥＴを用いてある。
【００２１】
図４に別の具体的な実施例を示す。本実施例では、限流要素Ｚとして抵抗Ｒ１を用い、ダイオードブリッジＤＢから昇圧チョッパ回路１の平滑コンデンサＣ１に出力を供給するループの正極側のラインに上記抵抗Ｒ１を挿入してある。そして、抵抗Ｒ１の両端を短絡するスイッチング素子Ｑ１としてＳＣＲを用いてある。このようにスイッチング素子Ｑ１としてＳＣＲを用いると、一旦オンすると保持電流によりオン状態を維持でき、動作の確実性が一層増す利点がある。しかも、上述のように２次巻線Ｌ１２に誘起される電圧は、ダイオードブリッジＤＢの脈流出力とは逆特性を示すので、脈流の谷部で保持電流が無くなるときに、ＳＣＲのゲート電位が上がり、ＳＣＲのオンが維持され、逆に山部で保持電流が増え、ゲート電流が不要となるときには、２次電圧が下がるというロスの少ない効率的な動作が行える。また、ダイオードブリッジＤＢの出力の正極ラインに限流要素Ｚを挿入すると、インダクタＬ１の１次巻線Ｌ１１と２次巻線Ｌ１２の一端を共通接続でき、図３の場合よりも配線長を短くすることが可能であり、外部ノイズの影響を少なくできる。
【００２２】
【発明の効果】
請求項１の発明は上述のように、交流電源を全波整流して得られる脈流電源を含む直流電源と、直流電源の電圧を昇圧し昇圧動作のためにエネルギを蓄積するインダクタとして、直流電源の正極側出力が一端側から他端側に流れる１次巻線と同一極性に巻装されて、一端側を１次巻線の一端側に接続した２次巻線を有するものを用いた昇圧チョッパ回路と、直流電源の正極側出力と１次巻線の一端側との間に接続された限流要素と、この限流要素に並列に接続されたスイッチング素子と、２次巻線の他端に誘起する電圧を半波整流する整流素子と、整流素子が出力する半波整流電圧を平滑するコンデンサとを備え、上記コンデンサの出力を上記昇圧チョッパのインダクタの２次巻線から上記スイッチング素子をオンとする駆動信号として与えるようにしたものであり、昇圧チョッパ回路のインダクタのエネルギを用いてスイッチング素子をオンとしているので、抵抗分がスイッチング素子の駆動信号を供給する回路に含まれず、抵抗分による電力損失を無くすことができ、電力損失を少なくできる。また、昇圧チョッパ回路からスイッチング素子に駆動信号を与えているので、負荷側から駆動信号を得る場合に比べて配線長を短くすることができ、外部ノイズの影響を受けにくくすることができる。
【００２３】
請求項２の発明では、交流電源を全波整流して得られる脈流電源を含む直流電源と、直流電源の電圧を昇圧し昇圧動作のためにエネルギを蓄積するインダクタとして、直流電源の正極側出力が一端側から他端側に流れる１次巻線と同一極性に巻装されて、一端側を直流電源の負極側出力に接続した２次巻線を有するものを用いた昇圧チョッパ回路と、直流電源の負極側出力に接続された限流要素と、この限流要素に並列に接続されたスイッチング素子と、２次巻線の他端に誘起する電圧を半波整流する整流素子と、整流素子が出力する半波整流電圧を平滑するコンデンサとを備え、上記コンデンサの出力を上記昇圧チョッパのインダクタの２次巻線から上記スイッチング素子をオンとする駆動信号として与えるようにしたものであり、請求項１と同様の効果を奏する。
【図面の簡単な説明】
【図１】本発明の一実施例の基本構成を示す回路図である。
【図２】同上の要部の動作説明図である。
【図３】具体的な実施例の回路図である。
【図４】別の具体的な実施例の回路図である。
【図５】従来例を示す回路図である。
【図６】他の従来例の回路図である。
【符号の説明】
１ 昇圧チョッパ回路
２ 負荷
Ｌ１ インダクタ
Ｌ１１ １次巻線
Ｌ１２ ２次巻線
Ｚ 限流要素
Ｑ１ スイッチング素子
ＡＣ 交流電源
ＤＢ ダイオードブリッジ
【産業上の利用分野】
本発明は、負荷に直流電力を供給する電源装置であり、特に電源投入時の突入電流を抑制する機能を有する電源装置に関するものである。
【０００２】
【従来の技術】
この種の従来の電源装置を図５に示す。この電源装置は、交流電源ＡＣを全波整流するダイオードブリッジＤＢと、全波整流出力を平滑する平滑コンデンサＣ１と、ダイオードブリッジＤＢの出力を負荷２に供給する経路に挿入された抵抗Ｒ１と、抵抗Ｒ１の両端に接続されたＳＣＲからなるスイッチング素子Ｑ１と、電源投入時点から一定時間の経過後にスイッチング素子Ｑ１をオンとするゲート回路１とで構成してある。ここで、ゲート回路１は、ダイオードブリッジＤＢの出力の両端に接続された抵抗Ｒ３，Ｒ４と、抵抗Ｒ４の両端に並列接続されたコンデンサＣ３とで構成してある。
【０００３】
この電源装置では、ゲート回路１のコンデンサＣ３が電源投入後に抵抗Ｒ３を介してダイオードブリッジＤＢの出力で充電され、コンデンサＣ３の両端電圧が所定電圧に達するまでは、スイッチング素子Ｑ１をオフとする。これにより、ダイオードブリッジＤＢの出力は抵抗Ｒ１を介してコンデンサＣ１に供給され、電源投入時にコンデンサＣ１に突入電流が流れることが防止される。そして、コンデンサＣ３の両端電圧が所定電圧に達した後は、スイッチング素子Ｑ１がオン状態に保たれ、抵抗Ｒ１を短絡してコンデンサＣ１にダイオードブリッジＤＢの出力が供給され、定常時には抵抗Ｒ１による損失が生じないようにしてある。
【０００４】
しかしながら、上記電源装置においてはスイッチング素子Ｑ１の駆動電流を抵抗Ｒ３を介して供給する構成になっているため、抵抗Ｒ３による電力損失が生じるという問題がある。
【０００５】
そこで、電力損失を生じないようにした他の従来の電源装置を図６に示す。この電源装置も基本的には、抵抗Ｒ１と、その抵抗Ｒ１に並列接続されたスイッチング素子Ｑ１を用いて、電源投入時にはスイッチング素子Ｑ１をオフし、抵抗Ｒ１を介してダイオードブリッジＤＢの出力を平滑回路３に供給することで、電源投入時に平滑回路３に突入電流が流れることを防止したものである。ここで、平滑回路３としては、平滑コンデンサなどからなる完全平滑回路や、ダイオードブリッジＤＢの出力の谷部分（電圧がほぼ０となる部分）のみを平滑する部分平滑回路などであればよい。なお、この平滑回路３としては、入力電流の高調波歪みを防止することに有効であり最近よく用いられる昇圧チョッパ回路なども含む。
【０００６】
この電源装置の場合には、負荷がＬ−プッシュプル方式のインバータ回路４となっており、上記インバータ回路４が動作を開始したか否かにより、上記スイッチング素子Ｑ１をオンする構成としてある。即ち、上記インバータ回路４の発振トランスＯＴに新たに２次巻線Ｌを設け、この２次巻線Ｌに誘起される電圧をダイオードＤ１で整流し、その整流出力で抵抗Ｒ２を介してコンデンサＣ２を充電し、そのコンデンサＣ２の両端電圧をスイッチング素子Ｑ１のオン，オフ制御電圧としたものである。つまり、この電源装置では、ゲート回路１の代わりに、２次巻線Ｌ及びその出力を整流平滑する回路を用いてある。このような構成とすれば、図５の電源装置の抵抗Ｒ３が存在しないので、電力損失を少なくすることができる。
【０００７】
【発明が解決しようとする課題】
しかしながら、このようにインバータ回路４からスイッチング素子Ｑ１の駆動電圧を作成すると、２次巻線Ｌとスイッチング素子Ｑ１のゲートとの間の配線長が長くなり、外部ノイズの影響を受けやすくなるという問題がある。本発明は上述の点に鑑みて為されたものであり、その目的とするところは、電力損失が少なく、且つノイズによる誤動作を起こさない電源装置を提供することにある。
【０００８】
【課題を解決するための手段】
請求項１の発明では、上記目的を達成するために、交流電源を全波整流して得られる脈流電源を含む直流電源と、直流電源の電圧を昇圧し昇圧動作のためにエネルギを蓄積するインダクタとして、直流電源の正極側出力が一端側から他端側に流れる１次巻線と同一極性に巻装されて、一端側を１次巻線の一端側に接続した２次巻線を有するものを用いた昇圧チョッパ回路と、直流電源の正極側出力と１次巻線の一端側との間に接続された限流要素と、この限流要素に並列に接続されたスイッチング素子と、２次巻線の他端に誘起する電圧を半波整流する整流素子と、整流素子が出力する半波整流電圧を平滑するコンデンサとを備え、上記コンデンサの出力を上記昇圧チョッパのインダクタの２次巻線から上記スイッチング素子をオンとする駆動信号として与えるようにしてある。
【０００９】
請求項２の発明では、上記目的を達成するために、交流電源を全波整流して得られる脈流電源を含む直流電源と、直流電源の電圧を昇圧し昇圧動作のためにエネルギを蓄積するインダクタとして、直流電源の正極側出力が一端側から他端側に流れる１次巻線と同一極性に巻装されて、一端側を直流電源の負極側出力に接続した２次巻線を有するものを用いた昇圧チョッパ回路と、直流電源の負極側出力に接続された限流要素と、この限流要素に並列に接続されたスイッチング素子と、２次巻線の他端に誘起する電圧を半波整流する整流素子と、整流素子が出力する半波整流電圧を平滑するコンデンサとを備え、上記コンデンサの出力を上記昇圧チョッパのインダクタの２次巻線から上記スイッチング素子をオンとする駆動信号として与えるようにしてある。
【００１０】
【作用】
請求項１の発明は、上述のように昇圧チョッパ回路のインダクタのエネルギを用いてスイッチング素子をオンとすることにより、抵抗分がスイッチング素子に駆動信号を供給する回路に含まれないようにし、電力損失を少なくする。また、昇圧チョッパ回路からスイッチング素子に駆動信号を与えることにより、負荷側から駆動信号を得る場合に比べて配線長を短くすることを可能とし、外部ノイズの影響を受けにくくする。
【００１１】
請求項２の発明では、請求項１と同様の作用を奏する。
【００１２】
【実施例】
図１に本発明の一実施例を示す。本実施例の電源装置は、基本的には、交流電源ＡＣを全波整流するダイオードブリッジＤＢと、このダイオードブリッジＤＢの出力を昇圧した直流電圧に変換する昇圧チョッパ回路１とで構成され、昇圧チョッパ回路１の出力を負荷２に供給するようにしてある。
【００１３】
昇圧チョッパ回路１は、インダクタＬ１、スイッチ要素ＳＷ１、ダイオードＤ１及びコンデンサＣ１で構成され、スイッチ要素ＳＷ１のオン時にインダクタＬ１にエネルギを蓄積し、スイッチング要素ＳＷ１のオフ時にインダクタＬ１に蓄積されたエネルギによる電圧をダイオードブリッジＤＢの出力電圧に加えた電圧で、ダイオードＤ１を介してコンデンサＣ１を充電し、コンデンサＣ１の両端に昇圧された直流電圧を発生するものである。
【００１４】
そして、本実施例ではダイオードブリッジＤＢの出力を昇圧チョッパ回路１に供給する経路、具体的にはダイオードブリッジＤＢの正極側の出力ラインに、電源投入時の突入電流を抑制する限流要素Ｚを挿入してある。この限流要素Ｚの両端には、電源投入時から一定時間の経過後に限流要素Ｚの両端を短絡するスイッチング素子Ｑ１を接続し、スイッチング素子Ｑ１のオン，オフの制御を、昇圧チョッパ回路１のインダクタＬ１に発生する電圧を用いて行うようにしてある。
【００１５】
具体的には、インダクタＬ１として２次巻線Ｌ１２を有するものを用い、この２次巻線Ｌ１２に誘起される電圧をダイオードＤ２及びコンデンサＣ２を用いて整流平滑して、上記スイッチング素子Ｑ１をオン，オフ制御するようにしてある。ここで、イダクタＬ１の２次巻線Ｌ１２は１次巻線Ｌ１１と同一の極性で巻装し、つまりはインダクタＬ１の１次巻線Ｌ１１に逆起電圧（Ｂ点側が正の電圧）が発生したときに、２次巻線Ｌ１２側のＣ点側を正とする電圧が誘起される極性に巻装してある。なお、図１では２次巻線Ｌ１２の一端（Ａ点側）は１次巻線Ｌ１１と共通接続してある。
【００１６】
本実施例の動作を以下に説明する。昇圧チョッパ回路１には回路上の遅延要素が存在し、電源投入後発振が開始されるまでに遅れ時間が存在する。従って電源投入後からの遅れ時間が経過するまでは、突入電流が流れる可能性がある。しかし、本実施例の場合には限流要素ＺがダイオードブリッジＤＢの出力に挿入されているので、上記突入電流は限流要素Ｚで抑制される。
【００１７】
そして、上記遅れ時間の経過後に昇圧チョッパ回路１が動作を開始する。このときには、インダクタＬ１の２次巻線Ｌ１２に電圧が誘起され、その電圧をダイオードＤ２及びコンデンサＣ２で整流平滑した出力でスイッチング素子Ｑ１がオンされ、限流要素Ｚの両端が短絡されることにより、突入電流が流れ終わった後における限流要素Ｚにより電力損失が生じないようにしてある。
【００１８】
このようにインダクタＬ１に設けた２次巻線Ｌ１２の誘起電圧を用いて、スイッチング素子Ｑ１の駆動信号を与えることにより、図５の従来例のように、抵抗でのロスを生じない。しかも、上述のようにイダクタＬ１の２次巻線Ｌ１２を１次巻線Ｌ１１と同一の極性で巻装することにより、２次巻線Ｌ１２には図２（ｆ）に示す電圧が誘起される。つまりは、ダイオードブリッジＤＢの脈流出力とは逆特性、即ち脈流の山部では２次巻線Ｌ１２に誘起される電圧が減少し、谷部ではその電圧が増加するという特性を示す。この誘起電圧をダイオードＤ２及びコンデンサＣ２で整流平滑すると、図２（ｇ）に示すように、脈流波形の谷部においても０Ｖに落ち込むことのない直流電圧が得れる。このため、スイッチング素子Ｑ１を効率的に且つ確実にオンさせることができる。なお、図２（ａ）にダイオードブリッジＤＢの出力波形、（ｂ）にインダクタＬ１の１次巻線Ｌ１１の両端電圧、（ｃ）は同図（ｂ）の一部を拡大した図を示す。
【００１９】
ところで、上記２次巻線Ｌ１２を１次巻線Ｌ１１に対して逆極性で巻装した場合には、同図（ｄ）に示す電圧が２次巻線Ｌ１２に誘起され、その電圧をダイオードＤ２及びコンデンサＣ２で整流平滑して得られる電圧は、同図（ｅ）に示すようになり、脈流電圧の谷部で０Ｖとなってしまう。ここで、コンデンサＣ２の容量を大きくして、整流平滑して得られる電圧が０Ｖとならないようにすることは可能であるが、このようにすると、電源がオフ時のコンデンサＣ２の電荷の抜けが遅くなり、電源の再投入時にスイッチング素子Ｑ１がオンとなり、突入電流が流れてしまう恐れがある。これに対して、本実施例のように２次巻線Ｌ１２を１次巻線Ｌ１１に対して同極性で巻装すると、このような問題を生じない。
【００２０】
図３に具体的な実施例を示す。本実施例では、限流要素Ｚとして抵抗Ｒ１を用い、この抵抗Ｒ１をダイオードブリッジＤＢから昇圧チョッパ回路１の平滑コンデンサＣ１に出力を供給するループの負極側のラインに上記抵抗Ｒ１を挿入してある。そして、突入電流が流れ終わった後に上記限流要素Ｚの両端を短絡するスイッチング素子Ｑ１としてＦＥＴを用いてある。
【００２１】
図４に別の具体的な実施例を示す。本実施例では、限流要素Ｚとして抵抗Ｒ１を用い、ダイオードブリッジＤＢから昇圧チョッパ回路１の平滑コンデンサＣ１に出力を供給するループの正極側のラインに上記抵抗Ｒ１を挿入してある。そして、抵抗Ｒ１の両端を短絡するスイッチング素子Ｑ１としてＳＣＲを用いてある。このようにスイッチング素子Ｑ１としてＳＣＲを用いると、一旦オンすると保持電流によりオン状態を維持でき、動作の確実性が一層増す利点がある。しかも、上述のように２次巻線Ｌ１２に誘起される電圧は、ダイオードブリッジＤＢの脈流出力とは逆特性を示すので、脈流の谷部で保持電流が無くなるときに、ＳＣＲのゲート電位が上がり、ＳＣＲのオンが維持され、逆に山部で保持電流が増え、ゲート電流が不要となるときには、２次電圧が下がるというロスの少ない効率的な動作が行える。また、ダイオードブリッジＤＢの出力の正極ラインに限流要素Ｚを挿入すると、インダクタＬ１の１次巻線Ｌ１１と２次巻線Ｌ１２の一端を共通接続でき、図３の場合よりも配線長を短くすることが可能であり、外部ノイズの影響を少なくできる。
【００２２】
【発明の効果】
請求項１の発明は上述のように、交流電源を全波整流して得られる脈流電源を含む直流電源と、直流電源の電圧を昇圧し昇圧動作のためにエネルギを蓄積するインダクタとして、直流電源の正極側出力が一端側から他端側に流れる１次巻線と同一極性に巻装されて、一端側を１次巻線の一端側に接続した２次巻線を有するものを用いた昇圧チョッパ回路と、直流電源の正極側出力と１次巻線の一端側との間に接続された限流要素と、この限流要素に並列に接続されたスイッチング素子と、２次巻線の他端に誘起する電圧を半波整流する整流素子と、整流素子が出力する半波整流電圧を平滑するコンデンサとを備え、上記コンデンサの出力を上記昇圧チョッパのインダクタの２次巻線から上記スイッチング素子をオンとする駆動信号として与えるようにしたものであり、昇圧チョッパ回路のインダクタのエネルギを用いてスイッチング素子をオンとしているので、抵抗分がスイッチング素子の駆動信号を供給する回路に含まれず、抵抗分による電力損失を無くすことができ、電力損失を少なくできる。また、昇圧チョッパ回路からスイッチング素子に駆動信号を与えているので、負荷側から駆動信号を得る場合に比べて配線長を短くすることができ、外部ノイズの影響を受けにくくすることができる。
【００２３】
請求項２の発明では、交流電源を全波整流して得られる脈流電源を含む直流電源と、直流電源の電圧を昇圧し昇圧動作のためにエネルギを蓄積するインダクタとして、直流電源の正極側出力が一端側から他端側に流れる１次巻線と同一極性に巻装されて、一端側を直流電源の負極側出力に接続した２次巻線を有するものを用いた昇圧チョッパ回路と、直流電源の負極側出力に接続された限流要素と、この限流要素に並列に接続されたスイッチング素子と、２次巻線の他端に誘起する電圧を半波整流する整流素子と、整流素子が出力する半波整流電圧を平滑するコンデンサとを備え、上記コンデンサの出力を上記昇圧チョッパのインダクタの２次巻線から上記スイッチング素子をオンとする駆動信号として与えるようにしたものであり、請求項１と同様の効果を奏する。
【図面の簡単な説明】
【図１】本発明の一実施例の基本構成を示す回路図である。
【図２】同上の要部の動作説明図である。
【図３】具体的な実施例の回路図である。
【図４】別の具体的な実施例の回路図である。
【図５】従来例を示す回路図である。
【図６】他の従来例の回路図である。
【符号の説明】
１ 昇圧チョッパ回路
２ 負荷
Ｌ１ インダクタ
Ｌ１１ １次巻線
Ｌ１２ ２次巻線
Ｚ 限流要素
Ｑ１ スイッチング素子
ＡＣ 交流電源
ＤＢ ダイオードブリッジ
Claims (2)
- 交流電源を全波整流して得られる脈流電源を含む直流電源と、直流電源の電圧を昇圧し昇圧動作のためにエネルギを蓄積するインダクタとして、直流電源の正極側出力が一端側から他端側に流れる１次巻線と同一極性に巻装されて、一端側を１次巻線の一端側に接続した２次巻線を有するものを用いた昇圧チョッパ回路と、直流電源の正極側出力と１次巻線の一端側との間に接続された限流要素と、この限流要素に並列に接続されたスイッチング素子と、２次巻線の他端に誘起する電圧を半波整流する整流素子と、整流素子が出力する半波整流電圧を平滑するコンデンサとを備え、上記コンデンサの出力を上記昇圧チョッパのインダクタの２次巻線から上記スイッチング素子をオンとする駆動信号として与えて成ることを特徴とする電源装置。
- 交流電源を全波整流して得られる脈流電源を含む直流電源と、直流電源の電圧を昇圧し昇圧動作のためにエネルギを蓄積するインダクタとして、直流電源の正極側出力が一端側から他端側に流れる１次巻線と同一極性に巻装されて、一端側を直流電源の負極側出力に接続した２次巻線を有するものを用いた昇圧チョッパ回路と、直流電源の負極側出力に接続された限流要素と、この限流要素に並列に接続されたスイッチング素子と、２次巻線の他端に誘起する電圧を半波整流する整流素子と、整流素子が出力する半波整流電圧を平滑するコンデンサとを備え、上記コンデンサの出力を上記昇圧チョッパのインダクタの２次巻線から上記スイッチング素子をオンとする駆動信号として与えて成ることを特徴とする電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29576493A JP3551451B2 (ja) | 1993-11-25 | 1993-11-25 | 電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29576493A JP3551451B2 (ja) | 1993-11-25 | 1993-11-25 | 電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07147770A JPH07147770A (ja) | 1995-06-06 |
| JP3551451B2 true JP3551451B2 (ja) | 2004-08-04 |
Family
ID=17824867
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29576493A Expired - Lifetime JP3551451B2 (ja) | 1993-11-25 | 1993-11-25 | 電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3551451B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009072031A (ja) * | 2007-09-14 | 2009-04-02 | Toshiba Lighting & Technology Corp | 電源装置および照明装置 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4534189B2 (ja) * | 2003-08-07 | 2010-09-01 | 東芝ライテック株式会社 | 電源装置及び放電灯点灯装置 |
| JP4577837B2 (ja) * | 2005-04-26 | 2010-11-10 | ニチコン株式会社 | スイッチング電源装置 |
| JP4681437B2 (ja) * | 2005-12-05 | 2011-05-11 | 三菱電機株式会社 | 電源装置 |
| JP2009142020A (ja) * | 2007-12-05 | 2009-06-25 | Tdk-Lambda Corp | 電源装置 |
| KR100946348B1 (ko) * | 2008-01-18 | 2010-03-09 | 엘지이노텍 주식회사 | 전원공급장치의 역률개선회로 |
| JP5967511B2 (ja) * | 2010-12-20 | 2016-08-10 | パナソニックＩｐマネジメント株式会社 | Ｌｅｄ点灯装置及びそれを用いた照明器具 |
| JP5887524B2 (ja) * | 2011-04-19 | 2016-03-16 | パナソニックＩｐマネジメント株式会社 | 電源装置 |
| WO2015125333A1 (ja) * | 2014-02-20 | 2015-08-27 | 株式会社村田製作所 | 充電電流制御回路、および充電電流制御装置 |
-
1993
- 1993-11-25 JP JP29576493A patent/JP3551451B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009072031A (ja) * | 2007-09-14 | 2009-04-02 | Toshiba Lighting & Technology Corp | 電源装置および照明装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07147770A (ja) | 1995-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3294343B2 (ja) | 電源装置 | |
| JP3551451B2 (ja) | 電源装置 | |
| JPH0750982B2 (ja) | 電源装置 | |
| JP2004215319A (ja) | 電源回路及び電子機器 | |
| JP4288702B2 (ja) | スイッチング電源装置 | |
| JPH1132480A (ja) | スイッチング型直流電源装置 | |
| JP4534189B2 (ja) | 電源装置及び放電灯点灯装置 | |
| JPH11178342A (ja) | 電源装置、電子機器、及び降圧型整流平滑回路 | |
| JP3522405B2 (ja) | フライバック形およびフォワード形スイッチング電源装置 | |
| JP3757729B2 (ja) | インバータ装置 | |
| JP3215273B2 (ja) | スイッチング電源 | |
| JP3757756B2 (ja) | インバータ装置 | |
| JP3670419B2 (ja) | 交流入力用電源装置 | |
| JPH10309078A (ja) | スイッチング型直流電源装置 | |
| JP3456833B2 (ja) | スイッチング電源 | |
| JP3587907B2 (ja) | 直流電源装置 | |
| JPH09201051A (ja) | 直流電源装置 | |
| JP4329451B2 (ja) | スイッチング電源装置 | |
| KR0164788B1 (ko) | 승압형 컨버터의 역전류 제한회로 | |
| JPH025677Y2 (ja) | ||
| JP3235295B2 (ja) | 電源装置 | |
| JPH0644308Y2 (ja) | 直流電源装置の平滑回路 | |
| JP3231175B2 (ja) | スイッチング電源装置 | |
| JP3553266B2 (ja) | 電源装置、放電灯点灯装置及び照明装置 | |
| JP3811958B2 (ja) | 放電灯点灯回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020723 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040406 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040419 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080514 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 5 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100514 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100514 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110514 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120514 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120514 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120514 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120514 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term |