JPH09201051A - 直流電源装置 - Google Patents
直流電源装置Info
- Publication number
- JPH09201051A JPH09201051A JP8007002A JP700296A JPH09201051A JP H09201051 A JPH09201051 A JP H09201051A JP 8007002 A JP8007002 A JP 8007002A JP 700296 A JP700296 A JP 700296A JP H09201051 A JPH09201051 A JP H09201051A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- current
- converter
- circuit
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Dc-Dc Converters (AREA)
- Direct Current Feeding And Distribution (AREA)
- Rectifiers (AREA)
Abstract
ときに効率を向上させる。 【解決手段】 交流電源1を全波整流する整流回路2
と、その整流出力を所定の直流電圧に変換して出力する
DC/DCコンバータ3とからなる直流電源装置におい
て、そのDC/DCコンバータのトランスT1の一次巻
線L1と直列に接続して一次電流を断続させるスイッチ
ング素子として、複数のスイッチング素子Q1,Q2を
並列に設ける。また、トランスT1の二次側の電流を電
流検出回路8で検出し、その検出電流値を比較回路9に
よって基準値と比較し、基準値より小さいときにはオン
/オフ回路10によってスイッチング素子Q2をオフの
ままの非動作状態にする。それにより、軽負荷で出力電
流値が小さい時に、スイッチング素子による電力損失を
低減し、効率を改善する。
Description
いられる直流電源装置に関し、特に交流電源から入力す
る交流を全波整流する整流回路と、スイッチング素子を
有するDC/DCコンバータとからなる直流電源装置に
関する。
て、省エネルギーが提唱されており、電子機器の直流電
源装置として幅広く普及しているスイッチング電源に対
しても高効率化が要求されている。その要求に対処する
には、負荷への出力電力の広い範囲で高効率化して省エ
ネルギーを達成する方法と、電子機器本体のスタンバイ
時に高効率化して省エネルギーを達成する方法とがあ
る。このようなスイッチング電源の高効率化のために、
従来から種々の回路方式が提案されているが、交流電源
から入力する交流を全波整流する整流回路と1出力のフ
ォワード方式のDC/DCコンバータとで構成された直
流電源装置を例にとって説明する。
回路図である。この直流電源装置は、整流平滑回路2と
フォワード方式のDC/DCコンバータ3とから構成さ
れている。整流平滑回路2は、ダイオードD1〜D4か
らなる全波整流回路であるダイオードブリッジ20とそ
の出力端子a,b間に接続された平滑用のコンデンサC
1とからなり、入力端子21,22間に交流電源1が接
続される。この整流平滑回路2の出力が、DC/DCコ
ンバータ3の入力となる。ダイオードブリッジ20の出
力端子a,b間には起動抵抗である抵抗R2と抵抗R3
の直列回路が接続されている。
とDC/DCコンバータ3のトランスT1の一次巻線L
1の一端gとをライン16で接続し、その一次巻線L1
の他端hにダイオードD5のアノードを接続し、そのカ
ソードに抵抗R1とコンデンサC2の並列回路の一端を
接続し、その並列回路の他端をライン16に接続してス
ナバ回路を形成している。一次巻線L1の他端hとダイ
オードブリッジ20の負側出力端子b側との間にスイッ
チング素子Q1を接続し、そのスイッチング素子Q1の
ゲートを制御回路4の制御出力端子に接続している。
2の一端iにダイオードD6のアノードを接続し、その
カソードにインダクタL4の一端を接続し、そのダイオ
ードD6とインダクタL4との接続点にダイオードD7
のカソードを接続し、そのアノードを駆動電源用巻線L
2の他端jに接続する。そして、この他端jとダイオー
ドブリッジ20の負側出力端子bとをライン17で接続
し、インダクタL4の他端をコンデンサC3を介してラ
イン17に接続すると共に、抵抗R2とR3による分圧
点dに直接接続して駆動電源を形成し、この駆動電源の
d点の電圧をスイッチング素子Q1のオン/オフを制御
する制御回路4に印加する。
イオードD8のアノードを接続し、そのカソードにはイ
ンダクタL5の一端を接続し、インダクタL5の他端に
平滑用のコンデンサC4の一端を接続し、ダイオードD
8とインダクタL5との接続点にダイオードD9のカソ
ードを接続し、ダイオードD9のアノードとコンデンサ
C4の他端とを二次巻線L3の他端mに接続して整流平
滑回路を形成する。
ータ3の出力端子6,7に接続する。その出力端子6,
7間には、DC/DCコンバータ3の出力電圧を検出す
る電圧検出回路5を接続し、その電圧検出回路5の検出
出力を制御回路4にフィードバックする。なお、交流電
源1と整流回路2との間には、一般的によく知られたノ
イズフィルタを介挿してもよい。
から交流が入力されると、整流平滑回路2において全波
整流されて平滑され、略直流電圧が得られる。この略直
流電圧は、起動抵抗R2およびR3に印加され、抵抗分
圧されたd点の電圧によって駆動電源用の平滑コンデン
サC3が充電され、この充電電圧がある値以上になると
DC/DCコンバータ3の制御回路4が動作を開始し、
スイッチング素子Q1をオン/オフするパルスを出力し
てスイッチング素子Q1を駆動する。
ることによりトランスT1の一次巻線L1に断続的に電
流が流れその二次巻線L3には交流高電圧が誘起され、
それがダイオードD8およびD9,インダクタL5,お
よび平滑コンデンサC4によって整流平滑されて直流電
圧が出力端子6,7間に出力される。電圧検出回路5に
よってその出力電圧が検出されて、制御回路4にフィー
ドバックされ、その出力電圧が所定の電圧になるよう
に、制御回路4がスイッチング素子Q1を駆動するパル
ス幅を適切に制御する。
巻線L2にも交流電圧が誘起され、それがダイオードD
6およびD7,インダクタL4,および、コンデンサC
3によって整流平滑され、その直流電圧が制御回路4の
駆動電源となり、DC/DCコンバータ3は連続動作状
態になる。この状態では、起動抵抗R2とR3との分圧
点dの電圧がコンデンサC3の両側端子間の電圧と略等
しくなり、起動抵抗R2,R3には電流が殆ど流れない
ようにその抵抗値が設定されている。
ものであり、交流電源からの交流を全波整流する整流回
路であるダイオードブリッジ20と、昇圧チョッパ方式
のアクティブフィルタ13と、1出力のフォワード方式
のDC/DCコンバータ3とからなる。この図9におい
て図8と同一の部分には同一の符号を付してあり、それ
らの説明は省略する。
るのは、図8の整流平滑回路2に代えて、全波整流回路
であるダイオードブリッジ20のみとし、そのダイオー
ドブリッジ20とDC/DCコンバータ3との間に、入
力電流波形を正弦波になるように制御して力率を改善す
ると共に、入力電流の高調波成分を低減する力率改善回
路として昇圧チョッパ方式のアクティブフィルタ13を
介挿している点である。
ードブリッジ20とDC/DCコンバータ3とを結ぶ正
側ライン16に直列に介挿したインダクタL6とダイオ
ードD10,負側ライン17に介挿された電流検出用の
抵抗R4、正側ライン16のダイオード10のカソード
側と負側ライン17の抵抗R4の出力側との間に接続し
たコンデンサC5と、インダクタL6とダイオードD1
0のアノードとの接続点と負側ライン17の抵抗R4の
出力側との間に接続したスイッチング素子Q3を接続、
及びそのスイッチング素子Q3をオン・オフ制御する制
御回路14によって構成されている。
流電源1からダイオードブリッジ20に交流が入力する
と、全波整流されて脈流となる。その脈流は起動抵抗R
2とR3の直列回路に印加され、抵抗分圧されたd点の
電圧が駆動電源用の平滑コンデンサC3を充電し、この
充電電圧が所定の値以上になるとアクティブフィルタ1
3の制御回路14とDC/DCコンバータ3の制御回路
4が動作を開始し、それぞれのスイッチング素子Q1お
よびQ3をオン/オフ駆動するパルスを出力する。
素子Q3のオン/オフにより、入力電流波形が入力電圧
波形と相似になるように近似し、且つダイオードD10
と平滑コンデンサC5とにより整流平滑した出力電圧が
所定の電圧になるように制御する。そして、DC/DC
コンバータ3が連続動作状態になると、アクティブフィ
ルタ13の制御回路14にもコンデンサC3から駆動電
圧が供給され、アクティブフィルタ13も連続動作状態
になる。
装置によれば、交流電源1から入力端子21,22間に
入力する交流電力が、出力端子6,7間より直流電力と
して取り出されるが、このときの変換効率は、通常、7
5〜85%程度である。入力電力の15〜25%はこの
直流電源装置の回路内部における損失となる。
(図示せず)、整流平滑回路2のダイオードブリッジ2
0及びコンデンサC1、DC/CDコンバータ3のトラ
ンスT1,スイッチング素子Q1,制御回路4,電圧検
出回路5,2次整流平滑回路等および出力ノイズフィル
タ(図示せず)などである。図8に示したようなフォワ
ード方式のDC/DCコンバータ3の場合、スイッチン
グ素子Q1の損失が全損失に占める割合は、通常20〜
30%になり、かなり大きい。
するための一つの方法は、スイッチングスピードを上げ
ればよい。しかし、主にスイッチング周波数,入力電
圧,および最大出力電力などによってその定格が選択さ
れ、数10kHz〜数100kHzのDC/DCコンバ
ータ用のスイッチング素子として多用されているFET
トランジスタは、一般的に出力電力が大きくなればなる
ほどターンオン時間およびターンオフ時間が長くなり、
スイッチングスピードが低下してくる。
力電力で動作している場合には、その小さな出力電力の
スイッチが可能なスイッチング素子に比べてスイッチン
グスピードが遅いスイッチング素子によって動作してい
るのと同じことになり、全損失に対するスイッチング素
子の損失が占める割合が大きくなるため、効率の低下を
招くことになる。その結果として、数10〜数100W
の出力電力の効率は、最大出力電力では75〜85%程
度になるものの、出力電力が小さくなるにしたがって効
率が低下し、最大出力電力の10%以下の出力になると
40〜50%程度になるという欠点がある。
も、図8に示した直流電源装置について説明したのと同
様に電力損失が発生する箇所があり、さらに、昇圧チョ
ッパ方式のアクティブフィルタ13を構成するインダク
タL6,ダイオードD10,平滑コンデンサC5,スイ
ッチング素子Q3,抵抗R4および制御回路14におけ
る損失が加わる。すなわち、図9におけるスイッチング
素子Q3の出力電力に対する損失は、図8において説明
したスイッチング素子Q1での損失と同様であり、図9
に示した直流電源装置においては、出力電力の低下に伴
う効率の低下は、図8に示した直流電源装置と比較して
さらに顕著なものとなる。
路とDC/DCコンバータで構成されるか、またはその
間にアクティブフィルタを設けた直流電源装置におい
て、そのDC/DCコンバータおよびアクティブフィル
タに使用されるスイッチング素子は、予想される最大電
力において動作可能なものが使用されるので、負荷が軽
くなればなるほど出力電力に対する損失の割合が増加
し、効率が低下する。
であり、スイッチング素子を用いた直流電源装置におい
て、定格電力よりも相当に低い出力電力で動作している
ときでもスイッチング素子による電力損失を低減し、直
流電源装置の効率を改善することを目的とする。
ら入力する交流を全波整流する整流回路と、整流回路の
出力が入力されるトランスの一次巻線と直列に接続した
スイッチング素子をオン/オフすることによってトラン
スの二次巻線に誘起される電圧を整流平滑して出力する
DC/DCコンバータとからなる直流電源装置におい
て、上記の目的を達成するために、DC/DCコンバー
タのスイッチング素子を並列に複数設けると共に、DC
/DCコンバータの出力電流またはその出力電流に比例
する電流を検出する電流検出手段と、電流検出手段によ
って検出された電流値が予め設定した値より小さいとき
に、上記複数のスイッチング素子のうち1つを除く他の
スイッチング素子をオフのままの非動作状態にする非動
作制御手段とを備えたものである。
から入力される信号によってDC/DCコンバータの複
数のスイッチング素子のうち1つを除く他のスイッチン
グ素子をオフのままの非動作状態にする非動作制御手段
を備えてもよい。
との間にスイッチング素子をオン/オフすることによっ
て力率を改善するアクティブフィルタを設けた直流電源
装置においては、そのアクティブフィルタのスイッチン
グ素子も並列に複数設けると共に、上記電流検出手段に
よって検出された電流値が予め設定した値より小さいと
きに、上記アクティブフィルタの複数のスイッチング素
子のうち1つを除いて他のスイッチング素子をオフのま
ま非動作状態にする第2の非動作制御手段を設ける。
部から入力される信号によってアクティブフィルタの複
数のスイッチング素子のうち1つを除く他のスイッチン
グ素子をオフのままの非動作状態にする第2の非動作制
御手段を備えてもよい。
コンバータ、または整流回路とアクティブフィルタとD
C/DCコンバータとで構成される直流電源装置におい
て、DC/DCコンバータ、またはDC/DCコンバー
タとアクティブフィルタのスイッチング素子を複数に
し、DC/DCコンバータの出力電流が小さい(軽負
荷)時に、それらのスイッチング素子のそれぞれ1つを
残してその他のスイッチング素子オフのままの非動作状
態にすることにより、スイッチング素子による電力損失
を低減し、効率を改善することができる。
面に基づいて具体的に説明する。図1及び図3〜図7
は、それぞれこの発明による第1〜第6の実施形態を示
す直流電源装置の回路図であり、既に説明した図8およ
び図9に示した従来例の回路図と対応する部分には同一
の符号を付しており、それらの説明は省略する。
の実施形態について説明する。図1に示す直流電源装置
の回路構成は、図8に示した従来の直流電源装置の回路
構成に類似しているが、次の点で相違している。DC/
DCコンバータ3において、スイッチング素子Q1に並
列にもうひとつのスイッチング素子Q2を接続し、制御
回路4からの駆動パルスによってスイッチング素子Q1
とスイッチング素子Q2を駆動する。但し、制御回路4
の駆動パルス出力端子とスイッチング素子Q2のゲート
との間にオン/オフ回路10を介挿し、制御回路4から
の駆動パルスをこのオン/オフ回路10通してスイッチ
ング素子Q2のゲートに印加するように構成している。
流を検出する電流検出手段である電流検出回路8を、ト
ランスT1の二次巻線L3のm側に介挿している。そし
て、この電流検出回路8が検出する電流値を基準値と比
較する比較回路9を設け、その比較結果に応じてオン/
オフ回路10が、スイッチング素子Q2をオフのままの
非動作状態、あるいは制御回路4からの駆動パルスでオ
ン/オフを繰り返す動作状態のいずれかにする。この比
較回路9とオン/オフ回路10が非動作制御手段を構成
している。
電源1からの交流が、整流平滑回路2によって整流およ
び平滑される。その出力電圧が、DC/DCコンバータ
3に入力されるとともに、起動抵抗R2とR3の直列回
路に印加され、抵抗分圧されたd点の電圧によって駆動
電源用のコンデンサC3が充電される。この充電電圧が
所定の値以上になると制御回路4が動作を開始し、スイ
ッチング素子Q1とオン/オフ回路10を介してスイッ
チング素子Q2とに駆動パルスを出力する。
イッチング素子Q2とが並列してオン/オフすることに
より、トランスT1の一次巻線L1に流れる電流が断続
され、二次巻線L3に交流高電圧が誘起される。その交
流が、ダイオードD8,D9,インダクタL5,および
コンデンサC4によって整流平滑され、出力端子6,7
間に直流電圧が出力される。電圧検出回路5がその直流
電圧を検出し、それを制御回路4にフィードバックする
ことにより、制御回路4がその出力電圧を所定の電圧に
するように、スイッチング素子Q1,Q2のオン/オフ
を制御する。
間には図示しない負荷が接続されるが、この負荷に流れ
る電流の値を電流検出回路8によって検出する。この電
流検出回路によって検出された電流値(電圧に変換した
値)が比較回路9に入力し、比較回路9はそれを予め設
定された基準値と比較し、その比較結果の信号をオン/
オフ回路10に出力する。そして、検出された電流値が
基準値より小さいときには、オン/オフ回路10が制御
回路4からの駆動パルスをスイッチング素子Q2のゲー
トに印加させず、スイッチング素子Q2を強制的にオフ
のままの非動作状態にする。
単独でトランスT1の一次電流のスイッチング動作を行
なうことになり、スイッチング素子Q2のスイッチング
損失とドライブ損失をなくすことができ、直流電源装置
の効率を向上させることができる。なお、このスイッチ
ンク素子Q1,Q2は定格電流が、図8に示した従来の
直流電源装置のスイッチング素子Q1の1/2でよく、
2個並列にして従来と同等になる。
に介挿して交流電流を検出する場合、カレントトランス
あるいは電流検出用の抵抗値の小さい抵抗を用いること
ができるが、出力端子6,7間の電流を抵抗で検出して
もよい。あるいは、トランスT1の一次側の電流、整流
平滑回路2の出力電流又は入力電流など、DC/DCコ
ンバータ4の出力電流に比例する電流の値を検出できる
箇所であれば、どこに電流検出回路8を介挿してもよ
い。
個のスイッチング素子Q1およびQ2を並列に接続して
使用しているが、3個以上のスイッチング素子を並列に
接続して使用し、出力電流が予め設定した値より小さく
なったときには、それらの複数のスイッチング素子のう
ちの1つを除く他のスイッチング素子をオフのままの非
動作状態にするようにしてもよい。
よびオン/オフ回路10の具体的な回路例を示す。これ
を簡単に説明すると、図2において、電流検出回路8で
は、交流電流を検出するためにカレントトランスCTを
用いている。そして、図1に示したDC/DCコンバー
タ3のトランスT1の二次巻線側のm側とダイオードD
9のアノード側との間に、カレントトランスCTの一次
巻線を直列に接続する。
の一次巻線に流れる電流に対して巻数比に逆比例した電
流が二次巻線に流れる。その電流を抵抗R5で電圧に変
換し、この検出電圧Vd、すなわちDC/DCコンバー
タ3の出力電流に比例する値の電圧を、比較回路9のコ
ンパレータ30の−側入力端子に入力させ、5Vの電源
電圧を抵抗R6,R7によって分圧して所定の基準電圧
Vrをその+側入力端子に比較電圧として入力させる。
流が小さくなり、検出電圧Vdが基準電圧Vrより小さ
くなると、コンパレータ30は+側飽和出力電圧(ハイ
レベルの出力)をダイオードD10を介してオン/オフ
回路10に出力する。その出力電圧により、オン/オフ
回路10のトランジスタTR1にベース電流が流れ、そ
のトランジスタTR1がオンになる。それによって、D
C/DCコンバータ3のスイッチング素子Q2のゲート
をアースして、強制的にオフのままの非動作状態にす
る。
が大きくなり、検出電圧Vdが基準電圧Vrより大きく
なると、コンパレータ30の出力はローレベル(0V)
となり、オン/オフ回路10のトランジスタTR1をオ
フにするので、スイッチング素子Q2はゲートに制御回
路4からの駆動パルスが印加されてオン/オフ動作を開
始する。オン/オフ回路10のコンデンサC6は、トラ
ンジスタTR1のオン・オフに多少の遅れ(時定数)を
持たせるために設けている。
電流−電圧変換回路に換えて、トランスT1の二次巻線
側のm側とダイオードD9のアノード側との間に電流検
出用の抵抗を直列に接続し、その抵抗の両端子間に発生
する電圧によってDC/DCコンバータ3の出力電流に
比例する電圧値を検出するようにしてもよい。
第2の実施形態を図3によって説明する。この図3に示
す直流電源装置は、電流検出手段として整流平滑回路2
におけるダイオードブリッジ20の負側の出力端子bに
接続される出力ラインに抵抗R4を介挿し、その抵抗R
4の両端間に発生する電圧を電流検出回路11で検出す
ることによって、この直流電源装置の出力電流に比例す
る電流値を検出し、その検出値を比較回路9に入力させ
るようにした点だけ前述の図1に示した直流電源装置と
異なる。
流検出手段である抵抗R4と入力電流検出回路11が、
常時出力端子6,7間の出力電流に比例する入力電流を
検出し、比較回路9が、その検出された電流の値と予め
設定された基準値とを比較し、基準信号より小さいとき
にオン/オフ回路10がスイッチング素子Q2を強制的
に非動作状態にする。その結果、スイッチング素子Q1
の単独動作になり、スイッチング素子Q2におけるスイ
ッチング損失とドライブ損失をなくすことができ、この
直流電源装置の効率を向上させることができる。
抵抗R4を用いて行なっているが、抵抗R4の換わりに
カレントトランスを用いてもよく、また、トランスT1
の一次巻線L1に流れる一次電流を検出するようにして
もよい。
第3の実施形態を図4によって説明する。この図4に示
す直流電源装置は、外部信号入力端子12を設けてお
り、その外部信号入力端子12から入力される外部信号
がオン/オフ回路10に入力して、スイッチング素子Q
2を強制的にオフのままの非動作状態にするように構成
した点のみが、図1に示した第1の実施形態と異なる。
作パネル上のスイッチング停止ボタンを押すことによっ
て発生する信号、又はこの直流電源装置を搭載している
電子機器を制御している回路の信号を、外部信号入力端
子12からオン/オフ回路10に入力させる。この場合
オン/オフ回路10はスイッチング素子Q2を無条件で
非動作状態にし、スイッチング素子Q1のみの単独動作
にする。それによって、スイッチング素子Q2のスイッ
チング損失とドライブ損失をなくすことができ、効率を
向上させることができる。
第4の実施形態を図5によって説明する。この図5に示
す直流電源装置は、図9に示した従来の直流電源装置と
同様に、ダイオードブリッジ20とDC/DCコンバー
タ3との間に、力率改善回路として昇圧チョッパ方式の
アクティブフィルタ13を設けている。そして、DC/
DCコンバータ3内の構成は図1に示した第1の実施形
態と同じである。
17間に2個のスイッチング素子Q3,Q4を並列に接
続して、いずれも制御回路14からの駆動パルスによっ
て駆動するようにしている。その制御回路14の出力端
子とスイッチング素子Q4のゲートとの間にオン/オフ
回路15を介挿し、DC/DCコンバータ3内の比較回
路9の出力信号をオン/オフ回路15にも入力させてい
る。なお、このスイッチング素子Q3,Q4の定格電流
は、図9に示した従来例におけるスイッチング素子Q3
の1/2でよい。
直流電源装置と同様に、電流検出回路8が、常時DC/
DCコンバータ3の出力電流を検出し、比較回路9がそ
の検出された電流値を予め設定された基準値と比較する
が、その比較した結果に応じた信号をオン/オフ回路1
0とオン/オフ回路15との両方に出力する。
が第2の非動作制御手段を構成しており、電流検出回路
8による検出電流値が基準値より小さいときには、比較
回路9の出力信号によってオン/オフ回路10がスイッ
チング素子Q2を強制的にオフのままの非動作状態にす
るとともに、オン/オフ回路15がスイッチング素子Q
4を強制的にオフのままの非動作状態にする。
スイッチング素子Q1のみの単独動作になり、アクティ
ブフィルタ13側ではスイッチング素子Q3のみの単独
動作になる。これにより、DC/DCコンバータ3のス
イッチング素子Q2と昇圧チョッパ方式のアクティブフ
ィルタ13のスイッチング素子Q4による、各スイッチ
ング損失とドライブ損失とをなくすことができ、直流電
源装置の効率を向上させることができる。
第5の実施形態を図6によって説明する。この図6に示
す直流電源装置は、上述の第4実施形態と同様なアクテ
ィブフィルタ13を備えた直流電源装置において、電流
検出手段を図3に示したものと同様にし、アクティブフ
ィルタ13の制御回路14に入力電流値を知らせるため
にライン17に介挿した抵抗R4を兼用して、その抵抗
R4とその両端子間に発生する電圧によって電流値を検
出する電流検出回路11とによって電流検出手段を構成
している。
検出手段である抵抗R4と電流検出回路11が、常時入
力電流を検出し、その検出電流値が基準値より小さいと
きに、比較回路9がその出力信号によりオン/オフ回路
10,15をそれぞれ制御し、スイッチング素子Q2を
強制的に非動作状態にするとともに、スイッチング素子
Q4も強制的に非動作状態にする。
はスイッチング素子Q1のみの単独動作になり、アクテ
ィブフィルタ13ではスイッチング素子Q3のみの単独
動作になる。その結果、スイッチング素子Q2,Q4の
スイッチング損失とドライブ損失をなくすことができ、
この直流電源装置の効率を向上させることができる。
第6の実施形態を図7によって説明する。こ図7に示す
直流電源装置は、図6に示した上述の直流電源装置にお
ける電流検出回路11及び比較回路9に代えて、図4に
示した第3実施形態と同様に、外部信号入力端子12を
設け、そこから入力する外部信号をそれぞれオン/オフ
回路10および15に入力させるようにしたものであ
る。
作パネル上のスイッチング停止ボタンを押すことによっ
て発生する信号、又はこの直流電源装置を搭載している
電子機器を制御している回路の信号を、外部入力端子1
2からオン/オフ回路10とオン/オフ回路15にそれ
ぞれ入力させる。このような外部信号の入力によつて、
DC/DCコンバータ3は、オン/オフ回路10がスイ
ッチング素子Q2を無条件にオフのままの非動作状態に
して、スイッチング素子Q1のみの単独動作になる。ま
た、アクティブフィルタ13でも、オン/オフ回路15
がスイッチング素子Q4を無条件にオフのままの非動作
状態にして、スイッチング素子Q3のみの単独動作にす
る。
ッチング素子Q2と、アクティブフィルタ13のスイッ
チング素子Q4とによるスイッチング損失とドライブ損
失をなくすことができ、直流電源装置の効率を向上させ
ることができる。スイッチング素子Q2,Q4の動作を
停止させる方法は、オン/オフ回路10として制御用I
Cを使用しそのオン/オフ機能によるか、その制御用I
Cの駆動電源を遮断するか、スイッチング素子の駆動信
号を遮断するかのいずれの方法でも可能である。
/DCコンバータ3および昇圧チョッパ方式アクティブ
フィルタ13のスイッチング素子を2個並列に設けてい
るが、3個以上並列に設けてもよい。また、DC/DC
コンバータはフォワード方式、アクティブフィルタは昇
圧チョッパ方式で説明したが、他の方式、例えばDC/
DCコンバータでフライバック方式やハーフブリッジ方
式でも、アクティブフィルタは降圧チョッパ方式など、
そのいずれの組み合わせの場合でも同様の効果が得られ
る。
合にもこの発明を適用することができ、その場合には2
出力以上の出力電流を検出して、その各電流検出回路に
よる検出信号をOR回路または加算回路に入力し、その
演算出力によってスイッチング素子の動作状態/非動作
状態を決定するようにしてもよい。
する整流回路と単数又は複数の直流出力を得るDC/D
Cコンバータとで構成された直流電源装置において、D
C/DCコンバータのスイッチング素子を複数個並列に
設けて、軽負荷時すなわち出力電力が小さい時に、複数
のスイッチング素子のうちの1つだけを動作状態にし、
他のスイッチング素子は非動作状態にするので、スイッ
チング素子のスイッチング損失とドライブ損失を低減で
き、直流電源装置の効率を向上させることができる。
C/DCコンバータとの間に力率改善用のアクティブフ
ィルタを設け、そのアクティブフィルタのスイッチング
素子も複数個並列に設けて、軽負荷時すなわち出力電力
が小さい時に、その複数のスイッチング素子も1つだけ
を動作状態にし、他のスイッチング素子は非動作状態に
するので、アクティブフィルタにおいてもスイッチング
素子のスイッチング損失とドライブ損失を低減でき、直
流電源装置の効率を向上させることができる。
の回路図である。
よびオン/オフ回路10の具体例を示す回路図である。
の回路図である。
の回路図である。
の回路図である。
の回路図である。
の回路図である。
る。
置の例を示す回路図である。
Claims (4)
- 【請求項1】 交流電源から入力する交流を全波整流す
る整流回路と、該整流回路の出力が入力されるトランス
の一次巻線と直列に接続したスイッチング素子をオン/
オフすることによって前記トランスの二次巻線に誘起さ
れる電圧を整流平滑して出力するDC/DCコンバータ
とからなる直流電源装置において、 前記DC/DCコンバータのスイッチング素子を並列に
複数設けると共に、 前記DC/DCコンバータの出力電流または該電流に比
例する電流を検出する電流検出手段と、 該電流検出手段によって検出された電流値が予め設定し
た値より小さいときに、前記複数のスイッチング素子の
うち1つを除く他のスイッチング素子をオフのままの非
動作状態にする非動作制御手段とを設けたことを特徴と
する直流電源装置。 - 【請求項2】 交流電源から入力する交流を全波整流す
る整流回路と、該整流回路の出力が入力されるトランス
の一次巻線と直列に接続したスイッチング素子をオン/
オフすることによって前記トランスの二次巻線に誘起さ
れる電圧を整流平滑して出力するDC/DCコンバータ
とからなる直流電源装置において、 前記DC/DCコンバータのスイッチング素子を並列に
複数設けると共に、 外部信号入力端子と、該入力端子から入力される外部信
号によって前記複数のスイッチング素子のうち1つを除
いて他のスイッチング素子をオフのままの非動作状態に
する非動作制御手段とを設けたことを特徴とする直流電
源装置。 - 【請求項3】 請求項1記載の直流電源装置において、 前記整流回路と前記DC/DCコンバータとの間にスイ
ッチング素子をオン/オフすることによって力率を改善
するアクティブフィルタを設け、該アクティブフィルタ
のスイッチング素子を並列に複数設けると共に、 前記電流検出手段によって検出された電流値が予め設定
した値より小さいときに、前記アクティブフィルタの複
数のスイッチング素子のうち1つを除いて他のスイッチ
ング素子をオフのまま非動作状態にする第2の非動作制
御手段を設けたことを特徴とする直流電源装置。 - 【請求項4】 請求項2記載の直流電源装置において、 前記整流回路と前記DC/DCコンバータとの間にスイ
ッチング素子をオン/オフすることによって力率を改善
するアクティブフィルタを設け、該アクティブフィルタ
のスイッチング素子を並列に複数設けると共に、 前記外部信号入力端子から入力される外部信号によって
前記アクティブフィルタの複数のスイッチング素子のう
ち1つを除く他のスイッチング素子をオフのままの非動
作状態にする第2の非動作制御手段を設けたことを特徴
とする直流電源装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP00700296A JP3568666B2 (ja) | 1996-01-19 | 1996-01-19 | 直流電源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP00700296A JP3568666B2 (ja) | 1996-01-19 | 1996-01-19 | 直流電源装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09201051A true JPH09201051A (ja) | 1997-07-31 |
JP3568666B2 JP3568666B2 (ja) | 2004-09-22 |
Family
ID=11653884
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP00700296A Expired - Fee Related JP3568666B2 (ja) | 1996-01-19 | 1996-01-19 | 直流電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3568666B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003319645A (ja) * | 2002-04-24 | 2003-11-07 | Fuji Electric Co Ltd | Dc−dcコンバータ |
JP2009278836A (ja) * | 2008-05-16 | 2009-11-26 | Kyocera Mita Corp | スイッチング電源回路、及び画像形成装置 |
JP2011205847A (ja) * | 2010-03-26 | 2011-10-13 | Nichicon Corp | フォワードコンバータ |
JP2015149864A (ja) * | 2014-02-07 | 2015-08-20 | キヤノン株式会社 | 電源装置及び画像形成装置 |
-
1996
- 1996-01-19 JP JP00700296A patent/JP3568666B2/ja not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003319645A (ja) * | 2002-04-24 | 2003-11-07 | Fuji Electric Co Ltd | Dc−dcコンバータ |
JP2009278836A (ja) * | 2008-05-16 | 2009-11-26 | Kyocera Mita Corp | スイッチング電源回路、及び画像形成装置 |
JP2011205847A (ja) * | 2010-03-26 | 2011-10-13 | Nichicon Corp | フォワードコンバータ |
JP2015149864A (ja) * | 2014-02-07 | 2015-08-20 | キヤノン株式会社 | 電源装置及び画像形成装置 |
Also Published As
Publication number | Publication date |
---|---|
JP3568666B2 (ja) | 2004-09-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7221128B2 (en) | Converter with start-up circuit | |
JP3966351B2 (ja) | 力率改善回路 | |
JPH09205766A (ja) | 力率補償回路 | |
JP2009261136A (ja) | 双方向dc−dcコンバータ | |
JP3488120B2 (ja) | スイッチング電源回路およびスイッチング電源用デバイス | |
JP3151932B2 (ja) | 電源回路 | |
JPH11150952A (ja) | スイッチング型直流電源装置 | |
JP3568666B2 (ja) | 直流電源装置 | |
JP4051899B2 (ja) | 電源回路および電源回路の制御方法 | |
US6697269B2 (en) | Single-stage converter compensating power factor | |
JPH1132480A (ja) | スイッチング型直流電源装置 | |
JPH10309078A (ja) | スイッチング型直流電源装置 | |
JP4289000B2 (ja) | 力率改善回路 | |
JPH09201052A (ja) | 直流電源装置 | |
JP2000197351A (ja) | 力率改善型電源装置 | |
JP2728159B2 (ja) | 直流電源回路 | |
JP3027284B2 (ja) | スイッチング電源 | |
JP3571959B2 (ja) | スイッチング電源装置 | |
CN1209680A (zh) | 改良型低耗功率的电源供应器 | |
KR100259184B1 (ko) | 전자식 안정기의 에러전압 검출회로 | |
JP2001286131A (ja) | 電源装置 | |
JPH06339267A (ja) | 直流電源回路 | |
JP3277551B2 (ja) | 電源回路 | |
JPH10215566A (ja) | 電源装置 | |
JP2000232789A (ja) | 電源装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040301 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040309 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040510 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040615 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040616 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100625 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130625 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130625 Year of fee payment: 9 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |