JP2976638B2

JP2976638B2 - スイッチング電源

Info

Publication number: JP2976638B2
Application number: JP3282727A
Authority: JP
Inventors: 清春稲生; 修一松田
Original assignee: YOKOKAWA DENKI KK
Current assignee: YOKOKAWA DENKI KK
Priority date: 1991-10-29
Filing date: 1991-10-29
Publication date: 1999-11-10
Anticipated expiration: 2014-11-10
Also published as: JPH05122929A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】主出力回路と、従出力回路とを持
つ多出力のスイッチング電源において、本発明は、従出
力回路部の構成に関する。更に詳述すると、この従出力
回路は、当該回路に加えられるパルス状電圧のパルス幅
を適切に切り出すことで、所望の値の直流出力電圧を得
る方式のものである。

【０００２】

【従来の技術】図５は、主出力回路と、従出力回路とを
備えた従来の多出力のスイッチング電源を示す図であ
る。主出力回路とは、トランスＴの１次側の主スイッチ
Q1を制御する信号S1の基になる電圧V1を提供する出力回
路のことである。ここでPWM 回路３は、主出力回路１の
出力電圧V1が設定電圧（図示せず）と一致するようなパ
ルス幅信号S1を出力して、スイッチQ1のデューティを制
御する。その結果、２次巻線W3に誘起される電圧のデュ
ーティが変化し、整流・平滑されて主出力回路１の出力
電圧V1が設定電圧となる。主出力回路は、２次巻線W3
と、この誘起電圧を整流するダイオードD1と、この整流
波形を平滑するチョークコイルL1とコンデンサC1より構
成される回路と、チョークコイルL1のエネルギーを放出
する作用のダイオードD2である。なお主出力回路１の出
力電圧v1は、フォトカプラ２で絶縁されて、トランスＴ
の１側へ帰還される。

【０００３】従出力回路とは、主出力回路の巻線W3と別
に巻装された２次巻線W2に接続され、この巻線W2の誘起
電圧から直流電圧を得る回路のことである。従出力回路
の巻線W2に誘起される電圧Voのデューティは、主出力回
路の負荷電流値Ｉ_outにより変化するので、対策を施さ
ないと、従出力回路10の直流出力電圧V2は、変動してし
まう。そこで、従出力回路10は、一般に直流出力電圧V2
を安定化する手段を備えている。この直流出力電圧V2を
安定化する手段が、後述する同期波形発生回路６とPWM
回路５とドライブ回路４である。図５において、巻線W2
の誘起電圧Vo（図６(1) 参照）は、ダイオードD3により
整流され、スイッチ素子であるFET Q2に加えられる。FE
T Q2は、ドライブ回路４により、そのオン・オフが制御
される。スイッチ素子Q2を通過した電圧は、チョークコ
イルL2とコンデンサC2で平滑されリプルの小さい直流出
力電圧V2となる。ダイオードD4は、Q2がオフの期間にチ
ョークコイルL2に蓄えられたエネルギ−を放出する作用
を持つ。

【０００４】この直流出力電圧V2は、巻線W2の電圧Voを
導入し図６(3) に示すような同期波形を出力する同期波
形発生回路６と、この直流出力電圧V2と同期波形発生回
路６の出力とを導入しドライブ回路４を図６(2) のよう
に制御するPWM 回路５により安定化される。

【０００５】このような図５の装置は、次のように動作
する。コンデンサC3の両端には、直流電圧Ｖ_inが発生し
ている。スイッチ素子Q1は、PWM 回路３によりオン・オ
フ制御される。従って、１次巻線W1へ断続的に電圧が加
えられるので、２次巻線W2とW3には、誘起電圧が発生す
る。ここで、主出力回路で得られる直流出力電圧V1は、
フォトカプラ２を介してトランスＴの１次側に帰還され
る。そしてこの直流出力電圧V1が設定電圧（図示せず）
となるようにPWM 回路３にてパルス幅変調信号S1を作
り、これに基づいて、主スイッチ素子Q1のオン・オフを
制御する。他方の２次巻線W2にも、上記スイッチ素子Q1
の動作に基づいて、図６(1) に示すようなパルス状電圧
Voが誘起される。

【０００６】ここで、この２次巻線W2に誘起される電圧
Voのデューティは、主出力回路側の負荷電流Ｉ_outによ
り、変動する。その理由は次の通りである。主出力回路
の負荷電流Ｉ_outが増大すると、直流出力電圧V1を一定
に保つため、主スイッチQ1のデューティは、増加する。
従って、巻線W3と同一のコアに巻装された巻線W2の誘起
電圧Voのデューティも変化する。この様に、巻線W2の誘
起電圧Voのデューティが変動しても、図５の装置は、直
流出力電圧V2が一定となるように制御動作している。そ
の制御動作を説明する。既述したように従出力回路10に
加えられる入力電圧Voは、図６(1) のような波形であ
る。同期波形発生回路６は、この入力電圧Voを導入し、
入力電圧VoがHIGHの期間Tpだけ（図６参照）、ランプ波
状（鋸波状）に増加する同期波形（図６(3) 参照）を出
力する。この同期波形は、トランスＴの１次側のスイッ
チング波形に同期した信号であり、同期波形発生回路６
は、２次巻線W2の誘起電圧Voのオン側（HIGH）を検出し
て、この波形を作っている。PWM回路５は、この図６(3)
の同期波形と、直流出力電圧V2とを導入して、比較電
圧Vkを作り出す。

【０００７】PWM 回路５が作り出すこの比較電圧Vk（図
６(3) 参照）は、従出力回路10の直流出力電圧V2が、設
定電圧（図示せず）より高い場合、上昇する。PWM 回路
５は、自ら作り出した比較電圧Vkと、図６(3) の同期波
形とを比べ、比較電圧Vk ＜同期波形値の期間、スイッチ素子Q2がオンとなる（図６(2) 参照）
ような信号をドライブ回路４に加える。具体的に説明す
ると、直流出力電圧V2が設定電圧より高い場合、図６
(3) の比較電圧Vkは、上昇する。従って、比較電圧Vk
＜同期波形値となる期間、つまり、スイッチ素子
Q2がオンとなる期間が、減少する。その結果、チョーク
コイルL2とコンデンサC2で構成される平滑回路へ供給さ
れる電気量が減少するので、直流出力電圧V2の値は減少
し、設定電圧に近付く。逆に、直流出力電圧V2が設定電
圧より低い場合、比較電圧Vkは低下し、上述の動作と逆
にる。つまり、スイッチ素子Q2がオンとなる期間が拡が
り、チョークコイルL2とコンデンサC2に供給される電気
量が増大するので、直流出力電圧V2は増加する。即ち、
直流出力電圧V2は、設定電圧に近付く。

【０００８】

【発明が解決しようとする課題】しかし、実際のPWM 回
路５とドライブ回路４等は、それぞれ遅延時間を持って
いる（図６(3) 参照）。これら遅延時間の総和をTdとす
ると、Tdは約200 nsである。従って、或る時刻TAで、比
較電圧Vk ＜同期波形値となってもPWM 回路５が、
これを検出して、スイッチ素子Q2を実際にオンにするま
でに、時間Tdかかる（図６(2) 参照）。そのため、従出
力回路10に加えられる入力パルス幅Tp（トランスＴの出
力パルス幅でもある）に対して、最大（Tp−Td）のパル
ス幅しか、スイッチ素子Q2を介して平滑回路（L2とC2で
構成される回路）へ供給することができない。ここで、
図５の電源のスイッチング周波数が、100 KHz程度の低
い周波数であれば（入力パルス幅Tpは、約３μs ）、Td
＝200 ns << Tp＝３μs なので、図６(3)に示す遅延
時間Tdは、無視できる程である。しかし、低周波のスイ
ッチング電源は、トランスの形状や回路素子が大きくな
るので、小形化のため近年、スイッチング周波数を高周
波で設計するようになってきている。

【０００９】しかし高周波のスイッチング電源では、入
力パルス幅Tpが小さくなるので、遅延時間Tdの占める割
合が大きくなり、遅延時間Tdを無視できなくなる。具体
的に述べると、入力パルス幅Tpが、遅延時間Tdに比べて
比較的大きくなるスイッチング周波数が300KHz以上の高
周波（Tp＜１μs ）では、遅延時間Tdの占める割合が大
きくなる。従って、従出力回路10から大電流を出力しよ
うとすると、平滑回路（L2とC2で構成される回路）に供
給される電気量が少ないので、出力を確保できなくなる
と言う問題がある。

【００１０】本発明の目的は、PWM 回路５とドライブ回
路４等における遅延時間Tdに影響されず、高周波のスイ
ッチング周波数でも大電流を供給できるスイッチング電
源を提供することである。

【００１１】

【課題を解決するための手段】本発明は、トランスの１
次側に主スイッチ(Q1)を備え、この１次側に加えられた
直流電圧(V_in) をスイッチング制御することで、２次側
の第１巻線(W3)に誘起される電圧を制御し、２次側の誘
起電圧から直流出力を得るスイッチング電源において、
前記トランスの２次側に設けた第２巻線(W2)と、この第
２巻線の出力の整流波形を平滑する平滑回路と、この第
２巻線と平滑回路の間に設けられ、オン・オフ動作する
ことで、通過する電気量を制御する通過量制御手段(Q2,
４) と、前記スイッチングのオフ・タイミングを検出す
る検出回路(11)と、このオフ・タイミングから次のオフ
・タイミングの期間まで、一定の傾斜で繰り返し推移す
る鋸形の同期波形を発生する波形発生回路(12)と、前記
平滑回路の出力電圧と設定電圧を導入し、比較信号を出
力する誤差増幅器と、前記同期波形と比較信号を導入
し、この２つの信号の大小を比較して得られる信号(Ve)
を前記通過量制御手段に出力するコンパレータ(13)と、
を備えるようにしたものである。

【００１２】

【作用】波形発生回路が出力する同期波形は、オフ・タ
イミングから次のオフ・タイミングまで、一定の傾斜で
推移する鋸形の波形である。誤差増幅器は、平滑回路の
出力電圧と、設定電圧との偏差に応じて変化する比較信
号を出力する。例えば、出力電圧＜設定電圧の場合、
この比較信号は減少する方向に推移し、出力電圧＞設定
電圧の場合、この比較信号は増加する方向に推移す
る。出力電圧＝設定電圧となれば、この比較信号は、或
る電圧で安定する。コンパレータは、同期波形と、比較
信号の大小を比較した結果得られる信号Veを出力する。
ここで本発明でも、従来例と同様にコンパレータ13とド
ライブ回路４等における遅延時間Tdが存在するので、比
較電圧Vk ＜同期波形値となってもスイッチ素子Q2
は、直ちにオンになれず、遅延時間Td後にオンとなる。

【００１３】しかし、本発明の鋸形の同期波形は、従来
例の同期波形と異なり、オフ・タイミングから次のオフ
・タイミングまで、一定の傾斜で推移する鋸形の波形で
ある。このため、確実に入力パルス幅Tpの全体（従出力
回路入力された全部の電気量）を平滑回路へ通過させる
ことができる。説明を加えると、通過量制御手段がオン
となるのは、比較電圧Vk ＜同期波形値の期間であ
る（図２(4) 参照）。ここで、本発明の同期波形は、オ
フ・タイミングから次のオフ・タイミングまで、一定の
傾斜で推移する鋸形の波形であるので、比較電圧Vkのレ
ベルが下がれば、益々、通過量制御手段のオン期間を増
加させることができる。一方従来装置では、図６(3) に
示すように同期波形における鋸波形の発生期間は、入力
パルス幅Tpの期間しか存在しなかった。そのため最大で
も（Tp−Td）のパルス幅しかスイッチ素子Q2を介して平
滑回路へ供給することができない。

【００１４】

【実施例】図１は本発明に係るスイッチング電源の構成
例を示す図、図２は図１及び図３のタイムチャート、図
３は図１のブロック部を具体化した構成例を示す図、図
４は他の実施例を示す図である。

【００１５】本発明は、既述したように、従出力回路の
構成に特徴があるので、図５で示した主出力回路１、こ
の主出力回路１からトランスＴの１次側への帰還回路
（フォトカプラ２とPWM 回路３）などの図示は省略して
ある。まず、図１を参照して本発明の概要を説明する。
同図において、トランスＴの１次側の主スイッチQ1は、
図示しない主出力回路からの制御信号S1（図５参照）に
よりスイッチングされる。従って、２次側の巻線W2に
は、電圧が誘起される。従出力回路の構成は、次の如く
である。D3は、巻線W2の一端にアノードが接続されたダ
イオード、 Q2は、このダイオードD3のカソードに一端
が接続されたスイッチ素子、 D4は、このスイッチ素子
Q2の他端にカソードが接続され、アノードがトランスＴ
の巻線W2の他端に接続されたダイオード、 L2は、ダイ
オードD4のカソードに一端が接続されたチョークコイ
ル、 C2は、このチョークコイルL2の他端とダイオード
D4のアノードの間に接続されたコンデンサ、４は、ス
イッチ素子Q2であるFET のゲートに制御信号を加えるド
ライブ回路である。ここで、チョークコイルL2とコンデ
ンサC2は、平滑回路を構成し、スイッチ素子Q2とドライ
ブ回路４は、オン・オフ動作することで、平滑回路へ供
給する電気量を制御する通過量制御手段を構成する。

【００１６】これらは図５で説明したものと同様な作用
・効果を果たすものであり、ここの部分は、本発明の特
徴とする構成ではない。次に説明する構成要素が本発明
の特徴とするものである。11は検出回路であり、スイッ
チングのオフ・タイミングを検出するものである。即
ち、図２(1) の波形において、オフとなるタイミング
（時刻t2,t4 ，…）を検出するものである。

【００１７】12は波形発生回路であり、オフ・タイミン
グから次のオフ・タイミングの期間まで、一定の傾斜で
繰り返し推移する鋸形の同期波形を発生するものであ
る。即ち、図２(1) に図示するオフ・タイミングt2,t4,
…の期間に同期して発生を繰り返す鋸形の波形（図２
(4) 参照）を出力するものである。13はコンパレータで
あり、波形発生回路12が出力する同期波形と、後述する
誤差増幅器14が出力する比較信号を導入し、この２つの
信号の大小を比較して得られる信号Ve（図２(5) 参照）
をドライブ回路４に出力する。14は平滑回路の出力電圧
V2と設定電圧Vsを導入し、比較信号を出力する誤差増幅
器である。詳述すると、誤差増幅器14は、平滑回路の出
力電圧V2と、設定電圧Vsとの偏差に応じて変化する比較
信号を出力する。例えば、出力電圧V2＜設定電圧Vs の
場合、この比較信号は減少する方向に推移し、出力電圧
V2＞設定電圧Vs の場合、この比較信号は増加する方向
に推移する。出力電圧V2＝設定電圧Vsとなれば、この比
較信号は、或る電圧で安定する。

【００１８】このような図１の装置は、次のように動作
する。巻線W2には、図２(1) に示すようなスイッチング
波形が発生している。この図２(1) の波形において、t1
〜t2とt3〜t4は、主スイッチQ1がオンの期間であり、t2
〜t3は、主スイッチQ1がオフの期間である。検出回路11
は、この図２(1) の波形を取り入れて図２(3) に示すよ
うな微分波形を出力する。この微分波形は図２(1) のエ
ッジ部に同期して発生する波形である。ここで、微分波
形P2,P4,…は、オフ・タイミングt2,t4,…で得られるも
のである。波形発生回路12は、この図２(3) の波形を導
入し、これから図２(4) に示すような同期波形Vcを出力
する。即ち、オフ・タイミングt2,t4,…で発生する微分
波形P2,P4,…に同期したランプ波形を発生する。コンパ
レータ13は同期波形Vcと比較信号の電圧Vkの大きさを比
べ、比較電圧Vk＜同期波形値となった時点で図２
(5) に示すパルス信号Veをドライブ回路４に出力する。
この信号Veを受けて、ドライブ回路４は、この信号Veが
HIGHの期間、スイッチ素子Q2をオンに駆動する。

【００１９】ここで本発明でも、従来例と同様にコンパ
レータ13とドライブ回路４等における遅延時間Tdが存在
するので、比較電圧Vk ＜同期波形値となってもス
イッチ素子Q2は、直ちにオンになれず、遅延時間Td後に
オンとなる。しかし、本発明の鋸形の同期波形Vcは、図
６に示す従来例の同期波形と異なり、オフ・タイミング
から次のオフ・タイミングまで、一定の傾斜で推移する
鋸形の波形である。このため、確実に入力パルス幅Tpの
全体（従出力回路に入力された全部の電気量）を平滑回
路へ通過させることができる。

【００２０】この理由を説明する。スイッチ素子Q2がオ
ンとなるのは、比較電圧Vk ＜同期波形値の期間で
ある（図２(4),(5) 参照）。ここで、本発明の同期波形
は、オフ・タイミングから次のオフ・タイミングまで、
一定の傾斜で推移する鋸形の波形であるので、比較電圧
Vkのレベルが下がれば、益々、スイッチ素子Q2のオン期
間を増加させることができる。即ち、比較電圧Vkは、従出力回路の出力電圧V2＝設定電圧Vs となるまで、その電圧レベルは下がるので（図２(4) の
Vk´ 参照）、信号Veのパルス幅を広げることができ
る。つまり、遅延時間Tdが存在しても、それ以上に比較
電圧Vkが低下できるので、信号Veのパルス幅を広げるこ
とができる。一方従来装置では、図６(3) に示すように
同期波形における鋸波形の発生期間は、入力パルス幅Tp
の期間しか存在しなかった。そのため最大でも（Tp−T
d）のパルス幅しかスイッチ素子Q2を介して平滑回路へ
供給することができない。

【００２１】次に図３を参照して、具体的構成例を説明
する。同図において、具体的に示したのは、図１の検出
回路11と、波形発生回路12である。図１の検出回路11の
ブロックは、図３ではダイオードD5,D6 と、抵抗R1〜R4
と、基準電圧Ｖ_ref1を持つコンパレータU1と、コンデン
サC4とで構成される。また図１の波形発生回路12のブロ
ックは、図３では基準電圧Ｖ_ref2を持つコンパレータU2
と、ダイオードD7と、抵抗R5,R6 と、コンデンサc5とで
構成される。

【００２２】その他の構成は、図１と同様であるため、
具体化した構成部に焦点を当てて図３の動作を説明す
る。図２(1) に示すトランスＴの出力電圧Voは、ダイオ
ードD5により整流され、更に抵抗R1，R2で分圧されて、
コンパレータU1に加えられる。コンパレ−タU1は、一方
の端子(+) に加えられている基準電圧Ｖ_ref1と、トラン
スＴの出力電圧Voと比較して（図２(1) 参照）、その結
果、図２(2) に示す波形Vaを出力する。即ち、この波形
Vaは、トランスＴの出力電圧Voのエッジ部t1,t2,t3, …
で、極性が反転するパルス状の波形である。

【００２３】このコンパレータU1の出力信号Vaは、コン
デンサC4で微分されるので、コンパレータU2の入力端子
(-) には、図２(3) に示すように、トランスＴの出力電
圧Voのエッジに同期して発生する微分波形Vbが加えられ
る。ここで、微分波形VbのパルスP2，P4は、主スイッチ
Q1がオフになるタイミングに同期して発生する。なお、
ダイオードD6は、コンパレータU2の入力端子(-) に過大
なマイナス入力が入って、これを破損しないように保護
するものである。

【００２４】コンパレータU2は、図２(3) に示す微分パ
ルスP1,P2,P3, …を入力端子(-) に、基準電圧Ｖ_ref2を
入力端子(+) に導入してこれを比較する。そして、微分
パルスP2，P4が発生した時点で、Ｖ_ref2 ＜微分パルスP2,P4 の波高値となるので、コンパレータU2の出力は、マイナス電位へ
急激に反転する。従って、コンデンサc5とダイオードD7
の回路において、図３に示すような電流i1が流れ、コン
デンサc5に蓄えられたエネルギーを放出する。

【００２５】コンパレータU2は、微分パルスP2が消滅す
ると、入力端子(+) の電位の方が、入力端子(-) の電位
より高くなるので、その出力は、再びHIGHレベルとな
る。従ってダイオードD7はオフとなり、コンデンサc5の
電位は、電源Vcc と共通電位間に接続された２つの抵抗
R5とR6で分圧された電位を目指して一定の勾配で上昇す
る。即ち、コンデンサc5の電圧である信号Vcは、一定の
傾斜で増加するランプ波形となる（図２(4) 参照）。な
お、図２(4) の同期波形の最大電圧と勾配は、抵抗R5，
R6の値とコンデンサc5の容量で決定できる。そして時刻
t4にて、トランスＴの出力電圧Voの次の立ち下がりエッ
ジが発生して微分パルスP4が、コンパレータU2が加えら
れると、再び上述の動作が繰り返され、信号Vcの波形
は、急激にマイナス電位に落ち込み、そこからまた一定
の勾配で上昇する。このようにして図２(4) に示す同期
波形が作り出される。

【００２６】なお、図３では、具体的構成例を上げて説
明したが、本発明の検出回路11と、波形発生回路12の構
成を図３の構成に限定するわけではない。また、図１，
図３では、スイッチングのタイミングを把握する信号と
して巻線W2の出力電圧Voを検出回路11に導入したが、図
５に示す巻線W3側からこの出力電圧Voに相当するタイミ
ング信号を導入するようにしてもよい。また、同期波形
は、各種の構成で作り出すことができる。図４はその１
例であり、図１の波形発生回路12のブロック部のみを示
したものである。なお、図４に示すコンパレータU2は、
図３のコンパレータU2に相当するものであるが、この場
合、図２(3) に示す微分パルスP1,P2,P3, …を入力端子
(+) に加え、基準電圧Ｖ_ref2を入力端子(-)に加えたも
のである。従って、図２(3)の微分パルスP2,P4,…が発
生している期間以外は、その出力V1は、LOW レベルにあ
る。そして、微分パルスP2，P4, …が発生して基準電圧
Ｖref2を越えいてる期間だけHIGHレベルとなるので、図
４(1)に示すV1波形となる。また、上述では、PWM 回路
３がトランスＴの１次側に位置する所謂１次側制御方式
で説明したが、このPWM 回路３をトランスＴの２次側に
接続し、このPWM 回路３の出力を図示しないトランスを
介してトランスＴの１次側へ加えるようにしても良い
（これを２次側制御方式と言う）。

【００２７】増幅器U3とコンデンサC6は、積分回路を形
成している。そして、コンパレータU2の出力V1がLOW レ
ベルの期間は、図４に示す積分電流i2が流れるので、そ
の積分電圧Vcは図４(2) に示す波形のように積分定数C6
・R7の傾きで増加する。そして、コンパレータU2の出力
V1が、立ち上がるとダイオードD8がオンとなり、図４に
示す電流i3が流れて、積分コンデンサC6をマイナスにチ
ャージする。なお、この場合、C6・R8の積分時定数は、
小さい値に設定しているので、この立ち上がりエッジで
直ちに、積分コンデンサC6をマイナスにチャージでき
る。

【００２８】

【発明の効果】以上説明したように本発明によれば、コ
ンパレータ13やドライブ回路４などの遅延時間に影響さ
れずスイッチングのパルス幅の全部を電圧制御に利用で
きるようになった。その結果、高周波でも大電流の出力
を得ることができ、高い制御性を持つ従出力回路を実現
できる。この点に基づきトランスの出力電圧を高くしな
くても従出力電圧を確保できるため、低耐圧の電子部品
を使用できる。従って、小型、低損失のスイッチング電
源を作ることもできる。

【図面の簡単な説明】

【図１】本発明に係るスイッチング電源の構成例を示す
図

【図２】図１，図３のタイムチャート

【図３】図１の具体的な構成例を示す図

【図４】他の実施例を示す図

【図５】従来例を示す図

【図６】図５のタイムチャート

【符号の説明】

４ドライブ回路 11 検出回路 12 波形発生回路 13 コンパレータ 14 誤差増幅器 Q2 スイッチ素子

Claims

(57)【特許請求の範囲】

【請求項１】トランスの１次側に主スイッチ(Q1)を備
え、この１次側に加えられた直流電圧(V_in) をスイッチ
ング制御することで、２次側の第１巻線(W3)に誘起され
る電圧を制御し、２次側の誘起電圧から直流出力を得る
スイッチング電源において、前記トランスの２次側に設けた第２巻線(W2)と、この第２巻線の出力の整流波形を平滑する平滑回路と、この第２巻線と平滑回路の間に設けられ、オン・オフ動
作することで、通過する電気量を制御する通過量制御手
段(Q2,４) と、前記スイッチングのオフ・タイミングを検出する検出回
路(11)と、このオフ・タイミングから次のオフ・タイミングの期間
まで、一定の傾斜で繰り返し推移する鋸形の同期波形を
発生する波形発生回路(12)と、前記平滑回路の出力電圧と設定電圧を導入し、比較信号
を出力する誤差増幅器と、前記同期波形と比較信号を導入し、この２つの信号の大
小を比較して得られる信号(Ve)を前記通過量制御手段に
出力するコンパレータ(13)と、を備えたことを特徴とするスイッチング電源。