JP3057273B2

JP3057273B2 - スイッチング電源

Info

Publication number: JP3057273B2
Application number: JP3291506A
Authority: JP
Inventors: 清春稲生; 修一松田
Original assignee: Yokogawa Electric Corp
Current assignee: Yokogawa Electric Corp
Priority date: 1991-11-07
Filing date: 1991-11-07
Publication date: 2000-06-26
Anticipated expiration: 2015-06-26
Also published as: JPH05137336A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】主出力回路と、従出力回路とを持
つ多出力のスイッング電源において、本発明は、主に従
出力回路部の構成に関する。更に詳述すると、この従出
力回路は、当該回路に加えられるパルス状電圧のパルス
幅を適切に切り出すことで、所望の値の直流出力電圧を
得る方式のものである。

【０００２】

【従来の技術】図５は、主出力回路と、従出力回路とを
備えた従来の多出力のスイッチング電源を示す図、図６
は、図５の各部の波形を示す図である。主出力回路と
は、トランスＴの１次側の主スイッチQ1を制御する信号
S1の基になる電圧V1を提供する出力回路のことである。
ここで制御回路３は、主出力回路１の出力電圧V1が設定
電圧（図示せず）と一致するようなパルス幅信号S1を出
力して、スイッチQ1のデューティを制御する。その結
果、２次捲線W3に誘起される電圧V0のデューティが変化
し、これが整流・平滑されて回路の主出力電圧V1が設定
電圧となる。主出力回路１は、２次捲線W3と、この誘起
電圧を整流するダイオードD1と、チョークコイルL1とコ
ンデンサC1より構成される平滑回路と、チョークコイル
L1に蓄えられたエネルギーを放出するダイオードD2で構
成される。なお主出力回路１の出力電圧V1は、フォトカ
プラ２で絶縁されて、トランスＴの１次側へ帰還され
る。

【０００３】従出力回路とは、主出力回路の捲線W3と別
に巻装された2次捲線W2に接続され、この捲線W2の誘起
電圧から直流電圧を得る回路のことである。従出力回路
の捲線W2に誘起される電圧V0のデューテイは、入力電圧
Ｖ_in又は主出力回路の負荷電流Ｉ_OUTにより変化するの
で、対策を施さないと、従出力回路10の直流出力電圧V2
は、変動してしまう。そこで、従出力回路10は、一般に
従出力電圧V2を安定化する手段を備えている。図５で
は、後述する波形発生回路６と、制御回路５と、ドライ
ブ回路４が、従出力電圧V2の安定化手段である。図５に
おいて、捲線W2の誘起電圧V0(図6(1)参照)は、ダイオー
ドD3により整流され、スイッチ素子であるであるFET Q2
に加えられる。FET Q2は、ドライブ回路４により、その
オン・オフが制御される。スイッチ素子Q2を通過した電
圧は、チョークコイルL2とコンデンサC2で平滑されリプ
ルの小さい従出力電圧V2となる。ダイオードD4は、チョ
ークコイルL2に蓄えられたエネルギーをスイッチ素子Q2
がオフの期間に放出するものである。

【０００４】この従出力電圧V2の安定化は、捲線W2の誘
起電圧Voのパルス幅Tp(図６(1)参照)をスイッチ素子Q2
にて適切に切り出し、これを次段の平滑回路(チョーク
コイルL2とコンデンサC2)へ加えることで行われる。ス
イッチ素子Q2の制御動作を図６を参照しながら説明す
る。この従出力電圧V2は、捲線W2の電圧Voを導入し図６
(3)に示すような同期波形を出力する波形発生回路６
と、この従出力電圧V2と波形発生回路６の出力Vcとを導
入しドライブ回路４を図６(2)のように制御する制御回
路５により安定化される。ＦＥＴQ2はスイッチ動作する
ものであり、トランスT2は制御回路５の出力をレベル変
換するドライブ・トランスである。

【０００５】このような図５の装置は、次のように動作
する。コンデンサC3の両端には、直流電圧Ｖ_inが加えら
れている。スイッチ素子Q1は、制御回路３によりオン・
オフ制御される。従って、１次捲線W1へ断続的に電圧が
加えられるので、2次捲線W2とW3には、誘起電圧が発生
する。ここで、主出力回路１で得られる主出力電圧V1
は、フォトカプラ２を介してトランスＴの１次側に帰還
される。そしてこの主出力電圧V1が設定電圧(図示せず)
となるように制御回路３にてパルス幅変調信号S1を作
り、これに基づいて、主スイッチ素子Q1のオン・オフの
デューティを制御する。

【０００６】ここで、この２次捲線W2に誘起される電圧
Voのデューテイは、入力電圧Ｖ_in又は主出力回路側の負
荷電流Ｉ_outにより変動する。その理由は次の通りであ
る。入力電圧Ｖ_inが低下すると、主出力電圧V1を一定に
保つために主スイッチQ1のデューティは増加する。また
主出力回路の負荷電流Ｉ_outが増大すると、主出力電圧
V1を一定に保つため、主スイッチQ1のデューティは増加
する。従って、捲線W3と同一のコアに巻装された捲線W2
の誘起電圧Voのデューティも増加する。このように、捲
線W2の誘起電圧Voのデューティが変動しても、図５の装
置は、従出力電圧V2が一定となるように制御動作してい
る。

【０００７】その制御動作を説明する。既述したように
従出力回路に加えられる入力電圧Voは、図６(1)のよう
な波形である。波形発生回路６は、この入力電圧Voを導
入し、入力電圧VoがHIGHの期間Tpだけ(図６参照）、ラ
ンプ波状（鋸波状）に増加する同期波形（図6(3)参照)
を出力する。この同期波形は、トランスＴの１次側のス
イッチング波形に同期した信号であり、波形発生回路６
は、２次捲線W2の誘起電圧Voのオン側(HIGH)を検出し
て、この同期波形を作っている。制御回路５は、この図
6(3)の同期波形Vcと、従出力電圧V2とを導入して、比較
電圧VKを作りだす。

【０００８】制御回路５が作りだすこの比較電圧VK(図6
(3)参照)は、従出力回路の従出力電圧V2が、設定電圧
(図示せず)より高い場合、上昇する。制御回路５は、自
ら作りだした比較電圧VKと、図6 の同期波形Vcとを比
べ、比較電圧VK ＜同期波形値の期間、スイッチ素子Q2がオンとなる(図6(2)参照)よう
な信号をドライブ回路4に加える。具体的に説明する
と、従出力電圧V2が設定電圧より高い場合、図6(3)の比
較電圧VKは、上昇する。従って、比較電圧VK＜同期波
形値となる期間、つまり、スイッチ素子Q2がオンとな
る期間が、減少する。その結果、チョークコイルL2とコ
ンデンサC2で構成される平滑回路へ供給される電気量が
減少するので従出力電圧V2の値は減少し、設定電圧に近
づく。逆に、従出力電圧V2が設定電圧より低い場合、比
較電圧VKは低下し、上述の動作と逆になる。つまり、ス
イッチ素子Q2がオンとなる期間が広がり、チョークコイ
ルL2とコンデンサC2に供給される電気量が増大するの
で、従出力電圧V2は増加する。即ち、従出力電圧V2は、
設定電圧に近づく。

【０００９】

【発明が解決しようとする課題】ここでスイッチ素子Q2
として、一般にMOS-FETが用いられるが、MOS-FETはゲー
ト電圧をソース電圧より少なくとも４ｖ以上高くしない
と、オンにドライブできない（なお、一般の接合形ＦＥ
Ｔでもゲート電位をソース電位より高くしなければなら
ない）。即ち、図５のＡ点よりも４ｖ以上高い電圧信号
をFET Q2のゲートに加える必要がある。しかし，Ａ点は
従出力回路10のプラス側電位点であり、これ以上高い電
位を得るためには、絶縁手段が必要である。そこで、従
来装置では、ドライブ・トランスT2を備えてこれに制御
回路５の出力Vaを加え、Ａ点より4V以上高い電圧を作り
だしてFET Q2のゲートに加えている。

【００１０】ここで制御回路５と、ドライブ回路４の間
にドライブ・トランスT2を設けると、このドライブ・ト
ランスT2を通過する際に、パルス幅信号Vaの遅延が生じ
る。この遅延時間をTdとすると、一般にTd＝200 ns 程
である。従って、或る時刻TAで、比較電圧VK＜同期波形
値となっても制御回路５が、これを検出して、スイッ
チ素子Q2を実際にオンにするまでに、時間Tdかかる(図6
(2)参照)。そのため従出力回路10に加えられる入力パル
ス幅Tp(トランスＴの出力パルス幅でもある）に対し
て、最大（Tp−Td）のパルス幅しか、スイッチ素子Q2を
介して平滑回路（L2とC2で構成される回路)へ供給する
ことができない。ここで、図5の電源のスイッチング周
波数が、100 KHz程度の低い周波数であれば(入力パルズ
幅Tpは、約3 μｓ）、Td＝200 ns<< Tp＝3 μｓなの
で、図６（３）に示す遅延時間Tdは、無視できる程であ
る。しかし、低周波のスイッチング電源は、トランスの
形状や回路素子が大きくなるので、小型化のため、スイ
ッチング周波数を高周波で設計するようになってきてい
る。

【００１１】しかし高周波のスイッチング電源では、入
力パルス幅Tpが小さくなるので、遅延時間Tdの占める割
合が大きくなり、遅延時間Tdを無視できなくなる。具体
的に述べると、入力パルス幅Tpが、遅延時間Tpに比べて
比較的大きくなるスイッチング周波数が300KHz以上の高
周波（Tp＜１ μｓ）では、遅延時間Tdの占める割合が
大きくなる。従って、従出力回路から大電流を出力しよ
うとすると、平滑回路に供給される電気量が少ないの
で、出力を確保できなくなるという問題がある。

【００１２】また、主出力回路と従出力回路のどちらも
パルス状に通過する電気量のパルス幅を適切に切り取る
ことで、得られる直流電圧値(V1，V2）を制御している
にもかかわらず、その構成回路の共通化を図ることがで
きない。即ち、主出力回路における電圧の安定化制御の
構成と、従出力回路における電圧の安定化制御の構成が
異なるからである。もし、構成回路の共通化を図ること
ができれば、スイッチング電源の設計工数を削減でき、
また、電子部品の品種を減少させることができるので、
コストの逓減にも効果がある。

【００１３】本発明の目的は、ドライブ・トランスT2に
よるドライブ信号Vaの遅延を解消することで大電流出力
時でも出力を確保できると同時に、主出力回路の安定化
制御回路と従出力回路のそれの共通化を図ることで構成
電子部品の種類を少なくできるスイッチング電源を提供
することである。

【００１４】

【課題を解決するための手段】本発明は、トランス(T)
の１次側に設けた主スイッチ(Q1)をスイッチングし、2
次側の第１捲線(W3)に誘起された電圧の整流波形を平滑
し、得られた主出力電圧(V1)が第１設定電圧(Vt)と等し
くなるようにスイッチングのデューティを制御するスイ
ッチング電源において、前記トランスの２次側に設けた
第２捲線(W2)と、この第２捲線に誘起した電圧の整流波
形をチョークコイル(L2)を用いて平滑する平滑回路と、
第２捲線とこの平滑回路の間に設けられ、オン・オフ動
作することで、通過する電気量を制御するＦＥＴ(Q2)
と、前記チョークコイル(L2)の鉄心に巻装され、一端が
前記ＦＥＴのソース側に接続された第３捲線(W6)と、こ
の第３捲線の誘起電圧を導入し、前記主スイッチ(Q1)が
オフとなった時点から次のオフになる時点まで、一定の
傾斜で繰り返し推移する鋸形の同期波形を出力する波形
発生器と、前記平滑回路が出力する従出力電圧(V2)と第
２設定電圧(Vs)を導入し、比較信号を出力する誤差増幅
器と、前記第２捲線(W2)に誘起した電圧(Vo)と第３捲線
に誘起した電圧(VB)とを導入して、それぞれから直流電
圧を作り出す機能を持ち、かつ前記電圧(Vo)から作りだ
した直流電圧より前記電圧(VB)から作りだした電圧の方
が高くなると、電圧(VB)のみから直流電圧を作り出す補
助電源と、この補助電源で得られた直流電圧を電源と
し、前記同期波形と比較信号を導入し、この信号の大小
を比較して得られる信号(Ve)を前記ＦＥＴのゲートに加
えてこれをオン・オフ駆動するPWM回路と、を備えたこ
とを特徴とするものである。

【００１５】

【作用】ＦＥＴを駆動するにはソース電位より高い電位
の信号をゲートに加える必要がある。本発明の第３捲線
は、従出力回路に設けられたチョークコイルの鉄心に巻
装されたもので、その一端はＦＥＴのソース側に接続さ
れている。補助電源は、このチョークコイルの誘起電圧
をレギュレートすることで直流電圧Vccを得る。第３捲
線の誘起電圧は、その巻き数に応じて選択できるので、
この直流電圧Vccは、第３捲線の巻き数を適切に定める
ことでＦＥＴを駆動するに十分な電圧とすることができ
る。従って、PWM回路は、その出力Veで直接ＦＥＴを駆
動することができるので、ドライブ・トランスT2（従来
手段が備えていたもの）における信号の遅延から解放さ
れる。

【００１６】

【実施例】図１は本発明に係るスイッチング電源の構成
例を示す図、図２は図１の全体の動作を説明するタイム
チャート、図３は図１の各部の信号のタイムチャート、
図４は従出力部の別の構成例を示す図である。

【００１７】図１において、トランスＴの１次側の主ス
イッチQ1は、PWM回路23から加えられたパルス幅信号S1
によりスイッチングされる。このスイッチング周波数
は、発振回路21により定められる。２次側の捲線W3に誘
起されたパルス状電圧は、主出力回路１のダイオードD1
とチョークコイルL1とコンデンサC1の作用により主出力
電圧V1となる。そして、この電圧V1は、誤差増幅器24に
加えられ、ここで設定電圧Vtと比較される。誤差増幅器
24は、比較信号Vk’をPWM回路23に帰還する。比較信号V
k’は、設定電圧Vt ＜主出力電圧V1 であれば、その値が増加し、逆であればその値が減少す
る。そして、Vt＝V1 であれば或る電圧レベルとなる。
PWM回路23は、導入した比較信号Vk’に基づいて出力す
るパルス信号S1のデューティを制御するので、主出力電
圧V1は、設定電圧Vtと等しい値になる。なお、補助電源
22は、トランスＴの鉄心に巻装された捲線W4の誘起電圧
から直流電圧を作りだしPWM回路23の電源電圧を供給し
ている。

【００１８】次に従出力回路を説明する。図１におい
て、ダイオードD3とD4、ＦＥＴQ2、チョークコイルL2、
コンデンサC2は、図５で説明したものと同様な作用・効
果を持つものである。即ち、ダイオードD3は、捲線W2に
誘起した電圧を整流する作用を持ち、チョークコイルL2
とコンデンサC2は、平滑回路を構成している。また、Ｆ
ＥＴQ2は、捲線W2と、前記平滑回路の間に設けられ、オ
ン・オフ動作することで、通過する電気量を制御するも
のである。

【００１９】本発明はこれ以降の構成に特徴がある。捲
線W6は、従出力回路10を構成するチョークコイルL2の鉄
心に巻装され、その一端がＦＥＴQ2のソース側のＡ点に
接続される。波形発生回路11は、この捲線W6の誘起電圧
VBを導入し、主スイッチQ1がオフとなった時点から次の
オフになる時点まで、一定の傾斜で繰り返し推移する鋸
形の同期波形Vcを出力するものである。なお、本願の波
形発生回路11は、同期信号Vcを作りだす基のタイミング
信号を従出力回路10のチョークコイルL2に巻装した捲線
W6の誘起電圧VBから作りだしている点と、同期信号Vcの
形状が、主スイッチQ1がオフとなった時点から次のオフ
になる時点まで、一定の傾斜で繰り返し推移する鋸形で
ある点で、従来例の波形発生回路と異なっている。

【００２０】誤差増幅器14は、平滑回路（従出力回路1
0）の従出力電圧V2と設定電圧Vsを導入し、比較信号Vk
を出力するものである。この誤差増幅器14は、既述した
誤差増幅器24と同様な動作を行うものであり、その構成
も全く同様なものを用いることができる。つまり、従出
力電圧V2は、誤差増幅器14に加えられ、ここで設定電圧
Vsと比較される。そして誤差増幅器14は、比較信号Vkを
PWM回路13に出力する。比較信号Vkは、設定電圧Vs ＜従出力電圧V2 であれば、その値が増加し、逆であればその値が減少す
る。そして、Vs＝V2 であれば或る電圧レベルとなる。

【００２１】補助電源12は、ダイオードD5と抵抗R2を介
することで、主トランスＴの捲線W2に誘起した電圧Voを
整流して導入する。更に、チョークコイルL2へ設けた捲
線W6に誘起した電圧VBも導入する。そして、導入した２
つの電圧Vo、VBからそれぞれ直流電圧を作り出す機能を
持っている。この機能はありふれた構成で実現できる。
そして、主トランスＴの電圧Voから作りだした直流電圧
より、チョークコイルL2の電圧VBから作りだした直流電
圧の方が高くなると、チョークコイルL2の電圧VBのみか
ら直流電圧Vcc2を作り出すように動作する。

【００２２】このような動作はありふれた手段で実現で
きる。例えば、２つのダイオードのカソード同士を接続
し、一方のダイオードのアノードへは、主トランスＴの
電圧Voから作りだした直流電圧を加え、他方のダイオー
ドのアノードへは、チョークコイルL2の電圧VBから作り
だした直流電圧を加える。このようにすると、高い電圧
のみがダイオードのカソードから取り出される。なお、
補助電源12は、主トランスＴとチョークコイルL2から導
入した電圧を安定化するため、公知の構成のレギュレー
タを内蔵している。補助電源12が出力する直流電圧をVc
c2とする。チョークコイルL2の捲線W6の誘起電圧VBは、
その巻き数に応じて選択できるので、補助電源12の直流
電圧Vcc2は、捲線W6の巻き数を適切に定めることでＦＥ
ＴQ2を駆動するに十分な電圧とすることができる。PWM
回路13は、補助電源12で得られた直流電圧Vcc2を電源電
圧とし、波形発生回路11から同期波形Vcと、誤差増幅器
14から比較信号Vkを導入し、この信号の大小を比較して
得られる信号VeをＦＥＴQ2のゲートに直接加えてこれを
オン・オフ駆動するものである。

【００２３】以上のように構成された図１の装置の動作
を図３を参照して説明する。本発明の第１の特徴とする
点は、従出力回路10のチョークコイルL2へ、新たに捲線
W6を設け、この捲線W6から、Ａ点より高い直流電圧Vcc2
を得るようにした点である。第２の特徴とする点は、同
期信号Vcを作りだす基のタイミング信号を従出力回路10
のチョークコイルL2に巻装した捲線W6の誘起電圧VBから
作りだしている点である。このように構成することで、
多くの効果が得られる。

【００２４】チョークコイルL2の捲線W6には、図３(1)
に示すような電圧VBの波形が誘起される。ここで、時刻
t1〜t2と、t3〜t4は、主スイッチQ1がオンの期間であ
り、時刻t2〜t3は、主スイッチQ1がオフの期間である。
捲線W6の一方の端部は、図１に示すＡ点に接続されてい
るため、補助電源12は、Ａ点よりVcc高い電圧を電源電
圧として、PWM回路13へ供給することができる。従っ
て、PWM回路13は、Ａ点より約Vcc2高い電圧をＦＥＴQ2
のゲートに加えることができるので、ドライブ用トラン
ス（図５参照）を用いることなく、直接ＦＥＴQ2を駆動
できる。

【００２５】次に波形発生回路11とPWM回路13の動作を
説明する。波形発生回路11には図３(1)に示すパルス波
形VBが加えられる。このパルス波形VBは、主スイッチQ1
のオン・オフを表現しているので、波形発生回路11は、
波形VBの立ち下がりエッジを認識することで、主スイッ
チQ1がオフとなった時点から次のオフになる時点までを
把握することができる。そして、図３(2)に示す如く、
この期間にて一定の傾斜で繰り返し推移する鋸形を出力
する。

【００２６】PWM回路13は、既述したように変化する比
較電圧Vkと、同期波形Vcの大小を比較し、その結果、図
３(3)に示すようなパルス幅が制御された信号VeをＦＥ
ＴQ2に加えて、これをオン・オフに駆動している。この
ように本発明では、同期波形Vcを作りだす元のタイミン
グ信号（主スイッチQ1のオン・オフを意味する信号）を
トランスＴから取り入れず、従出力回路10のチョークコ
イルL2から導入しているので、波形発生回路11を構成す
る電子部品として高耐圧の部品を必要としない効果も得
られる。

【００２７】次に図２を参照して図１装置の全体の動作
を説明する。まず、１次側の制御動作について説明す
る。図２(1)に示す如く直流電圧Ｖ_inが立ち上がると、
抵抗R1を通じて補助電源22に直流電圧が供給される。補
助電源22は、既述した補助電源12と同じ構成・動作のも
のであり、抵抗R1を介して供給された電圧により、図２
(2)の如くその出力電圧Vcc1を増加させる。ここで、補
助電源12と補助電源22に加えられる信号の対応関係を説
明する。補助電源12に加えられる主トランスＴからの電
圧Voは、補助電源22では、この抵抗R1を介して加えられ
る電圧Ｖ_inに相当する。また、補助電源12に加えられた
チョークコイルL2の捲線W6の電圧VBは、補助電源22で
は、主トランスＴに巻装した捲線W4からの電圧に相当す
る。

【００２８】そして補助電源22の出力電圧Vcc1が、PWM
回路23のスタート電圧Ｖ_TH1以上になると、発振回路21
とPWM回路23が動作するので、主スイッチQ1がオン・オ
フを開始する。従って、主出力回路１が動作し始めるの
で、図２(3)に示す如く主出力電圧V1が立ち上がる。誤
差増幅器24は、この主出力電圧V1と設定電圧Vtを導入
し、既述した比較電圧Vk'をPWM回路23に帰還する。PWM
回路23は、既述した動作を行い主出力電圧V1は、設定電
圧Vtと等しくなった時点で安定する。なお、主出力電圧
V1が立ち上がると、補助電源22には、捲線W4から電力が
供給され、補助電源22は直流電圧Ｖ_inに代わり、この捲
線W4からの電力により出力電圧Vcc1を作り出す（なお直
流電圧Ｖ_inから補助電源２２への電力流入は遮断され
る）。

【００２９】主出力回路１が立ち上がると、主トランス
Ｔの２次捲線W2の誘起電圧Voも図２(4)の如く立ち上が
る。この誘起電圧Voは、ダイオードD5と抵抗R2を通じ
て、従出力回路10の補助電源12に供給される。従って、
補助電源12の出力電圧Vcc2は、図２(5)の如く増加す
る。そして、この補助電源12の出力電圧Vcc2の値が、PW
M回路13のスタート電圧Ｖ_TH2以上になると、PWM回路13
が動作を開始し、ＦＥＴQ2のスイッチングを行うように
なる。従って、捲線W2の誘起電圧Voのパルス電力がＦＥ
ＴQ2を介して、平滑回路に供給され、従出力回路10が立
ち上がる。即ち、従出力電圧V2は、図２(6)の如く増加
する。

【００３０】なお、従出力電圧V2が立ち上がると、補助
電源12には、チョークコイルL2の捲線W6からフローティ
ングで電力が供給され、補助電源12は誘起電圧Voに代わ
り、この捲線W6からの電力により出力電圧Vcc2を作り出
す（なお誘起電圧Voから補助電源1２への電力流入は遮
断される）。例えば、補助電源12は、チョークコイルL2
からの電圧VBをフォワード方向で整流・平滑することに
より直流電圧Vcc2を作り出す。従出力電圧V2は、誤差増
幅器14で設定電圧Vsと比較され、その比較電圧Vkは、PW
M回路13に帰還されて、従出力電圧V2が安定化される。

【００３１】以上の説明のように主出力回路１と従出力
回路10のそれぞれの構成回路である補助電源12と22、PW
M回路13と23、誤差増幅器14と24は、同じ種類の電子部
品を用いることができる。また、PWM回路13の出力によ
り直接ＦＥＴQ2のドライブを行うことができ絶縁は不要
となる。

【００３２】図４は、本発明装置の従出力回路10におけ
るチョークコイルL2と、コンデンサC2と、ダイオードD3
と、ＦＥＴQ2の別の構成例を示す図である。本発明で
は、ＦＥＴQ2の駆動回路が、フローティングで構成され
ているので、チョークコイルL2と、コンデンサC2と、ダ
イオードD3と、ＦＥＴQ2の配置位置は、任意でよく、例
えば図４のように構成してもよい。また、上述では、PW
M回路23をトランスＴの１次側に配置した所謂１次側制
御方式で説明したが、このPWM回路23をトランスＴの２
次側に配置する所謂２次側制御方式でも本発明は成立す
る。この場合、PWM回路23の出力S1は、例えばトランス
で絶縁されて主スイッチQ1に加えられる。

【００３３】

【発明の効果】以上説明したように本発明によれば、ド
ライブ・トランスT2（図５参照）が不要となったのでＦ
ＥＴQ2を駆動する信号Veの遅延が解消された。従って高
周波の回路でスイッチング電源を構成しても大電流を従
出力回路から取り出すことができる。また、ドライブ・
トランスT2を必要としなくなったため、高周波のノイズ
がトランスＴの１次側に流出すると言うことがなくなっ
た。また、同期信号Vcを作り出す基の信号をトランスＴ
以外の回路（チョークコイルL1）から取っているので、
低耐圧の電子部品で波形発生回路11を構成でき、その結
果、スイッチング電源を小型化できる。また、主出力回
路１と従出力回路10のそれぞれの構成回路である補助電
源12と22、PWM回路13と23、誤差増幅器14と24は、同じ
種類の電子部品を用いることができる。従って、使用す
る電子部品の品種が少なくなるので、コストの逓減を図
ることができる。

【図面の簡単な説明】

【図１】本発明に係るスイッチング電源の構成例を示す
図

【図２】図１の全体の動作を説明するタイムチャート

【図３】図１の各部の信号のタイムチャート

【図４】従出力部の別の構成例を示す図

【図５】従来例を示す図

【図６】図５の動作を示すタイムチャート

【符号の説明】

11 波形発生回路 12、22 補助電源 13、23 PWM回路 14、24 誤差増幅器 L1、L2 チョークコイル Q2 ＦＥＴ

Claims

(57)【特許請求の範囲】

【請求項１】トランス(T)の１次側に設けた主スイッ
チ(Q1)をスイッチングし、2次側の第１捲線(W3)に誘起
された電圧の整流波形を平滑し、得られた主出力電圧(V
1)が第１設定電圧(Vt)と等しくなるようにスイッチング
のデューティを制御するスイッチング電源において、前記トランスの２次側に設けた第２捲線(W2)と、この第２捲線に誘起した電圧の整流波形をチョークコイ
ル(L2)を用いて平滑する平滑回路と、第２捲線とこの平滑回路の間に設けられ、オン・オフ動
作することで、通過する電気量を制御するＦＥＴ(Q2)
と、前記チョークコイル(L2)の鉄心に巻装され、一端が前記
ＦＥＴのソース側に接続された第３捲線(W6)と、この第３捲線の誘起電圧を導入し、前記主スイッチ(Q1)
がオフとなった時点から次のオフになる時点まで、一定
の傾斜で繰り返し推移する鋸形の同期波形を出力する波
形発生器と、前記平滑回路が出力する従出力電圧(V2)と第２設定電圧
(Vs)を導入し、比較信号を出力する誤差増幅器と、前記第２捲線(W2)に誘起した電圧(Vo)と第３捲線に誘起
した電圧(VB)とを導入して、それぞれから直流電圧を作
り出す機能を持ち、かつ前記電圧(Vo)から作りだした直
流電圧より前記電圧(VB)から作りだした電圧の方が高く
なると、電圧(VB)のみから直流電圧を作り出す補助電源
と、この補助電源で得られた直流電圧を電源とし、前記同期
波形と比較信号を導入し、この信号の大小を比較して得
られる信号(Ve)を前記ＦＥＴのゲートに加えてこれをオ
ン・オフ駆動するPWM回路と、を備えたことを特徴とするスイッチング電源。