JP2003052175A - 多出力スイッチング電源回路 - Google Patents
多出力スイッチング電源回路Info
- Publication number
- JP2003052175A JP2003052175A JP2002158167A JP2002158167A JP2003052175A JP 2003052175 A JP2003052175 A JP 2003052175A JP 2002158167 A JP2002158167 A JP 2002158167A JP 2002158167 A JP2002158167 A JP 2002158167A JP 2003052175 A JP2003052175 A JP 2003052175A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- output
- transformer
- winding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】 電源変換効率を向上させ、多出力化を容易に
図ることができる多出力スイッチング電源回路を提供す
る。 【解決手段】 従来の多出力スイッチング電源回路に用
いられていた整流用と転流用のダイオードに代えて、同
期整流用のＮＭＯＳとマグ・アンプによる定電圧制御と
を組み合わせる回路構成とすることで、ラジエータ等の
放熱処理が不要となり、装置の小型・高効率化、及び低
電圧・多出力化を容易に図ることができる。また、マグ
・アンプ１３１を二次巻線１２３と同期整流用のＮＭＯ
Ｓ１３２との間に挿入し、同期整流用のＮＭＯＳ１３
２、１３３のドライブ回路を二次巻線１２３とは別巻線
で構成したことにより、リセット電流が流れるループ内
に同期整流用のＮＭＯＳ１３２が形成されることがなく
なり、整流側ＮＭＯＳ１３２のオフによる制御ループの
遮断の影響を受けずにマグ・アンプによる定電圧制御を
行なう。
図ることができる多出力スイッチング電源回路を提供す
る。 【解決手段】 従来の多出力スイッチング電源回路に用
いられていた整流用と転流用のダイオードに代えて、同
期整流用のＮＭＯＳとマグ・アンプによる定電圧制御と
を組み合わせる回路構成とすることで、ラジエータ等の
放熱処理が不要となり、装置の小型・高効率化、及び低
電圧・多出力化を容易に図ることができる。また、マグ
・アンプ１３１を二次巻線１２３と同期整流用のＮＭＯ
Ｓ１３２との間に挿入し、同期整流用のＮＭＯＳ１３
２、１３３のドライブ回路を二次巻線１２３とは別巻線
で構成したことにより、リセット電流が流れるループ内
に同期整流用のＮＭＯＳ１３２が形成されることがなく
なり、整流側ＮＭＯＳ１３２のオフによる制御ループの
遮断の影響を受けずにマグ・アンプによる定電圧制御を
行なう。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、マグ・アンプを
用いて定電圧制御を行なう多出力スイッチング電源回路
に関する。
用いて定電圧制御を行なう多出力スイッチング電源回路
に関する。
【０００２】
【従来の技術】図８に、多出力スイッチング電源回路の
定電圧制御にマグ・アンプを用いた従来の回路構成を示
す。
定電圧制御にマグ・アンプを用いた従来の回路構成を示
す。
【０００３】この多出力スイッチング電源回路の変圧器
２０の一次側には、直流電源部１、入力平滑用コンデン
サ２、起動用抵抗３、ＰＷＭ制御回路４、検出用抵抗
５、６、コンデンサ７、平滑用チョークコイル８、整流
用ダイオード９、転流用ダイオード１０、メインスイッ
チ（例えば、Ｎチャネル型ＭＯＳトランジスタ、以下、
「ＮＭＯＳ」という）１１を備えている。
２０の一次側には、直流電源部１、入力平滑用コンデン
サ２、起動用抵抗３、ＰＷＭ制御回路４、検出用抵抗
５、６、コンデンサ７、平滑用チョークコイル８、整流
用ダイオード９、転流用ダイオード１０、メインスイッ
チ（例えば、Ｎチャネル型ＭＯＳトランジスタ、以下、
「ＮＭＯＳ」という）１１を備えている。
【０００４】変圧器２０の一次側には、一次巻線２１、
補助巻線２２が配置され、二次側には、出力部毎に二次
巻線２３ａ，２３ｂ，２３ｃ・・・が設けられている。
補助巻線２２が配置され、二次側には、出力部毎に二次
巻線２３ａ，２３ｂ，２３ｃ・・・が設けられている。
【０００５】また、変圧器２０の二次側には、マグ・ア
ンプ３１、整流側ダイオード３２、転流側ダイオード３
３、平滑用チョークコイル３４、コンデンサ３５、ダミ
ー抵抗３６、定電圧制御回路３７、検出用抵抗３８、３
９、トランジスタ４０、抵抗４１、ダイオード４２から
なる出力部Ａと、この出力部Ａと同一構成を備えた出力
部Ｂ、Ｃ・・・が設けられている。各出力部には負荷Ｒ
Ｌが接続されている。
ンプ３１、整流側ダイオード３２、転流側ダイオード３
３、平滑用チョークコイル３４、コンデンサ３５、ダミ
ー抵抗３６、定電圧制御回路３７、検出用抵抗３８、３
９、トランジスタ４０、抵抗４１、ダイオード４２から
なる出力部Ａと、この出力部Ａと同一構成を備えた出力
部Ｂ、Ｃ・・・が設けられている。各出力部には負荷Ｒ
Ｌが接続されている。
【０００６】ここで、図９、１０を参照しながら図６中
のマグ・アンプの動作原理を説明する。図９に示される
ように、マグ・アンプ３１は、パルス幅ｘμｓ（マイク
ロ秒）のパルス電流が流れているとき、オン状態にあ
る。ここで、パルス電流がオン状態／オフ状態を繰り返
しても、マグ・アンプ３１の磁化状態は、図９に示すよ
うに、パルス電流の最大値に対応するＡ点と、電流ゼロ
すなわち磁界ゼロに対応するＢ点との間を往復するだけ
であり、同マグ・アンプ３１はオン状態のままである。
ところが、パルス電流がオフ状態の間、マグ・アンプ３
１にパルス電流とは逆方向に僅かの電流（すなわち、リ
セット電流）が流れることにより、マグ・アンプ３１の
磁化状態はＣ点に移り、同マグ・アンプ３１がオフ状態
になる。この状態で、マグ・アンプ３１に正方向に電圧
Ｅが印加されても、すぐには電流が流れず、 磁束（φ）＝電圧時間積（Ｔ×Ｅ） の関係から、 ΔＴ＝Δφ／Ｅ だけ立ち上がり時間が遅れて流れ始める。この立ち上が
り時間の遅れΔＴをリセット電流による制御によってパ
ルス幅変調が行なわれる。ここで、もし、 ｘ＝ΔＴ であれば、電流は全く流れない。この式でｘは、前記同
様にパルス幅を表す。すなわち、マグ・アンプ３１のΔ
φの幅を調整することにより、パルス電流を０から１０
０％の範囲でパルス変調を行なう。
のマグ・アンプの動作原理を説明する。図９に示される
ように、マグ・アンプ３１は、パルス幅ｘμｓ（マイク
ロ秒）のパルス電流が流れているとき、オン状態にあ
る。ここで、パルス電流がオン状態／オフ状態を繰り返
しても、マグ・アンプ３１の磁化状態は、図９に示すよ
うに、パルス電流の最大値に対応するＡ点と、電流ゼロ
すなわち磁界ゼロに対応するＢ点との間を往復するだけ
であり、同マグ・アンプ３１はオン状態のままである。
ところが、パルス電流がオフ状態の間、マグ・アンプ３
１にパルス電流とは逆方向に僅かの電流（すなわち、リ
セット電流）が流れることにより、マグ・アンプ３１の
磁化状態はＣ点に移り、同マグ・アンプ３１がオフ状態
になる。この状態で、マグ・アンプ３１に正方向に電圧
Ｅが印加されても、すぐには電流が流れず、 磁束（φ）＝電圧時間積（Ｔ×Ｅ） の関係から、 ΔＴ＝Δφ／Ｅ だけ立ち上がり時間が遅れて流れ始める。この立ち上が
り時間の遅れΔＴをリセット電流による制御によってパ
ルス幅変調が行なわれる。ここで、もし、 ｘ＝ΔＴ であれば、電流は全く流れない。この式でｘは、前記同
様にパルス幅を表す。すなわち、マグ・アンプ３１のΔ
φの幅を調整することにより、パルス電流を０から１０
０％の範囲でパルス変調を行なう。
【０００７】次に、図８に示された従来の多出力スイッ
チング電源回路の動作について説明する。この多出力ス
イッチング電源回路では、直流電源部１で直流入力電圧
Ｖ１が生成され、出力される。この直流入力電圧Ｖ１
は、入力平滑用コンデンサ２で平滑化される。
チング電源回路の動作について説明する。この多出力ス
イッチング電源回路では、直流電源部１で直流入力電圧
Ｖ１が生成され、出力される。この直流入力電圧Ｖ１
は、入力平滑用コンデンサ２で平滑化される。
【０００８】ＰＷＭ制御回路４では、所定の周波数及び
検出電圧に対応したパルス幅の制御信号Ｖ４が生成され
る。検出電圧とは、変圧器２０の一次側に設けた補助巻
線２２に発生する交流電圧を整流ダイオード９により整
流して脈動電圧を生成し、この脈動電圧を平滑用チョー
クコイル８と平滑用コンデンサ７により平滑化して直流
出力電圧を生成する。この直流出力電圧を抵抗５、６に
より分圧して、その変化をＰＷＭ制御回路４で検出する
ことで生成される。すなわち、二次巻線２３ａに現れる
交流電圧は、一次巻線２１と二次巻線２３ａの巻数比に
よって決定されるものであるから、補助巻線２２により
二次巻線２３ａに現れる交流電圧に比例した交流電圧を
作成し、この交流電圧の変化を基にＰＷＭ制御回路４で
パルス幅を制御することで、出力電圧を一定に保つ。直
流入力電圧Ｖ１は、ＮＭＯＳ１１で制御信号Ｖ４に基づ
いてオン／オフ制御され、所定の周波数及び検出電圧に
対応したパルス幅を持つ交流電圧Ｖ１１が生成される。
交流電圧Ｖ１１は、変圧器２０で変圧され、同変圧器２
０の２次側巻線２３ａ，２３ｂ，２３ｃ・・・には、一
次巻線と二次巻線との巻数比に応じた交流電圧Ｖ２３
ａ，Ｖ２３ｂ，Ｖ２３ｃ・・・が発生する。
検出電圧に対応したパルス幅の制御信号Ｖ４が生成され
る。検出電圧とは、変圧器２０の一次側に設けた補助巻
線２２に発生する交流電圧を整流ダイオード９により整
流して脈動電圧を生成し、この脈動電圧を平滑用チョー
クコイル８と平滑用コンデンサ７により平滑化して直流
出力電圧を生成する。この直流出力電圧を抵抗５、６に
より分圧して、その変化をＰＷＭ制御回路４で検出する
ことで生成される。すなわち、二次巻線２３ａに現れる
交流電圧は、一次巻線２１と二次巻線２３ａの巻数比に
よって決定されるものであるから、補助巻線２２により
二次巻線２３ａに現れる交流電圧に比例した交流電圧を
作成し、この交流電圧の変化を基にＰＷＭ制御回路４で
パルス幅を制御することで、出力電圧を一定に保つ。直
流入力電圧Ｖ１は、ＮＭＯＳ１１で制御信号Ｖ４に基づ
いてオン／オフ制御され、所定の周波数及び検出電圧に
対応したパルス幅を持つ交流電圧Ｖ１１が生成される。
交流電圧Ｖ１１は、変圧器２０で変圧され、同変圧器２
０の２次側巻線２３ａ，２３ｂ，２３ｃ・・・には、一
次巻線と二次巻線との巻数比に応じた交流電圧Ｖ２３
ａ，Ｖ２３ｂ，Ｖ２３ｃ・・・が発生する。
【０００９】交流電圧Ｖ２３ａは、マグ・アンプ３１の
リセット電流に基づくオン／オフ制御により同リセット
電流に対応したパルス幅を持つ交流電圧Ｖ３１に変換さ
れる。この交流電圧Ｖ３１は、整流用ダイオード３２で
整流され、脈動電圧Ｖ３２が生成される。脈動電圧Ｖ３
２の磁気エネルギーは平滑用チョークコイル３４に蓄え
られる。この磁気エネルギーは、整流側ダイオード３２
がオフ状態で、かつ転流側ダイオード３３がオン状態と
なったときに平滑用コンデンサ３５に供給される。脈動
電圧Ｖ３２は、平滑用コンデンサ３５で平滑化され、該
平滑用コンデンサ３５で直流出力電圧が生成される。そ
して、出力部から負荷ＲＬに直流出力電圧Ｖが出力され
る。
リセット電流に基づくオン／オフ制御により同リセット
電流に対応したパルス幅を持つ交流電圧Ｖ３１に変換さ
れる。この交流電圧Ｖ３１は、整流用ダイオード３２で
整流され、脈動電圧Ｖ３２が生成される。脈動電圧Ｖ３
２の磁気エネルギーは平滑用チョークコイル３４に蓄え
られる。この磁気エネルギーは、整流側ダイオード３２
がオフ状態で、かつ転流側ダイオード３３がオン状態と
なったときに平滑用コンデンサ３５に供給される。脈動
電圧Ｖ３２は、平滑用コンデンサ３５で平滑化され、該
平滑用コンデンサ３５で直流出力電圧が生成される。そ
して、出力部から負荷ＲＬに直流出力電圧Ｖが出力され
る。
【００１０】また、直流出力電圧の安定化は、マグ・ア
ンプ３１のヒステリシス特性を利用して行なわれる。す
なわち、抵抗３８、３９で直流出力電圧の変動が検出さ
れ、定電圧制御回路３７により、直流出力電圧の安定化
に必要なマグ・アンプ３１に対するリセット電流Ｉ４２
が調整され、トランジスタ４０、抵抗４１、ダイオード
４２を介してマグ・アンプ３１のオフの期間に同マグ・
アンプ３１へリセット電流が流れる。そして、マグ・ア
ンプ３１のオン状態の期間の立ち上がりが制御され、直
流出力電圧が安定化される。
ンプ３１のヒステリシス特性を利用して行なわれる。す
なわち、抵抗３８、３９で直流出力電圧の変動が検出さ
れ、定電圧制御回路３７により、直流出力電圧の安定化
に必要なマグ・アンプ３１に対するリセット電流Ｉ４２
が調整され、トランジスタ４０、抵抗４１、ダイオード
４２を介してマグ・アンプ３１のオフの期間に同マグ・
アンプ３１へリセット電流が流れる。そして、マグ・ア
ンプ３１のオン状態の期間の立ち上がりが制御され、直
流出力電圧が安定化される。
【００１１】次に、図１１を参照しながら定電圧制御に
マグ・アンプを用いた多出力スイッチング電源回路の第
２の従来例の回路構成を説明する。
マグ・アンプを用いた多出力スイッチング電源回路の第
２の従来例の回路構成を説明する。
【００１２】この多出力スイッチング電源回路は、主出
力部Ａと複数の副出力部Ｂ、Ｃ・・・とを有し、出力が
最大で負荷変動の少ない出力部が主出力部Ａとして用い
られている。そして、一次側におけるスイッチングのデ
ューティ比は、主出力部Ａの出力電圧の変動に基づいて
負帰還制御される。主出力部Ａ以外の副出力部の出力電
圧は、主出力部Ａの出力電圧に基づいて決定されるデュ
ーティ比の交流電圧がマグ・アンプで制御されて生成さ
れる。
力部Ａと複数の副出力部Ｂ、Ｃ・・・とを有し、出力が
最大で負荷変動の少ない出力部が主出力部Ａとして用い
られている。そして、一次側におけるスイッチングのデ
ューティ比は、主出力部Ａの出力電圧の変動に基づいて
負帰還制御される。主出力部Ａ以外の副出力部の出力電
圧は、主出力部Ａの出力電圧に基づいて決定されるデュ
ーティ比の交流電圧がマグ・アンプで制御されて生成さ
れる。
【００１３】図１１に示された従来例２の多出力スイッ
チング電源回路は、変圧器６０の一次側に、直流電源部
５１、入力平滑用コンデンサ５２、起動用抵抗５３、Ｐ
ＷＭ制御回路５４、コンデンサ５５、平滑用チョークコ
イル５６、整流用ダイオード５７、転流用ダイオード５
８、ＮＭＯＳ５９を備えている。
チング電源回路は、変圧器６０の一次側に、直流電源部
５１、入力平滑用コンデンサ５２、起動用抵抗５３、Ｐ
ＷＭ制御回路５４、コンデンサ５５、平滑用チョークコ
イル５６、整流用ダイオード５７、転流用ダイオード５
８、ＮＭＯＳ５９を備えている。
【００１４】また、変圧器６０は、一次側に、一次巻線
６１、補助巻線６２を有し、二次側に、二次巻線６３、
６４、６５・・・を有している。
６１、補助巻線６２を有し、二次側に、二次巻線６３、
６４、６５・・・を有している。
【００１５】主出力部Ａは、整流側ダイオード７１、転
流側ダイオード７２、平滑用チョークコイン７３、平滑
用コンデンサ７４、ダミー抵抗７５、及び定電圧制御回
路７６を備えている。主出力部Ａには、負荷ＲＬ１が接
続されている。副出力部Ｂは、マグ・アンプ７９、整流
側ダイオード８０、転流側ダイオード８１、平滑用チョ
ークコイル８２、平滑用コンデンサ８３、定電圧制御回
路８４、抵抗８５、８６、トランジスタ８７、抵抗８
８、ダイオード８９を備えている。副出力部Ｂには、負
荷ＲＬ２が接続されている。副出力部Ｃも、副出力部Ｂ
と同様の構成であり、負荷ＲＬ３が接続されている。
流側ダイオード７２、平滑用チョークコイン７３、平滑
用コンデンサ７４、ダミー抵抗７５、及び定電圧制御回
路７６を備えている。主出力部Ａには、負荷ＲＬ１が接
続されている。副出力部Ｂは、マグ・アンプ７９、整流
側ダイオード８０、転流側ダイオード８１、平滑用チョ
ークコイル８２、平滑用コンデンサ８３、定電圧制御回
路８４、抵抗８５、８６、トランジスタ８７、抵抗８
８、ダイオード８９を備えている。副出力部Ｂには、負
荷ＲＬ２が接続されている。副出力部Ｃも、副出力部Ｂ
と同様の構成であり、負荷ＲＬ３が接続されている。
【００１６】変圧器６０の二次巻線６３に発生する交流
電圧は、整流ダイオード７１で整流され、脈動電圧Ｖ７
１が生成される。脈動電圧Ｖ７１は、その磁気エネルギ
ーが平滑用チョークコイル７３に蓄えられる。この電磁
エネルギーは、整流側ダイオード７１がオフ状態で、か
つ転流側ダイオード７２がオン状態になった時に平滑用
コンデンサ７４に供給される。脈動電圧Ｖ７１は、平滑
用コンデンサ７４で平滑され、この平滑用コンデンサ７
４で直流出力電圧Ｖ１が生成される。直流出力電圧Ｖ１
は、ダミー抵抗７５及び負荷ＲＬ１に印加される。直流
出力電圧Ｖ１が変化すると、定電圧制御回路７６で検出
されて検出信号Ｖ７６が生成される。検出信号Ｖ７６
は、ＰＷＭ制御回路５４に供給され、交流電圧Ｖ５９の
パルス幅が同ＰＷＭ制御回路５４で負帰還制御される。
電圧は、整流ダイオード７１で整流され、脈動電圧Ｖ７
１が生成される。脈動電圧Ｖ７１は、その磁気エネルギ
ーが平滑用チョークコイル７３に蓄えられる。この電磁
エネルギーは、整流側ダイオード７１がオフ状態で、か
つ転流側ダイオード７２がオン状態になった時に平滑用
コンデンサ７４に供給される。脈動電圧Ｖ７１は、平滑
用コンデンサ７４で平滑され、この平滑用コンデンサ７
４で直流出力電圧Ｖ１が生成される。直流出力電圧Ｖ１
は、ダミー抵抗７５及び負荷ＲＬ１に印加される。直流
出力電圧Ｖ１が変化すると、定電圧制御回路７６で検出
されて検出信号Ｖ７６が生成される。検出信号Ｖ７６
は、ＰＷＭ制御回路５４に供給され、交流電圧Ｖ５９の
パルス幅が同ＰＷＭ制御回路５４で負帰還制御される。
【００１７】ＰＷＭ制御回路５４によって決定されるデ
ューティ比に基づき、変圧器６０の２次巻線６４には、
一次巻線６１と二次巻線６４との巻数比に応じた交流電
圧Ｖ６４が発生する。この交流電圧Ｖ６４は、副出力部
Ｂのマグ・アンプ７９を経てダイオード８０で整流さ
れ、脈動電圧Ｖ８０が生成される。脈動電圧Ｖ８０は、
その磁気エネルギーが平滑用チョークコイル８２に蓄え
られる。この磁気エネルギーは、整流用ダイオード８０
がオフ状態で、かつ転流用ダイオード８１がオン状態に
なったときに平滑用コンデンサ８３に供給される。脈動
電圧Ｖ８０は、平滑用コンデンサ８３で平滑化され、該
平滑用コンデンサ８３で直流出力電圧Ｖ２が生成され
る。そして、副出力部Ｂから負荷ＲＬ２へ直流出力電圧
が出力される。また、抵抗８５、８６で直流出力電圧Ｖ
２の変動が検出され、定電圧制御回路８４により、直流
出力電圧Ｖ２の安定化に必要なマグ・アンプ７９に対す
るリセット電流Ｉ８９が調整され、トランジスタ８７、
抵抗８８、及びダイオード８９を介してＮＭＯＳ５９が
オフ期間、すなわち整流ダイオード８０がオフ期間にマ
グ・アンプ７９へのリセット電流Ｉ８９が流れる。そし
て、マグ・アンプ７９のオン状態の期間の立ち上がり時
間が制御され、直流出力電圧Ｖ２が安定化される。副出
力部Ｃでも、副出力部Ｂと同様の動作が行なわれる。
ューティ比に基づき、変圧器６０の２次巻線６４には、
一次巻線６１と二次巻線６４との巻数比に応じた交流電
圧Ｖ６４が発生する。この交流電圧Ｖ６４は、副出力部
Ｂのマグ・アンプ７９を経てダイオード８０で整流さ
れ、脈動電圧Ｖ８０が生成される。脈動電圧Ｖ８０は、
その磁気エネルギーが平滑用チョークコイル８２に蓄え
られる。この磁気エネルギーは、整流用ダイオード８０
がオフ状態で、かつ転流用ダイオード８１がオン状態に
なったときに平滑用コンデンサ８３に供給される。脈動
電圧Ｖ８０は、平滑用コンデンサ８３で平滑化され、該
平滑用コンデンサ８３で直流出力電圧Ｖ２が生成され
る。そして、副出力部Ｂから負荷ＲＬ２へ直流出力電圧
が出力される。また、抵抗８５、８６で直流出力電圧Ｖ
２の変動が検出され、定電圧制御回路８４により、直流
出力電圧Ｖ２の安定化に必要なマグ・アンプ７９に対す
るリセット電流Ｉ８９が調整され、トランジスタ８７、
抵抗８８、及びダイオード８９を介してＮＭＯＳ５９が
オフ期間、すなわち整流ダイオード８０がオフ期間にマ
グ・アンプ７９へのリセット電流Ｉ８９が流れる。そし
て、マグ・アンプ７９のオン状態の期間の立ち上がり時
間が制御され、直流出力電圧Ｖ２が安定化される。副出
力部Ｃでも、副出力部Ｂと同様の動作が行なわれる。
【００１８】また、本発明と技術分野が類似する従来例
３として、特許番号第２９２７７３４号公報の低損失出
力回路がある。本従来例は、図１２に示されるように、
矩形波の交流電圧を出力するトランスの二次巻線Ｎ２に
接続したマグ・アンプＭＡと、ＭＯＳ−ＦＥＴを使用し
た整流側の整流素子Ｑ１と、フライホイール側の整流素
子Ｑ２と、これらの整流素子の整流出力を平滑して直流
出力電圧を得る平滑用チョークコイルＣＨとコンデンサ
Ｃとを有する低損失出力回路であって、フライホイール
側の整流素子Ｑ２の駆動信号を平滑用チョークコイルに
より供給するように構成したことを特徴としている。
３として、特許番号第２９２７７３４号公報の低損失出
力回路がある。本従来例は、図１２に示されるように、
矩形波の交流電圧を出力するトランスの二次巻線Ｎ２に
接続したマグ・アンプＭＡと、ＭＯＳ−ＦＥＴを使用し
た整流側の整流素子Ｑ１と、フライホイール側の整流素
子Ｑ２と、これらの整流素子の整流出力を平滑して直流
出力電圧を得る平滑用チョークコイルＣＨとコンデンサ
Ｃとを有する低損失出力回路であって、フライホイール
側の整流素子Ｑ２の駆動信号を平滑用チョークコイルに
より供給するように構成したことを特徴としている。
【００１９】この構成によれば、ＭＯＳ−ＦＥＴを用い
た整流素子の整流出力を平滑する平滑用チョークコイル
ＣＨからフライホイール側の整流素子Ｑ２に駆動信号を
供給してこのフライホイール側のＭＯＳ−ＦＥＴＱ２を
オンするものである。従って、トランスの二次巻線の極
性反転後、マグ・アンプが被制御時間経過して飽和する
まで平滑用チョークコイル側のＭＯＳ−ＦＥＴに供給さ
れ、このＭＯＳ−ＦＥＴをオンさせることができて、フ
ライホイール側の電力損失が低減され、総合的な損失低
減効果を発揮することができるとしている。
た整流素子の整流出力を平滑する平滑用チョークコイル
ＣＨからフライホイール側の整流素子Ｑ２に駆動信号を
供給してこのフライホイール側のＭＯＳ−ＦＥＴＱ２を
オンするものである。従って、トランスの二次巻線の極
性反転後、マグ・アンプが被制御時間経過して飽和する
まで平滑用チョークコイル側のＭＯＳ−ＦＥＴに供給さ
れ、このＭＯＳ−ＦＥＴをオンさせることができて、フ
ライホイール側の電力損失が低減され、総合的な損失低
減効果を発揮することができるとしている。
【００２０】
【発明が解決しようとする課題】上述したようにマグ・
アンプを用いて定電圧制御を行なう多出力スイッチング
電源回路では、一般的に整流回路にダイオードを適用し
ている。整流回路にダイオードを用いた場合、ダイオー
ドの電圧降下による電力損失が変換効率の低下を招き問
題となっていた。
アンプを用いて定電圧制御を行なう多出力スイッチング
電源回路では、一般的に整流回路にダイオードを適用し
ている。整流回路にダイオードを用いた場合、ダイオー
ドの電圧降下による電力損失が変換効率の低下を招き問
題となっていた。
【００２１】また、ＬＳＩの電源電圧の低電圧化が進
み、＋３．３Ｖ、＋２．５Ｖ、＋１．８Ｖ等の出力等の
需要が高まっているが、ダイオードによる電圧降下がほ
ぼ一定（約０．４Ｖ）であるため、出力電圧が低電圧化
するに従い、ダイオード整流回路での電力損失の、電源
内部での損失に占める割合が高くなってしまうという問
題を生じている。従って、変換効率がさらに低下し、出
力電圧の低電圧化の妨げとなっていた。
み、＋３．３Ｖ、＋２．５Ｖ、＋１．８Ｖ等の出力等の
需要が高まっているが、ダイオードによる電圧降下がほ
ぼ一定（約０．４Ｖ）であるため、出力電圧が低電圧化
するに従い、ダイオード整流回路での電力損失の、電源
内部での損失に占める割合が高くなってしまうという問
題を生じている。従って、変換効率がさらに低下し、出
力電圧の低電圧化の妨げとなっていた。
【００２２】また、上記従来の多出力スイッチング電源
回路に発生する問題点を、図１１に示された従来例２の
構成を参照しながら説明する。従来の多出力スイッチン
グ電源回路では、仮にダミー抵抗７５が設けられていな
いとすると、主出力部Ａに接続された負荷ＲＬ１が例え
ば、無負荷状態のように軽くなり、負荷電流が平滑用チ
ョークコイル７３の臨界電流以下になったとき、同平滑
用チョークコイル７３に蓄えられたエネルギーが平滑用
コンデンサ７４に蓄積され、直流出力電圧Ｖ１が上昇す
る。この直流出力電圧Ｖ１の上昇を抑圧するため、メイ
ンスイッチ（ＮＭＯＳ）５９のオン状態の時間幅が狭く
なるように制御される。この場合、二次巻線６３に発生
した交流電圧のパルス幅が短くなり、副出力部Ｂにおけ
るマグ・アンプ７９に必要な電圧時間積（ＶＴ積、Ｖ；
マグ・アンプ７９の両端にかかる電圧、Ｔ；マグ・アン
プ７９が飽和するまでの時間）が確保されず、副出力部
Ｂの直流出力電圧Ｖ２が不安定になることがある。これ
に対する対策として、主出力部Ａにダミー抵抗７５を設
け、メインスイッチ（ＮＭＯＳ）５９のオン状態の時間
幅が狭くならないようにすることにより、マグ・アンプ
７９に必要な電圧時間積が確保されるようになってい
る。そのため、ダミー抵抗７５で電力が常時消費され、
電源効率が低下するという問題があった。また、ダミー
抵抗７５及び同ダミー抵抗７５の放熱を行なうための図
示しない放熱器等、あるいは、電子ダミー回路が必要と
なり、部品点数が増加するという問題があった。
回路に発生する問題点を、図１１に示された従来例２の
構成を参照しながら説明する。従来の多出力スイッチン
グ電源回路では、仮にダミー抵抗７５が設けられていな
いとすると、主出力部Ａに接続された負荷ＲＬ１が例え
ば、無負荷状態のように軽くなり、負荷電流が平滑用チ
ョークコイル７３の臨界電流以下になったとき、同平滑
用チョークコイル７３に蓄えられたエネルギーが平滑用
コンデンサ７４に蓄積され、直流出力電圧Ｖ１が上昇す
る。この直流出力電圧Ｖ１の上昇を抑圧するため、メイ
ンスイッチ（ＮＭＯＳ）５９のオン状態の時間幅が狭く
なるように制御される。この場合、二次巻線６３に発生
した交流電圧のパルス幅が短くなり、副出力部Ｂにおけ
るマグ・アンプ７９に必要な電圧時間積（ＶＴ積、Ｖ；
マグ・アンプ７９の両端にかかる電圧、Ｔ；マグ・アン
プ７９が飽和するまでの時間）が確保されず、副出力部
Ｂの直流出力電圧Ｖ２が不安定になることがある。これ
に対する対策として、主出力部Ａにダミー抵抗７５を設
け、メインスイッチ（ＮＭＯＳ）５９のオン状態の時間
幅が狭くならないようにすることにより、マグ・アンプ
７９に必要な電圧時間積が確保されるようになってい
る。そのため、ダミー抵抗７５で電力が常時消費され、
電源効率が低下するという問題があった。また、ダミー
抵抗７５及び同ダミー抵抗７５の放熱を行なうための図
示しない放熱器等、あるいは、電子ダミー回路が必要と
なり、部品点数が増加するという問題があった。
【００２３】また、上述した従来例３の低損失出力回路
は、マグ・アンプによる定電圧制御と、ＭＯＳ−ＦＥＴ
による同期整流素子とを有する低損失出力回路におい
て、フライホイール側の整流素子の駆動信号を平滑用チ
ョークコイルにより供給することで、ＭＯＳ−ＦＥＴＱ
１、Ｑ２の同時オンを防止し、短絡電流の発生を抑制す
ることが目的であり、本発明の技術分野である出力電圧
の制御に関する発明ではない。
は、マグ・アンプによる定電圧制御と、ＭＯＳ−ＦＥＴ
による同期整流素子とを有する低損失出力回路におい
て、フライホイール側の整流素子の駆動信号を平滑用チ
ョークコイルにより供給することで、ＭＯＳ−ＦＥＴＱ
１、Ｑ２の同時オンを防止し、短絡電流の発生を抑制す
ることが目的であり、本発明の技術分野である出力電圧
の制御に関する発明ではない。
【００２４】また、変圧器の一次側に生じる不具合が二
次側に及ぼす影響について考慮がなされていない。例え
ば、図１３に示された回路構成においては、変圧器のコ
アは、変圧器のインダクタンスとＮＭＯＳ９１のドレイ
ン−ソース間の容量による自由共振によりリセットされ
る。そこで、ＮＭＯＳ９３のゲート電極には、図１４に
示されるようなフライバック電圧が印加される。これに
よりＮＭＯＳ９３の導通状態が悪くなる。
次側に及ぼす影響について考慮がなされていない。例え
ば、図１３に示された回路構成においては、変圧器のコ
アは、変圧器のインダクタンスとＮＭＯＳ９１のドレイ
ン−ソース間の容量による自由共振によりリセットされ
る。そこで、ＮＭＯＳ９３のゲート電極には、図１４に
示されるようなフライバック電圧が印加される。これに
よりＮＭＯＳ９３の導通状態が悪くなる。
【００２５】この発明は、上記事情に鑑みてなされたも
のであり、電源変換効率を向上させ、多出力化を容易に
図ることができる多出力スイッチング電源回路を提供す
ることを目的とする。
のであり、電源変換効率を向上させ、多出力化を容易に
図ることができる多出力スイッチング電源回路を提供す
ることを目的とする。
【００２６】また、主出力部にダミー抵抗や電子ダミー
抵抗を設けずに、副出力部の直流出力電圧を安定して生
成できる多出力スイッチング電源回路を提供することを
目的とする。
抵抗を設けずに、副出力部の直流出力電圧を安定して生
成できる多出力スイッチング電源回路を提供することを
目的とする。
【００２７】
【課題を解決するための手段】係る目的を達成するため
に請求項１記載の発明は、直流入力電圧を生成する直流
電源と、変圧器を構成する第１の補助巻線に生じる第２
の交流電圧の電圧値を検出する検出回路と、第２の交流
電圧の電圧値の変化を検出することで生成された制御信
号により直流入力電圧をオン／オフ制御し、所定の周波
数及び第２の交流電圧に対応したパルス幅を持つ第１の
交流電圧を生成するスイッチング回路と、検出回路によ
り検出した第２の交流電圧の電圧値の変化に基づき、制
御信号を生成する制御回路と、スイッチング回路のオフ
期間に変圧器の一次巻線に励磁電流を流すことにより、
変圧器のコアをリセットするアクティブクランプ回路
と、を変圧器の一次側に有し、変圧器による第１交流電
圧の変圧により二次巻線に生じる第３の交流電圧を、リ
セット電流に基づいてオン／オフ制御してリセット電流
に対応したパルス幅を持つ第４の交流電圧を生成するマ
グ・アンプと、第４の交流電圧を整流して脈動電圧を生
成する整流回路と、脈動電圧を平滑化して直流出力電圧
を生成し、該直流出力電圧を負荷に印加する平滑回路
と、直流出力電圧の変化を検出して第４の交流電圧を負
帰還制御するためのリセット電流を生成する電圧制御回
路と、からなる出力部を変圧器の二次側に複数有し、整
流回路は、変圧器の二次側に設けた第２の補助巻線に生
じる第５の交流電圧の電圧値に応じてオン／オフ制御さ
れ、脈動電圧を生成する第１のＮＭＯＳトランジスタを
有し、平滑回路は、脈動電圧を平滑化して直流出力電圧
を生成し、該直流出力電圧を負荷に印加する平滑用コン
デンサと、脈動電圧による磁気エネルギーを蓄えるチョ
ークコイルと、変圧器の二次側に設けた第３の補助巻線
に生じる第６の交流電圧の電圧値に応じて、第１のＮＭ
ＯＳがオフ状態のときにオン状態になってチョークコイ
ルに蓄えられた電磁エネルギーを平滑用コンデンサに供
給する第２のＮＭＯＳトランジスタと、を有し、マグ・
アンプを、二次巻線と第１のＮＭＯＳトランジスタとの
間に挿入したことを特徴とする。
に請求項１記載の発明は、直流入力電圧を生成する直流
電源と、変圧器を構成する第１の補助巻線に生じる第２
の交流電圧の電圧値を検出する検出回路と、第２の交流
電圧の電圧値の変化を検出することで生成された制御信
号により直流入力電圧をオン／オフ制御し、所定の周波
数及び第２の交流電圧に対応したパルス幅を持つ第１の
交流電圧を生成するスイッチング回路と、検出回路によ
り検出した第２の交流電圧の電圧値の変化に基づき、制
御信号を生成する制御回路と、スイッチング回路のオフ
期間に変圧器の一次巻線に励磁電流を流すことにより、
変圧器のコアをリセットするアクティブクランプ回路
と、を変圧器の一次側に有し、変圧器による第１交流電
圧の変圧により二次巻線に生じる第３の交流電圧を、リ
セット電流に基づいてオン／オフ制御してリセット電流
に対応したパルス幅を持つ第４の交流電圧を生成するマ
グ・アンプと、第４の交流電圧を整流して脈動電圧を生
成する整流回路と、脈動電圧を平滑化して直流出力電圧
を生成し、該直流出力電圧を負荷に印加する平滑回路
と、直流出力電圧の変化を検出して第４の交流電圧を負
帰還制御するためのリセット電流を生成する電圧制御回
路と、からなる出力部を変圧器の二次側に複数有し、整
流回路は、変圧器の二次側に設けた第２の補助巻線に生
じる第５の交流電圧の電圧値に応じてオン／オフ制御さ
れ、脈動電圧を生成する第１のＮＭＯＳトランジスタを
有し、平滑回路は、脈動電圧を平滑化して直流出力電圧
を生成し、該直流出力電圧を負荷に印加する平滑用コン
デンサと、脈動電圧による磁気エネルギーを蓄えるチョ
ークコイルと、変圧器の二次側に設けた第３の補助巻線
に生じる第６の交流電圧の電圧値に応じて、第１のＮＭ
ＯＳがオフ状態のときにオン状態になってチョークコイ
ルに蓄えられた電磁エネルギーを平滑用コンデンサに供
給する第２のＮＭＯＳトランジスタと、を有し、マグ・
アンプを、二次巻線と第１のＮＭＯＳトランジスタとの
間に挿入したことを特徴とする。
【００２８】請求項２記載の発明は、直流入力電圧を生
成する直流電源と、変圧器を構成する第１の補助巻線に
生じる第２の交流電圧の電圧値を検出する検出回路と、
第２の交流電圧の電圧値の変化を検出することで生成さ
れた制御信号により直流入力電圧をオン／オフ制御し、
所定の周波数及び第２の交流電圧に対応したパルス幅を
持つ第１の交流電圧を生成するスイッチング回路と、検
出回路により検出した第２の交流電圧の電圧値の変化、
及び電圧変化検出回路により検出した検出信号のレベル
に基づき、制御信号を生成する制御回路と、スイッチン
グ回路のオフ期間に変圧器の一次巻線に励磁電流を流す
ことにより、変圧器のコアをリセットするアクティブク
ランプ回路と、を変圧器の一次側に有し、変圧器による
第１の交流電圧の変圧により第１の二次巻線に生じる第
７の交流電圧を整流して第１の脈動電圧を生成する第１
の整流回路と、第１の脈動電圧を平滑化して第１の直流
出力電圧を生成し、該第１の直流出力電圧を負荷に印加
する第１の平滑回路と、第１の直流出力電圧の変化を検
出して検出信号を生成し、制御回路に供給する電圧変化
検出回路と、を有する主出力部と、変圧器による第１の
交流電圧の変圧により第２の二次巻線に生じる第８の交
流電圧をリセット電流に基づいてオン／オフ制御し、リ
セット電流に対応したパルス幅を持つ第９の交流電圧を
生成するマグ・アンプと、第９の交流電圧を整流して第
２の脈動電圧を生成する第２の整流回路と、第２の脈動
電圧を平滑化して第２の直流出力電圧を生成し、該第２
の直流出力電圧を負荷に印加する第２の平滑回路と、第
２の直流出力電圧の変化を検出して第９の交流電圧を負
帰還制御するためのリセット電流を生成する電圧制御回
路と、を有する複数の副出力部と、を変圧器の二次側に
有し、第１の整流回路は、第７の交流電圧をスイッチン
グ回路におけるスイッチングのタイミングに同期してオ
ン／オフ制御することにより、第１の脈動電圧を生成す
る第１のＮＭＯＳトランジスタを有し、第１の平滑回路
は、第１の脈動電圧を平滑化して第１の直流出力電圧を
生成し、該第１の直流出力電圧を負荷に印加する第１の
平滑用コンデンサと、第１の脈動電圧による磁気エネル
ギーを蓄える第１のチョークコイルと、第１のＮＭＯＳ
トランジスタがオフ状態のときにオン状態になってチョ
ークコイルに蓄えられた電磁エネルギーを平滑用コンデ
ンサへ供給する第２のＮＭＯＳトランジスタと、を有
し、第２の整流回路は、変圧器の二次側に設けた第２の
補助巻線に生じる第１０の交流電圧の電圧値に応じてオ
ン／オフ制御され、第２の脈動電圧を生成する第３のＮ
ＭＯＳトランジスタを有し、第２の平滑回路は、第２の
脈動電圧を平滑化して第２の直流出力電圧を生成し、該
第２の直流出力電圧を負荷に印加する第２の平滑用コン
デンサと、第２の脈動電圧による磁気エネルギーを蓄え
る第２のチョークコイルと、変圧器の二次側に設けた第
３の補助巻線に生じる第１１の交流電圧の電圧値に応じ
て、第４のＮＭＯＳがオフ状態のときにオン状態になっ
て第２のチョークコイルに蓄えられた電磁エネルギーを
第２の平滑用コンデンサに供給する第４のＮＭＯＳトラ
ンジスタと、を有し、マグ・アンプを、第２の二次巻線
と第３のＮＭＯＳトランジスタとの間に挿入したことを
特徴とする。
成する直流電源と、変圧器を構成する第１の補助巻線に
生じる第２の交流電圧の電圧値を検出する検出回路と、
第２の交流電圧の電圧値の変化を検出することで生成さ
れた制御信号により直流入力電圧をオン／オフ制御し、
所定の周波数及び第２の交流電圧に対応したパルス幅を
持つ第１の交流電圧を生成するスイッチング回路と、検
出回路により検出した第２の交流電圧の電圧値の変化、
及び電圧変化検出回路により検出した検出信号のレベル
に基づき、制御信号を生成する制御回路と、スイッチン
グ回路のオフ期間に変圧器の一次巻線に励磁電流を流す
ことにより、変圧器のコアをリセットするアクティブク
ランプ回路と、を変圧器の一次側に有し、変圧器による
第１の交流電圧の変圧により第１の二次巻線に生じる第
７の交流電圧を整流して第１の脈動電圧を生成する第１
の整流回路と、第１の脈動電圧を平滑化して第１の直流
出力電圧を生成し、該第１の直流出力電圧を負荷に印加
する第１の平滑回路と、第１の直流出力電圧の変化を検
出して検出信号を生成し、制御回路に供給する電圧変化
検出回路と、を有する主出力部と、変圧器による第１の
交流電圧の変圧により第２の二次巻線に生じる第８の交
流電圧をリセット電流に基づいてオン／オフ制御し、リ
セット電流に対応したパルス幅を持つ第９の交流電圧を
生成するマグ・アンプと、第９の交流電圧を整流して第
２の脈動電圧を生成する第２の整流回路と、第２の脈動
電圧を平滑化して第２の直流出力電圧を生成し、該第２
の直流出力電圧を負荷に印加する第２の平滑回路と、第
２の直流出力電圧の変化を検出して第９の交流電圧を負
帰還制御するためのリセット電流を生成する電圧制御回
路と、を有する複数の副出力部と、を変圧器の二次側に
有し、第１の整流回路は、第７の交流電圧をスイッチン
グ回路におけるスイッチングのタイミングに同期してオ
ン／オフ制御することにより、第１の脈動電圧を生成す
る第１のＮＭＯＳトランジスタを有し、第１の平滑回路
は、第１の脈動電圧を平滑化して第１の直流出力電圧を
生成し、該第１の直流出力電圧を負荷に印加する第１の
平滑用コンデンサと、第１の脈動電圧による磁気エネル
ギーを蓄える第１のチョークコイルと、第１のＮＭＯＳ
トランジスタがオフ状態のときにオン状態になってチョ
ークコイルに蓄えられた電磁エネルギーを平滑用コンデ
ンサへ供給する第２のＮＭＯＳトランジスタと、を有
し、第２の整流回路は、変圧器の二次側に設けた第２の
補助巻線に生じる第１０の交流電圧の電圧値に応じてオ
ン／オフ制御され、第２の脈動電圧を生成する第３のＮ
ＭＯＳトランジスタを有し、第２の平滑回路は、第２の
脈動電圧を平滑化して第２の直流出力電圧を生成し、該
第２の直流出力電圧を負荷に印加する第２の平滑用コン
デンサと、第２の脈動電圧による磁気エネルギーを蓄え
る第２のチョークコイルと、変圧器の二次側に設けた第
３の補助巻線に生じる第１１の交流電圧の電圧値に応じ
て、第４のＮＭＯＳがオフ状態のときにオン状態になっ
て第２のチョークコイルに蓄えられた電磁エネルギーを
第２の平滑用コンデンサに供給する第４のＮＭＯＳトラ
ンジスタと、を有し、マグ・アンプを、第２の二次巻線
と第３のＮＭＯＳトランジスタとの間に挿入したことを
特徴とする。
【００２９】請求項３記載の発明は、直流入力電圧を生
成する直流電源と、変圧器を構成する第１の補助巻線に
生じる第２の交流電圧の電圧値を検出する検出回路と、
第２の交流電圧の電圧値の変化を検出することで生成さ
れた制御信号により直流入力電圧をオン／オフ制御し、
所定の周波数及び第２の交流電圧に対応したパルス幅を
持つ第１の交流電圧を生成するスイッチング回路と、検
出回路により検出した第２の交流電圧の電圧値の変化、
及び電圧変化検出回路により検出した検出信号のレベル
に基づき、制御信号を生成する制御回路と、スイッチン
グ回路のオフ期間に変圧器の一次巻線に励磁電流を流す
ことにより、変圧器のコアをリセットするアクティブク
ランプ回路と、を変圧器の一次側に有し、変圧器による
第１交流電圧の変圧により二次巻線に生じる第３の交流
電圧を、リセット電流に基づいてオン／オフ制御してリ
セット電流に対応したパルス幅を持つ第４の交流電圧を
生成するリセット巻線を有するマグ・アンプと、第４の
交流電圧を整流して脈動電圧を生成する整流回路と、脈
動電圧を平滑化して直流出力電圧を生成し、該直流出力
電圧を負荷に印加する平滑回路と、直流出力電圧の変化
を検出して第４の交流電圧を負帰還制御するためのリセ
ット電流を生成する電圧制御回路と、からなる出力部を
変圧器の二次側に複数有し、整流回路は、第３の交流電
圧をスイッチング回路におけるスイッチングのタイミン
グに同期してオン／オフ制御することにより、脈動電圧
を生成する第１のＮＭＯＳトランジスタを有し、平滑回
路は、脈動電圧を平滑化して直流出力電圧を生成し、該
直流出力電圧を負荷に印加する平滑用コンデンサと、脈
動電圧による電磁エネルギーを蓄えるチョークコイル
と、第１のＮＭＯＳトランジスタがオフ状態のときにオ
ン状態になってチョークコイルに蓄えられた電磁エネル
ギーを平滑用コンデンサへ供給する第２のＮＭＯＳトラ
ンジスタと、を有し、マグ・アンプは、二次巻線の巻き
終わり側にゲート電極を接続し、ソース電極を接地側に
接続し、ドレイン電極を二次巻線の巻き始め側に接続し
た第１のＮＭＯＳトランジスタのゲート電極と、二次巻
線の巻き始め側にゲート電極を接続し、ソース電極を接
地側に接続し、ドレイン電極をマグ・アンプの出力側に
接続した第２のＮＭＯＳトランジスタのドレイン電極と
の間に挿入し、リセット電流を、リセット巻線の巻き始
め側より入力し、接地側に出力することを特徴とする。
成する直流電源と、変圧器を構成する第１の補助巻線に
生じる第２の交流電圧の電圧値を検出する検出回路と、
第２の交流電圧の電圧値の変化を検出することで生成さ
れた制御信号により直流入力電圧をオン／オフ制御し、
所定の周波数及び第２の交流電圧に対応したパルス幅を
持つ第１の交流電圧を生成するスイッチング回路と、検
出回路により検出した第２の交流電圧の電圧値の変化、
及び電圧変化検出回路により検出した検出信号のレベル
に基づき、制御信号を生成する制御回路と、スイッチン
グ回路のオフ期間に変圧器の一次巻線に励磁電流を流す
ことにより、変圧器のコアをリセットするアクティブク
ランプ回路と、を変圧器の一次側に有し、変圧器による
第１交流電圧の変圧により二次巻線に生じる第３の交流
電圧を、リセット電流に基づいてオン／オフ制御してリ
セット電流に対応したパルス幅を持つ第４の交流電圧を
生成するリセット巻線を有するマグ・アンプと、第４の
交流電圧を整流して脈動電圧を生成する整流回路と、脈
動電圧を平滑化して直流出力電圧を生成し、該直流出力
電圧を負荷に印加する平滑回路と、直流出力電圧の変化
を検出して第４の交流電圧を負帰還制御するためのリセ
ット電流を生成する電圧制御回路と、からなる出力部を
変圧器の二次側に複数有し、整流回路は、第３の交流電
圧をスイッチング回路におけるスイッチングのタイミン
グに同期してオン／オフ制御することにより、脈動電圧
を生成する第１のＮＭＯＳトランジスタを有し、平滑回
路は、脈動電圧を平滑化して直流出力電圧を生成し、該
直流出力電圧を負荷に印加する平滑用コンデンサと、脈
動電圧による電磁エネルギーを蓄えるチョークコイル
と、第１のＮＭＯＳトランジスタがオフ状態のときにオ
ン状態になってチョークコイルに蓄えられた電磁エネル
ギーを平滑用コンデンサへ供給する第２のＮＭＯＳトラ
ンジスタと、を有し、マグ・アンプは、二次巻線の巻き
終わり側にゲート電極を接続し、ソース電極を接地側に
接続し、ドレイン電極を二次巻線の巻き始め側に接続し
た第１のＮＭＯＳトランジスタのゲート電極と、二次巻
線の巻き始め側にゲート電極を接続し、ソース電極を接
地側に接続し、ドレイン電極をマグ・アンプの出力側に
接続した第２のＮＭＯＳトランジスタのドレイン電極と
の間に挿入し、リセット電流を、リセット巻線の巻き始
め側より入力し、接地側に出力することを特徴とする。
【００３０】請求項４記載の発明は、請求項１から３の
何れか一項に記載の発明において、第２のＮＭＯＳトラ
ンジスタの後段に、該第２のＮＭＯＳトランジスタと並
列に、電圧降下の小さいダイオードを挿入したことを特
徴とする。
何れか一項に記載の発明において、第２のＮＭＯＳトラ
ンジスタの後段に、該第２のＮＭＯＳトランジスタと並
列に、電圧降下の小さいダイオードを挿入したことを特
徴とする。
【００３１】請求項５記載の発明は、請求項１から３の
何れか一項に記載の発明において、アクティブクランプ
回路は、変圧器の一次巻線の巻き終わり側に接続したコ
ンデンサと、制御回路から出力される、制御回路により
生成される制御信号と逆位相の信号をゲート入力、スイ
ッチング回路の出力をソース電極に接続し、ドレイン電
極をコンデンサと接続したＮＭＯＳトランジスタとを有
し、制御回路から出力される制御信号と逆位相の信号
は、スイッチング回路とＮＭＯＳとが同時にオン状態と
ならないようにデットタイムを有していることを特徴と
する。
何れか一項に記載の発明において、アクティブクランプ
回路は、変圧器の一次巻線の巻き終わり側に接続したコ
ンデンサと、制御回路から出力される、制御回路により
生成される制御信号と逆位相の信号をゲート入力、スイ
ッチング回路の出力をソース電極に接続し、ドレイン電
極をコンデンサと接続したＮＭＯＳトランジスタとを有
し、制御回路から出力される制御信号と逆位相の信号
は、スイッチング回路とＮＭＯＳとが同時にオン状態と
ならないようにデットタイムを有していることを特徴と
する。
【００３２】請求項６記載の発明は、請求項１または３
記載の発明において、第３の交流電圧は、マグ・アンプ
が飽和するために必要なパルス幅を有することを特徴と
する。
記載の発明において、第３の交流電圧は、マグ・アンプ
が飽和するために必要なパルス幅を有することを特徴と
する。
【００３３】請求項７記載の発明は、請求項２記載の発
明において、第８の交流電圧は、マグ・アンプが飽和す
るために必要なパルス幅を有することを特徴とする。
明において、第８の交流電圧は、マグ・アンプが飽和す
るために必要なパルス幅を有することを特徴とする。
【００３４】
【発明の実施の形態】次に添付図面を参照しながら本発
明の多出力スイッチング電源回路に係る実施の形態につ
いて詳細に説明する。図１〜図７に本発明の多出力スイ
ッチング電源回路に係る実施の形態を示す。
明の多出力スイッチング電源回路に係る実施の形態につ
いて詳細に説明する。図１〜図７に本発明の多出力スイ
ッチング電源回路に係る実施の形態を示す。
【００３５】［第１の実施形態］図１には、本発明の多
出力スイッチング電源回路に係る実施形態の電気的接続
構成が示されている。以下、この図１を参照しながらこ
の実施形態について詳細に説明する。本実施形態の多出
力スイッチング電源回路は、フォワードコンバータを採
用し、直流入力電源部１０１より入力電圧をトランス１
２０に印加し、トランジスタ１１１でオン／オフ制御す
ることにより、主巻線１２１と補助巻線１２２とに所定
の交流電圧を生成するスイッチング回路を有している。
この形態の多出力スイッチング電源回路は、変圧器１２
０の一次側に、直流電源部１０１、入力平滑用コンデン
サ１０２、起動用抵抗１０３、ＰＷＭ制御回路１０４、
検出用抵抗１０５、１０６、コンデンサ１０７、平滑用
チョークコイル１０８、整流用ダイオード１０９、転流
用ダイオード１１０、スイッチング回路（例えば、ＮＭ
ＯＳ）１１１、アクティブクランプ回路１１２を備えて
いる。アクティブクランプ回路１１２は、コンデンサ１
１３、スイッチングＮＭＯＳ１１４とから構成される。
出力スイッチング電源回路に係る実施形態の電気的接続
構成が示されている。以下、この図１を参照しながらこ
の実施形態について詳細に説明する。本実施形態の多出
力スイッチング電源回路は、フォワードコンバータを採
用し、直流入力電源部１０１より入力電圧をトランス１
２０に印加し、トランジスタ１１１でオン／オフ制御す
ることにより、主巻線１２１と補助巻線１２２とに所定
の交流電圧を生成するスイッチング回路を有している。
この形態の多出力スイッチング電源回路は、変圧器１２
０の一次側に、直流電源部１０１、入力平滑用コンデン
サ１０２、起動用抵抗１０３、ＰＷＭ制御回路１０４、
検出用抵抗１０５、１０６、コンデンサ１０７、平滑用
チョークコイル１０８、整流用ダイオード１０９、転流
用ダイオード１１０、スイッチング回路（例えば、ＮＭ
ＯＳ）１１１、アクティブクランプ回路１１２を備えて
いる。アクティブクランプ回路１１２は、コンデンサ１
１３、スイッチングＮＭＯＳ１１４とから構成される。
【００３６】直流電源部１０１は、例えば、バッテリ等
で構成され、直流入力電圧Ｖ１０１を生成する。
で構成され、直流入力電圧Ｖ１０１を生成する。
【００３７】入力平滑用コンデンサ１０２は、直流入力
電圧Ｖ１０１を平滑化する。
電圧Ｖ１０１を平滑化する。
【００３８】起動用抵抗１０３は、起動時に直流電源部
からの電圧印加により、ＰＷＭ制御回路１０４へのスタ
ートアップ電流の量を決定する。本発明に係る多出力ス
イッチング電源回路の起動後は、補助巻線１２２により
生成される直流電圧によりＰＷＭ制御回路１０４を動作
させ、この直流電圧Ｖ１０７（実施例２：同番号、実施
例３：Ｖ２０７、実施例４：Ｖ３０７と同様の意味であ
る。それぞれ図４、図６および図７参照）は、ＰＷＭ制
御回路の電圧供給源となる。
からの電圧印加により、ＰＷＭ制御回路１０４へのスタ
ートアップ電流の量を決定する。本発明に係る多出力ス
イッチング電源回路の起動後は、補助巻線１２２により
生成される直流電圧によりＰＷＭ制御回路１０４を動作
させ、この直流電圧Ｖ１０７（実施例２：同番号、実施
例３：Ｖ２０７、実施例４：Ｖ３０７と同様の意味であ
る。それぞれ図４、図６および図７参照）は、ＰＷＭ制
御回路の電圧供給源となる。
【００３９】変圧器１２０の一次側に設けられた補助巻
線１２２には、一次巻線１２０とこの補助巻線１２２と
の巻数比に応じた交流電圧Ｖ１２２（実施例２：同番
号、実施例３：Ｖ２２２、実施例４：Ｖ３２２と同様の
意味である。それぞれ、図４、図６および図７参照）が
現れる。ダイオード１０９は、この交流電圧Ｖ１２２を
整流し、脈動電圧Ｖ１０９（実施例２：同番号、実施例
３：Ｖ２０７、実施例４：Ｖ３０９と同様の意味であ
る。それぞれ図４、図６および図７参照）を生成する。
脈動電圧Ｖ１０９は、その磁気エネルギーが平滑用チョ
ークコイル１０８に蓄えられる。磁気エネルギーは、ダ
イオード１０９がオフ状態でかつダイオード１１０がオ
ン状態になったときに平滑用コンデンサ１０７に供給さ
れる。脈動電圧Ｖ１０９は、平滑用コンデンサ１０７で
平滑化され、直流電圧Ｖ１０７が生成される。この直流
電圧Ｖ１０７は、抵抗１０５と抵抗１０６とで分圧さ
れ、その変化をＰＷＭ制御回路１０４が検出し、ＰＷＭ
制御により、直流電圧Ｖ１０７を安定化する。また、こ
の直流電圧１０７は、ＰＷＭ制御回路１０４の電圧供給
源となる。
線１２２には、一次巻線１２０とこの補助巻線１２２と
の巻数比に応じた交流電圧Ｖ１２２（実施例２：同番
号、実施例３：Ｖ２２２、実施例４：Ｖ３２２と同様の
意味である。それぞれ、図４、図６および図７参照）が
現れる。ダイオード１０９は、この交流電圧Ｖ１２２を
整流し、脈動電圧Ｖ１０９（実施例２：同番号、実施例
３：Ｖ２０７、実施例４：Ｖ３０９と同様の意味であ
る。それぞれ図４、図６および図７参照）を生成する。
脈動電圧Ｖ１０９は、その磁気エネルギーが平滑用チョ
ークコイル１０８に蓄えられる。磁気エネルギーは、ダ
イオード１０９がオフ状態でかつダイオード１１０がオ
ン状態になったときに平滑用コンデンサ１０７に供給さ
れる。脈動電圧Ｖ１０９は、平滑用コンデンサ１０７で
平滑化され、直流電圧Ｖ１０７が生成される。この直流
電圧Ｖ１０７は、抵抗１０５と抵抗１０６とで分圧さ
れ、その変化をＰＷＭ制御回路１０４が検出し、ＰＷＭ
制御により、直流電圧Ｖ１０７を安定化する。また、こ
の直流電圧１０７は、ＰＷＭ制御回路１０４の電圧供給
源となる。
【００４０】ＰＷＭ制御回路１０４は所定の周波数及び
上記検出した検出電圧に対応したパルス幅の制御信号Ｖ
１０４Ａを生成し、後述する交流電圧Ｖ１１１のパルス
幅を負帰還制御する。また、ＰＷＭ制御回路１０４は、
ＮＭＯＳ１１１を制御する制御信号Ｖ１０４Ａを生成す
ると共に、同制御信号と逆位相の制御信号Ｖ１０４Ｂを
生成し、ＮＭＯＳ１１４を制御する。
上記検出した検出電圧に対応したパルス幅の制御信号Ｖ
１０４Ａを生成し、後述する交流電圧Ｖ１１１のパルス
幅を負帰還制御する。また、ＰＷＭ制御回路１０４は、
ＮＭＯＳ１１１を制御する制御信号Ｖ１０４Ａを生成す
ると共に、同制御信号と逆位相の制御信号Ｖ１０４Ｂを
生成し、ＮＭＯＳ１１４を制御する。
【００４１】ＮＭＯＳ１１１は、ＰＷＭ制御回路１０４
からの制御信号Ｖ１０４Ａに基づいて直流入力電圧Ｖ１
０１をオン／オフ制御することにより、所定の周波数及
び前記検出電圧に基づいたパルス幅を持つ交流電圧Ｖ１
１１を生成する。
からの制御信号Ｖ１０４Ａに基づいて直流入力電圧Ｖ１
０１をオン／オフ制御することにより、所定の周波数及
び前記検出電圧に基づいたパルス幅を持つ交流電圧Ｖ１
１１を生成する。
【００４２】ＮＭＯＳ１１４は、ＮＭＯＳ１１１がオフ
状態の期間にオン状態になり、変圧器１２０の一次巻線
１２１とコンデンサ１１３とで共振回路を構成すること
によって、同一次巻線１２１に励磁電流を流し、同変圧
器１２０のコアをリセットする。
状態の期間にオン状態になり、変圧器１２０の一次巻線
１２１とコンデンサ１１３とで共振回路を構成すること
によって、同一次巻線１２１に励磁電流を流し、同変圧
器１２０のコアをリセットする。
【００４３】変圧器１２０は、一次側に、一次巻線１２
１、補助巻線１２２を有し、二次側には、二次巻線１２
３の他に、ＮＭＯＳ１３２をオン／オフ制御するための
制御電圧Ｖ１２４を発生する補助巻線１２４、及びＮＭ
ＯＳ１３３をオン／オフ制御するための制御電圧Ｖ１２
５を発生する補助巻線１２５を有している。
１、補助巻線１２２を有し、二次側には、二次巻線１２
３の他に、ＮＭＯＳ１３２をオン／オフ制御するための
制御電圧Ｖ１２４を発生する補助巻線１２４、及びＮＭ
ＯＳ１３３をオン／オフ制御するための制御電圧Ｖ１２
５を発生する補助巻線１２５を有している。
【００４４】変圧器１２０の二次側には、マグ・アンプ
１３１、同期整流用ＦＥＴ１３２、１３３、ショットキ
ーバリアダイオード１３４、平滑用チョークコイル１３
５、平滑用コンデンサ１３６、定電圧制御回路１３７、
抵抗１３８、１３９、トランジスタ１４０、抵抗１４
１、ダイオード１４２からなる出力部を複数備えてい
る。これら複数の出力部には、負荷ＲＬが接続されてい
る。
１３１、同期整流用ＦＥＴ１３２、１３３、ショットキ
ーバリアダイオード１３４、平滑用チョークコイル１３
５、平滑用コンデンサ１３６、定電圧制御回路１３７、
抵抗１３８、１３９、トランジスタ１４０、抵抗１４
１、ダイオード１４２からなる出力部を複数備えてい
る。これら複数の出力部には、負荷ＲＬが接続されてい
る。
【００４５】マグ・アンプ１３１は、二次巻線１２３か
ら出力される交流電圧Ｖ１２３をリセット電流Ｉ１４２
（実施例２：同番号、実施例３：Ｉ２４２と同様の意味
である。それぞれ、図４および図６参照）に基づいてオ
ン／オフ制御し同リセット電流Ｉ１４２に対応したパル
ス幅を持つ交流電圧Ｖ１３１を生成する。
ら出力される交流電圧Ｖ１２３をリセット電流Ｉ１４２
（実施例２：同番号、実施例３：Ｉ２４２と同様の意味
である。それぞれ、図４および図６参照）に基づいてオ
ン／オフ制御し同リセット電流Ｉ１４２に対応したパル
ス幅を持つ交流電圧Ｖ１３１を生成する。
【００４６】ＮＭＯＳ１３２は、ゲート電極を、補助巻
線１２４の巻き終わり側に接続し、ソース電極を、マグ
・アンプ１３１の出力側に接続し、ドレイン電極を、Ｎ
ＭＯＳ１３３のドレイン電極に接続している。このＮＭ
ＯＳ１３２は、同期整流回路を構成するものであり、マ
グ・アンプ１３１から出力される交流電圧Ｖ１３１を、
補助巻線１２４を介して出力される交流電圧Ｖ１２４の
極性の変化に同期してオン／オフ制御し、脈動電圧Ｖ１
３２（実施例２では同番号、実施例３では、Ｖ２４２等
と同様の意味である。それぞれ図４、図６および図７参
照）を生成する。
線１２４の巻き終わり側に接続し、ソース電極を、マグ
・アンプ１３１の出力側に接続し、ドレイン電極を、Ｎ
ＭＯＳ１３３のドレイン電極に接続している。このＮＭ
ＯＳ１３２は、同期整流回路を構成するものであり、マ
グ・アンプ１３１から出力される交流電圧Ｖ１３１を、
補助巻線１２４を介して出力される交流電圧Ｖ１２４の
極性の変化に同期してオン／オフ制御し、脈動電圧Ｖ１
３２（実施例２では同番号、実施例３では、Ｖ２４２等
と同様の意味である。それぞれ図４、図６および図７参
照）を生成する。
【００４７】平滑用チョークコイル１３５は、脈動電圧
Ｖ１３２による電気磁気エネルギーを蓄える。
Ｖ１３２による電気磁気エネルギーを蓄える。
【００４８】ＮＭＯＳ１３３は、ゲート電極を、補助巻
線１２５の巻き始め側に接続し、ソース電極を、接地側
に接続し、ドレイン電極をＮＭＯＳ１３２のドレイン電
極と接続している。このＮＭＯＳ１３３は、ＮＭＯＳ１
３２がオフ状態のときにオン状態になって、平滑用チョ
ークコイル１３５に蓄えられた電気磁気エネルギーを平
滑用コンデンサ１３６へ供給する。
線１２５の巻き始め側に接続し、ソース電極を、接地側
に接続し、ドレイン電極をＮＭＯＳ１３２のドレイン電
極と接続している。このＮＭＯＳ１３３は、ＮＭＯＳ１
３２がオフ状態のときにオン状態になって、平滑用チョ
ークコイル１３５に蓄えられた電気磁気エネルギーを平
滑用コンデンサ１３６へ供給する。
【００４９】平滑用コンデンサ１３６は、脈動電圧Ｖ１
３２を平滑化して直流出力電圧Ｖを生成し、この直流出
力電圧Ｖを負荷ＲＬに印加する。
３２を平滑化して直流出力電圧Ｖを生成し、この直流出
力電圧Ｖを負荷ＲＬに印加する。
【００５０】上記直流出力電圧Ｖは、抵抗１３８と抵抗
１３９とで分圧され、その変化が定電圧制御回路１３７
で検出される。
１３９とで分圧され、その変化が定電圧制御回路１３７
で検出される。
【００５１】定電圧制御回路１３７は、直流出力電圧Ｖ
の変化を検出して交流電圧Ｖ１３１を負帰還制御するた
めのリセット電流Ｉ１４２を生成する。
の変化を検出して交流電圧Ｖ１３１を負帰還制御するた
めのリセット電流Ｉ１４２を生成する。
【００５２】トランジスタ１４０は、定電圧制御回路１
３７で電流制御され、同トランジスタ１４０のコレクタ
から抵抗１４１、ダイオード１４２を介してリセット電
流Ｉ１４２がマグ・アンプ１３１に供給され、交流電流
Ｖ１３１が負帰還制御される。そして、直流出力電圧Ｖ
が安定化される。
３７で電流制御され、同トランジスタ１４０のコレクタ
から抵抗１４１、ダイオード１４２を介してリセット電
流Ｉ１４２がマグ・アンプ１３１に供給され、交流電流
Ｖ１３１が負帰還制御される。そして、直流出力電圧Ｖ
が安定化される。
【００５３】なお、この実施形態では、ＮＭＯＳ１３３
に並列に、ショットキーバリアダイオード１３４を接続
している。これについて、図２を参照しながら説明す
る。マグ・アンプ１３１は、定電圧制御回路１３７から
のリセット電流Ｉ１４２により変圧器１２０の二次巻線
１２３に発生する交流電圧を阻止することで、オン幅を
制御している。しかし、この時間、図２に示されるよう
に、ＮＭＯＳ１３２はオンしているが、マグアンプ１３
１で制御している時間は、ＮＭＯＳ１３３はオフしてい
る。したがって、マグアンプ１３１で制御している時
間、平滑用チョークコイル１３５に流れる負荷電流は、
ＮＭＯＳ１３３のボディーダイオードを通過することに
なる。このボディーダイオードの電圧降下は大きいた
め、電圧降下の小さいショットキーバリアダイオード１
３４をこれに並列に設けている。このような構成を取る
ことにより、マグ・アンプ１３１によるオン幅の制御
（オンサイクルの阻止）時間の間、平滑用チョークコイ
ル１３５の電流をショットキーバリアダイオード１３４
にパスさせ、変換効率を更に改善させている。
に並列に、ショットキーバリアダイオード１３４を接続
している。これについて、図２を参照しながら説明す
る。マグ・アンプ１３１は、定電圧制御回路１３７から
のリセット電流Ｉ１４２により変圧器１２０の二次巻線
１２３に発生する交流電圧を阻止することで、オン幅を
制御している。しかし、この時間、図２に示されるよう
に、ＮＭＯＳ１３２はオンしているが、マグアンプ１３
１で制御している時間は、ＮＭＯＳ１３３はオフしてい
る。したがって、マグアンプ１３１で制御している時
間、平滑用チョークコイル１３５に流れる負荷電流は、
ＮＭＯＳ１３３のボディーダイオードを通過することに
なる。このボディーダイオードの電圧降下は大きいた
め、電圧降下の小さいショットキーバリアダイオード１
３４をこれに並列に設けている。このような構成を取る
ことにより、マグ・アンプ１３１によるオン幅の制御
（オンサイクルの阻止）時間の間、平滑用チョークコイ
ル１３５の電流をショットキーバリアダイオード１３４
にパスさせ、変換効率を更に改善させている。
【００５４】図３には、この形態の多出力スイッチング
電源回路の各部の波形が示されており、縦軸に電圧、横
軸に時間が取られている。この図を参照しながら、この
形態の多出力スイッチング電源回路の動作について説明
する。直流電源部１０１で直流入力電圧Ｖ１０１が生成
されて出力される。直流入力電圧Ｖ１０１は、入力平滑
用コンデンサ１０２で平滑化される。ＰＷＭ制御回路１
０４では、所定の周波数及び補助巻線１２２に発生する
交流電圧の変化に対応したパルス幅の制御信号Ｖ１０４
Ａが生成される。直流入力電圧Ｖ１０１は、ＮＭＯＳ１
１１で制御信号Ｖ１０４Ａに基づいてオン／オフ制御さ
れ、所定の周波数及び補助巻線１２２の検出電圧に対応
したパルス幅を持つ交流電圧Ｖ１１１生成さる。この交
流電圧Ｖ１１１は、変圧器１２０で変圧され、同変圧器
１２０の二次側に交流電圧Ｖ１２３、１２４、１２５、
１２６、１２７が生成される。
電源回路の各部の波形が示されており、縦軸に電圧、横
軸に時間が取られている。この図を参照しながら、この
形態の多出力スイッチング電源回路の動作について説明
する。直流電源部１０１で直流入力電圧Ｖ１０１が生成
されて出力される。直流入力電圧Ｖ１０１は、入力平滑
用コンデンサ１０２で平滑化される。ＰＷＭ制御回路１
０４では、所定の周波数及び補助巻線１２２に発生する
交流電圧の変化に対応したパルス幅の制御信号Ｖ１０４
Ａが生成される。直流入力電圧Ｖ１０１は、ＮＭＯＳ１
１１で制御信号Ｖ１０４Ａに基づいてオン／オフ制御さ
れ、所定の周波数及び補助巻線１２２の検出電圧に対応
したパルス幅を持つ交流電圧Ｖ１１１生成さる。この交
流電圧Ｖ１１１は、変圧器１２０で変圧され、同変圧器
１２０の二次側に交流電圧Ｖ１２３、１２４、１２５、
１２６、１２７が生成される。
【００５５】ここで、変圧器１２０のコアをリセットす
るアクティブクランプ回路１１２の動作について説明す
る。ＮＭＯＳ１１１とＮＭＯＳ１１４とは、相補的にオ
ン状態／オフ状態になるが、ＰＷＭ制御回路１０４から
出力された制御信号Ｖ１０４Ａ及びＶ１０４Ｂのタイミ
ングは、ＮＭＯＳ１１１とＮＭＯＳ１１４とが同時にオ
ン状態にならないようにデットタイムを有している。Ｎ
ＭＯＳ１１４がオン状態の期間、変圧器１２０の一次巻
線１２１とコンデンサ１１３とで共振回路が構成され、
同一次巻線１２１に励磁電流が流れ、同変圧器１２０の
コアがリセットされる。そのため、図３に示すように交
流電圧Ｖ１１１の波形が矩形波に近い状態になり、これ
に類似した波形が交流電圧Ｖ１２３の波形となる。よっ
て、ＮＭＯＳ１３３のゲート電圧がほぼ理想的な矩形波
になり、同ＮＭＯＳ１３３の導通損が改善されて高効率
化される。
るアクティブクランプ回路１１２の動作について説明す
る。ＮＭＯＳ１１１とＮＭＯＳ１１４とは、相補的にオ
ン状態／オフ状態になるが、ＰＷＭ制御回路１０４から
出力された制御信号Ｖ１０４Ａ及びＶ１０４Ｂのタイミ
ングは、ＮＭＯＳ１１１とＮＭＯＳ１１４とが同時にオ
ン状態にならないようにデットタイムを有している。Ｎ
ＭＯＳ１１４がオン状態の期間、変圧器１２０の一次巻
線１２１とコンデンサ１１３とで共振回路が構成され、
同一次巻線１２１に励磁電流が流れ、同変圧器１２０の
コアがリセットされる。そのため、図３に示すように交
流電圧Ｖ１１１の波形が矩形波に近い状態になり、これ
に類似した波形が交流電圧Ｖ１２３の波形となる。よっ
て、ＮＭＯＳ１３３のゲート電圧がほぼ理想的な矩形波
になり、同ＮＭＯＳ１３３の導通損が改善されて高効率
化される。
【００５６】２次側に現れる交流電圧Ｖ１２３は、マグ
・アンプ１３１でリセット電流Ｉ１４３に基づいてオン
／オフ制御され、同リセット電流Ｉ１４２に対応したパ
ルス幅を持つ交流電圧Ｖ１３１生成される。この場合、
ＮＭＯＳ１１１のオン状態の時間幅の急激な絞り込みが
発生しないので、変圧器１２０の二次巻線１２３に発生
する交流電圧Ｖ１２３は、マグ・アンプ１３１が飽和す
るために必要なパルス幅を有する。また、マグ・アンプ
１３１には電圧時間積（ＶＴ積、Ｖ：マグ・アンプ１３
１の両端にかかる電圧、Ｔ：マグ・アンプ１３１が飽和
するまでの時間）が確保されている（これについては後
ほど詳述する）。
・アンプ１３１でリセット電流Ｉ１４３に基づいてオン
／オフ制御され、同リセット電流Ｉ１４２に対応したパ
ルス幅を持つ交流電圧Ｖ１３１生成される。この場合、
ＮＭＯＳ１１１のオン状態の時間幅の急激な絞り込みが
発生しないので、変圧器１２０の二次巻線１２３に発生
する交流電圧Ｖ１２３は、マグ・アンプ１３１が飽和す
るために必要なパルス幅を有する。また、マグ・アンプ
１３１には電圧時間積（ＶＴ積、Ｖ：マグ・アンプ１３
１の両端にかかる電圧、Ｔ：マグ・アンプ１３１が飽和
するまでの時間）が確保されている（これについては後
ほど詳述する）。
【００５７】マグ・アンプ１３１で生成された交流電圧
Ｖ１３１は、ＮＭＯＳ１３２で交流電圧Ｖ１２４の極性
の変化（すなわち、ＮＭＯＳ１３２の制御電圧Ｖ１２４
の変化）に同期してオン／オフ制御され、脈動電圧が生
成される。脈動電圧は、その磁気エネルギーが平滑用チ
ョークコイル１３５に蓄えられる。この磁気エネルギー
は、ＮＭＯＳ１３３で交流電圧Ｖ１２５の極性の変化
（すなわち、ＮＭＯＳ１３３の制御電圧Ｖ１２５の変
化）に同期してオン／オフ制御され、ＮＭＯＳ１３２が
オフ状態でかつＮＭＯＳ１３３がオン状態になったとき
に平滑用コンデンサ１３６に供給される。脈動電圧は、
平滑用コンデンサ１３６で平滑化され、この平滑用コン
デンサ１３６で直流出力電圧Ｖが生成される。直流出力
電圧Ｖは、負荷ＲＬに印加される。直流出力電圧Ｖは、
抵抗１３８と抵抗１３９とで分圧され、その変化が定電
圧制御回路１３７で検出される。トランジスタ１４０
は、定電圧制御回路１３７で電流制御され、同トランジ
スタ１４０のコレクタから抵抗１４１、ダイオード１４
２を介してリセット電流Ｉ１４２がマグ・アンプ１３１
に供給され、交流電圧Ｖ１２３が負帰還制御される。そ
して、直流出力電圧Ｖが安定化される。
Ｖ１３１は、ＮＭＯＳ１３２で交流電圧Ｖ１２４の極性
の変化（すなわち、ＮＭＯＳ１３２の制御電圧Ｖ１２４
の変化）に同期してオン／オフ制御され、脈動電圧が生
成される。脈動電圧は、その磁気エネルギーが平滑用チ
ョークコイル１３５に蓄えられる。この磁気エネルギー
は、ＮＭＯＳ１３３で交流電圧Ｖ１２５の極性の変化
（すなわち、ＮＭＯＳ１３３の制御電圧Ｖ１２５の変
化）に同期してオン／オフ制御され、ＮＭＯＳ１３２が
オフ状態でかつＮＭＯＳ１３３がオン状態になったとき
に平滑用コンデンサ１３６に供給される。脈動電圧は、
平滑用コンデンサ１３６で平滑化され、この平滑用コン
デンサ１３６で直流出力電圧Ｖが生成される。直流出力
電圧Ｖは、負荷ＲＬに印加される。直流出力電圧Ｖは、
抵抗１３８と抵抗１３９とで分圧され、その変化が定電
圧制御回路１３７で検出される。トランジスタ１４０
は、定電圧制御回路１３７で電流制御され、同トランジ
スタ１４０のコレクタから抵抗１４１、ダイオード１４
２を介してリセット電流Ｉ１４２がマグ・アンプ１３１
に供給され、交流電圧Ｖ１２３が負帰還制御される。そ
して、直流出力電圧Ｖが安定化される。
【００５８】ここで、負荷ＲＬが軽くなった際のＮＭＯ
Ｓ１１１のオン状態の時間幅について考察する。平滑用
チョークコイル１３５に流れる負荷電流が同平滑用チョ
ークコイル１３５の臨界電流以下の場合、図３に示され
るようにＮＭＯＳ１３２がオン状態のときには、双方向
に電流が流れるので、負荷電流は、逆方向にも流れる。
そのため、軽負荷時の余分なエネルギーは、平滑用チョ
ークコイル１３５を逆流して、変圧器１２０を介して一
次側に回生される。従って、平滑用チョークコイル１３
５に流れる負荷電流は連続となり、図３に示すように、
平滑用チョークコイル１３５の両端の電圧が負荷電流の
変化に対して［Ｖ１２３−Ｖ］と［−Ｖ］（但し、Ｖ１
２３は、ＮＭＯＳ１１１がオン状態のときに変圧器１２
０の二次巻線１２３に発生する電圧であり、Ｖは、出力
電圧である）との間で変動する。そのため、軽負荷時で
も直流出力電圧Ｖが上昇せず、ＮＭＯＳ１１１のオン状
態の時間幅の急激な絞り込みは発生しない。
Ｓ１１１のオン状態の時間幅について考察する。平滑用
チョークコイル１３５に流れる負荷電流が同平滑用チョ
ークコイル１３５の臨界電流以下の場合、図３に示され
るようにＮＭＯＳ１３２がオン状態のときには、双方向
に電流が流れるので、負荷電流は、逆方向にも流れる。
そのため、軽負荷時の余分なエネルギーは、平滑用チョ
ークコイル１３５を逆流して、変圧器１２０を介して一
次側に回生される。従って、平滑用チョークコイル１３
５に流れる負荷電流は連続となり、図３に示すように、
平滑用チョークコイル１３５の両端の電圧が負荷電流の
変化に対して［Ｖ１２３−Ｖ］と［−Ｖ］（但し、Ｖ１
２３は、ＮＭＯＳ１１１がオン状態のときに変圧器１２
０の二次巻線１２３に発生する電圧であり、Ｖは、出力
電圧である）との間で変動する。そのため、軽負荷時で
も直流出力電圧Ｖが上昇せず、ＮＭＯＳ１１１のオン状
態の時間幅の急激な絞り込みは発生しない。
【００５９】以上説明したように本実施形態は、従来の
整流用と転流用のダイオードに代えてＮＭＯＳを用い、
同期整流用のＮＭＯＳとマグ・アンプによる定電圧制御
とを組み合わせる回路構成とすることで、ラジエータ等
の放熱処理が不要となり、装置の小型・高効率化、及び
低電圧・多出力化を容易に図ることができる。また、ダ
イオードの削除に伴う内部発熱の低減により信頼性の向
上を図ることが可能となり、省エネに貢献することがで
きる。また、マグ・アンプを用いて二次側制御すること
で、各出力の干渉が少ない高安定度の多出力電源を容易
に構成することができる。
整流用と転流用のダイオードに代えてＮＭＯＳを用い、
同期整流用のＮＭＯＳとマグ・アンプによる定電圧制御
とを組み合わせる回路構成とすることで、ラジエータ等
の放熱処理が不要となり、装置の小型・高効率化、及び
低電圧・多出力化を容易に図ることができる。また、ダ
イオードの削除に伴う内部発熱の低減により信頼性の向
上を図ることが可能となり、省エネに貢献することがで
きる。また、マグ・アンプを用いて二次側制御すること
で、各出力の干渉が少ない高安定度の多出力電源を容易
に構成することができる。
【００６０】また、マグ・アンプ１３１を二次巻線１２
３と同期整流用のＮＭＯＳ１３２との間に挿入し、同期
整流用のＮＭＯＳ１３２、１３３のドライブ回路を二次
巻線１２３とは別巻線で構成したことにより、リセット
電流が流れるループ内に同期整流用のＮＭＯＳ１３２が
形成されることがなくなり、整流側ＮＭＯＳ１３２のオ
フによる制御ループの遮断の影響を受けずにマグ・アン
プ１３１による定電圧制御を行なうことができる。
３と同期整流用のＮＭＯＳ１３２との間に挿入し、同期
整流用のＮＭＯＳ１３２、１３３のドライブ回路を二次
巻線１２３とは別巻線で構成したことにより、リセット
電流が流れるループ内に同期整流用のＮＭＯＳ１３２が
形成されることがなくなり、整流側ＮＭＯＳ１３２のオ
フによる制御ループの遮断の影響を受けずにマグ・アン
プ１３１による定電圧制御を行なうことができる。
【００６１】また、ＮＭＯＳ１３３のボディーダイオー
ドに並列に、電圧降下の小さいショットキーバリアダイ
オード１３４を挿入したことにより、マグ・アンプ１３
１によるオンサイクル阻止時間の間、平滑用チョークコ
イル１３５の電流をこのショットキーバリアダイオード
１３４に流し、変換効率を改善させることができる。
ドに並列に、電圧降下の小さいショットキーバリアダイ
オード１３４を挿入したことにより、マグ・アンプ１３
１によるオンサイクル阻止時間の間、平滑用チョークコ
イル１３５の電流をこのショットキーバリアダイオード
１３４に流し、変換効率を改善させることができる。
【００６２】また、変圧器１２０の一次側に、アクティ
ブクランプ回路１１２を挿入したことにより、ＮＭＯＳ
１１１がオフ状態の時のフライバック電圧が矩形波に近
い波形となり、入力変動、負荷変動に関わらず確実に転
流側の同期整流用ＮＭＯＳ１３３をオンさせることがで
きる。従って、ワイド入力に対応することができるなど
変圧器の利用効率を向上させることができる。
ブクランプ回路１１２を挿入したことにより、ＮＭＯＳ
１１１がオフ状態の時のフライバック電圧が矩形波に近
い波形となり、入力変動、負荷変動に関わらず確実に転
流側の同期整流用ＮＭＯＳ１３３をオンさせることがで
きる。従って、ワイド入力に対応することができるなど
変圧器の利用効率を向上させることができる。
【００６３】なお、上述した実施形態の変形実施例とし
て、図４に示す構成の多出力スイッチング電源回路が挙
げられる。この実施例例は、ＮＭＯＳ１３３を制御する
ゲート電圧を変圧器１２０の補助巻線１２５から得るの
ではなく、コイル１５０に補助巻線１５１を設けて、こ
の補助巻線１５１の巻き始め側をＮＭＯＳ１３３のゲー
ト電極に接続している。従って、ＮＭＯＳ１３３のゲー
ト電極には、図５に示されるように、平滑用チョークコ
イル１５０にかかる電圧と逆位相の交流電圧が印加され
る。従って、ＮＭＯＳ１３３は、図５に示されるように
マグ・アンプ１３１によるオンサイクルの阻止期間に、
この補助巻線１５１に発生する交流電圧によりＯＮして
いることになる。よって、平滑用チョークコイル１５０
に発生する電流を、ＮＭＯＳ１３３に流すことが可能と
なる。従って、上述した第１の実施形態のようにＮＭＯ
Ｓ１３３のボディダイオードと並列にショットキーバリ
アダイオードを設ける必要がなくなる。なお、図５に示
したＶ１２３は、Ｖ１２３は、ＮＭＯＳ１１１がオン状
態のときに変圧器１２０の二次巻線１２３に発生する電
圧であり、Ｖは、出力電圧である。また、図５に示され
た電圧波形は、平滑用チョークコイル１５０と補助巻線
１５１との巻き数比が一対一の場合について図示してい
る。平滑用チョークコイル１５０と補助巻線１５１との
巻き数比を変えることでＮＭＯＳ１３３のゲートにかか
る電圧を自由に調整することができる。
て、図４に示す構成の多出力スイッチング電源回路が挙
げられる。この実施例例は、ＮＭＯＳ１３３を制御する
ゲート電圧を変圧器１２０の補助巻線１２５から得るの
ではなく、コイル１５０に補助巻線１５１を設けて、こ
の補助巻線１５１の巻き始め側をＮＭＯＳ１３３のゲー
ト電極に接続している。従って、ＮＭＯＳ１３３のゲー
ト電極には、図５に示されるように、平滑用チョークコ
イル１５０にかかる電圧と逆位相の交流電圧が印加され
る。従って、ＮＭＯＳ１３３は、図５に示されるように
マグ・アンプ１３１によるオンサイクルの阻止期間に、
この補助巻線１５１に発生する交流電圧によりＯＮして
いることになる。よって、平滑用チョークコイル１５０
に発生する電流を、ＮＭＯＳ１３３に流すことが可能と
なる。従って、上述した第１の実施形態のようにＮＭＯ
Ｓ１３３のボディダイオードと並列にショットキーバリ
アダイオードを設ける必要がなくなる。なお、図５に示
したＶ１２３は、Ｖ１２３は、ＮＭＯＳ１１１がオン状
態のときに変圧器１２０の二次巻線１２３に発生する電
圧であり、Ｖは、出力電圧である。また、図５に示され
た電圧波形は、平滑用チョークコイル１５０と補助巻線
１５１との巻き数比が一対一の場合について図示してい
る。平滑用チョークコイル１５０と補助巻線１５１との
巻き数比を変えることでＮＭＯＳ１３３のゲートにかか
る電圧を自由に調整することができる。
【００６４】［第２の実施形態］次に、添付図面を参照
しながら本発明に係る第２の実施形態について説明す
る。図６を参照すると本発明に係る第２の実施形態が示
されている。
しながら本発明に係る第２の実施形態について説明す
る。図６を参照すると本発明に係る第２の実施形態が示
されている。
【００６５】本発明に係る第２の実施形態は、主出力部
と複数系統の副出力部とを有する多出力スイッチング電
源回路である。主出力部は、複数系統の出力部のうち、
出力が最大で負荷変動の少ない出力部である。また、一
次側におけるスイッチングのデューティ比は、主出力部
の出力電圧の変動に基づいて負帰還制御される。主出力
部以外の副出力部の出力電圧は、主出力部の出力電圧に
基づいて決定されるデューティ比の交流電圧が帰還制御
される。
と複数系統の副出力部とを有する多出力スイッチング電
源回路である。主出力部は、複数系統の出力部のうち、
出力が最大で負荷変動の少ない出力部である。また、一
次側におけるスイッチングのデューティ比は、主出力部
の出力電圧の変動に基づいて負帰還制御される。主出力
部以外の副出力部の出力電圧は、主出力部の出力電圧に
基づいて決定されるデューティ比の交流電圧が帰還制御
される。
【００６６】主出力部の構成が上述した第１の実施形態
と異なる点は、ＮＭＯＳ２３１、２３２を駆動制御する
補助巻線が設けられていない点と、マグ・アンプ１３１
が設けられていない点と、リセット電流をこのマグ・ア
ンプ１３１に供給するためのトランジスタ１４１、抵抗
１４２、ダイオード１４３が設けられていない点であ
る。
と異なる点は、ＮＭＯＳ２３１、２３２を駆動制御する
補助巻線が設けられていない点と、マグ・アンプ１３１
が設けられていない点と、リセット電流をこのマグ・ア
ンプ１３１に供給するためのトランジスタ１４１、抵抗
１４２、ダイオード１４３が設けられていない点であ
る。
【００６７】ＮＭＯＳ２３１のゲート電極は、二次巻線
２２３の巻き終わり側に接続され、ソース電極は、後段
のＮＭＯＳ２３２のソース電極に接続され、ドレイン電
極は、二次巻線２２３の巻き始め側に接続されている。
また、ＮＭＯＳ２３２のゲート電極は、二次巻線２２３
の巻き始め側に接続され、ソース電極は、ＮＭＯＳ２３
１のソース電極に接続され、ドレイン電極は、二次巻線
２２３の巻き終わり側に接続されている。
２２３の巻き終わり側に接続され、ソース電極は、後段
のＮＭＯＳ２３２のソース電極に接続され、ドレイン電
極は、二次巻線２２３の巻き始め側に接続されている。
また、ＮＭＯＳ２３２のゲート電極は、二次巻線２２３
の巻き始め側に接続され、ソース電極は、ＮＭＯＳ２３
１のソース電極に接続され、ドレイン電極は、二次巻線
２２３の巻き終わり側に接続されている。
【００６８】ＮＭＯＳ２３１は、同期整流回路を構成す
るものであり、二次巻線に現れる交流電圧Ｖ２２３を、
この交流電圧Ｖ２２３の極性の変化に同期してオン／オ
フ制御し脈動電圧Ｖ２３１を生成する。ＮＭＯＳ２３２
は、ＮＭＯＳ２３１がオフ状態になったときにオン状態
になり、平滑用チョークコイル２３３に蓄えられた電磁
エネルギーを平滑用コンデンサ２３４に供給する。
るものであり、二次巻線に現れる交流電圧Ｖ２２３を、
この交流電圧Ｖ２２３の極性の変化に同期してオン／オ
フ制御し脈動電圧Ｖ２３１を生成する。ＮＭＯＳ２３２
は、ＮＭＯＳ２３１がオフ状態になったときにオン状態
になり、平滑用チョークコイル２３３に蓄えられた電磁
エネルギーを平滑用コンデンサ２３４に供給する。
【００６９】また、本実施形態の主出力部Ａには、マグ
・アンプと、このマグ・アンプにリセット電流を供給す
るトランジスタ、抵抗、ダイオードが設けられていな
い。従って、定電圧制御回路２３５は、平滑用コイル２
３４から出力される直流出力電圧Ｖ１の変化を検出する
と、この検出した電圧の変化を検出信号としてＰＷＭ制
御回路２０４に通知する。ＰＷＭ制御回路２０４は、補
助巻線２２２に現れる、巻数比に比例した交流電圧の変
化と、この定電圧制御回路２３５からの検出信号とを基
にしたパルス幅の制御信号Ｖ２０４Ａを生成する。
・アンプと、このマグ・アンプにリセット電流を供給す
るトランジスタ、抵抗、ダイオードが設けられていな
い。従って、定電圧制御回路２３５は、平滑用コイル２
３４から出力される直流出力電圧Ｖ１の変化を検出する
と、この検出した電圧の変化を検出信号としてＰＷＭ制
御回路２０４に通知する。ＰＷＭ制御回路２０４は、補
助巻線２２２に現れる、巻数比に比例した交流電圧の変
化と、この定電圧制御回路２３５からの検出信号とを基
にしたパルス幅の制御信号Ｖ２０４Ａを生成する。
【００７０】また、複数の副出力部の構成は、上述した
第１の実施形態の出力部の構成と同一であり、それぞれ
に負荷ＲＬ２、ＲＬ３が接続される。
第１の実施形態の出力部の構成と同一であり、それぞれ
に負荷ＲＬ２、ＲＬ３が接続される。
【００７１】このような構成の本実施形態は、マグ・ア
ンプでは制御できない大電流の出力がある場合に有効で
あり、上述した第１の実施形態と同様な効果を得ること
ができる。
ンプでは制御できない大電流の出力がある場合に有効で
あり、上述した第１の実施形態と同様な効果を得ること
ができる。
【００７２】［第３の実施形態］次に、添付図面を参照
しながら本発明に係る第３の実施形態について説明す
る。図７を参照すると本発明に係る第３の実施形態の構
成が示されている。
しながら本発明に係る第３の実施形態について説明す
る。図７を参照すると本発明に係る第３の実施形態の構
成が示されている。
【００７３】本発明に係る第３の実施形態は、基本的構
成は、上述した第１の実施形態と同一であるが、ＮＭＯ
Ｓ同期整流回路とマグ・アンプ制御回路の構成について
さらに工夫している。
成は、上述した第１の実施形態と同一であるが、ＮＭＯ
Ｓ同期整流回路とマグ・アンプ制御回路の構成について
さらに工夫している。
【００７４】本実施形態は、同期整流用のＮＭＯＳ３４
２、３４３を駆動制御する駆動電圧を二次巻線３２３よ
り得る構成とし、マグ・アンプ３４１を同期整流用のＮ
ＭＯＳ３４２（整流側）のゲート電極と、同期整流用Ｎ
ＭＯＳ３４３（転流用）のドレイン電極との間に挿入し
たことを特徴としている。また、本実施形態のマグ・ア
ンプ３４１には、マグ・アンプのコアをリセットするリ
セット巻線を別途設けたことを特徴としている。定電圧
制御回路３４７からのリセット電流を、リセット巻線の
巻き始め側より入力し、同期整流用ＮＭＯＳ３４２より
後段の接地側に出力する。従って、リセット電流を流す
ループ内に同期整流用のＮＭＯＳ３４２が形成されない
ので、整流側ＮＭＯＳ３４２のオフによる制御ループの
遮断の影響を受けずにマグ・アンプをオン／オフ制御す
ることが可能となり、定電圧制御が可能となる。また、
別個の補助巻線が不必要となり、トランスを小型化する
ことができる。
２、３４３を駆動制御する駆動電圧を二次巻線３２３よ
り得る構成とし、マグ・アンプ３４１を同期整流用のＮ
ＭＯＳ３４２（整流側）のゲート電極と、同期整流用Ｎ
ＭＯＳ３４３（転流用）のドレイン電極との間に挿入し
たことを特徴としている。また、本実施形態のマグ・ア
ンプ３４１には、マグ・アンプのコアをリセットするリ
セット巻線を別途設けたことを特徴としている。定電圧
制御回路３４７からのリセット電流を、リセット巻線の
巻き始め側より入力し、同期整流用ＮＭＯＳ３４２より
後段の接地側に出力する。従って、リセット電流を流す
ループ内に同期整流用のＮＭＯＳ３４２が形成されない
ので、整流側ＮＭＯＳ３４２のオフによる制御ループの
遮断の影響を受けずにマグ・アンプをオン／オフ制御す
ることが可能となり、定電圧制御が可能となる。また、
別個の補助巻線が不必要となり、トランスを小型化する
ことができる。
【００７５】なお、上述した実施形態は、本発明の好適
な実施の形態である。但し、これに限定されるものでは
なく、本発明の要旨を逸脱しない範囲内において種々変
形実施が可能である。例えば、上述した実施形態では、
ＮＭＯＳを用いて同期整流回路を構成していたが、ＰＭ
ＯＳであっても実現可能である。
な実施の形態である。但し、これに限定されるものでは
なく、本発明の要旨を逸脱しない範囲内において種々変
形実施が可能である。例えば、上述した実施形態では、
ＮＭＯＳを用いて同期整流回路を構成していたが、ＰＭ
ＯＳであっても実現可能である。
【００７６】
【発明の効果】以上の説明より明らかなように本発明
は、従来の整流用と転流用のダイオードに代えてＮＭＯ
Ｓを用い、同期整流用のＮＭＯＳとマグ・アンプによる
定電圧制御とを組み合わせる回路構成とすることで、ラ
ジエータ等の放熱処理が不要となり、装置の小型・高効
率化、及び低電圧・多出力化を容易に図ることができ
る。また、ダイオードの削除に伴う内部発熱の低減によ
り信頼性の向上を図ることが可能となり、省エネに貢献
することができる。また、マグ・アンプを用いて二次側
制御することで、各出力の干渉が少ない高安定度の多出
力電源を容易に構成することができる。
は、従来の整流用と転流用のダイオードに代えてＮＭＯ
Ｓを用い、同期整流用のＮＭＯＳとマグ・アンプによる
定電圧制御とを組み合わせる回路構成とすることで、ラ
ジエータ等の放熱処理が不要となり、装置の小型・高効
率化、及び低電圧・多出力化を容易に図ることができ
る。また、ダイオードの削除に伴う内部発熱の低減によ
り信頼性の向上を図ることが可能となり、省エネに貢献
することができる。また、マグ・アンプを用いて二次側
制御することで、各出力の干渉が少ない高安定度の多出
力電源を容易に構成することができる。
【００７７】また、マグ・アンプを二次巻線と整流回路
を構成するＮＭＯＳとの間に挿入し、この整流回路を構
成するＮＭＯＳのドライブ回路を二次巻線とは別の補助
巻線で構成したことにより、リセット電流が流れるルー
プ内に整流回路が形成されることがなくなり、整流側ダ
イオードのオフによる制御ループの遮断の影響を受けず
にマグ・アンプによる定電圧制御を行なうことができ
る。
を構成するＮＭＯＳとの間に挿入し、この整流回路を構
成するＮＭＯＳのドライブ回路を二次巻線とは別の補助
巻線で構成したことにより、リセット電流が流れるルー
プ内に整流回路が形成されることがなくなり、整流側ダ
イオードのオフによる制御ループの遮断の影響を受けず
にマグ・アンプによる定電圧制御を行なうことができ
る。
【００７８】また、平滑回路を構成するＮＭＯＳのボデ
ィーダイオードに並列に、電圧降下の小さいダイオード
を挿入したことにより、マグ・アンプによるオンサイク
ル阻止時間の間、平滑用チョークコイルの電流をこのダ
イオードに流し、変換効率を改善させることができる。
ィーダイオードに並列に、電圧降下の小さいダイオード
を挿入したことにより、マグ・アンプによるオンサイク
ル阻止時間の間、平滑用チョークコイルの電流をこのダ
イオードに流し、変換効率を改善させることができる。
【００７９】また、変圧器の一次側に、アクティブクラ
ンプ回路を挿入したことにより、スイッチング回路がオ
フ状態の時のフライバック電圧が矩形波に近い波形とな
り、入力変動、負荷変動に関わらず確実に平滑回路を構
成するＮＭＯＳをオンさせることができる。従って、ワ
イド入力に対応することができるなど変圧器の利用効率
を向上させることができる。
ンプ回路を挿入したことにより、スイッチング回路がオ
フ状態の時のフライバック電圧が矩形波に近い波形とな
り、入力変動、負荷変動に関わらず確実に平滑回路を構
成するＮＭＯＳをオンさせることができる。従って、ワ
イド入力に対応することができるなど変圧器の利用効率
を向上させることができる。
【図１】本発明に係る第１の実施形態の構成を表す図で
ある。
ある。
【図２】アクティブクランプ回路の機能を説明するため
の図である。
の図である。
【図３】第１の実施形態の信号波形図である。
【図４】本発明に係る第１の実施形態の変形例の構成を
示す図である。
示す図である。
【図５】第１の実施形態の変形実施例の信号波形図であ
る。
る。
【図６】本発明に係る第２の実施形態の構成を表す図で
ある。
ある。
【図７】本発明に係る第３の実施形態の構成を表す図で
ある。
ある。
【図８】従来の多出力スイッチング電源回路の構成を表
す図である。
す図である。
【図９】マグ・アンプの機能を説明するための図であ
る。
る。
【図１０】マグ・アンプの機能を説明するための図であ
る。
る。
【図１１】従来の多出力スイッチング電源回路の構成を
表す図である。
表す図である。
【図１２】従来の多出力スイッチング電源回路の構成を
表す図である。
表す図である。
【図１３】従来の多出力スイッチング電源回路に生じる
問題点を説明するための図である。
問題点を説明するための図である。
【図１４】従来の多出力スイッチング電源回路に生じる
問題点を説明するための図である。
問題点を説明するための図である。
１０１、２０１、３０１ 直流電源部
１０２、２０１、３０１ 入力平滑用コンデンサ
１０３、２０３、３０３ 起動用抵抗
１０４、２０４、３０４ ＰＷＭ制御回路
１０５、１０６、３０５、３０６ 検出用抵抗
１０７、２０５、３０７ コンデンサ
１０８、２０６、３０８ 平滑用チョークコイル
１０９、２０７、３０９ 整流用ダイオード
１１０、２０８、３１０ 転流用ダイオード
１１１、２０９、３１１ スイッチング回路
１１２、２１０、３１２ アクティブクランプ回路
１３１、２４１、３４１ マグ・アンプ
１３２、１３３、２３１、２３２、２４２、２４３ 同
期整流用ＭＯＳＦＥＴ １３４、３４５、２４４ ショットキーバリアダイオー
ド １３５、２３３、２４５、３４６ 平滑用チョークコイ
ル １３６、２３４、２４６、３４６ 平滑用コンデンサ １３７、２３５、２４７、３４７ 定電圧制御回路 １３９、１４０、２３６、２３７、２４８、２４９、３
４８、３４９ 抵抗 １４１、２５０、３５０ トランジスタ １４２、２５１、３５１ 抵抗 １４３、２５２、３５２ ダイオード
期整流用ＭＯＳＦＥＴ １３４、３４５、２４４ ショットキーバリアダイオー
ド １３５、２３３、２４５、３４６ 平滑用チョークコイ
ル １３６、２３４、２４６、３４６ 平滑用コンデンサ １３７、２３５、２４７、３４７ 定電圧制御回路 １３９、１４０、２３６、２３７、２４８、２４９、３
４８、３４９ 抵抗 １４１、２５０、３５０ トランジスタ １４２、２５１、３５１ 抵抗 １４３、２５２、３５２ ダイオード
フロントページの続き
Ｆターム(参考） 5H006 AA06 CA02 CB03 CB07 CC08
DB05 DC05
5H730 AA14 AS01 BB26 BB57 DD04
DD12 DD32 EE02 EE08 EE10
EE13 EE46 EE73 FD24 FF17
FG05
Claims (7)
- 【請求項１】 直流入力電圧を生成する直流電源と、 変圧器を構成する第１の補助巻線に生じる第２の交流電
圧の電圧値を検出する検出回路と、 前記第２の交流電圧の電圧値の変化を検出することで生
成された制御信号により前記直流入力電圧をオン／オフ
制御し、所定の周波数及び前記第２の交流電圧に対応し
たパルス幅を持つ第１の交流電圧を生成するスイッチン
グ回路と、 前記検出回路により検出した前記第２の交流電圧の電圧
値の変化に基づき、前記制御信号を生成する制御回路
と、 前記スイッチング回路のオフ期間に前記変圧器の一次巻
線に励磁電流を流すことにより、前記変圧器のコアをリ
セットするアクティブクランプ回路と、を前記変圧器の
一次側に有し、 前記変圧器による前記第１交流電圧の変圧により二次巻
線に生じる第３の交流電圧を、リセット電流に基づいて
オン／オフ制御して前記リセット電流に対応したパルス
幅を持つ第４の交流電圧を生成するマグ・アンプと、 前記第４の交流電圧を整流して脈動電圧を生成する整流
回路と、 前記脈動電圧を平滑化して直流出力電圧を生成し、該直
流出力電圧を負荷に印加する平滑回路と、 前記直流出力電圧の変化を検出して前記第４の交流電圧
を負帰還制御するための前記リセット電流を生成する電
圧制御回路と、からなる出力部を前記変圧器の二次側に
複数有し、 前記整流回路は、 前記変圧器の二次側に設けた第２の補助巻線に生じる第
５の交流電圧の電圧値に応じてオン／オフ制御され、前
記脈動電圧を生成する第１のＮＭＯＳトランジスタを有
し、 前記平滑回路は、 脈動電圧を平滑化して前記直流出力電圧を生成し、該直
流出力電圧を負荷に印加する平滑用コンデンサと、 前記脈動電圧による磁気エネルギーを蓄えるチョークコ
イルと、 前記変圧器の二次側に設けた第３の補助巻線に生じる第
６の交流電圧の電圧値に応じて、前記第１のＮＭＯＳが
オフ状態のときにオン状態になって前記チョークコイル
に蓄えられた電磁エネルギーを前記平滑用コンデンサに
供給する第２のＮＭＯＳトランジスタと、を有し、 前記マグ・アンプを、前記二次巻線と前記第１のＮＭＯ
Ｓトランジスタとの間に挿入したことを特徴とする多出
力スイッチング電源回路。 - 【請求項２】 直流入力電圧を生成する直流電源と、 変圧器を構成する第１の補助巻線に生じる第２の交流電
圧の電圧値を検出する検出回路と、 前記第２の交流電圧の電圧値の変化を検出することで生
成された制御信号により前記直流入力電圧をオン／オフ
制御し、所定の周波数及び前記第２の交流電圧に対応し
たパルス幅を持つ第１の交流電圧を生成するスイッチン
グ回路と、 前記検出回路により検出した前記第２の交流電圧の電圧
値の変化、及び電圧変化検出回路により検出した検出信
号のレベルに基づき、前記制御信号を生成する制御回路
と、 前記スイッチング回路のオフ期間に前記変圧器の一次巻
線に励磁電流を流すことにより、前記変圧器のコアをリ
セットするアクティブクランプ回路と、を前記変圧器の
一次側に有し、 前記変圧器による前記第１の交流電圧の変圧により第１
の二次巻線に生じる第７の交流電圧を整流して第１の脈
動電圧を生成する第１の整流回路と、 前記第１の脈動電圧を平滑化して第１の直流出力電圧を
生成し、該第１の直流出力電圧を負荷に印加する第１の
平滑回路と、 前記第１の直流出力電圧の変化を検出して検出信号を生
成し、前記制御回路に供給する前記電圧変化検出回路
と、を有する主出力部と、 前記変圧器による前記第１の交流電圧の変圧により第２
の二次巻線に生じる第８の交流電圧をリセット電流に基
づいてオン／オフ制御し、前記リセット電流に対応した
パルス幅を持つ第９の交流電圧を生成するマグ・アンプ
と、 前記第９の交流電圧を整流して第２の脈動電圧を生成す
る第２の整流回路と、 前記第２の脈動電圧を平滑化して第２の直流出力電圧を
生成し、該第２の直流出力電圧を負荷に印加する第２の
平滑回路と、 前記第２の直流出力電圧の変化を検出して前記第９の交
流電圧を負帰還制御するための前記リセット電流を生成
する電圧制御回路と、を有する複数の副出力部と、を前
記変圧器の二次側に有し、 前記第１の整流回路は、 前記第７の交流電圧を前記スイッチング回路におけるス
イッチングのタイミングに同期してオン／オフ制御する
ことにより、前記第１の脈動電圧を生成する第１のＮＭ
ＯＳトランジスタを有し、 前記第１の平滑回路は、 前記第１の脈動電圧を平滑化して前記第１の直流出力電
圧を生成し、該第１の直流出力電圧を負荷に印加する第
１の平滑用コンデンサと、 前記第１の脈動電圧による磁気エネルギーを蓄える第１
のチョークコイルと、 前記第１のＮＭＯＳトランジスタがオフ状態のときにオ
ン状態になって前記チョークコイルに蓄えられた電磁エ
ネルギーを前記平滑用コンデンサへ供給する第２のＮＭ
ＯＳトランジスタと、を有し、 前記第２の整流回路は、 前記変圧器の二次側に設けた第２の補助巻線に生じる第
１０の交流電圧の電圧値に応じてオン／オフ制御され、
前記第２の脈動電圧を生成する第３のＮＭＯＳトランジ
スタを有し、 前記第２の平滑回路は、 前記第２の脈動電圧を平滑化して前記第２の直流出力電
圧を生成し、該第２の直流出力電圧を負荷に印加する第
２の平滑用コンデンサと、 前記第２の脈動電圧による磁気エネルギーを蓄える第２
のチョークコイルと、 前記変圧器の二次側に設けた第３の補助巻線に生じる第
１１の交流電圧の電圧値に応じて、前記第４のＮＭＯＳ
がオフ状態のときにオン状態になって前記第２のチョー
クコイルに蓄えられた電磁エネルギーを前記第２の平滑
用コンデンサに供給する第４のＮＭＯＳトランジスタ
と、を有し、 前記マグ・アンプを、前記第２の二次巻線と前記第３の
ＮＭＯＳトランジスタとの間に挿入したことを特徴とす
る多出力スイッチング電源回路。 - 【請求項３】 直流入力電圧を生成する直流電源と、 変圧器を構成する第１の補助巻線に生じる第２の交流電
圧の電圧値を検出する検出回路と、 前記第２の交流電圧の電圧値の変化を検出することで生
成された制御信号により前記直流入力電圧をオン／オフ
制御し、所定の周波数及び前記第２の交流電圧に対応し
たパルス幅を持つ第１の交流電圧を生成するスイッチン
グ回路と、 前記検出回路により検出した前記第２の交流電圧の電圧
値の変化、及び電圧変化検出回路により検出した検出信
号のレベルに基づき、前記制御信号を生成する制御回路
と、 前記スイッチング回路のオフ期間に前記変圧器の一次巻
線に励磁電流を流すことにより、前記変圧器のコアをリ
セットするアクティブクランプ回路と、を前記変圧器の
一次側に有し、 前記変圧器による前記第１交流電圧の変圧により二次巻
線に生じる第３の交流電圧を、リセット電流に基づいて
オン／オフ制御して前記リセット電流に対応したパルス
幅を持つ第４の交流電圧を生成するリセット巻線を有す
るマグ・アンプと、 前記第４の交流電圧を整流して脈動電圧を生成する整流
回路と、 前記脈動電圧を平滑化して直流出力電圧を生成し、該直
流出力電圧を負荷に印加する平滑回路と、 前記直流出力電圧の変化を検出して前記第４の交流電圧
を負帰還制御するための前記リセット電流を生成する電
圧制御回路と、からなる出力部を前記変圧器の二次側に
複数有し、 前記整流回路は、 前記第３の交流電圧を前記スイッチング回路におけるス
イッチングのタイミングに同期してオン／オフ制御する
ことにより、前記脈動電圧を生成する第１のＮＭＯＳト
ランジスタを有し、 前記平滑回路は、前記脈動電圧を平滑化して前記直流出
力電圧を生成し、該直流出力電圧を負荷に印加する平滑
用コンデンサと、 前記脈動電圧による電磁エネルギーを蓄えるチョークコ
イルと、 前記第１のＮＭＯＳトランジスタがオフ状態のときにオ
ン状態になって前記チョークコイルに蓄えられた電磁エ
ネルギーを前記平滑用コンデンサへ供給する第２のＮＭ
ＯＳトランジスタと、を有し、 前記マグ・アンプは、前記二次巻線の巻き終わり側にゲ
ート電極を接続し、ソース電極を接地側に接続し、ドレ
イン電極を前記二次巻線の巻き始め側に接続した前記第
１のＮＭＯＳトランジスタのゲート電極と、前記二次巻
線の巻き始め側にゲート電極を接続し、ソース電極を接
地側に接続し、ドレイン電極を前記マグ・アンプの出力
側に接続した第２のＮＭＯＳトランジスタのドレイン電
極との間に挿入し、前記リセット電流を、前記リセット
巻線の巻き始め側より入力し、接地側に出力することを
特徴とする多出力スイッチング電源回路。 - 【請求項４】 前記第２のＮＭＯＳトランジスタの後段
に、該第２のＮＭＯＳトランジスタと並列に、電圧降下
の小さいダイオードを挿入したことを特徴とする請求項
１から３の何れか一項に記載の多出力スイッチング電源
回路。 - 【請求項５】 前記アクティブクランプ回路は、 前記変圧器の一次巻線の巻き終わり側に接続したコンデ
ンサと、 前記制御回路から出力される、前記制御回路により生成
される前記制御信号と逆位相の信号をゲート入力、前記
スイッチング回路の出力をソース電極に接続し、ドレイ
ン電極を前記コンデンサと接続したＮＭＯＳトランジス
タとを有し、 前記制御回路から出力される前記制御信号と逆位相の信
号は、前記スイッチング回路と前記ＮＭＯＳとが同時に
オン状態とならないようにデットタイムを有しているこ
とを特徴とする請求項１から３の何れか一項に記載の多
出力スイッチング電源回路。 - 【請求項６】 前記第３の交流電圧は、 前記マグ・アンプが飽和するために必要なパルス幅を有
することを特徴とする請求項１または３記載の多出力ス
イッチング電源回路。 - 【請求項７】 前記第８の交流電圧は、 前記マグ・アンプが飽和するために必要なパルス幅を有
することを特徴とする請求項２記載の多出力スイッチン
グ電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002158167A JP3507827B2 (ja) | 2001-05-30 | 2002-05-30 | 多出力スイッチング電源回路 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001-163506 | 2001-05-30 | ||
| JP2001163506 | 2001-05-30 | ||
| JP2002158167A JP3507827B2 (ja) | 2001-05-30 | 2002-05-30 | 多出力スイッチング電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003052175A true JP2003052175A (ja) | 2003-02-21 |
| JP3507827B2 JP3507827B2 (ja) | 2004-03-15 |
Family
ID=26616023
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002158167A Expired - Fee Related JP3507827B2 (ja) | 2001-05-30 | 2002-05-30 | 多出力スイッチング電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3507827B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005176516A (ja) * | 2003-12-11 | 2005-06-30 | Densei Lambda Kk | コンバータ |
| JP2006158007A (ja) * | 2004-11-25 | 2006-06-15 | Nec Commun Syst Ltd | 定電圧電源回路 |
| WO2018155080A1 (ja) * | 2017-02-23 | 2018-08-30 | シャープ株式会社 | 電源装置および電源ユニット |
| WO2018155079A1 (ja) * | 2017-02-23 | 2018-08-30 | シャープ株式会社 | 電源装置および電源ユニット |
-
2002
- 2002-05-30 JP JP2002158167A patent/JP3507827B2/ja not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005176516A (ja) * | 2003-12-11 | 2005-06-30 | Densei Lambda Kk | コンバータ |
| JP4718773B2 (ja) * | 2003-12-11 | 2011-07-06 | Ｔｄｋラムダ株式会社 | コンバータ |
| JP2006158007A (ja) * | 2004-11-25 | 2006-06-15 | Nec Commun Syst Ltd | 定電圧電源回路 |
| JP4535853B2 (ja) * | 2004-11-25 | 2010-09-01 | 日本電気通信システム株式会社 | 定電圧電源回路 |
| WO2018155080A1 (ja) * | 2017-02-23 | 2018-08-30 | シャープ株式会社 | 電源装置および電源ユニット |
| WO2018155079A1 (ja) * | 2017-02-23 | 2018-08-30 | シャープ株式会社 | 電源装置および電源ユニット |
| CN110313122A (zh) * | 2017-02-23 | 2019-10-08 | 夏普株式会社 | 电源装置及电源单元 |
| US10778109B2 (en) | 2017-02-23 | 2020-09-15 | Sharp Kabushiki Kaisha | Power supply and power supply unit |
| CN110313122B (zh) * | 2017-02-23 | 2021-09-14 | 夏普株式会社 | 电源装置及电源单元 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3507827B2 (ja) | 2004-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4262886B2 (ja) | ダブルエンデッド絶縁ｄ．ｃ．−ｄ．ｃ．コンバータ | |
| EP2421137B1 (en) | Switching power supply unit | |
| US7307857B2 (en) | Non-isolated DC-DC converters with direct primary to load current | |
| US5592071A (en) | Method and apparatus for self-regeneration synchronous regulator | |
| JP4910525B2 (ja) | 共振型スイッチング電源装置 | |
| US5508904A (en) | Switching regulator having superimposing chopping-wave voltage forming circuit | |
| US6642630B2 (en) | Multi-output switching power source circuit | |
| US20170155325A1 (en) | Resonant power supply device | |
| JP3522191B2 (ja) | 多出力スイッチング電源回路 | |
| JP2005117883A (ja) | 電源装置 | |
| US6504735B2 (en) | Regulated voltage reducing high-voltage isolated DC/DC converter system | |
| JP3574849B2 (ja) | Ｄｃ−ｄｃコンバータ装置 | |
| JP2000152615A (ja) | 循環コンデンサを使用する電源およびその操作方法 | |
| JP3507827B2 (ja) | 多出力スイッチング電源回路 | |
| JP3695441B2 (ja) | コンピュータ用電源装置 | |
| JP3477029B2 (ja) | 同期倍電流電源 | |
| JP4172569B2 (ja) | スイッチング電源装置 | |
| US8018749B2 (en) | Synchronous rectifier | |
| JP2004282896A (ja) | 直流変換装置 | |
| JP2002044946A (ja) | スイッチング電源装置 | |
| JP2004357495A (ja) | スイッチング電源回路及び該スイッチング電源回路に用いられる制御方法 | |
| US20060002160A1 (en) | Secondary side synchronous rectifier driver integrated circuits with adaptive turn-off for transformer coupled power supplies | |
| JP2004320916A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2001218465A (ja) | 共振型電源装置および共振型電源の制御方式 | |
| JP2017070060A (ja) | 同期整流ｆｅｔ駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031209 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031219 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3507827 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071226 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081226 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091226 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091226 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101226 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101226 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111226 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111226 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121226 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121226 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131226 Year of fee payment: 10 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |