JP3057272B2

JP3057272B2 - スイッチング電源

Info

Publication number: JP3057272B2
Application number: JP3291505A
Authority: JP
Inventors: 清春稲生; 修一松田
Original assignee: Yokogawa Electric Corp
Current assignee: Yokogawa Electric Corp
Priority date: 1991-11-07
Filing date: 1991-11-07
Publication date: 2000-06-26
Anticipated expiration: 2015-06-26
Also published as: JPH05137335A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】主出力回路と、従出力回路とを持
つ多出力のスイッング電源において、本発明は、従出力
回路部の構成に関する。更に詳述すると、この従出力回
路は、当該回路に加えられるパルス状電圧のパルス幅を
適切に切り出すことで、所望の値の直流出力電圧を得る
方式のものである。

【０００２】

【従来の技術】図５は、主出力回路と、従出力回路とを
備えた従来の多出力のスイッチング電源を示す図、図６
は、図５の各部の波形を示す図である。主出力回路と
は、トランスＴの１次側の主スイッチQ1を制御する信号
S1の基になる電圧V1を提供する出力回路のことである。
ここで制御回路３は、主出力回路１の出力電圧V1が設定
電圧（図示せず）と一致するようなパルス幅信号S1を出
力して、スイッチQ1のデューティを制御する。その結
果、２次捲線W3に誘起される電圧V0のデューティが変化
し、これが整流・平滑されて回路の主出力電圧V1が設定
電圧となる。主出力回路１は、２次捲線W3と、この誘起
電圧を整流するダイオードD1と、チョークコイルL1とコ
ンデンサC1より構成される平滑回路と、チョークコイル
L1に蓄えられたエネルギーを放出するダイオードD2で構
成される。なお主出力回路１の出力電圧V1は、フォトカ
プラ２で絶縁されて、トランスＴの１次側へ帰還され
る。

【０００３】従出力回路とは、主出力回路の捲線W3と別
に巻装された2次捲線W2に接続され、この捲線W2の誘起
電圧から直流電圧を得る回路のことである。従出力回路
の捲線W2に誘起される電圧V0のデューテイは、入力電圧
Ｖ_inまたは主出力回路の負荷電流Ｉ_OUTにより変化する
ので、対策を施さないと、従出力回路10の直流出力電圧
V2は、変動してしまう。そこで、従出力回路10は、一般
に従出力電圧V2を安定化する手段を備えている。図５で
は、後述する波形発生回路６と、制御回路５と、ドライ
ブ回路４が、従出力電圧V2の安定化手段である。図５に
おいて、捲線W2の誘起電圧V0(図6(1)参照)は、ダイオー
ドD3により整流され、スイッチ素子であるであるFET Q2
に加えられる。FET Q2は、ドライブ回路４により、その
オン・オフが制御される。スイッチ素子Q2を通過した電
圧は、チョークコイルL2とコンデンサC2で平滑されリプ
ルの小さい従出力電圧V2となる。ダイオードD4は、チョ
ークコイルL2に蓄えられたエネルギーをスイッチ素子Q2
がオフの期間に放出するものである。

【０００４】この従出力電圧V2の安定化は、捲線W2の誘
起電圧Voのパルス幅Tp(図６(1)参照)をスイッチ素子Q2
にて適切に切り出し、これを次段の平滑回路(チョーク
コイルL2とコンデンサC2)へ加えることで行われる。ス
イッチ素子Q2の制御動作を図６を参照しながら説明す
る。この従出力電圧V2は、捲線W2の電圧Voを導入し図６
(3)に示すような同期波形を出力する波形発生回路６
と、この従出力電圧V2と波形発生回路６の出力Vcとを導
入しドライブ回路４を図６(2)のように制御する制御回
路５により安定化される。制御回路３に接続されたFET
はスイッチ動作するものであり、トランスT2は制御回路
５の出力をレベル変換するものである。

【０００５】このような図５の装置は、次のように動作
する。コンデンサC3の両端には、直流電圧Ｖ_inが発生し
ている。スイッチ素子Q1は、制御回路３によりオン・オ
フ制御される。従って、１次捲線W1へ断続的に電圧が加
えられるので、2次捲線W2とW3には、誘起電圧が発生す
る。ここで、主出力回路１で得られる主出力電圧V1は、
フォトカプラ２を介してトランスＴの１次側に帰還され
る。そしてこの主出力電圧V1が設定電圧(図示せず)とな
るように制御回路３にてパルス幅変調信号S1を作り、こ
れに基づいて、主スイッチ素子Q1のオン・オフのデュー
ティを制御する。

【０００６】ここで、この２次捲線W2に誘起される電圧
Voのデューテイは、入力電圧Ｖ_inまたは主出力回路側の
負荷電流Ｉ_outにより、変動する。その理由は次の通り
である。入力電圧Ｖ_inが低下すると主出力電圧V1を一定
に保つために主スイッチQ1のデューティは増加する。ま
た、主出力回路１の負荷電流Ｉ_outが増大すると、主出
力電圧V1を一定に保つため、主スイッチQ1のデューティ
は増加する。従って、捲線W3と同一のコアに巻装された
捲線W2の誘起電圧Voのデューティも増加する。このよう
に、捲線W2の誘起電圧Voのデューティが変動しても、図
５の装置は、従出力電圧V2が一定となるように制御動作
している。その制御動作を説明する。既述したように従
出力回路10に加えられる入力電圧Voは、図６(1)のよう
な波形である。波形発生回路６は、この入力電圧Voを導
入し、入力電圧VoがHIGHの期間Tpだけ(図６参照）、ラ
ンプ波状（鋸波状）に増加する同期波形（図6(3)参照)
を出力する。この同期波形は、トランスＴの１次側のス
イッチング波形に同期した信号であり、波形発生回路６
は、２次捲線W2の誘起電圧Voのオン側(HIGH)を検出し
て、この波形を作っている。制御回路5は、この図6(3)
の同期波形と、従出力電圧V2とを導入して、比較電圧VK
をその内部に作りだす。

【０００７】制御回路5が作りだすこの比較電圧VK(図6
(3)参照)は、従出力回路10の従出力電圧V2が、設定電圧
(図示せず)より高い場合、上昇する。制御回路5は、自
ら作りだした比較電圧VKと、図6 の同期波形とを比べ、比較電圧VK ＜同期波形値の期間、スイッチ素子Q2がオンとなる(図6(2)参照)よう
な信号をドライブ回路4に加える。具体的に説明する
と、従出力電圧V2が設定電圧より高い場合、図6(3)の比
較電圧VKは、上昇する。従って、比較電圧VK＜同期波
形値となる期間、つまり、スイッチ素子Q2がオンとな
る期間が、減少する。その結果、チョークコイルL2とコ
ンデンサC2で構成される平滑回路へ供給される電気量が
減少するので従出力電圧V2の値は減少し、設定電圧に近
づく。逆に、従出力電圧V2が設定電圧より低い場合、比
較電圧VKは低下し、上述の動作と逆になる。つまり、ス
イッチ素子Q2がオンとなる期間が広がり、チョークコイ
ルL2とコンデンサC2に供給される電気量が増大するの
で、従出力電圧V2は増加する。即ち、従出力電圧V2は、
設定電圧に近づく。

【０００８】

【発明が解決しようとする課題】ここでスイッチ素子Q2
として、一般にMOS-FETが用いられるが、MOS-FETはゲー
ト電圧をソース電圧より少なくとも４ｖ以上高くしない
と、オンにドライブできない（なお、一般の接合形ＦＥ
Ｔでもゲート電位をソース電位より高くしなければなら
ない）。即ち、図５のＡ点よりも４ｖ以上高い電圧信号
をFET Q2のゲートに加える必要がある。しかし，Ａ点は
従出力回路10のプラス側電位点であり、これ以上高い電
位を得るためには、絶縁手段が必要である。そこで、従
来装置では、ドライブ・トランスT2を備えてこれに制御
回路５の出力を加え、Ａ点より4V以上高い電圧を作りだ
してFET Q2のゲートに加えている。

【０００９】ここで制御回路５と、ドライブ回路４の間
にドライブ・トランスT2を設けると、このドライブ・ト
ランスT2を通過する際に、パルス幅信号Vaの遅延が生じ
る。この遅延時間をTdとすると、一般にTd＝200 ns 程
である。従って、或る時刻TAで、比較電圧VK＜同期波形
値となっても制御回路5が、これを検出して、スイッ
チ素子Q2を実際にオンにするまでに、時間Tdかかる(図6
(2)参照)。そのため従出力回路10に加えられる入力パル
ス幅Tp(トランスＴの出力パルス幅でもある）に対し
て、最大（Tp−Td）のパルス幅しか、スイッチ素子Q2を
介して平滑回路（L2とC2で構成される回路)へ供給する
ことができない。ここで、図5の電源のスイッチング周
波数が、100 KHz程度の低い周波数であれば(入力パルズ
幅Tpは、約3 μｓ）、Td＝200 ns << Tp＝3 μｓなの
で、図６（３）に示す遅延時間Tdは、無視できる程であ
る。しかし、低周波のスイッチング電源は、トランスの
形状や回路素子が大きくなるので、小型化のため、スイ
ッチング周波数を高周波で設計するようになってきてい
る。

【００１０】しかし高周波のスイッチング電源では、入
力パルス幅Tpが小さくなるので、遅延時間Tdの占める割
合が大きくなり、遅延時間Tdを無視できなくなる。具体
的に述べると、入力パルス幅Tpが、遅延時間Tpに比べて
比較的大きくなるスイッチング周波数が300KHz以上の高
周波（Tp＜１ μｓ）では、遅延時間Tdの占める割合が
大きくなる。従って、従出力回路から大電流を出力しよ
うとすると、平滑回路に供給される電気量が少ないの
で、出力を確保できなくなるという問題がある。更にト
ランスＴの捲線W2の出力Voを受けて同期信号Vcを作りだ
すと、高耐圧の部品（形状の大きい部品）が必要にな
る。また、トランスの出力に回路ガ接続され寄生容量が
増加するために300KHz以上の高周波で１次側に影響がで
ると言う問題もある。

【００１１】本発明の目的は、ドライブ・トランスT2に
よるドライブ信号Vaの遅延を解消することで大電流出力
時でも出力を確保でき、また同期信号Vcを作りだす基の
信号をトランスＴ以外の回路から取ることで低耐圧の電
子部品を使用できるスイッチング電源を提供することで
ある。

【００１２】

【課題を解決するための手段】本発明は、トランス(T)
の１次側に設けた主スイッチ(Q1)をスイッチングし、2
次側の第１捲線(W3)に誘起された電圧の整流波形をチョ
ークコイル(L1)で平滑し、得られた主出力電圧(V1)が第
１設定電圧(Vt)と等しくなるようにスイッチングのデュ
ーティを制御するスイッチング電源において、前記トラ
ンスの２次側に設けた第２捲線(W2)と、この第２捲線の
出力の整流波形を平滑する平滑回路と、この第２捲線と
平滑回路の間に設けられ、オン・オフ動作することで、
通過する電気量を制御するＦＥＴ(Q2)と、前記チョーク
コイル(L1)の鉄心に巻装された第３捲線(W6)と、この第
３捲線の誘起電圧を導入し、前記主スイッチ(Q1)がオフ
となった時点から次のオフになる時点まで、一定の傾斜
で繰り返し推移する鋸形の同期波形を出力する波形発生
器と、前記平滑回路が出力する従出力電圧(V2)と第２設
定電圧(Vs)を導入し、比較信号を出力する誤差増幅器
と、前記第３捲線に誘起した電圧を整流平滑して直流電
圧を作り出し、その一方の出力端を前記ＦＥＴのソース
側に接続する補助電源と、この補助電源で得られた直流
電圧を電源とし、前記同期波形と比較信号を導入し、こ
の信号の大小を比較して得られる信号(Ve)を前記ＦＥＴ
のゲートに加えてこれをオン・オフ駆動するPWM回路
と、を備えたことを特徴とするものである。

【００１３】

【作用】ＦＥＴを駆動するにはソース電位より高い電位
の信号をゲートに加える必要がある。本発明の第３捲線
は、チョークコイルの鉄心に巻装されたもので、補助電
源の一方の出力端はＦＥＴのソース側に接続されてい
る。このチョークコイルは主出力電圧を作りだすもので
主出力回路側の構成要素である。従って、このチョーク
コイルの誘起電圧を単に整流平滑しただけで、補助電源
から一定の直流電圧Vccが得られる。しかも、この直流
電圧Vccは、第３捲線の巻き数を適切に定めることでＦ
ＥＴを駆動するに十分な電圧とすることができる。従っ
て、PWM回路は、その出力Veで直接ＦＥＴを駆動するこ
とができるので、ドライブ・トランスT2（従来手段が備
えていたもの）における信号の遅延から開放される。

【００１４】

【実施例】図１は本発明に係るスイッチング電源の構成
例を示す図、図２は図１の各部の信号のタイムチャー
ト、図３は図１の全体の動作を説明するタイムチャー
ト、図４は従出力部の別の構成例を示す図である。図１
において、トランスＴの１次側の主スイッチQ1は、ＰＷ
Ｍ回路23から加えられたパルス幅信号S1によりスイッチ
ングされる。このスイッチング周波数は、発振回路21に
より定められる。２次側の捲線W3に誘起されたパルス状
電圧は、主出力回路のダイオードD1とチョークコイルL1
とコンデンサC1の作用により主出力電圧V1となる。そし
て、この電圧V1は、誤差増幅器24に加えられ、ここで設
定電圧Vtと比較される。誤差増幅器24は、比較信号Vk’
をPWM回路23に帰還する。比較信号Vk’は、設定電圧Vt ＜主出力電圧V1 であれば、その値が増加し、逆であればその値が減少す
る。そして、Vt＝V1 であれば或る電圧レベルとなる。
PWM回路23は、導入した比較信号Vk’に基づいて出力す
るパルス信号S1のデューティを制御するので、主出力電
圧V1は、設定電圧Vtと等しい値になる。なお、補助電源
22は、トランスＴの鉄心に巻装された捲線W4の誘起電圧
から直流電圧を作りだしPWM回路23の電源電圧を供給し
ている。

【００１５】次に従出力回路を説明する。図１におい
て、ダイオードD3とD4、ＦＥＴQ2、チョークコイルL2、
コンデンサC2は、図５で説明したものと同様な作用・効
果を持つものである。即ち、ダイオードD3は、捲線W2に
誘起した電圧を整流する作用を持ち、チョークコイルL2
とコンデンサC2は、平滑回路を構成している。また、Ｆ
ＥＴQ2は、捲線W2と、前記平滑回路の間に設けられ、オ
ン・オフ動作することで、通過する電気量を制御するも
のである。

【００１６】本発明はこれ以降の構成に特徴がある。捲
線W6は、主出力回路１を構成するチョークコイルL1の鉄
心に巻装され、その一端がＦＥＴQ2のソース側のＡ点に
接続される。そして、チョークコイルL1のもとの捲線W5
と、新たに巻装したこの捲線W6とは、図１に示すように
フライバックの接続関係（チョークコイルL1部のドット
参照）に巻装される。波形発生回路11は、この捲線W6の
誘起電圧VBを導入し、主スイッチQ1がオフとなった時点
から次のオフになる時点まで、一定の傾斜で繰り返し推
移する鋸形の同期波形Vcを出力するものである。なお、
本願の波形発生回路11は、同期信号Vcを作りだす基のタ
イミング信号を主出力回路１のチョークコイルL1に巻装
した捲線W6の誘起電圧VBから作りだしている点と、同期
信号Vcの形状が、主スイッチQ1がオフとなった時点から
次のオフになる時点まで、一定の傾斜で繰り返し推移す
る鋸形である点で、従来例の波形発生回路と異なってい
る。

【００１７】誤差増幅器14は、平滑回路（従出力回路1
0）の従出力電圧V2と設定電圧Vsを導入し、比較信号Vk
を出力するものである。この誤差増幅器14は、既述した
誤差増幅器24と同様な動作を行うものであり、その構成
も全く同様なものを用いることができる。つまり、従出
力電圧V2は、誤差増幅器14に加えられ、ここで設定電圧
Vsと比較される。そして誤差増幅器14は、比較信号Vkを
PWM回路13に出力する。比較信号Vkは、設定電圧Vs ＜従出力電圧V2 であれば、その値が増加し、逆であればその値が減少す
る。そして、Vs＝V2 であれば或る電圧レベルとなる。

【００１８】補助電源12は、捲線W6に誘起したパルス状
電圧VBを整流平滑し、直流電圧Vccを得るものである。
この補助電源12は、ダイオードD5とコンデンサC4で構成
することができるが、主出力回路１は既にPWM回路23に
より、一定の電圧に制御されているので、捲線W6に誘起
した電圧VBを単にダイオードD5とコンデンサC4で整流・
平滑するだけで、得られた直流電圧Vccは、安定化され
た電圧である。そして得られた直流電圧Vccは、Ａ点に
対してVcc高い電圧である。PWM回路13は、補助電源12で
得られた直流電圧Vccを電源とし、波形発生回路11から
同期波形Vcと、誤差増幅器14から比較信号Vkを導入し、
この信号の大小を比較して得られる信号VeをＦＥＴQ2の
ゲートに直接加えてこれをオン・オフ駆動するものであ
る。

【００１９】以上のように構成された図１の装置の動作
を図２を参照して説明する。本発明の第１の特徴とする
点は、主出力回路１のチョークコイルL1へ、新たに捲線
W6を設け、この捲線W6から、Ａ点より高い直流電圧Vcc
を得るようにした点である。第２の特徴とする点は、同
期信号Vcを作りだす基のタイミング信号を主出力回路１
のチョークコイルL1に巻装した捲線W6の誘起電圧VBから
作りだしている点である。このように構成することで、
多くの効果が得られる。

【００２０】チョークコイルL1の捲線W5には、図２(1)
に示すような電圧VAの波形が誘起される。ここで、時刻
t1〜t2と、t3〜t4は、主スイッチQ1がオンの期間であ
り、時刻t2〜t3は、主スイッチQ1がオフの期間である。
捲線W5とW6はフライバックの接続となっており、捲線W6
の誘起電圧VB（図２(2)参照）を整流・平滑すると、主
出力電圧V1が安定化されているので、安定なフローティ
ング電圧Vcc（例えば、15V）が補助電源12から得られ
る。なお、フライバック接続されているため、チョーク
コイルL1が主出力回路１に関してオフとして動作してい
る期間に、補助電源12は、電力を取り込むように動作す
る（図２(2)参照）。つまり、補助電源12を接続しても
主出力電圧V1の安定性には影響を与えない。補助電源12
の出力端子の一方は、図１に示すＡ点に接続されている
ため、補助電源12は、Ａ点よりVcc高い電圧を電源電圧
として、PWM回路13へ供給することができる。従って、P
WM回路13は、Ａ点より約Vcc高い電圧をＦＥＴQ2のゲー
トに加えることができるので、ドライブ用トランス（図
５参照）を介することなく、直接ＦＥＴQ2を駆動でき
る。

【００２１】次に波形発生回路11とPWM回路13の動作を
説明する。波形発生回路11には図２(2)に示すパルス波
形VBが加えられる。このパルス波形VBは、主スイッチQ1
のオン・オフを表現しているので、波形発生回路11は、
波形VBの立ち上がりエッジを認識することで、主スイッ
チQ1がオフとなった時点から次のオフになる時点までを
把握することができる。そして、図２(3)に示す如く、
この期間にて一定の傾斜で繰り返し推移する鋸形Vcを出
力する。PWM回路13は、既述したように変化する比較電
圧Vkと、同期波形Vcの大小を比較し、その結果、図２
(4)に示すようなパルス幅の信号VeをＦＥＴQ2に加えて
これをオン・オフに駆動している。このように本発明で
は、同期波形Vcを作りだす元のタイミング信号（主スイ
ッチQ1のオン・オフを意味する信号）をトランスＴから
取り入れず、主出力回路１のチョークコイルL1から導入
しているので、波形発生回路11を構成する電子部品とし
て高耐圧の部品を必要としない効果も得られる。

【００２２】次に図３を参照して図１装置の全体の動作
を説明する。図１の装置の動作開始は、次の如くであ
る。まずPWM回路23が動作することで、主出力電圧V1が
図３(1)のように立ち上がると、これにつれ補助電源12
の出力電圧Vccも立ち上がる（図３(2)参照）。そして電
圧Vccが、PWM回路13の動作可能電圧VMまで到達すると、
PWM回路13は既述した動作を開始し（図３(3)に示すスタ
ート）、従出力電圧V2が立ち上がる。次に図１の装置が
動作を停止するのは次の如くである。PWM回路23が動作
を停止すると、主出力電圧V1は減少するので、補助電源
12の従出力電圧Vccも低下する。そして電圧Vccが、PWM
回路13の動作限界電圧VM'まで下がると、PWM回路13は、
その動作を停止する（図３(3)参照）。このように本発
明によれば、主出力回路１と、従出力回路10との動作を
協調させて駆動できる。また、主出力回路１のチョーク
コイルL1の電圧を見ることで、入力電圧を監視できる。

【００２３】図４は、本発明装置の従出力回路10におけ
るチョークコイルL2と、コンデンサC2と、ダイオードD3
と、ＦＥＴQ2の別の構成例を示す図である。本発明で
は、ＦＥＴQ2の駆動回路が、フローティングで構成され
ているので、チョークコイルL2と、コンデンサC2と、ダ
イオードD3と、ＦＥＴQ2の配置位置は、任意でよく、例
えば図４のように構成してもよい。また、上述では、PW
M回路23をトランスＴの１次側に配置した所謂１次側制
御方式で説明したが、このPWM回路23をトランスＴの２
次側に配置する所謂２次側制御方式でも本発明は成立す
る。この場合、PWM回路23の出力S1は、例えばトランス
で絶縁されて主スイッチQ1に加えられる。

【００２４】

【発明の効果】以上説明したように本発明によれば、ド
ライブ・トランスT2（図５参照）が不要となったのでＦ
ＥＴQ2を駆動する信号Veの遅延が解消された。従って高
周波の回路でスイッチング電源を構成しても大電流を従
出力回路から取り出すことができる。また、ドライブ・
トランスT2を必要としなくなったため、高周波のノイズ
がトランスＴの１次側に流出すると言うことがなくなっ
た。また、同期信号Vcを作り出す基の信号をトランスＴ
以外の回路（チョークコイルL1）から取っているので、
低耐圧の電子部品で波形発生回路11を構成でき、その結
果、スイッチング電源を小型化できる。

【図面の簡単な説明】

【図１】本発明に係るスイッチング電源の構成例を示す
図

【図２】図１の各部の信号のタイムチャート

【図３】図１の全体の動作を説明するタイムチャート

【図４】従出力部の別の構成例を示す図

【図５】従来例を示す図

【図６】図５の動作を示すタイムチャート

【符号の説明】

11 波形発生回路 12 補助電源 13 PWM回路 14 誤差増幅器 L1 チョークコイル Q2 ＦＥＴ

Claims

(57)【特許請求の範囲】

【請求項１】トランス(T)の１次側に設けた主スイッ
チ(Q1)をスイッチングし、2次側の第１捲線(W3)に誘起
された電圧の整流波形をチョークコイル(L1)で平滑し、
得られた主出力電圧(V1)が第１設定電圧(Vt)と等しくな
るようにスイッチングのデューティを制御するスイッチ
ング電源において、前記トランスの２次側に設けた第２捲線(W2)と、この第２捲線の出力の整流波形を平滑する平滑回路と、この第２捲線と平滑回路の間に設けられ、オン・オフ動
作することで、通過する電気量を制御するＦＥＴ(Q2)
と、前記チョークコイル(L1)の鉄心に巻装された第３捲線(W
6)と、この第３捲線の誘起電圧を導入し、前記主スイッチ(Q1)
がオフとなった時点から次のオフになる時点まで、一定
の傾斜で繰り返し推移する鋸形の同期波形を出力する波
形発生器と、前記平滑回路が出力する従出力電圧(V2)と第２設定電圧
(Vs)を導入し、比較信号を出力する誤差増幅器と、前記第３捲線に誘起した電圧を整流平滑して直流電圧を
作り出し、その一方の出力端を前記ＦＥＴのソース側に
接続する補助電源と、この補助電源で得られた直流電圧を電源とし、前記同期
波形と比較信号を導入し、この信号の大小を比較して得
られる信号(Ve)を前記ＦＥＴのゲートに加えてこれをオ
ン・オフ駆動するPWM回路と、を備えたことを特徴とするスイッチング電源。