JP3063811B2 - 直流−直流変換器 - Google Patents
直流−直流変換器Info
- Publication number
- JP3063811B2 JP3063811B2 JP5160284A JP16028493A JP3063811B2 JP 3063811 B2 JP3063811 B2 JP 3063811B2 JP 5160284 A JP5160284 A JP 5160284A JP 16028493 A JP16028493 A JP 16028493A JP 3063811 B2 JP3063811 B2 JP 3063811B2
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- power supply
- reactor
- supply terminal
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dc-Dc Converters (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、直流電源にリアクトル
又はトランスを介してスイッチング素子を接続し、スイ
ッチング素子をオン・オフする形式の直流−直流変換器
（ＤＣ−ＤＣコンバータ）に関する。
又はトランスを介してスイッチング素子を接続し、スイ
ッチング素子をオン・オフする形式の直流−直流変換器
（ＤＣ−ＤＣコンバータ）に関する。
【０００２】
【従来の技術】直流電源にリアクトルを介してスイッチ
ング素子を接続し、スイッチング素子に並列に出力整流
平滑回路を接続する形式のＤＣ−ＤＣコンバータは一般
に昇圧型コンバータと呼ばれて種々の電源回路に使用さ
れている。
ング素子を接続し、スイッチング素子に並列に出力整流
平滑回路を接続する形式のＤＣ−ＤＣコンバータは一般
に昇圧型コンバータと呼ばれて種々の電源回路に使用さ
れている。
【０００３】
【発明が解決しようとする課題】ところで、スイッチン
グ素子のターンオフ時及びターンオン時に、スイッチン
グ素子に電圧が印加されている状態で電流が流れると電
力損失が生じ、コンバータの効率が低下する。この種の
問題はリアクトルの代りに出力トランスを設け、ここに
出力整流平滑回路を接続する形式のコンバータにおいて
も生じる。
グ素子のターンオフ時及びターンオン時に、スイッチン
グ素子に電圧が印加されている状態で電流が流れると電
力損失が生じ、コンバータの効率が低下する。この種の
問題はリアクトルの代りに出力トランスを設け、ここに
出力整流平滑回路を接続する形式のコンバータにおいて
も生じる。
【０００４】そこで、本発明の目的はスイッチング損失
を低減することができる直流−直流変換器を提供するこ
とにある。
を低減することができる直流−直流変換器を提供するこ
とにある。
【０００５】
【課題を解決するための手段】上記目的を達成するため
の本発明は、直流電圧を供給するための第１及び第２の
電源端子と前記第１及び第２の電源端子の電位の中間の
電位の第３の電源端子とを有する直流電源と、前記第１
の電源端子に接続された第１のリアクトルと、前記第１
のリアクトルと前記第２の電源端子との間に接続された
第１のスイッチング素子と、前記第１のスイッチング素
子に逆方向並列に接続されたダイオ−ドと、前記第１の
リアクトルと前記第１のスイッチング素子との接続点と
前記第３の電源端子との間に接続された第２のリアクト
ルと第２のスイッチング素子との直列回路と、前記第２
のリアクトルと前記第２のスイッチング素子との直列回
路に並列に接続されたコンデンサと、前記第１のスイッ
チング素子に対して並列に接続された出力整流平滑回路
と、前記第１及び第２のスイッチング素子をオン・オフ
制御するための第１及び第２の制御信号を形成するもの
であって、前記第１のスイッチング素子のオフ期間の終
了時点よりも少し前の時点から前記第１のスイッチング
素子のオフ期間の終了時点よりも少し後の時点までの期
間に前記第２のスイッチング素子をオンに制御するよう
に前記第２の制御信号を送出し、前記第１のスイッチン
グ素子のオン期間の開始時点が前記第１のスイッチング
素子の電圧がほぼゼロになる時点に一致するように前記
第１及び第２の制御信号のタイミングが設定されている
スイッチ制御回路とを備えた直流−直流変換器に係わる
ものである。なお、請求項２に示すように第１のリアク
トルの代りにトランスを設け、このトランスの２次側に
出力整流平滑回路を設けることができる。
の本発明は、直流電圧を供給するための第１及び第２の
電源端子と前記第１及び第２の電源端子の電位の中間の
電位の第３の電源端子とを有する直流電源と、前記第１
の電源端子に接続された第１のリアクトルと、前記第１
のリアクトルと前記第２の電源端子との間に接続された
第１のスイッチング素子と、前記第１のスイッチング素
子に逆方向並列に接続されたダイオ−ドと、前記第１の
リアクトルと前記第１のスイッチング素子との接続点と
前記第３の電源端子との間に接続された第２のリアクト
ルと第２のスイッチング素子との直列回路と、前記第２
のリアクトルと前記第２のスイッチング素子との直列回
路に並列に接続されたコンデンサと、前記第１のスイッ
チング素子に対して並列に接続された出力整流平滑回路
と、前記第１及び第２のスイッチング素子をオン・オフ
制御するための第１及び第２の制御信号を形成するもの
であって、前記第１のスイッチング素子のオフ期間の終
了時点よりも少し前の時点から前記第１のスイッチング
素子のオフ期間の終了時点よりも少し後の時点までの期
間に前記第２のスイッチング素子をオンに制御するよう
に前記第２の制御信号を送出し、前記第１のスイッチン
グ素子のオン期間の開始時点が前記第１のスイッチング
素子の電圧がほぼゼロになる時点に一致するように前記
第１及び第２の制御信号のタイミングが設定されている
スイッチ制御回路とを備えた直流−直流変換器に係わる
ものである。なお、請求項２に示すように第１のリアク
トルの代りにトランスを設け、このトランスの２次側に
出力整流平滑回路を設けることができる。
【０００６】
【発明の作用及び効果】本発明における第２のスイッチ
ング素子及び第２のリアクトルはコンデンサの電荷を放
出するために使用される。第１のスイッチング素子のオ
フ期間に第２のスイッチング素子がオンになると、コン
デンサと第２のリアクトルとの共振現象によってコンデ
ンサの電荷が第２のリアクトルを介して放出され、コン
デンサが逆充電され、この電圧が第２及び第３の電源端
子間の電圧に一致すると第１のスイッチング素子の電圧
がゼロになる。この時点で第１のスイッチング素子をオ
ンにすると、ゼロボルトスイッチングが達成され、スイ
ッチング損失が実質的にゼロになり、直流−直流変換器
の効率が高くなる。なお、請求項２の発明においても請
求項１の発明と同様な作用効果が得られる。
ング素子及び第２のリアクトルはコンデンサの電荷を放
出するために使用される。第１のスイッチング素子のオ
フ期間に第２のスイッチング素子がオンになると、コン
デンサと第２のリアクトルとの共振現象によってコンデ
ンサの電荷が第２のリアクトルを介して放出され、コン
デンサが逆充電され、この電圧が第２及び第３の電源端
子間の電圧に一致すると第１のスイッチング素子の電圧
がゼロになる。この時点で第１のスイッチング素子をオ
ンにすると、ゼロボルトスイッチングが達成され、スイ
ッチング損失が実質的にゼロになり、直流−直流変換器
の効率が高くなる。なお、請求項２の発明においても請
求項１の発明と同様な作用効果が得られる。
【０００７】
【第１の実施例】次に、図１〜図４を参照して本発明の
第１の実施例のＤＣ−ＤＣコンバータを説明する。図１
において直流電源１は、それぞれ１／２Ｖを供給する第
１及び第２の電源２、３の直列回路から成り、第１、第
２及び第３の電源端子４、５、６を有する。この電源１
は、例えば整流回路又は電池から成る電源に２つの電源
用コンデンサの直列回路を接続することによって構成す
ることができる。２つの電源用コンデンサを使用する場
合にはこれ等が第１及び第２の電源２、３として働く。
電源１において、第１の電源端子４は最も高い電位を有
し、第２の電源端子５は最も低い電位（グランド電位）
を有し、第３の電源端子６は第１及び第２の電源端子
４、５の中間の電位を有する。
第１の実施例のＤＣ−ＤＣコンバータを説明する。図１
において直流電源１は、それぞれ１／２Ｖを供給する第
１及び第２の電源２、３の直列回路から成り、第１、第
２及び第３の電源端子４、５、６を有する。この電源１
は、例えば整流回路又は電池から成る電源に２つの電源
用コンデンサの直列回路を接続することによって構成す
ることができる。２つの電源用コンデンサを使用する場
合にはこれ等が第１及び第２の電源２、３として働く。
電源１において、第１の電源端子４は最も高い電位を有
し、第２の電源端子５は最も低い電位（グランド電位）
を有し、第３の電源端子６は第１及び第２の電源端子
４、５の中間の電位を有する。
【０００８】第１及び第２の電源端子４、５間には第１
のリアクトルＬ1 と第１のスイッチング素子Ｑ1 との直
列回路が接続されている。即ち、第１のリアクトルＬ1
の一端が第１の電源端子４に接続され、トランジスタか
ら成る第１のスイッチング素子Ｑ1 が第１のリアクトル
Ｌ1 と第２の電源端子５との間に接続されている。
のリアクトルＬ1 と第１のスイッチング素子Ｑ1 との直
列回路が接続されている。即ち、第１のリアクトルＬ1
の一端が第１の電源端子４に接続され、トランジスタか
ら成る第１のスイッチング素子Ｑ1 が第１のリアクトル
Ｌ1 と第２の電源端子５との間に接続されている。
【０００９】第３の電源端子６と第１のスイッチング素
子Ｑ1 との間に共振用コンデンサＣ1 が接続されてい
る。
子Ｑ1 との間に共振用コンデンサＣ1 が接続されてい
る。
【００１０】出力整流平滑回路７は整流ダイオード８と
平滑用コンデンサ９とから成り、第１のスイッチング素
子Ｑ1 に対して並列に接続されている。即ち、第１のリ
アクトルＬ1 と第１のスイッチング素子Ｑ1 との接続点
１０と第２の電源端子５との間にダイオード８を介して
平滑用コンデンサ９が接続されている。なお、平滑用コ
ンデンサ９の一端及び他端には負荷（図示せず）を接続
するための一対の出力端子１１、１２が接続されてい
る。また、第１のスイッチング素子Ｑ1 に逆方向並列に
ダイオ−ドＤ1 が接続されている。
平滑用コンデンサ９とから成り、第１のスイッチング素
子Ｑ1 に対して並列に接続されている。即ち、第１のリ
アクトルＬ1 と第１のスイッチング素子Ｑ1 との接続点
１０と第２の電源端子５との間にダイオード８を介して
平滑用コンデンサ９が接続されている。なお、平滑用コ
ンデンサ９の一端及び他端には負荷（図示せず）を接続
するための一対の出力端子１１、１２が接続されてい
る。また、第１のスイッチング素子Ｑ1 に逆方向並列に
ダイオ−ドＤ1 が接続されている。
【００１１】共振用コンデンサＣ1 に対して並列にトラ
ンジスタから成る第２のスイッチング素子Ｑ2 と第２の
リアクトルＬ2 との直列回路が並列に接続されている。
ンジスタから成る第２のスイッチング素子Ｑ2 と第２の
リアクトルＬ2 との直列回路が並列に接続されている。
【００１２】制御回路１３は第１及び第２のスイッチン
グ素子Ｑ1 、Ｑ2 の制御端子（ベース）に接続され、図
２（Ａ）（Ｂ）に示す制御信号Ｖb1、Ｖb2を供給する。
なお、出力端子１１、１２間の直流出力電圧を所定値に
制御するために出力端子１１が制御回路１３に接続され
ている。
グ素子Ｑ1 、Ｑ2 の制御端子（ベース）に接続され、図
２（Ａ）（Ｂ）に示す制御信号Ｖb1、Ｖb2を供給する。
なお、出力端子１１、１２間の直流出力電圧を所定値に
制御するために出力端子１１が制御回路１３に接続され
ている。
【００１３】図３は図２の（Ａ）（Ｂ）に示す第１及び
第２のスイッチング素子Ｑ1 、Ｑ2のオン・オフ制御信
号Ｖb1、Ｖb2を形成するための回路の１例を示す。図３
において、一対の出力端子１１、１２との間に分圧抵抗
Ｒ1 、Ｒ2 から成る電圧検出回路２０が接続されてい
る。抵抗Ｒ1 、Ｒ2 の分圧点は誤差増幅器２１の一方の
入力端子に接続されている。誤差増幅器２１の他方の入
力端子は例えばツエナーダイオード等で構成される基準
電圧源２２に接続されている。誤差増幅器２１の出力端
子は電圧比較器（コンパレータ）２３の一方の入力端子
に接続されている。比較器２３の他方の入力端子は三角
波（又はのこぎり波）発生回路２４に接続されている。
三角波発生回路２４は発振器２５から一定周期で発生す
る図４（Ａ）のクロックパルスに応答して図４（Ｂ）の
三角波Ｖt を発生する。比較器２３は三角波Ｖt と誤差
増幅器２１から得られた誤差信号Ｖe とを比較して図４
（Ｃ）の方形波の比較出力パルスを発生する。
第２のスイッチング素子Ｑ1 、Ｑ2のオン・オフ制御信
号Ｖb1、Ｖb2を形成するための回路の１例を示す。図３
において、一対の出力端子１１、１２との間に分圧抵抗
Ｒ1 、Ｒ2 から成る電圧検出回路２０が接続されてい
る。抵抗Ｒ1 、Ｒ2 の分圧点は誤差増幅器２１の一方の
入力端子に接続されている。誤差増幅器２１の他方の入
力端子は例えばツエナーダイオード等で構成される基準
電圧源２２に接続されている。誤差増幅器２１の出力端
子は電圧比較器（コンパレータ）２３の一方の入力端子
に接続されている。比較器２３の他方の入力端子は三角
波（又はのこぎり波）発生回路２４に接続されている。
三角波発生回路２４は発振器２５から一定周期で発生す
る図４（Ａ）のクロックパルスに応答して図４（Ｂ）の
三角波Ｖt を発生する。比較器２３は三角波Ｖt と誤差
増幅器２１から得られた誤差信号Ｖe とを比較して図４
（Ｃ）の方形波の比較出力パルスを発生する。
【００１４】第１の制御信号形成回路２６は、図４
（Ｃ）の比較出力パルスの前縁時点ｔ1から所定遅延時
間Ｔd 後のｔ2 時点から比較出力パルスの後縁時点ｔ4
までの時間幅を有する第１の制御パルス（第１の制御信
号Ｖb1）を図４（Ｄ）に示すように形成し、これを第１
のスイッチング素子Ｑ1 に送る。なお、第１の制御パル
スの終了時点を比較出力パルスの後縁に同期させる代り
に、図４（Ａ）のクロックパルス又は図（Ａ）（Ｂ）の
三角波の頂点又は始点に同期させることができる。第２
の制御信号形成回路２７は、図４（Ｃ）の比較出力パル
スの前縁時点ｔ1 に応答してＴd よりも少し長い時間幅
Ｔs を有する第２の制御パルス（第２の制御信号Ｖb2）
を図４（Ｅ）に示すように形成し、これを第２のスイッ
チング素子Ｑ2 に送る。第２の制御パルスの後縁時点ｔ
3 は第１の制御パルスの前縁時点ｔ1と後縁時点ｔ4 と
の間であり、第２のリアクトルＬ2 の電流Ｉ2 がほぼゼ
ロになる時点である。
（Ｃ）の比較出力パルスの前縁時点ｔ1から所定遅延時
間Ｔd 後のｔ2 時点から比較出力パルスの後縁時点ｔ4
までの時間幅を有する第１の制御パルス（第１の制御信
号Ｖb1）を図４（Ｄ）に示すように形成し、これを第１
のスイッチング素子Ｑ1 に送る。なお、第１の制御パル
スの終了時点を比較出力パルスの後縁に同期させる代り
に、図４（Ａ）のクロックパルス又は図（Ａ）（Ｂ）の
三角波の頂点又は始点に同期させることができる。第２
の制御信号形成回路２７は、図４（Ｃ）の比較出力パル
スの前縁時点ｔ1 に応答してＴd よりも少し長い時間幅
Ｔs を有する第２の制御パルス（第２の制御信号Ｖb2）
を図４（Ｅ）に示すように形成し、これを第２のスイッ
チング素子Ｑ2 に送る。第２の制御パルスの後縁時点ｔ
3 は第１の制御パルスの前縁時点ｔ1と後縁時点ｔ4 と
の間であり、第２のリアクトルＬ2 の電流Ｉ2 がほぼゼ
ロになる時点である。
【００１５】次に、図２の波形を参照して図１のＤＣ−
ＤＣコンバータの動作を説明する。第１のスイッチング
素子Ｑ1 のオン期間にコンデンサＣ1 は第２の電源３の
電圧Ｖ／２まで逆充電されている。図２のｔ0 時点で第
１のスイッチング素子Ｑ1がオフになると、第１のリア
クトルＬ1 を通って第１のスイッチング素子Ｑ1 に流れ
ていた図２（Ｃ）の電流Ｉ1 が共振用コンデンサＣ1 に
転流し、図２（Ｅ）に示すようにコンデンサＣ1 に充電
電流Ｉc が流れ、この電圧Ｖc が図２（Ｆ）に示すよう
に傾斜を有して−Ｖ／２ボルトより直線的に上昇し＋Ｖ
／２＋αＶになる。この時、第１のスイッチング素子Ｑ
1 の電圧Ｖ1 は図２（Ｇ）に示すように徐々に立上る。
このため、第１のスイッチング素子Ｑ1 のターンオフ時
におけるゼロボルトスイッチングが達成され、この時の
スイッチング損失は極めて小さい。ｔa 時点においてコ
ンデンサＣ1 の電圧Ｖc が＋Ｖ／２＋αＶになって接続
点１０の電圧が出力平滑用コンデンサ９の電圧よりも高
くなると、ダイオード８が順バイアスされて導通し、図
２（Ｄ）に示すようにここを通って電流Ｉd が流れる。
ダイオード８がオンになると、コンデンサＣ1 の電圧は
ほぼ一定値にクランプされる。この電圧の値はＶ／２＋
αＶで表れる昇圧値である。
ＤＣコンバータの動作を説明する。第１のスイッチング
素子Ｑ1 のオン期間にコンデンサＣ1 は第２の電源３の
電圧Ｖ／２まで逆充電されている。図２のｔ0 時点で第
１のスイッチング素子Ｑ1がオフになると、第１のリア
クトルＬ1 を通って第１のスイッチング素子Ｑ1 に流れ
ていた図２（Ｃ）の電流Ｉ1 が共振用コンデンサＣ1 に
転流し、図２（Ｅ）に示すようにコンデンサＣ1 に充電
電流Ｉc が流れ、この電圧Ｖc が図２（Ｆ）に示すよう
に傾斜を有して−Ｖ／２ボルトより直線的に上昇し＋Ｖ
／２＋αＶになる。この時、第１のスイッチング素子Ｑ
1 の電圧Ｖ1 は図２（Ｇ）に示すように徐々に立上る。
このため、第１のスイッチング素子Ｑ1 のターンオフ時
におけるゼロボルトスイッチングが達成され、この時の
スイッチング損失は極めて小さい。ｔa 時点においてコ
ンデンサＣ1 の電圧Ｖc が＋Ｖ／２＋αＶになって接続
点１０の電圧が出力平滑用コンデンサ９の電圧よりも高
くなると、ダイオード８が順バイアスされて導通し、図
２（Ｄ）に示すようにここを通って電流Ｉd が流れる。
ダイオード８がオンになると、コンデンサＣ1 の電圧は
ほぼ一定値にクランプされる。この電圧の値はＶ／２＋
αＶで表れる昇圧値である。
【００１６】その後、ｔ1 時点で図２（Ｂ）に示すよう
に第２の制御信号Ｖb2が高レベルに転換し、第２のスイ
ッチング素子Ｑ2 がオンになると、第１の電源２と第１
のリアクトルＬ1 と第２のスイッチング素子Ｑ2 と第２
のリアクトルＬ2 とから成る閉回路が形成され、第２の
リアクトルＬ2 の電流Ｉ2 が図２（Ｈ）に示すように傾
斜を有して直線的に上昇し、逆にダイオード８の電流Ｉ
d が図２（Ｄ）に示すように減少し、第２のリアクトル
Ｌ2 の電流Ｉ2 がｔa 〜ｔ1 期間にダイオ−ド８に流れ
ていた電流値と等しくなるｔb 時点でダイオード８がカ
ットオフ状態になる。これにより、コンデンサＣ1 のク
ランプが解除され、コンデンサＣ1 と第２のスイッチン
グ素子Ｑ2 と第２のリアクトルＬ2 とから成る共振回路
が形成され、コンデンサＣ1 の放電電流が図２（Ｅ）に
示すように正弦波状に流れ、第２のリアクトルＬ2 には
コンデンサＣ1 の放電電流を加算した電流が図２（Ｈ）
に示すように流れる。なお、ここでは、リアクトルＬ1
のインダクタンスがリアクトルＬ2 のインダクタンスよ
りも大きく設定されている。これにより、コンデンサ電
圧Ｖc 及び第１のスイッチング素子の電圧Ｖ1 は図２
（Ｆ）（Ｇ）に示すように余弦波形で低下する。ｔ2 時
点でコンデンサＣ1 が−Ｖ／２に逆充電されると、第１
のスイッチング素子Ｑ1 の電圧Ｖ1 は図２（Ｇ）でゼロ
になる。そこで、ｔ2 時点で図２（Ａ）に示すように第
１の制御信号Ｖb1を高レベルに転換させ、第１のスイッ
チング素子Ｑ1 をオンにする。この結果、第１のスイッ
チング素子Ｑ1 のゼロボルトスイッチングが達成され、
この損失が小さくなる。
に第２の制御信号Ｖb2が高レベルに転換し、第２のスイ
ッチング素子Ｑ2 がオンになると、第１の電源２と第１
のリアクトルＬ1 と第２のスイッチング素子Ｑ2 と第２
のリアクトルＬ2 とから成る閉回路が形成され、第２の
リアクトルＬ2 の電流Ｉ2 が図２（Ｈ）に示すように傾
斜を有して直線的に上昇し、逆にダイオード８の電流Ｉ
d が図２（Ｄ）に示すように減少し、第２のリアクトル
Ｌ2 の電流Ｉ2 がｔa 〜ｔ1 期間にダイオ−ド８に流れ
ていた電流値と等しくなるｔb 時点でダイオード８がカ
ットオフ状態になる。これにより、コンデンサＣ1 のク
ランプが解除され、コンデンサＣ1 と第２のスイッチン
グ素子Ｑ2 と第２のリアクトルＬ2 とから成る共振回路
が形成され、コンデンサＣ1 の放電電流が図２（Ｅ）に
示すように正弦波状に流れ、第２のリアクトルＬ2 には
コンデンサＣ1 の放電電流を加算した電流が図２（Ｈ）
に示すように流れる。なお、ここでは、リアクトルＬ1
のインダクタンスがリアクトルＬ2 のインダクタンスよ
りも大きく設定されている。これにより、コンデンサ電
圧Ｖc 及び第１のスイッチング素子の電圧Ｖ1 は図２
（Ｆ）（Ｇ）に示すように余弦波形で低下する。ｔ2 時
点でコンデンサＣ1 が−Ｖ／２に逆充電されると、第１
のスイッチング素子Ｑ1 の電圧Ｖ1 は図２（Ｇ）でゼロ
になる。そこで、ｔ2 時点で図２（Ａ）に示すように第
１の制御信号Ｖb1を高レベルに転換させ、第１のスイッ
チング素子Ｑ1 をオンにする。この結果、第１のスイッ
チング素子Ｑ1 のゼロボルトスイッチングが達成され、
この損失が小さくなる。
【００１７】ｔ2 時点以後も第２のスイッチング素子Ｑ
2 のオンを維持すると、ここを通って流れる電流Ｉ2 が
図２（Ｇ）に示すようにｔ3 時点でゼロになる。そこ
で、ｔ3 時点で第２のスイッチング素子Ｑ2 の制御信号
Ｖb2を低レベルに戻す。これにより、第２のスイッチン
グ素子Ｑ2 のゼロボルトスイッチングも達成できる。従
って、第２のスイッチング素子Ｑ2 を付加したことによ
る損失の増大はほとんど生じない。
2 のオンを維持すると、ここを通って流れる電流Ｉ2 が
図２（Ｇ）に示すようにｔ3 時点でゼロになる。そこ
で、ｔ3 時点で第２のスイッチング素子Ｑ2 の制御信号
Ｖb2を低レベルに戻す。これにより、第２のスイッチン
グ素子Ｑ2 のゼロボルトスイッチングも達成できる。従
って、第２のスイッチング素子Ｑ2 を付加したことによ
る損失の増大はほとんど生じない。
【００１８】
【第２の実施例】次に、図５を参照して本発明の第２の
実施例のＤＣ−ＤＣコンバータを説明する。但し、図５
において図１と共通する部分には同一の符号を付してそ
の説明を省略する。図５のＤＣ−ＤＣコンバータは、図
１の第１のリアクトルＬ1 の代りにトランス３０を設
け、この１次巻線３１を第１の電源端子４と第１のスイ
ッチング素子Ｑ1 との間に接続し、１次巻線３１と逆の
極性に設定された２次巻線３２に出力整流平滑回路７を
接続したものであり、この他は図１と同一に構成されて
いる。
実施例のＤＣ−ＤＣコンバータを説明する。但し、図５
において図１と共通する部分には同一の符号を付してそ
の説明を省略する。図５のＤＣ−ＤＣコンバータは、図
１の第１のリアクトルＬ1 の代りにトランス３０を設
け、この１次巻線３１を第１の電源端子４と第１のスイ
ッチング素子Ｑ1 との間に接続し、１次巻線３１と逆の
極性に設定された２次巻線３２に出力整流平滑回路７を
接続したものであり、この他は図１と同一に構成されて
いる。
【００１９】トランス３０の１次巻線３１はインダクタ
ンスを有するので、図１の第１のリアクトルＬ1 と同様
に働き、図５の回路の動作は図１の回路の動作と実質的
に同一になる。従って、図５のＤＣ−ＤＣコンバータは
図１のそれと同一の作用効果を有する。
ンスを有するので、図１の第１のリアクトルＬ1 と同様
に働き、図５の回路の動作は図１の回路の動作と実質的
に同一になる。従って、図５のＤＣ−ＤＣコンバータは
図１のそれと同一の作用効果を有する。
【００２０】
【変形例】本発明は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものである。 （１） トランス３０の１次巻線３１と２次巻線３２と
の極性を図６に示すように同じにし、出力整流平滑回路
７にリアクトル３３とダイオード３４を付加し、フォワ
ード型のコンバータとすることができる。 （２） 制御回路１３は図３に限定されるものでなく、
種々変形可能である。 （３） 第１のスイッチング素子Ｑ1 に逆並列接続した
ダイオードＤ1 を第１のスイッチング素子Ｑ1 に内蔵さ
せることができる。例えば、第１のスイッチング素子Ｑ
1 を絶縁ゲ−ト型電界効果トランジスタ（ＦＥＴ）と
し、これにダイオ−ドＤ1 を内蔵させる。
く、例えば次の変形が可能なものである。 （１） トランス３０の１次巻線３１と２次巻線３２と
の極性を図６に示すように同じにし、出力整流平滑回路
７にリアクトル３３とダイオード３４を付加し、フォワ
ード型のコンバータとすることができる。 （２） 制御回路１３は図３に限定されるものでなく、
種々変形可能である。 （３） 第１のスイッチング素子Ｑ1 に逆並列接続した
ダイオードＤ1 を第１のスイッチング素子Ｑ1 に内蔵さ
せることができる。例えば、第１のスイッチング素子Ｑ
1 を絶縁ゲ−ト型電界効果トランジスタ（ＦＥＴ）と
し、これにダイオ−ドＤ1 を内蔵させる。
【図１】第１の実施例のＤＣ−ＤＣコンバータを示す回
路図である。
路図である。
【図２】図１の各部の状態を示す波形図である。
【図３】図１の制御回路を示すブロック図である。
【図４】図３の各部の状態を示す波形図である。
【図５】第２の実施例のＤＣ−ＤＣコンバータを示す回
路図である。
路図である。
【図６】第２の実施例の変形例を示す回路図である。
１ 電源 ４、５、６ 第１、第２及び第３の電源端子 ７ 出力整流平滑回路 Ｌ1 、Ｌ2 第１、第２のリアクトル Ｑ1 、Ｑ2 第１及び第２のスイッチング素子 Ｃ1 共振用コンデンサ
Claims (2)
- 【請求項１】 直流電圧を供給するための第１及び第２
の電源端子と前記第１及び第２の電源端子の電位の中間
の電位の第３の電源端子とを有する直流電源と、 前記第１の電源端子に接続された第１のリアクトルと、 前記第１のリアクトルと前記第２の電源端子との間に接
続された第１のスイッチング素子と、 前記第１のスイッチング素子に逆方向並列に接続された
ダイオ−ドと、 前記第１のリアクトルと前記第１のスイッチング素子と
の接続点と前記第３の電源端子との間に接続された第２
のリアクトルと第２のスイッチング素子との直列回路
と、 前記第２のリアクトルと前記第２のスイッチング素子と
の直列回路に並列に接続されたコンデンサと、 前記第１のスイッチング素子に対して並列に接続された
出力整流平滑回路と、 前記第１及び第２のスイッチング素子をオン・オフ制御
するための第１及び第２の制御信号を形成するものであ
って、前記第１のスイッチング素子のオフ期間の終了時
点よりも少し前の時点から前記第１のスイッチング素子
のオフ期間の終了時点よりも少し後の時点までの期間に
前記第２のスイッチング素子をオンに制御するように前
記第２の制御信号を送出し、前記第１のスイッチング素
子のオン期間の開始時点が前記第１のスイッチング素子
の電圧がほぼゼロになる時点に一致するように前記第１
及び第２の制御信号のタイミングが設定されているスイ
ッチ制御回路とを備えた直流−直流変換器。 - 【請求項２】 直流電圧を供給するための第１及び第２
の電源端子と前記第１及び第２の電源端子の電位の中間
の電位の第３の電源端子とを有する直流電源と、 前記第１の電源端子に接続されたトランスの１次巻線
と、 前記１次巻線と前記第２の電源端子との間に接続された
第１のスイッチング素子と、 前記第１のスイッチング素子に逆方向並列に接続された
ダイオ−ド、 前記１次巻線と前記第１のスイッチング素子との接続点
と前記第３の電源端子との間に接続されたリアクトルと
第２のスイッチング素子との直列回路と、 前記第２のリアクトルと前記第２のスイッチング素子と
の直列回路に並列に接続されたコンデンサと、 前記トランスの２次巻線に接続された出力整流平滑回路
と、 前記第１及び第２のスイッチング素子をオン・オフ制御
するための第１及び第２の制御信号を形成するものであ
って、前記第１のスイッチング素子のオフ期間の終了時
点よりも少し前の時点から前記第１のスイッチング素子
のオフ期間の終了時点よりも少し後の時点までの期間に
前記第２のスイッチング素子をオンに制御するように前
記第２の制御信号を送出し、前記第１のスイッチング素
子のオン期間の開始時点が前記第１のスイッチング素子
の電圧がほぼゼロになる時点に一致するように前記第１
及び第２の制御信号のタイミングが設定されているスイ
ッチ制御回路とを備えた直流−直流変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5160284A JP3063811B2 (ja) | 1993-06-04 | 1993-06-04 | 直流−直流変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5160284A JP3063811B2 (ja) | 1993-06-04 | 1993-06-04 | 直流−直流変換器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06351234A JPH06351234A (ja) | 1994-12-22 |
| JP3063811B2 true JP3063811B2 (ja) | 2000-07-12 |
Family
ID=15711665
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5160284A Expired - Fee Related JP3063811B2 (ja) | 1993-06-04 | 1993-06-04 | 直流−直流変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3063811B2 (ja) |
-
1993
- 1993-06-04 JP JP5160284A patent/JP3063811B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06351234A (ja) | 1994-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10256729B1 (en) | Switched-capacitor converter with interleaved half bridge | |
| JP3371962B2 (ja) | Ｄｃ−ｄｃコンバ−タ | |
| US6980441B2 (en) | Circuit and method for controlling a synchronous rectifier in a power converter | |
| US6903536B2 (en) | PFC-PWM controller having interleaved switching | |
| US6922044B2 (en) | Synchronization of multiphase synthetic ripple voltage regulator | |
| EP1085647A2 (en) | Compensation circuit, method of operation thereof and converter employing the same | |
| US11079778B2 (en) | Modulating jitter frequency as switching frequency approaches jitter frequency | |
| JP3839737B2 (ja) | 直流電圧変換回路 | |
| US20030021130A1 (en) | Switching power converter apparatus and methods using switching cycle with energy holding state | |
| JP3250979B2 (ja) | スイッチング電源装置 | |
| US6778411B2 (en) | Start-up circuit for power converters with controller power supply connected at output side | |
| US6661209B2 (en) | Leading edge modulator for post regulation of multiple output voltage power supplies | |
| EP1050953B1 (en) | Zero voltage switching power supply | |
| JP3371960B2 (ja) | 直流−直流変換器 | |
| JP3063811B2 (ja) | 直流−直流変換器 | |
| JPH0746903B2 (ja) | 共振型スイッチング電源回路 | |
| JP3063812B2 (ja) | 直流−直流変換器 | |
| JP3139518B2 (ja) | 直流−直流変換器 | |
| JP2976638B2 (ja) | スイッチング電源 | |
| JP3000937B2 (ja) | スイッチング電源装置 | |
| US11843320B2 (en) | Method of operating isolated resonant converter with synchronous rectifier | |
| JP2001119934A (ja) | スイッチング電源 | |
| JP3101696B2 (ja) | スイッチングレギュレータ | |
| JP3235711B2 (ja) | スイッチング電源 | |
| JP2001112249A (ja) | スイッチング電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |