JP2014090534A

JP2014090534A - 同期整流回路

Info

Publication number: JP2014090534A
Application number: JP2012237829A
Authority: JP
Inventors: Akiteru Chiba; 明輝千葉; Keita Ishikura; 啓太石倉
Original assignee: Sanken Electric Co Ltd
Current assignee: Sanken Electric Co Ltd
Priority date: 2012-10-29
Filing date: 2012-10-29
Publication date: 2014-05-15
Also published as: CN103795257B; CN103795257A; US9214870B2; US20140119061A1

Abstract

【課題】低ｏｎ抵抗の同期整流素子を用いてもインダクタンス成分に影響されることなく、同期整流動作を行うことができる同期整流回路を提供する。
【解決手段】同期整流素子Ｑ_ＳＲ１と、同期整流素子Ｑ_ＳＲ１に流れる電流ｉ_ＳＲに応じて同期整流素子Ｑ_ＳＲ１をオン／オフさせる同期整流用制御回路ＩＣ１とを備えた同期整流回路であって、同期整流素子Ｑ_ＳＲ１がオン期間に、同期整流素子Ｑ_ＳＲ１に流れる電流ｉ_ＳＲを同期した電圧波形として検出する電流検出回路１ａを備え、同期整流用制御回路ＩＣ１、は、電流検出回路１ａによって検出された電圧波形に基づいて同期整流素子Ｑ_ＳＲ１をオフさせる。
【選択図】図２

Description

本発明は、直列共振コンバータ等のスイッチング電源に用いられる同期整流回路に関する。

直列共振コンバータ等のスイッチング電源装置の２次側巻線電流を、ＭＯＳＦＥＴ等の同期整流素子を用いて同期整流する同期整流回路が知られている（例えば、特許文献１参照）。図７には、このような同期整流回路を用いたスイッチング電源装置の例として直列共振コンバータが示されている。

図７に示す直列共振コンバータは、トランスＴ１と、スイッチ素子Ｑ１、Ｑ２と、共振コンデンサＣｒと、共振リアクトルＬｒと、同期整流素子Ｑ_ＳＲ１、Ｑ_ＳＲ２と、同期整流用制御回路ＩＣ１、ＩＣ２と、出力コンデンサＣｏとを備えている。

トランスＴ１の一次側回路には、スイッチ素子Ｑ１、Ｑ２が接続され、スイッチ素子Ｑ１、Ｑ２を交互にオンさせることで、共振コンデンサＣｒ、共振リアクトルＬｒ及びトランスＴ１の励磁インダクタンスＮｐから成る直列共振回路に方形波の電圧が印加される。

２次側整流回路は、同期整流素子Ｑ_ＳＲ１、Ｑ_ＳＲ２と、同期整流用制御回路ＩＣ１、ＩＣ２とからなる同期整流回路である。同期整流素子Ｑ_ＳＲ１、Ｑ_ＳＲ２は、絶縁ゲート型電界効果トランジスタ（ＦＥＴ）であり、トランスＴ１の２次巻線Ｎｓ１、Ｎｓ２と出力コンデンサＣｏの負極側端子（ＧＮＤ）との間にそれぞれ接続されている。なお、同期整流素子Ｑ_ＳＲ１、Ｑ_ＳＲ２は、バイポーラトランジスタ、ＩＧＢＴ等の別の半導体スイッチとすることができる。また、符号Ｄａ１、Ｄａ２は、同期整流素子Ｑ_ＳＲ１、Ｑ_ＳＲ２とそれぞれに並列に接続されたダイオードであり、ＦＥＴからなる同期整流素子Ｑ_ＳＲ１、Ｑ_ＳＲ２のそれぞれの寄生ダイオードである。なお、このダイオードＤａ１、Ｄａ２は、同期整流素子Ｑ_ＳＲ１、Ｑ_ＳＲ２と別体構成の個別ダイオードとすることもできる。

同期整流用制御回路ＩＣ１は、差動電圧検出機能を有しており、図８に示すように、同期整流素子Ｑ_ＳＲ１に流れる電流ｉ_ＳＲを同期整流素子Ｑ_ＳＲ１のドレイン−ソース間電圧（ＶＤ−ＶＳ）として検出してゲート制御を行う。すなわち同期整流素子Ｑ_ＳＲ１のＯＮ時に、ｏｎ抵抗Ｒ_{ｄｓ＿ｏｎ}に電流ｉ_ＳＲが流れるときに発生するサチュレーション電圧Ｖ_{Ｒｄｓ＿ｏｎ}をモニタしている。そしてサチュレーション電圧Ｖ_{Ｒｄｓ＿ｏｎ}とターンオン閾電圧Ｖ_ＴＨ２及びターンオフ閾電圧Ｖ_ＴＨ１とを比較することで、同期整流素子Ｑ_ＳＲ１に電流ｉ_ＳＲが流れていることを検出し、これに従ったゲート信号（ＶＧＡＴＥ）を出力するように構成されている。なお、同期整流用制御回路ＩＣ２も同期整流用制御回路ＩＣ１と同様の構成である。

特開２００１−２９２５７１号公報

しかしながら、近年低ｏｎ抵抗化されてきている同期整流素子Ｑ_ＳＲ１、Ｑ_ＳＲ２を用いて同期整流する場合は、ｏｎ抵抗Ｒ_{ｄｓ＿ｏｎ}といった抵抗成分が小さいため、ボンディングワイヤやリード等のインダクタンス成分Ｌ_ｌｅａｄによる電圧降下が影響してくる。図９（ａ）は、同期整流素子Ｑ_ＳＲ１、Ｑ_ＳＲ２がＯＮ時の等価回路である。

このインダクタンス成分Ｌ_ｌｅａｄによって、同期整流素子Ｑ_ＳＲ１、Ｑ_ＳＲ２のインピーダンスＺ_{ｄｓ＿ｏｎ}は、図９（ｂ）に示すように、進み位相のインピーダンスとなり、次式で示される。

図１０に、ｏｎ抵抗Ｒ_{ｄｓ＿ｏｎ}と、「数１」によって求められるインピーダンスＺ_{ｄｓ＿ｏｎ}とにそれぞれ電流ｉ_ＳＲを流した時のそれぞれの電圧降下Ｖ_{Ｒｄｓ＿ｏｎ}、Ｖ_{Ｚｄｓ＿ｏｎ}を示す。これによると、Ｖ_{Ｚｄｓ＿ｏｎ}の位相がＶ_{Ｒｄｓ＿ｏｎ}に比べて進んでいることが分かる。従って、同期整流素子Ｑ_ＳＲ１のインピーダンスＺ_{ｄｓ＿ｏｎ}を同期整流用制御回路ＩＣ１のゲート制御に適用すると、図１１に示すように、サチュレーション電圧Ｖ_{Ｚｄｓ＿ｏｎ}の進み位相によって、電流ｉ_ＳＲがゼロになるはるか手前でターンオフ閾電圧Ｖ_ＴＨ１に掛かり、ゲート信号（ＶＧＡＴＥ）がターンオフしてしまう。従って、充分なゲート幅を得ることができず、同期整流素子Ｑ_ＳＲ１のダイオードＤ１に流れる期間ｔ_ＶＦが多くなり、コンバータ効率を上げることは難しくなる。なお、Ｖｆは、ダイオードＤ１の順方向電圧である。

今後、同期整流素子Ｑ_ＳＲ１、Ｑ_ＳＲ２はさらに低ｏｎ抵抗化され、あるいはこれら同期整流素子Ｑ_ＳＲ１、Ｑ_ＳＲ２のパラレル接続によって、サチュレーション電圧Ｖ_{Ｒｄｓ＿ｏｎ}はますます小さくなっていくことが考えられる。例えば、近年のＦＥＴは、ｏｎ抵抗Ｒ_{ｄｓ＿ｏｎ}は数ｍΩ、インダクタンス成分Ｌ_ｌｅａｄは数ｎＨと小さく、サチュレーション電圧Ｖ_{Ｚｄｓ＿ｏｎ}も数ｍＶから十数ｍｖと小さく、ノイズ等に埋もれて誤動作しやすくなって使用に耐えられなくなるという問題点があった。また低ｏｎ抵抗化によってさらにインダクタンス成分Ｌ_ｌｅａｄが顕在化して進相インピーダンスとなると、図１１に示すように充分なゲート幅を得ることができず、同期整流の効果が期待できなくなってしまうという問題点があった。

本発明の目的は、上記問題点に鑑みて従来技術の上記問題を解決し、低ｏｎ抵抗の同期整流素子を用いてもインダクタンス成分に影響されることなく、同期整流動作を行うことができる同期整流回路を提供することにある。

本発明の同期整流回路は、同期整流素子と、当該同期整流素子に流れる電流に応じて前記同期整流素子をオン／オフさせる同期整流用制御回路とを備えた同期整流回路であって、前記同期整流素子がオン期間に、前記同期整流素子に流れる電流を同期した電圧波形として検出する電流検出回路を具備し、前記同期整流用制御回路は、前記電流検出回路によって検出された前記電圧波形に基づいて前記同期整流素子をオフさせることを特徴とする。
さらに、本発明の同期整流回路は、前記同期整流用制御回路は、前記同期整流素子のサチュレーション電圧に応じて前記同期整流素子をオンさせると共に、前記同期整流素子の前記サチュレーション電圧と前記電流検出回路によって検出された前記電圧波形とに応じて前記同期整流素子をオフさせるようにしても良い。
さらに、本発明の同期整流回路は、前記電流検出回路は、前記同期整流素子と並列に接続された１次側巻線を有するトランスと、該トランスの２次側巻線間に接続された位相調整用コンデンサとを具備し、前記位相調整用コンデンサによって、前記位相調整用コンデンサの電圧を前記同期整流素子に流れる電流と同位相に位相調整させるようにしても良い。
さらに、本発明の同期整流回路は、前記トランスの２次側巻線間に、位相調整用抵抗と前記位相調整用コンデンサの直列回路が接続させるようにしても良い。
さらに、本発明の同期整流回路は、前記位相調整用抵抗の抵抗値をＲ、前記位相調整用コンデンサの静電容量をＣ、前記同期整流素子のｏｎ抵抗をＲ_{ｄｓ＿ｏｎ}、前記同期整流素子のインダクタンス成分をＬ_ｌｅａｄとそれぞれすると、前記位相調整用抵抗及び前記位相調整用コンデンサを、ＲＣ＝Ｌ_ｌｅａｄ／Ｒ_{ｄｓ＿ｏｎ}の関係に設定させるようにしても良い。
さらに、本発明の同期整流回路は、前記電流検出回路は、前記同期整流素子と前記１次側巻線との間に接続され、前記同期整流素子と同期してオン／オフされる第１のスイッチ素子を具備するようにしても良い。
さらに、本発明の同期整流回路は、前記電流検出回路は、前記位相調整用コンデンサに並列に接続され、前記同期整流素子がオフされると、前記位相調整用コンデンサをリセットする第２のスイッチ素子を具備するようにしても良い。

本発明によれば、インダクタンス成分が顕在化して進相インピーダンスとなっても、充分なゲート幅を確保することができ、低ｏｎ抵抗の同期整流素子を用いてもインダクタンス成分に影響されることなく、正確な同期整流動作を行うことができるという効果を奏する。

本発明に係る同期整流回路の実施の形態を備えた直列共振コンバータの回路構成を示す回路構成図である。図１に示す電流検出回路の回路構成を示す回路構成図である。図２の各部の信号波形及び動作波形を示す波形図である。図２に示す電流検出回路の等価回路図である。図１に示す直列共振コンバータの動作波形図である。本発明に係る同期整流回路の実施の形態を備えた他のコンバータの回路構成を示す回路構成図である。従来の直列共振コンバータの回路構成を示す回路構成図である。図７に示す同期整流用制御回路の動作を説明するための信号波形図である。インダクタンス成分を考慮した図７に示す同期整流素子のインピーダンスを説明するための説明図である。インダクタンス成分によるサチュレーション電圧の位相変化を説明するための波形図である。インダクタンス成分を考慮した図７に示す同期整流用制御回路の動作を説明するための信号波形図である。

次に、本発明の実施の形態を、図面を参照して具体的に説明する。
本実施の形態の同期整流回路を備えた直列共振コンバータは、図１を参照すると、トランスＴ１と、スイッチ素子Ｑ１、Ｑ２と、共振コンデンサＣｒと、共振リアクトルＬｒと、同期整流素子Ｑ_ＳＲ１、Ｑ_ＳＲ２と、電流検出回路１ａ、１ｂと、同期整流用制御回路ＩＣ１、ＩＣ２と、出力コンデンサＣｏとを備えている。

２次側整流回路は、同期整流素子Ｑ_ＳＲ１、Ｑ_ＳＲ２と、電流検出回路１ａ、１ｂと、同期整流用制御回路ＩＣ１、ＩＣ２とからなる同期整流回路である。同期整流素子Ｑ_ＳＲ１、Ｑ_ＳＲ２は、絶縁ゲート型電界効果トランジスタ（ＦＥＴ）であり、トランスＴ１の２次巻線Ｎｓ１、Ｎｓ２と出力コンデンサＣｏの負極側端子（ＧＮＤ）との間にそれぞれ接続されている。なお、同期整流素子Ｑ_ＳＲ１、Ｑ_ＳＲ２は、バイポーラトランジスタ、ＩＧＢＴ等の別の半導体スイッチとすることができる。また、符号Ｄａ１、Ｄａ２は、同期整流素子Ｑ_ＳＲ１、Ｑ_ＳＲ２とそれぞれに並列に接続されたダイオードであり、ＦＥＴからなる同期整流素子Ｑ_ＳＲ１、Ｑ_ＳＲ２のそれぞれの寄生ダイオードである。なお、このダイオードＤａ１、Ｄａ２は、同期整流素子Ｑ_ＳＲ１、Ｑ_ＳＲ２と別体構成の個別ダイオードとすることもできる。

電流検出回路１ａは、図２を参照すると、トランスＴｒと、位相調整用抵抗Ｒと、位相調整用コンデンサＣと、スイッチ素子ＳＷａ、ＳＷｂと、反転回路２と、遅延回路３とを備えている。

トランスＴｒは、互いに逆の極性を有する１次巻線Ｎｐと２次巻線Ｎｓとからなり、１次巻線Ｎｐよりも２次巻線Ｎｓの巻数が多く設定されている。１次巻線Ｎｐの一方端は同期整流素子Ｑ_ＳＲ１のドレインと接続され、１次巻線Ｎｐの他方端はスイッチ素子ＳＷａを介して同期整流素子Ｑ_ＳＲ１のソースと接続されている。すなわち、１次巻線Ｎｐとスイッチ素子ＳＷａの直列回路が同期整流素子Ｑ_ＳＲ１と並列に接続されている。また、２次巻線Ｎｓ間には、位相調整用抵抗Ｒと位相調整用コンデンサＣの直列回路が接続され、スイッチ素子ＳＷｂが位相調整用コンデンサＣと並列に接続されている。

スイッチ素子ＳＷａ、スイッチ素子ＳＷｂとしては、ＦＥＴ、バイポーラトランジスタ、ＩＧＢＴ等の半導体スイッチを用いることができる。スイッチ素子ＳＷａは、同期整流素子Ｑ_ＳＲ１のゲート信号（ＶＧＡＴＥ）によってオンオフ制御され、スイッチ素子ＳＷｂは、反転回路２及び遅延回路３によって判定及び遅延された同期整流素子Ｑ_ＳＲ１のゲート信号（ＶＧＡＴＥ）によってオンオフ制御される。なお、電流検出回路１ｂも電流検出回路１ａと同様の構成である。

同期整流用制御回路ＩＣ１は、差動電圧検出機能を有しており、同期整流素子Ｑ_ＳＲ１のドレイン電圧（サチュレーション電圧Ｖ_{Ｚｄｓ＿ｏｎ}）と位相調整用コンデンサＣの電圧Ｖｃとの差動電圧Ｖｄｅｔを検出してゲート制御を行う。すなわち同期整流素子Ｑ_ＳＲ１に電流ｉ_ＳＲが流れるときに発生するサチュレーション電圧Ｖ_{Ｚｄｓ＿ｏｎ}と位相調整用コンデンサＣの電圧Ｖｃとの差動電圧Ｖｄｅｔをモニタしている。差動電圧Ｖｄｅｔとターンオン閾電圧Ｖ_ＴＨ２及びターンオフ閾電圧Ｖ_ＴＨ１とを比較することで、同期整流素子Ｑ_ＳＲ１に電流ｉ_ＳＲが流れていることを検出し、これに従ったゲート信号（ＶＧＡＴＥ）を出力するように構成されている。なお、同期整流用制御回路ＩＣ２も同期整流用制御回路ＩＣ１と同様の構成である。

流れる電流ｉ_ＳＲによって生じる同期整流素子Ｑ_ＳＲ１のサチュレーション電圧Ｖ_{Ｚｄｓ＿ｏｎ}は、電流検出回路１ａのトランスＴｒによって増幅され、ノイズ等の影響に強い、検出しやすい大きな信号に変換される。ここで、サチュレーション電圧Ｖ_{Ｚｄｓ＿ｏｎ}は、進み位相になるが、位相調整用抵抗Ｒと位相調整用コンデンサＣの直列回路によって、電流ｉ_ＳＲと、位相調整用コンデンサＣの電圧Ｖｃとを同位相に補正するように構成されている。すなわち同期整流素子Ｑ_ＳＲ１のインダクタンス成分Ｌ_ｌｅａｄの影響を含んだ電圧降下（サチュレーション電圧Ｖ_{Ｚｄｓ＿ｏｎ}）ではなく、同期整流素子Ｑ_ＳＲ１のｏｎ抵抗Ｒ_{ｄｓ＿ｏｎ}に生じる電圧降下Ｖ_{Ｒｄｓ＿ｏｎ}をトランスＴｒによって増幅した大きな信号値として、位相調整用コンデンサＣの電圧Ｖｃを取り扱うことができる。従って、位相調整用コンデンサＣの電圧Ｖｃは、サチュレーション電圧Ｖ_{Ｚｄｓ＿ｏｎ}よりも支配的になり、同期整流用制御回路ＩＣ１は、電流ｉ_ＳＲをモニタしていることと同じになる。

図３を参照すると、時刻ｔ１で電流ｉ_ＳＲが流れ始める。このとき同期整流素子Ｑ_ＳＲ１はまだオンしておらず、ダイオードＤａに電流が流れている。このときスイッチ素子Ｓｗｂは、オンしており、位相調整用コンデンサＣの電圧ＶｃはゼロＶになっている。従って、ターンオン閾電圧Ｖ_ＴＨ２と比較する差動電圧Ｖｄｅｔはサチュレーション電圧Ｖ_{Ｚｄｓ＿ｏｎ}となる。ダイオードＤａに電流が流れることでダイオードＤａの順方向電圧が上昇し、時刻ｔ２で差動電圧Ｖｄｅｔ（サチュレーション電圧Ｖ_{Ｚｄｓ＿ｏｎ}）がターンオン闘値_ＶＴＨ２にかかると、同期整流用制御回路ＩＣ１は、ゲート信号（ＶＧＡＴＥ）を出力する。

時刻ｔ２でゲート信号（ＶＧＡＴＥ）が出力されると、同期整流素子Ｑ_ＳＲ１はオフ状態からオン状態に移行する。時刻ｔ２〜時刻ｔ３期間が同期整流素子Ｑ_ＳＲ１のスイッチングタイムである。また、ゲート信号（ＶＧＡＴＥ）によって同時にスイッチ素子Ｓｗａがオンし、このときはダイオードＤａの順方向電圧から、同期整流素子Ｑ_ＳＲ１のｏｎ電圧Ｖ_{Ｚｄｓ＿ｏｎ}に遷移しているときの電圧がトランスＴｒの１次側に印加され、トランスＴｒの２次側から巻線此Ｎｓ／Ｎｐに応じて増幅された２次側電圧が出カされる。

時刻ｔ３で同期整流素子Ｑ_ＳＲ１が完全にオンし、このタイミングでスイッチ素子ＳＷｂがオフして、位相調整用コンデンサＣが機能し始める。すなわち、遅延回路３による遅延時間は、反転されたゲート信号（ＶＧＡＴＥ）を同期整流素子Ｑ_ＳＲ１がターンオンされて完全にオンするまでの期間（時刻ｔ２〜時刻ｔ３）に設定されている。

サチュレーション電圧Ｖ_{Ｚｄｓ＿ｏｎ}は進相電圧であり、トランスＴｒによって得る増幅された２次側電圧も進相電圧である。従って、位相調整用抵抗Ｒと位相調整用コンデンサＣの直列回路によって、２次側電圧の位相を遅らせ、位相調整用コンデンサＣに同期整流素子Ｑ_ＳＲ１を流れる電流ｉ_ＳＲと同じ位相の電圧Ｖｃを発生させる。位相調整用コンデンサＣに電流ｉ_ＳＲと同じ位相の電圧Ｖｃを発生させるための、位相調整用抵抗Ｒと位相調整用コンデンサＣとの設定については後述する。

同期整流用制御回路ＩＣ１は、同期整流素子Ｑ_ＳＲ１のドレイン電圧Ｖ_{Ｚｄｓ＿ｏｎ}と位相調整用コンデンサＣの電圧Ｖｃとの差動電圧Ｖｄｅｔをモニタし続ける。そして時刻ｔ４で差動電圧Ｖｄｅｔがターンオフ闘値Ｖ_ＴＨ１に達すると、同期整流用制御回路ＩＣ１は、ゲート信号（ＶＧＡＴＥ）の出力を停止し、同期整流素子Ｑ_ＳＲ１をオン状態からオフ状態に移行させ、同期整流動作を終了させる。また、同時にスイッチ素子Ｓｗａがオフされると共に、遅延回路３による遅延時間経過後の時刻ｔ５に、次の同期整流動作に備えてスイッチ素子Ｓｗｂがオンされる。

次に、位相調整用抵抗Ｒと位相調整用コンデンサＣとの設定について図４を用いて詳細に説明する。
図４（ａ）には、図２に示す電流検出回路１ａ、１ｂの等価回路が示されている。ここで、スイッチ素子Ｓｗａ、トランスＴｒの１次側巻線Ｎｐには、電流ｉ_ＳＲに比べて小さい電流しか流れず、且つサチュレーション電圧Ｖ_{Ｚｄｓ＿ｏｎ}をより詳細に検出するために、スイッチ素子Ｓｗａのｏｎ抵抗Ｒ_{ＳＷｓ＿ｏｎ}をωＬｐよりも十分に小さくすることで、図４（ｂ）に示すように、スイッチ素子Ｓｗａのｏｎ抵抗Ｒ_{ＳＷｓ＿ｏｎ}を省略した等価回路とみなすことができる。なお、Ｌｐは、トランスＴｒの１次側励磁インダクタンスである。また、スイッチング周波数をｆとすると、ω＝２πｆである。

同期整流素子Ｑ_ＳＲ１を流れる電流ｉ_ＳＲをｉ_ＳＲ（ｔ）、コンデンサＣの電圧ＶｃをＶｃ（ｔ）とすると、２次側の閉回路網の電圧降下は、次式「数２」で表すことができる。

ここで、電流ｉ_ＳＲは、ｔ＝０においてゼロなので、ｉ_ＳＲ（ｔ＝０）＝０である。また、ｔ＝０において、スイッチ素子Ｓｗｂがオンされて位相調整用コンデンサＣは、短絡されているため、Ｖｃ（ｔ＝０）＝０である。従って、「数２」は、次式「数３」で表すことができる。

従って、ＲＣ＝Ｌ_ｌｅａｄ／Ｒ_{ｄｓ＿ｏｎ}に設定すると、次式「数４」に示すように、電流ｉ_ＳＲと相似な電圧波形をトランスＴｒの巻線比（Ｎｓ／Ｎｐ）で増幅した値として、位相調整用コンデンサＣの電圧Ｖｃを得ることができることが分かる。

図５には、本実施の形態の同期整流回路を備えた直列共振コンバータの動作波形が示されている。図５によると、ゲート信号（ＶＧＡＴＥ）が出力されて同期整流素子Ｑ_ＳＲ１、Ｑ_ＳＲ２がオン状態である期間において、電流ｉ_ＳＲと位相調整用コンデンサＣの電圧Ｖｃとが相似波形であることが確認できる。

なお、本実施の形態の同期整流回路を直列共振コンバータに適用した例について説明したが、同期整流素子Ｑ_ＳＲ１、Ｑ_ＳＲ２に流れる電流ｉ_ＳＲがゼロから始まり、ゼロで終わるようなコンバータあれば、不連続モードのフライバックコンバータ（図６（ａ）参照）やフォワードコンバータ（図６（ｂ）参照）等にも本実施の形態の同期整流回路を適用することができる。図６（ａ）に示すフライバックコンバータの２次側スイッチング電流は、トランスＴ２のリーケージインダクタンスの効果によってゼロから始まることが知られている。また、図６（ｂ）に示すフェーズシフトと呼ばれるフォワードコンバータも、トランスＴ３の２次側の同期整流素子Ｑ_ＳＲ１、Ｑ_ＳＲ２に流れる電流ｉ_ＳＲがゼロから始まり、ゼロで終わる。
なお、本実施の形態では、電流検出回路１ａ、１ｂにおいて、抵抗ＲとコンデンサＣの直列回路によって位相調整を行うように構成したが、抵抗Ｒは必ずしも必要なく、コンデンサＣとカレントトランスＴｒの２次側巻線抵抗Ｒｒとを用いて位相調整を行うように構成することもできる。

以上説明したように、本実施の形態は、同期整流素子Ｑ_ＳＲ１、Ｑ_ＳＲ２と、同期整流素子Ｑ_ＳＲ１、Ｑ_ＳＲ２に流れる電流ｉ_ＳＲに応じて同期整流素子Ｑ_ＳＲ１、Ｑ_ＳＲ２をオン／オフさせる同期整流用制御回路ＩＣ１、ＩＣ２とを備えた同期整流回路であって、同期整流素子Ｑ_ＳＲ１、Ｑ_ＳＲ２がオン期間に、同期整流素子Ｑ_ＳＲ１、Ｑ_ＳＲ２に流れる電流ｉ_ＳＲを同期した電圧波形として検出する電流検出回路１ａ、１ｂを備え、同期整流用制御回路ＩＣ１、ＩＣ２は、電流検出回路１ａ、１ｂによって検出された電圧波形に基づいて同期整流素子Ｑ_ＳＲ１、Ｑ_ＳＲ２をオフさせるように構成されている。この構成により、インダクタンス成分Ｌ_ｌｅａｄが顕在化して進相インピーダンスとなっても、充分なゲート幅を確保することができ、低ｏｎ抵抗の同期整流素子Ｑ_ＳＲ１、Ｑ_ＳＲ２を用いてもインダクタンス成分に影響されることなく、正確な同期整流動作を行うことができる。

さらに、本実施の形態によれば、同期整流用制御回路ＩＣ１、ＩＣ２は、同期整流素子Ｑ_ＳＲ１、Ｑ_ＳＲ２のサチュレーション電圧Ｖ_{Ｚｄｓ＿ｏｎ}に応じて同期整流素子Ｑ_ＳＲ１、Ｑ_ＳＲ２をオンさせると共に、サチュレーション電圧Ｖ_{Ｚｄｓ＿ｏｎ}と電流検出回路１ａ、１ｂによって検出された電圧波形Ｖｃとに応じて、すなわち同期整流素子Ｑ_ＳＲ１のドレイン電圧Ｖ_{Ｚｄｓ＿ｏｎ}と位相調整用コンデンサＣの電圧Ｖｃとの差動電圧Ｖｄｅｔに応じて同期整流素子Ｑ_ＳＲ１、Ｑ_ＳＲ２をオフさせるように構成されている。

さらに、本実施の形態によれば、電流検出回路１ａ、１ｂは、同期整流素子Ｑ_ＳＲ１、Ｑ_ＳＲ２と並列に接続された１次側巻線Ｎｐを有するトランスＴｒと、トランスＴｒの２次側巻線Ｎｓ間に接続された位相調整用コンデンサＣとを備え、位相調整用コンデンサＣによって、位相調整用コンデンサＣの電圧Ｖｃが同期整流素子Ｑ_ＳＲ１、Ｑ_ＳＲ２とに流れる電流ｉ_ＳＲと同位相に位相調整されている。この構成により、電流検出回路１ａ、１ｂは、位相調整用コンデンサＣの電圧Ｖｃを同期整流素子Ｑ_ＳＲ１、Ｑ_ＳＲ２に流れる電流ｉ_ＳＲを同期した電圧波形として検出することができる。

さらに、本実施の形態によれば、トランスＴｒの２次側巻線Ｎｓ間には、位相調整用抵抗Ｒと位相調整用コンデンサＣの直列回路が接続されている。この構成により、静電容量の小さい位相調整用コンデンサＣを用いることができ、低コスト化することができる。

さらに、本実施の形態によれば、位相調整用抵抗Ｒの抵抗値をＲ、位相調整用コンデンサＣの静電容量をＣ、同期整流素子Ｑ_ＳＲ１、Ｑ_ＳＲ２のｏｎ抵抗をＲ_{ｄｓ＿ｏｎ}、同期整流素子Ｑ_ＳＲ１、Ｑ_ＳＲ２のインダクタンス成分をＬ_ｌｅａｄとそれぞれすると、位相調整用抵抗Ｒ及び位相調整用コンデンサＣは、ＲＣ＝Ｌ_ｌｅａｄ／Ｒ_{ｄｓ＿ｏｎ}の関係に設定されている。この構成により、位相調整用の直列回路を構成する位相調整用抵抗Ｒ及び位相調整用コンデンサＣを、同期整流素子Ｑ_ＳＲ１、Ｑ_ＳＲ２の特性に応じて、簡単に選択することができる。

さらに、本実施の形態によれば、電流検出回路１ａ、１ｂは、同期整流素子Ｑ_ＳＲ１、Ｑ_ＳＲ２と１次側巻線Ｎｐとの間に接続され、同期整流素子Ｑ_ＳＲ１、Ｑ_ＳＲ２と同期してオン／オフされる第１のスイッチ素子ＳＷａを備えている。

さらに、本実施の形態によれば、電流検出回路１ａ、１ｂは、位相調整用コンデンサＣに並列に接続され、同期整流素子Ｑ_ＳＲ１、Ｑ_ＳＲ２がオフされると、位相調整用コンデンサＣをリセットするスイッチ素子ＳＷｂを備えている。

以上、本発明を具体的な実施形態で説明したが、上記実施形態は一例であって、本発明の趣旨を逸脱しない範囲で変更して実施できることは言うまでも無い。

１ａ、１ｂ電流検出回路
２反転回路
３遅延回路
Ｃ位相調整用コンデンサ
Ｃｏ出力コンデンサ
ＩＣ１、ＩＣ２同期整流用制御回路
Ｑ１、Ｑ２スイッチ素子
Ｑ_ＳＲ１、Ｑ_ＳＲ２同期整流素子
Ｒ位相調整用抵抗
ＳＷａスイッチ素子（第１のスイッチ素子）
ＳＷｂスイッチ素子（第２のスイッチ素子）
Ｔ１、Ｔ２、Ｔ３、Ｔｒトランス

Claims

同期整流素子と、当該同期整流素子に流れる電流に応じて前記同期整流素子をオン／オフさせる同期整流用制御回路とを備えた同期整流回路であって、
前記同期整流素子がオン期間に、前記同期整流素子に流れる電流を同期した電圧波形として検出する電流検出回路を具備し、
前記同期整流用制御回路は、前記電流検出回路によって検出された前記電圧波形に基づいて前記同期整流素子をオフさせることを特徴とする同期整流回路。
前記同期整流用制御回路は、前記同期整流素子のサチュレーション電圧に応じて前記同期整流素子をオンさせると共に、前記同期整流素子の前記サチュレーション電圧と前記電流検出回路によって検出された前記電圧波形とに応じて前記同期整流素子をオフさせることを特徴とする請求項１記載の同期整流回路。
前記電流検出回路は、前記同期整流素子と並列に接続された１次側巻線を有するトランスと、
該トランスの２次側巻線間に接続された位相調整用コンデンサとを具備し、
前記位相調整用コンデンサによって、前記位相調整用コンデンサの電圧が前記同期整流素子に流れる電流と同位相に位相調整されていることを特徴とする請求項１又は２記載の同期整流回路。
前記トランスの２次側巻線間には、位相調整用抵抗と前記位相調整用コンデンサの直列回路が接続されていることを特徴とする請求項３記載の同期整流回路。
前記位相調整用抵抗の抵抗値をＲ、前記位相調整用コンデンサの静電容量をＣ、前記同期整流素子のｏｎ抵抗をＲ_{ｄｓ＿ｏｎ}、前記同期整流素子のインダクタンス成分をＬ_ｌｅａｄとそれぞれすると、前記位相調整用抵抗及び前記位相調整用コンデンサは、ＲＣ＝Ｌ_ｌｅａｄ／Ｒ_{ｄｓ＿ｏｎ}の関係に設定されていることを特徴とする請求項４記載の電流検出回路。
前記電流検出回路は、前記同期整流素子と前記１次側巻線との間に接続され、前記同期整流素子と同期してオン／オフされる第１のスイッチ素子を具備することを特徴とする請求項３乃至５のいずれかに記載の同期整流回路。