JP4752842B2 - スイッチング電源装置および電源制御用半導体集積回路 - Google Patents

Description

本発明は、電圧変換用トランスを備えたスイッチング電源装置の出力電圧安定化技術に関し、例えばＡＣアダプタのような電源変換装置に用いられるＤＣ−ＤＣコンバータに利用して有効な技術に関する。

ＡＣアダプタは、交流電源を整流するダイオード・ブリッジ回路と、該回路で整流された直流電圧を降圧して所望の電位の直流電圧に変換するＤＣ−ＤＣコンバータなどで構成される。このＤＣ−ＤＣコンバータとしては、例えば電圧変換用トランスの一次側巻線に流れる電流をスイッチング制御することで二次側巻線に誘起される電圧を制御するようにしたスイッチング電源装置が用いられている。

ＡＣアダプタは、小型化および低コスト化が進められており、そのためには部品点数の削減が重要である。そこで、一次側巻線に電流を流すスイッチング・トランジスタを制御する制御用ＩＣが開発されている。従来のスイッチング制御用ＩＣは、二次巻線側の出力電圧を制御用ＩＣにフィードバックするためのフォトカプラや容量、抵抗などの外付け素子が比較的多かったため、これらの外付け素子をＩＣ内部に取り込んだり、外付け素子の数を減らすための回路設計が行なわれている。

フォトカプラや二次側制御ＩＣが不要なスイッチング・レギュレータに関する発明として、例えば国際公開ＷＯ２００４−０８２１１９号公報（特許文献１）に開示されているものがある。図５には、特許文献１に開示されているスイッチング・レギュレータの全体構成が、図６には一次側補助巻線の端子電圧を検出してサンプリング・タイミングを与えるトリガ制御回路の構成例が、さらに図７にはレギュレータ内部の信号や電圧の波形が示されている。なお、図６のトリガ制御回路は、図５の制御ＩＣ１００内に設けられる。

特許文献１に開示されているスイッチング・レギュレータにおいては、図６に示されているように、補助巻線Ｎｂの端子間電圧（以下、補助巻線電圧と称する）Ｖｂの変化をコンパレータＣＰ１，ＣＰ２で検出してＶｇ，Ｖｄ信号を生成し、この信号に基づいてフリップフロップＦＦ１，ＦＦ２と論理ゲートＬＧ１，ＬＧ２とからなるロジック回路で容量Ｃ１とＣ２の充電と放電を行なうスイッチＳ１〜Ｓ４を制御する信号を生成して、容量Ｃ１とＣ２の電位が等しくなるタイミングを検出し、このタイミングでサンプルホールド信号Ｓ＆Ｈを発生させるようになっている。このサンプルホールド信号Ｓ＆Ｈを発生させるタイミングは、図７に示されているように、補助巻線電圧Ｖｂの電圧持続期間Ｔｈの約２／３のポイントＰｓであり、二次側ダイオードＤｒすなわち二次側巻線に流れる電流Ｉｄが０になるポイントに近いタイミングであるため、比較的精度の良い制御が行なえる。

しかしながら、図８に示すように、二次側巻線Ｎｓから整流用ダイオードＤｒに流れる電流Ｉｄは補助巻線電圧Ｖｂの電圧持続期間Ｔｈ中、次第に減少するように変化する。そのため、補助巻線電圧Ｖｂの電圧持続期間Ｔｈの約２／３のポイントＰｓは、ダイオードに流れる電流が０になるポイントには近いが完全に０になるポイントではない。しかも、ダイオードは素子間の特性ばらつきが比較的大きい。

そのため、ダイオードに流れる電流が０でないポイントで電圧をサンプリングすると、正確な電圧が得られ難いとともに、サンプリングした電圧がダイオードの特性ばらつきの影響を受け易くなり、検出精度が悪くなる。具体的には、図５のスイッチング・レギュレータにおける出力電圧Ｖoutは、二次側巻線と一次側補助巻線との巻線比をＮｓ／Ｎｂ、二次側の整流用ダイオードＤｒの順方向電圧をＶFとおくと、次式（１）
Ｖout＝Ｖｂ（Ｎｓ／Ｎｂ）−ＶF ……（１）
で表わされる。式（１）より、ダイオードの順方向電圧ＶFがばらつくと、出力電圧Ｖoutがずれることが分かる。また、式（１）より、ＶFが０すなわちダイオードに流れる電流が０となるタイミングで補助巻線電圧Ｖｂをサンプリングすれば、サンプリングした電圧がダイオードの特性ばらつきの影響を受けないことが分かる。

さらに、特許文献１に開示されているスイッチング・レギュレータでは、補助巻線電圧Ｖｂの電圧持続期間Ｔｈの約２／３のポイントが負荷等の条件によってずれるとともに、１つ前のサイクルの検出結果より決定したサンプリングポイントで次のサイクルのサンプリングを行なう方式であるため、負荷の変動で出力電圧が変動しているときには相対的なポイントがずれて誤差が生じ正確な電圧検出が困難になるという問題点がある。

本発明の目的は、電圧変換用トランスを備えたスイッチング電源装置であって、二次側の整流用ダイオードに流れる電流が０となるポイントに極めて近いタイミングで補助巻線の端子電圧をサンプリングすることができ、それによって高精度の出力電圧制御を行なうことができるスイッチング電源装置を提供することにある。

また、本発明の他の目的は、出力電圧が変動しているときにも誤差が少なく正確なサンプリングを行なうことができ、それによって高精度の出力電圧制御を行なうことができるスイッチング電源装置を提供することにある。

本発明は、上記目的を達成するため、一次側に補助巻線を有する電圧変換用のトランスと、上記トランスの一次側巻線に接続されたスイッチング・トランジスタと、上記補助巻線の端子電圧を受けて上記スイッチング・トランジスタをオン、オフ制御する信号を出力するスイッチング制御回路と、上記トランスの二次側巻線に接続された整流用ダイオードと、上記トランスの二次側に設けられた出力平滑用コンデンサとを備えたスイッチング電源装置において、上記スイッチング制御回路は上記補助巻線の端子電圧の立下りを検出する検出回路を備え、上記検出回路の検出タイミングに基づいて上記整流用ダイオードに流れる電流が０になる直前での上記補助巻線の端子電圧に基づいて上記スイッチング・トランジスタを制御するようにしたものである。

ここで、上記検出回路は微分回路を備え、この微分回路によって補助巻線の端子電圧の立下りを検出するように構成する。また、上記補助巻線の立ち下がり直前の端子電圧を保持させる保持手段と、上記検出回路の検出出力に基づいて上記保持手段で保持された電圧のサンプリングを行なうサンプルホールド回路とを設け、このサンプルホールド回路は、所定の周波数の発振信号に基づいて上記補助巻線の端子電圧に応じた電圧のサンプリングを行なう第１サンプルホールド回路と、上記検出回路の検出出力に基づいて上記第１サンプルホールド回路にホールドされている電圧のサンプリングを行なう第２サンプルホールド回路とを有するように構成する。

さらに、上記第２サンプルホールド回路は、上記第１サンプルホールド回路のホールド電圧のサンプリングを行なう第１サンプルホールド手段と、上記第１サンプルホールド回路のホールド電圧のサンプリングを行なう第２サンプルホールド手段とを備え、上記第１サンプルホールド手段と第２サンプルホールド手段は上記検出回路の検出出力に基づいて１周期ごとに交互に上記第１サンプルホールド回路にホールドされている電圧のサンプリングを行なうように構成する。

このような構成によれば、二次側の整流用ダイオードに流れる電流が０となる直前のタイミングで補助巻線の端子電圧をサンプリングすることができる。また、出力電圧が変動しているときにも誤差が少なく正確なサンプリングを行なうことができる。それによって、二次側ダイオードの順方向電圧や素子の特性ばらつきの影響を受けない正確な電圧を検出することができるようになる。

本発明に従うと、電圧変換用トランスを備えたスイッチング電源装置において、二次側の整流用ダイオードに流れる電流が０となるポイントに極めて近いタイミングで補助巻線の端子電圧をサンプリングすることができ、それによって高精度の出力電圧制御を行なうことができるようになるとともに、出力電圧をフィードバックするためのフォトカプラ等の外付け部品が少なくて済むため電源装置の低コスト化を図ることができるという効果がある。

図１は、本発明の第１の実施の形態のスイッチング電源装置の構成を示す回路図である。 図２は、図１の回路の内部の信号や電圧の変化を示すタイムチャートであり、図３のタイムチャートにおける一部の期間を拡大して示すタイムチャートである。 図３は、図１の回路の内部の信号や電圧の変化を示すタイムチャートである。 図４は、本発明の第２の実施の形態のスイッチング電源装置を示す回路図である。 図５は、特許文献１に開示されているスイッチング・レギュレータの全体構成を示す回路図である。 図６は、図５の回路において一次側補助巻線の端子電圧を検出してサンプリング・タイミングを与えるトリガ制御回路の構成例を示す回路図である。 図７は、図５のレギュレータ内部の信号や電圧の変化を示すタイムチャートである。 図８は、図５のレギュレータにおける補助巻線電圧の変化および二次側ダイオードの電流の変化を示すタイムチャートである。 図９は、第３の実施形態のスイッチング電源装置の構成を示す回路図である。 図１０は、発振信号の立上り検出回路と立下り検出回路の具体的な回路例を示す回路構成図である。 図１１は、補助巻線電圧Ｖｂと立下り検出部の検出信号と発振器の出力信号とサンプリング信号Ｓ＆Ｈ１，Ｓ＆Ｈ２の変化を示すタイムチャートである。 図１２（Ａ）は実施形態２のスイッチング電源装置における各部の信号や電圧の変化の一例、図１２（Ｂ）は実施形態３のスイッチング電源装置における各部の信号や電圧の変化の一例を示すタイムチャートである。

符号の説明

１０ スイッチング電源装置
１１ ダイオード・ブリッジ回路
１２ スイッチング制御回路
１２Ａ 立下り検出部
１２Ｂ １段目サンプルホールド部
１２Ｃ ２段目サンプルホールド部
１２Ｄ 信号切替え部
１２Ｅ 誤差増幅回路
１２Ｆ 駆動パルス生成部

以下、本発明の実施の形態を図面に基づいて説明する。
＜実施形態１＞
図１は、本発明の第１の実施の形態のスイッチング電源装置の構成を示す回路図である。

この実施の形態のスイッチング電源装置１０は、交流電圧（ＡＣ）を整流し直流電圧に変換するダイオード・ブリッジ回路１１および平滑用コンデンサＣ１と、一次巻線Ｎｐおよび補助巻線Ｎｂと二次巻線Ｎｓとを有するトランスＴ１と、このトランスＴ１の一次巻線Ｎｐと直列に接続されたスイッチング・トランジスタＴｒ０と、補助巻線Ｎｂの端子間電圧を分圧する抵抗Ｒ１，Ｒ２と、抵抗Ｒ１，Ｒ２で分圧されたフィードバック電圧ＶFBに応じて上記スイッチング・トランジスタＴｒ０を駆動するスイッチング制御回路１２とを有する。特に限定されるものではないが、スイッチング制御回路１２は、単結晶シリコン基板のような１個の半導体チップ上に半導体集積回路として形成される。

上記トランスＴ１の二次側には二次巻線Ｎｓと直列に接続された整流用ダイオードＤ１と、このダイオードＤ１のカソード端子と二次巻線Ｎｓの他方の端子との間に接続された平滑用コンデンサＣ２とが設けられ、一次巻線Ｎｐに間歇的に電流を流すことで二次巻線Ｎｓに誘起される交流電流を整流し平滑することによって一次巻線Ｎｐと二次巻線Ｎｓとの巻線比に応じた直流電圧Ｖｏｕｔを出力する。

スイッチング制御回路１２は、フィードバック電圧ＶFBを監視して補助巻線電圧Ｖｂの立下りを検出する立下り検出部１２Ａと、所定の周期でフィードバック電圧ＶFBをサンプリングする１段目サンプルホールド部１２Ｂと、サンプリングされた電圧を１周期ごとに交互にサンプリングする２つのサンプリング回路を有する２段目サンプルホールド部１２Ｃと、上記２つのサンプリング回路のうちホールド状態にあるサンプリング回路の電圧を選択して誤差信号として出力する信号切替え部１２Ｄと、誤差信号と所定の参照電圧Ｖref2との電位差を増幅する誤差増幅回路１２Ｅと、この誤差増幅回路１２Ｅの出力に応じて上記スイッチング・トランジスタＴｒ０をオン、オフさせるスイッチング・パルスを生成する駆動パルス生成部１２Ｆとを備える。

駆動パルス生成部１２Ｆは、所定の周波数の三角波を発生する発振器ＯＳＣ２と、該発振器ＯＳＣ２の出力と上記誤差増幅回路１２Ｅの出力とを比較するコンパレータＣＰＭ２と、インバータＧ１と抵抗Ｒ３および容量Ｃ３からなるＣＲ時定数回路とＡＮＤゲートＧ２とを有しコンパレータＣＰＭ１の出力の変化を検出してパルスを生成するワンショットパルス生成回路と、生成されたパルスによってセットされるフリップフロップＦＦ３と、上記スイッチング・トランジスタＴｒ０のエミッタ電圧と所定の参照電圧Ｖref3とを比較するコンパレータＣＰＭ３を備える。コンパレータＣＰＭ３の出力は上記フリップフロップＦＦ３のリセット端子に入力される。

これよって、フリップフロップＦＦ３がＡＮＤゲートＧ２の出力によりセットされるとスイッチング・トランジスタＴｒ０がオン状態にされて一次巻線Ｎｐに電流が流され、フリップフロップＦＦ３がコンパレータＣＰＭ３の出力によりリセットされるとスイッチング・トランジスタＴｒ０がオフ状態にされて一次巻線Ｎｐの電流が遮断される。これを繰り返すことにより、一次巻線Ｎｐに間歇的な電流が流される。このとき、上記フィードバック電圧ＶFBが低いとスイッチング・トランジスタＴｒ０がオフからオンに移行するタイミングを早くしてオンされている時間を長くし、フィードバック電圧ＶFBが高くなるとスイッチング・トランジスタＴｒ０がオフからオンに移行するタイミングを遅くしてオンされる時間が短くなるように、トランジスタＴｒ０の駆動パルスが制御されることによって、所定のレベルの出力電圧ＶｏｕｔがトランスＴ１の二次側に発生される。駆動パルス生成部１２Ｆの構成と動作は公知のものと同様であるので、詳しい説明は省略する。

立下り検出部１２Ａは、フィードバック電圧ＶFBの立下りすなわち補助巻線電圧Ｖｂの立下りを検出する微分回路などからなる立下り検出回路ＤＩＦと、その検出信号と所定の参照電圧Ｖref1とを比較するコンパレータＣＭＰ１と、コンパレータＣＭＰ１の出力によって出力が反転されるトグル型フリップフロップＦＦ１と、コンパレータＣＭＰ１の出力端子と接地点との間に逆方向接続されたツェナーダイオードＤｚとを備える。ダイオードＤｚは、微分回路が波形の立上り部分を検出することによって生成される負のパルスを消去するためのものである。ツェナーダイオードＤｚは、立下り検出回路ＤＩＦとコンパレータＣＭＰ１との間に設けても良い。

１段目サンプルホールド部１２Ｂは、発振器ＯＳＣ１と、その発振信号によってオン、オフされるスイッチング素子ＳＷ１と、このスイッチング素子ＳＷ１がオンされている期間のフィードバック電圧ＶFBを取り込むサンプリング容量Ｃｓ１とからなる。特に限定されるものでないが、この実施例では、発振器ＯＳＣ１の発振周波数は、上記駆動パルス生成部１２Ｆの発振器ＯＳＣ２の発振周波数（例えば１００ｋＨｚ）の１０倍程度の周波数（例えば１ＭＨｚ）とされている。発振器ＯＳＣ１の発振周波数を発振器ＯＳＣ２の発振周波数の好ましくは５倍以上、より好ましくは１０倍以上、さらに好ましくは２０倍以上とすることにより、図８に示されている補助巻線電圧Ｖｂの電圧持続期間Ｔｈの２／３のポイントよりもダイオードに流れる電流が０になるポイントに近いポイントで電圧をサンプリングすることが容易となる。

２段目サンプルホールド部１２Ｃは、上記１段目サンプルホールド部１２Ｂの出力ノードＮ１に接続されたスイッチング素子ＳＷ２，ＳＷ３と、スイッチング素子ＳＷ２がオンされている期間の１段目サンプルホールド部１２Ｂの出力電位を取り込むサンプリング容量Ｃｓ２と、スイッチング素子ＳＷ３がオンされている期間の１段目サンプルホールド部１２Ｂの出力電位を取り込むサンプリング容量Ｃｓ３とからなる。スイッチング素子ＳＷ２，ＳＷ３は、立下り検出部１２ＡのフリップフロップＦＦ１の出力Ｑと／Ｑによって、波形の立下りを検出するたびに交互にオンされ、スイッチング素子ＳＷ２，ＳＷ３がオンされている期間の１段目サンプルホールド部１２Ｂのホールド電位をサンプリング容量Ｃｓ２とＣｓ３に交互に取り込むように制御される。／ＱはＱの逆相信号である

信号切替え部１２Ｄは、上記サンプリング容量Ｃｓ２，Ｃｓ３と出力ノードＮ４との間に接続されたスイッチング素子ＳＷ４，ＳＷ５からなる。このうちスイッチング素子ＳＷ５は立下り検出部１２ＡのフリップフロップＦＦ１の出力Ｑによって、またＳＷ４はその反転信号によって、それぞれオン、オフ動作される。つまり、ＳＷ４はＳＷ２と相補的に、またＳＷ５はＳＷ３と相補的にオン、オフされる。これにより、信号切替え部１２Ｄは、サンプリング容量Ｃｓ２が１段目サンプルホールド部１２Ｂの出力電位の取り込みを終えた後、ホールド状態になっているときの電圧と、サンプリング容量Ｃｓ３が１段目サンプルホールド部１２Ｂの出力電位の取り込みを終えた後、ホールド状態になっているときの電圧とを交互に出力する。

次に、上記立下り検出部１２Ａ〜信号切替え部１２Ｄの動作を、図２および図３を用いて説明する。図２および図３は図１の回路の内部の信号や電圧の変化を示すタイムチャートであり、図２は図３のタイムチャートにおける一部の期間を拡大して示す。

図２において、（Ａ）はフィードバック電圧ＶFBすなわち補助巻線電圧Ｖｂ、（Ｂ）は１段目サンプルホールド部１２Ｂ内の発振器ＯＳＣ１の出力、（Ｃ）は二次側ダイオードＤ１に流れる電流Ｉｄ、（Ｄ）は１段目サンプルホールド部１２Ｂから２段目サンプルホールド部１２Ｃへ供給されるサンプルホールド信号ＶS&H0である。

また、図３において、（Ａ）はフィードバック電圧ＶFBすなわち補助巻線電圧Ｖｂ、（Ｂ）は二次側ダイオードＤ１に流れる電流Ｉｄ、（Ｃ）は立下り検出部１２Ａから２段目サンプルホールド部１２Ｃへサンプリング／ホールド制御信号ＳＨＣとして供給されるフリップフロップＦＦ１の出力Ｑ、（Ｄ）および（Ｅ）は２段目サンプルホールド部１２Ｃから信号切替え部１２Ｄへ供給されるサンプルホールド信号ＶS&H1，ＶS&H2である。なお、図２および図３では補助巻線電圧Ｖｂを単純化して示してある。

図１の実施の形態におけるスイッチング制御回路１２では、図２に示すように、発振器ＯＳＣ１の出力の立下りタイミングｔ１で１段目サンプルホールド部１２Ｂ内のスイッチング素子ＳＷ１がオフされ、直前のサンプリング容量Ｃｓ１の電圧をホールドする。そして、このタイミングｔ１は、補助巻線電圧Ｖｂが立ち下がるとともに二次側ダイオードＤ１に流れる電流Ｉｄが０になるタイミングｔ２の直前である。スイッチング素子ＳＷ１は伝達される電圧の低下を避けるため、スイッチング制御回路１２を構成するトランジスタとしてＭＯＳＦＥＴが用いられる場合つまりＣＭＯＳ集積回路として形成される場合、ＰチャネルＭＯＳＦＥＴとＮチャネルＭＯＳＦＥＴとを並列に接続したトランスミッションゲートにより構成するのが望ましい。

このＣｓ１のホールド電圧が、立下り検出部１２ＡのフリップフロップＦＦ１の出力Ｑすなわちサンプリング／ホールド制御信号ＳＨＣが変化するタイミングｔ２１，ｔ２２……（図３参照）で、２段目サンプルホールド部１２Ｃのスイッチング素子ＳＷ２，ＳＷ３が交互にオンまたはオフされることにより、サンプリング容量Ｃｓ２，Ｃｓ３に交互にサンプリング＆ホールドされ、その電圧がホールド状態の期間に信号切替え回路１２Ｄによって誤差増幅回路１２Ｅへ供給される。

理想的には、補助巻線電圧Ｖｂの立下がり時点の電圧Ｖｂをサンプリングして誤差増幅回路１２Ｅへ供給すべきであるが、補助巻線電圧Ｖｂの立下がりを微分回路で検出してサンプリング・タイミングとすると、回路の遅延によりサンプリング動作が遅れてしまい、二次側ダイオードＤ１に流れる電流Ｉｄが０になるタイミングでサンプリングすることができない。しかるに、この実施形態のスイッチング・レギュレータでは、発振器ＯＳＣ１の出力で補助巻線電圧Ｖｂを１段目サンプルホールド部１２Ｂでサンプリングすることで遅延して、それを補助巻線電圧Ｖｂの立下がりを検出した時点で２段目サンプルホールド部１２Ｃでサンプリングするため、サンプリング信号ＳＨＣが遅れたとしても実質的に時間的な遅れのないサンプリングが可能となる。

＜実施形態２＞
図４は、本発明の第２の実施の形態のスイッチング電源装置の構成を示す回路図である。
この実施の形態のスイッチング電源装置１０は、ダイオード・ブリッジ回路１１を省略して直接直流電圧を入力とする構成とするとともに、１段目サンプルホールド部１２Ｂと２段目サンプルホールド部１２Ｃと信号切替え部１２Ｄを２系統設けたものである。

図１の実施形態では、フィードバック電圧ＶFBの電圧が変動した場合、スイッチング素子ＳＷ１の通流率が変化する。それによって、ＯＳＣ１によりフィードバック電圧ＶFBを遅延すなわちＶFBの立下り直前の補助巻線電圧値をホールドできなくなることが考えられる。つまり、補助巻線電圧が下降する途中や、下降後の電圧値をホールドしてしまう可能性がある。そこで、１段目サンプルホールド部１２Ｂと２段目サンプルホールド部１２Ｃと信号切替え部１２Ｄを２系統設け、一方をＯＳＣ１の正相の信号で動作させ、他方をＯＳＣ１の逆相の信号で動作させるようにしたものである。これにより、２段目サンプルホールド部１２Ｃの一方のサンプルホールド回路（ＳＷ２ａ，Ｃｓ２ａ，ＳＷ３ａ，Ｃｓ３ａ）で所望の電圧値をホールドできなくても、２段目サンプルホールド部１２Ｃの他方のサンプルホールド回路（ＳＷ２ｂ，Ｃｓ２ｂ，ＳＷ３ｂ，Ｃｓ３ｂ）で所望の電圧値をホールドすることができるようになる。

さらに、信号切替え部１２Ｄには、これら２つの系統でホールドされた電圧を選択するスイッチング素子ＳＷ４ａ，ＳＷ５ａおよびＳＷ４ｂ，ＳＷ５ｂと、２つの系統のホールド電圧を比較するコンパレータＣＭＰ５と、その出力信号によっていずれの系統でサンプリングされた電圧を後段の誤差増幅回路１２Ｅの入力信号とするか選択するためのスイッチング素子ＳＷ６，ＳＷ７が設けられている。補助巻線電圧の立下り直前の電圧値をホールドできている方が電圧値が高いということとなるので、その状況をコンパレータＣＭＰ５で判定することによってスイッチング素子ＳＷ６，ＳＷ７を切り替える仕組みとなっている。これによって、補助巻線電圧の立下り（二次側ダイオード電流）が０になる直前の値をホールドでき、その値に応じてフィードバック制御を行なうことで、正確な定電圧制御を可能とすることができる。

なお、上記の実施形態では、サンプルホールド部１２Ｃの前段にフィードバック電圧（補助巻線電圧）を所定の発振信号でサンプリングを行なうサンプルホールド部１２Ｂを設けているが、これに限定されるものでなく、補助巻線の立ち下がり直前の電圧波形を保持できる手段であれば例えばバッファアンプを多段接続した保持回路などどのような形式の回路で構成しても良い。また、上記の実施形態では、補助巻線電圧Ｖｂを抵抗分割した電圧をフィードバック電圧としているが、補助巻線電圧Ｖｂをそのままフィードバック電圧としても良い。

また、第１の実施形態では、１段目サンプルホールド部１２Ｂと駆動パルス生成部１２Ｆにそれぞれ発振器ＯＳＣ１，ＯＳＣ２を設けているが、発振器ＯＳＣ２の代わりに分周器を設けて、発振器ＯＳＣ１で生成された信号を分周した信号を用いるようにしてもよい。さらに、第１および第２の実施形態では、スイッチング・トランジスタＴｒ０を外付け素子で構成しているが、スイッチング制御回路１２が形成されている半導体チップ上に形成されたオンチップの素子を用いても良い。

＜実施形態３＞
次に、本発明に係るスイッチング電源装置の第３の実施の形態を説明する。前記第２実施形態のスイッチング電源装置においては、１段目サンプルホールド部１２Ｂのサンプリング用スイッチング素子ＳＷ１ａ，ＳＷ１ｂをオン・オフ制御する信号に、発振器ＯＳＣ１の出力とその反転信号（共にデューティ５０％）を用いて交互にサンプルホールド動作をさせている。

そのようにした場合、サンプルホールド制御信号のパルス幅が比較的広いため、補助巻線端子電圧Ｖｂが立下り始めてから立下り検出部１２Ａの検出信号が生成されるまでの間に制御信号の立下りによるホールドタイミングが来たときに、立下りの途中の変化の大きな電圧をホールドしてしまい、安定した出力電圧制御が困難になる。第３の実施形態は、そのような不具合を回避して、より安定した出力電圧制御を可能にするものである。以下、第３の実施形態を、図９を用いて説明する。

図９は、第３の実施形態のスイッチング電源装置の構成を示す回路図である。 本実施形態のスイッチング電源装置は、図４の第２実施形態のスイッチング電源装置とほぼ同様な構成を有する。図４の第２実施形態のスイッチング電源装置との差異は、１段目サンプルホールド部１２Ｂのサンプリング用スイッチング素子ＳＷ１ａ，ＳＷ１ｂをオン・オフ制御するサンプリング信号Ｓ＆Ｈ１，Ｓ＆Ｈ２を生成する回路に、発振器ＯＳＣ１の出力ではなく、ＯＳＣ１の出力の立ち上がりを検出する立上り検出回路１３ａとＯＳＣ１の出力の立ち下がりを検出する立下り検出回路１３ｂを用いている点にある。サンプリング信号生成回路は、以下に説明する条件を満たす信号を生成するならば、立上り検出回路１３ａと立下り検出回路１３ｂに限定されるものでない。

図１０には、立上り検出回路１３ａと立下り検出回路１３ｂの具体的な回路例が示されている。
この実施例では、奇数個のインバータとＲＣ時定数回路とが直列形態に接続され発振器ＯＳＣ１の出力を遅延する遅延回路ＤＬＹ１と、発振器ＯＳＣ１の出力信号と遅延回路ＤＬＹ１で遅延された信号とを入力とするＡＮＤゲート回路Ｇ１とによって立上り検出回路１３ａが構成されている。また、発振器ＯＳＣ１の出力信号を反転する初段のインバータと、奇数個のインバータとＲＣ時定数回路とが直列形態に接続された遅延回路ＤＬＹ２と、初段のインバータの出力信号と遅延回路ＤＬＹ２で遅延された信号とを入力とするＡＮＤゲート回路Ｇ２とによって立下り検出回路１３ｂが構成されている。

上記立上り検出回路１３ａと立下り検出回路１３ｂはワンショットパルス生成回路であり、このうち立上り検出回路１３ａは発振器ＯＳＣ１の出力信号の立上りに同期し遅延回路ＤＬＹ１の遅延時間ｔｄ１に相当するパルス幅を有する立上り検出信号をサンプリング信号Ｓ＆Ｈ１として生成する。立下り検出回路１３ｂは発振器ＯＳＣ１の出力信号の立下りに同期し遅延回路ＤＬＹ２の遅延時間ｔｄ２に相当するパルス幅を有する立下り検出信号をサンプリング信号Ｓ＆Ｈ２として生成する。上記立上り検出回路１３ａと立下り検出回路１３ｂは、それらを構成する遅延回路ＤＬＹ１と遅延回路ＤＬＹ２の抵抗や容量に外付け素子を用いたり、抵抗値、容量値を可変に構成したりしておくことによって、遅延時間が調整可能な回路とすることができる。

図１１には、補助巻線電圧Ｖｂと、立下り検出部１２Ａの検出信号（図９のＦＦ１の入力信号）ＦＤと、発振器ＯＳＣ１の出力信号と、上記サンプリング信号Ｓ＆Ｈ１，Ｓ＆Ｈ２の変化のタイミングが示されている。図１１において、符号ｔ０はダイオードＤ１に流れる電流が「０」になるタイミングである。発振器ＯＳＣ１は発振器ＯＳＣ２と非同期で動作するため、発振器ＯＳＣ１の出力波形の位相は補助巻線電圧Ｖｂの波形に対して少しずつずれて行く。図１１はこのうちサンプリング信号Ｓ＆Ｈ２の立下りのタイミングがダイオードＤ１に流れる電流が「０」になるタイミングｔ０に一致した状態を示している。

本発明者らがシミュレーション等を行なって詳しく検討したところ、ダイオードＤ１に流れる電流が「０」になるタイミングｔ０から立下り検出部１２Ａの検出信号ＦＤが立ち上がるタイミングｔ１までの時間をＴ１、サンプリング信号Ｓ＆Ｈ１の立下りからＳ＆Ｈ２の立上りまでの時間をＴ２とおくと、Ｔ２＞Ｔ１となるようにＴ２を設定するのが望ましいことが分かった。これとは逆にＴ２＜Ｔ１となるようにＴ２を設定すると、タイミングｔ0〜ｔ1の間の、ダイオードＤ１の電流が「０」になった後の補助巻線電圧Ｖｂの値をサンプルしてしまい、ダイオードＤ１の電流が「０」になる直前の補助巻線電圧Ｖｂをサンプルすることができない。また、ダイオードＤ１の電流が「０」となった後の補助巻線電圧値は急激に降下するため、その値をサンプルすることになると、所望の値に対し、大きく低下した値をサンプルしてしまうためである。そこで、この実施例では、Ｔ２＞Ｔ１となるように設定することとした。

なお、上記Ｔ１は、立下り検出部１２Ａが補助巻線端子電圧Ｖｂに含まれるノイズを検出しないように設定される。上記Ｔ２は、発振器ＯＳＣ１の周波数と前記遅延回路ＤＬＹ１の遅延時間ｔｄ１を適宜選択することにより設定することができる。具体的には、遅延回路ＤＬＹ１を構成するＲＣ時定数回路の抵抗と容量の値を変えることで遅延時間ｔｄ１を所望の値に設定することができる。

次に、上記のような構成を有する実施形態３が、１段目サンプルホールド部１２Ｂにおけるサンプリング信号に発振器ＯＳＣ１の出力を用いている実施形態２よりも望ましい理由を説明する。

図１２（Ａ）には実施形態２のスイッチング電源装置における各部の信号や電圧の変化の一例が、また図１２（Ｂ）には実施形態３のスイッチング電源装置における各部の信号や電圧の変化の一例が示されている。図１２において、（ｈ）は（ｇ）のサンプリング信号Ｓ＆Ｈ１により容量Ｃｓ１ａにサンプルホールドされる電圧ＶS&H1、（ｌ）は（ｋ）のサンプリング信号Ｓ＆Ｈ２により容量Ｃｓ１ｂにサンプルホールドされる電圧ＶS&H2であり、Ｓ＆Ｈ１，Ｓ＆Ｈ２のハイレベルの期間に入力電圧Ｖｂが容量Ｃｓ１ａ，Ｃｓ１ｂに取り込まれ、Ｓ＆Ｈ１，Ｓ＆Ｈ２のロウレベルの期間は直前の電圧をホールドする。

さらに、電圧ＶS&H1は（ｄ），（ｅ）の信号Ｓ＆Ｈ３，Ｓ＆Ｈ４によりサンプリングされて、（ｉ），（ｊ）の電圧ＶS&H3，ＶS&H4となり、電圧ＶS&H2は（ｄ），（ｅ）の信号Ｓ＆Ｈ５，Ｓ＆Ｈ６によりサンプリングされて、（ｍ），（ｎ）の電圧ＶS&H5，ＶS&H6となる。そして、電圧ＶS&H3，ＶS&H4は信号切替え部１２ＤのスイッチＳＷ４ａ，ＳＷ５ａによってホールド部分が選択（抽出）され、また電圧ＶS&H5，ＶS&H6はスイッチＳＷ４ｂ，ＳＷ５ｂによってホールド部分が選択（抽出）され、コンパレータＣＭＰ５へ供給される。

図１２の例では、（ｊ）の電圧ＶS&H4のＴ３の部分と（ｉ）の電圧ＶS&H3のＴ４の部分、（ｎ）の電圧ＶS&H6のＴ３の部分と（ｍ）の電圧ＶS&H5のＴ４の部分がＣＭＰ５へ供給される。これより、コンパレータＣＭＰ５には、急激に変化したりしないほぼ一定の電圧が供給され、安定した判定が行われることが分かる。そして、コンパレータＣＭＰ５によりＶS&H3とＶS&H5、ＶS&H4とＶS&H6とが交互に比較され、スイッチＳＷ６，ＳＷ７によって大きい方が選択されて後段の誤差増幅回路１２Ｅへ供給される。

ここで、サンプリング信号Ｓ＆Ｈ１，Ｓ＆Ｈ２は、図１２（Ａ）では（ｇ），（ｋ）に示すように発振器ＯＳＣ１の出力と同じデューティ５０％の同相信号と逆相信号であり、図１２（Ｂ）では発振器ＯＳＣ１の出力とその逆相信号に同期したパルス幅の小さな信号である。

図１２（Ａ）で問題となるのは、（ｋ）の信号Ｓ＆Ｈ２によりサンプルホールドした電圧ＶS&H2を（ｄ），（ｅ）の信号Ｓ＆Ｈ５，Ｓ＆Ｈ６によりサンプルホールドする際に、これらのタイミングが重なったとすると、（ｍ），（ｎ）のように、（ｌ）の電圧ＶS&H2が減少している途中の電圧値をホールドしてしまうおそれがある。

一方、図１２（Ｂ）では、（ｇ），（ｋ）の信号Ｓ＆Ｈ１，Ｓ＆Ｈ２をパルス幅の狭いパルスとし、前述したようにＴ２＞Ｔ１となるように回路を設計してされているため、信号Ｓ＆Ｈ２とＳ＆Ｈ５，Ｓ＆Ｈ６のタイミングが極力重ならないようにすることができ、それによって電圧ＶS&H2が減少している途中の電圧値をホールドするのを回避することができる。

図１２の場合、コンパレータＣＭＰ５で（ｈ），（ｌ）の丸印内の電圧値を比較して、（ｈ）の電圧を選択する。図１２（Ａ）では、補助巻線電圧Ｖｂから見た場合、立下り途中の電圧値をホールドすることになってしまうことになる。図１２（Ｂ）では、立下り直前の電圧値をホールドすることができる。そのため、図１２（ｏ）に示すように、誤差アンプ入力となる信号切替え部出力では、実施形態２と実施形態３とではΔＶの電位差が生じてしまう。

実施形態３では、補助巻線電圧Ｖｂの立下り前の電圧値をサンプリングできたものと、立下り途中や立下り後の電圧値をサンプリングしたものを分別し、立下り前の電圧値をサンプリングした信号をフィードバック信号として採用することができる。その結果、実施形態３の方が実施形態２よりも高い精度で、ダイオードの電流が「０」になって補助巻線電圧が下がり始める直前の電圧を検出することができるようになる。

なお、この第３実施形態でも、１段目サンプルホールド部１２Ｂと駆動パルス生成部１２Ｆにそれぞれ発振器ＯＳＣ１，ＯＳＣ２を設けているが、発振器ＯＳＣ２の代わりに分周器を設けて、例えば外部から供給される発振信号を分周した信号を、上記立上り検出回路１３ａと立下り検出回路１３ｂに入力してサンプリング信号Ｓ＆Ｈ１，Ｓ＆Ｈ２を生成するように構成してもよい。

以上、本発明の実施形態について説明したが、第１〜第３の実施の形態で具体的に示した構成は、本発明の趣旨を逸脱しない範囲で適宜変更可能である。

さらに、本発明は、他励式スイッチング電源装置に限定されず自励式のスイッチング電源装置にも利用することができる。

Claims (26)

1. 一次側に補助巻線を有する電圧変換用のトランスと、スイッチング制御回路を備えたスイッチング電源装置であって、
   上記スイッチング制御回路は、上記補助巻線の端子電圧の立下りを検出する検出回路を備え、
   上記検出回路の検出タイミングに基づいて上記スイッチング電源装置の二次側整流用ダイオードに流れる電流が０になる直前での上記補助巻線の端子電圧に基づいて上記トランスの一次側巻線に接続されたスイッチング・トランジスタを制御するスイッチング電源装置。
2. 上記検出回路は微分回路を備え、この微分回路によって上記補助巻線の端子電圧の立下りを検出する請求項１に記載のスイッチング電源装置。
3. 上記補助巻線の端子電圧の立下り直前の電圧を保持させる保持手段と、上記検出回路の検出出力に基づいて上記保持手段で保持された電圧のサンプリングを行なうサンプルホールド回路とを有する請求項１または２に記載のスイッチング電源装置。
4. 上記スイッチング制御回路は内部発振器を備え、上記スイッチング電源装置の上記補助巻線の端子電圧を上記内部発振器の周波数によりサンプルホールドし、上記端子電圧の立下り時のタイミングよりも１クロック前にサンプルホールドされた電圧値により、上記スイッチング電源装置を制御する請求項３に記載のスイッチング電源装置。
5. 上記内部発振器の発振周波数は、スイッチング電源装置のスイッチング周波数の５倍以上である請求項４に記載のスイッチング電源装置。
6. 上記サンプルホールド回路は、上記保持手段に保持された電圧のサンプリングを行なう第１サンプルホールド手段と、上記保持手段に保持された電圧のサンプリングを行なう第２サンプルホールド手段とを備え、上記第１サンプルホールド手段と第２サンプルホールド手段は上記検出回路の検出出力に基づいて１周期ごとに交互に上記保持手段に保持された電圧のサンプリングを行なうように構成されている請求項５に記載のスイッチング電源装置。
7. 上記保持手段は、所定の周波数の発振信号に基づいて上記補助巻線の端子電圧に応じた電圧のサンプリングを行なう前段サンプルホールド回路である請求項５または６に記載のスイッチング電源装置。
8. 上記スイッチング制御回路は、上記サンプルホールド回路によりサンプリングされた電圧と所定の電圧とを比較して電位差に応じた電圧を出力する誤差増幅回路と、上記第１サンプルホールド手段と第２サンプルホールド手段によりサンプリングされホールドされている電圧を交互に上記誤差増幅回路へ伝達する信号切替え回路とをさらに備える請求項５に記載のスイッチング電源装置。
9. 上記スイッチング制御回路は、上記誤差増幅回路から出力される電圧に応じたスイッチング制御信号を生成する信号生成回路をさらに備え、上記信号生成回路により生成されたスイッチング制御信号によって上記スイッチング・トランジスタがオン、オフ動作されて上記トランスの一次側巻線に電流を流す請求項８に記載のスイッチング電源装置。
10. 上記検出回路は、上記微分回路の出力と所定の電圧とを比較する電圧比較回路と、この電圧比較回路の出力によって出力が反転するフリップフロップ回路と、を備える請求項２に記載のスイッチング電源装置。
11. 所定の周波数の発振信号に基づいて上記補助巻線の端子電圧に応じた電圧のサンプリングを行なう第１サンプルホールド回路と、上記検出回路の検出出力に基づいて上記第１サンプルホールド回路にホールドされている電圧のサンプリングを行なう第２サンプルホールド回路とを有し、
    上記第２サンプルホールド回路は、上記第１サンプルホールド回路のホールド電圧のサンプリングを行なう第１サンプルホールド手段と、上記第１サンプルホールド回路のホールド電圧のサンプリングを行なう第２サンプルホールド手段とを備え、
    上記第１サンプルホールド手段と第２サンプルホールド手段は、上記フリップフロップ回路の正相と逆相の出力によって１周期ごとに交互に上記第１サンプルホールド回路にホールドされている電圧のサンプリングを行なうように構成されている請求項１０に記載のスイッチング電源装置。
12. 上記スイッチング制御回路は、上記第２サンプルホールド回路によりサンプリングされた電圧と所定の電圧とを比較して電位差に応じた電圧を出力する誤差増幅回路と、上記第１サンプルホールド手段と第２サンプルホールド手段によりサンプリングされホールドされている電圧を交互に上記誤差増幅回路へ伝達する信号切替え回路とをさらに備える請求項１１に記載のスイッチング電源装置。
13. 上記スイッチング制御回路は、上記誤差増幅回路から出力される電圧に応じたスイッチング制御信号を生成する信号生成回路をさらに備え、上記信号生成回路により生成されたスイッチング制御信号によって上記スイッチング・トランジスタがオン、オフ動作されて上記トランスの一次側巻線に電流を流す請求項１２に記載のスイッチング電源装置。
14. 上記保持手段は、所定の周波数の発振信号に基づいて上記補助巻線の端子電圧に応じた電圧のサンプリングを行なう前段サンプルホールド回路であり、
    上記前段サンプルホールド回路は、所定の周波数の発振信号に基づいて上記補助巻線の端子電圧に応じた電圧のサンプリングを行なう第１サンプルホールド手段と、上記発振信号の逆相の信号に基づいて上記補助巻線の端子電圧に応じた電圧のサンプリングを行なう第２サンプルホールド手段とを有し、
    上記サンプルホールド回路は上記検出回路の検出出力に基づいて上記第１サンプルホールド手段にホールドされている電圧のサンプリングを行なう第３および第４サンプルホールド手段と、上記検出回路の検出出力に基づいて上記第２サンプルホールド手段にホールドされている電圧のサンプリングを行なう第５および第６サンプルホールド手段とを有し、
    上記第３と第４サンプルホールド手段は１周期ごとに交互にサンプリング動作を行ない、上記第５と第６サンプルホールド手段は１周期ごとに交互にサンプリング動作を行ない、上記第３または第４サンプルホールド手段にホールドされている電圧と、上記第５または第６サンプルホールド手段にホールドされている電圧のうち高い方の電圧が、サンプルホールド回路の出力として選択される請求項３に記載のスイッチング電源装置。
15. 一次側に補助巻線を有する電圧変換用のトランスの一次側巻線に流れる電流をスイッチング制御して、上記トランスの二次側巻線に流れる電流を整流用ダイオードで整流し、平滑用コンデンサで平滑して二次側電圧として出力するスイッチング電源装置を構成する電源制御用半導体集積回路であって、
    上記補助巻線の端子電圧の立下りを検出する検出回路を備え、
    上記検出回路の検出タイミングに基づいて上記整流用ダイオードに流れる電流が０になる直前での上記補助巻線の端子電圧に基づいて上記トランスの一次側巻線に接続されたスイッチング・トランジスタを制御する電源制御用半導体集積回路。
16. 上記検出回路は微分回路を備え、この微分回路によって上記補助巻線の端子電圧の立下りを検出する請求項１５に記載の電源制御用半導体集積回路。
17. 上記補助巻線の端子電圧の立下り直前の電圧を保持させる保持手段と、上記検出回路の検出出力に基づいて上記保持手段に保持された電圧のサンプリングを行なうサンプルホールド回路とを有する請求項１５または１６に記載の電源制御用半導体集積回路。
18. 上記保持手段は、所定の周波数のパルス信号に基づいて上記補助巻線の端子電圧に応じた電圧のサンプリングを行なう前段サンプルホールド回路であり、
    上記前段サンプルホールド回路は、所定の周波数の第１パルス信号に基づいて上記補助巻線の端子電圧に応じた電圧のサンプリングを行なう第１サンプルホールド手段と、上記第１パルス信号と同一周波数で位相の異なる第２パルス信号に基づいて上記補助巻線の端子電圧に応じた電圧のサンプリングを行なう第２サンプルホールド手段とを有し、
    上記サンプルホールド回路は上記検出回路の検出出力に基づいて上記第１サンプルホールド手段にホールドされている電圧のサンプリングを行なう第３サンプルホールド手段と、上記検出回路の検出出力に基づいて上記第２サンプルホールド手段にホールドされている電圧のサンプリングを行なう第４サンプルホールド手段とを有し、
    上記第３サンプルホールド手段にホールドされている電圧と、上記第４サンプルホールド手段にホールドされている電圧のうち高い方の電圧が、上記サンプルホールド回路の出力として選択され、
    上記第１パルス信号の立下りから上記検出回路の出力パルスの立上りまでの時間をＴ１、上記第２パルス信号の立下りから上記第１パルスの立上りまでの時間をＴ２とおいたとき、Ｔ１＜Ｔ２となるように設定されている請求項１７に記載の電源制御用半導体集積回路。
19. 上記サンプルホールド回路は、上記検出回路の検出出力に基づいて上記第１サンプルホールド手段にホールドされている第１電圧のサンプリングを行なう第３および第５サンプルホールド手段と、上記検出回路の検出出力に基づいて上記第２サンプルホールド手段にホールドされている第２電圧のサンプリングを行なう第４および第６サンプルホールド手段とを有し、
    上記第３サンプルホールド手段は上記第１電圧のサンプリング動作とホールド動作を１周期ごとに交互に繰り返し、
    上記第５サンプルホールド手段は上記第３サンプルホールド手段のホールド中に上記第１電圧のサンプリング動作を、また第３サンプルホールド手段のサンプリング中にホールド動作を行ない、
    上記第４サンプルホールド手段は上記第３サンプルホールド手段と並行して上記第２電圧のサンプリング動作とホールド動作を交互に行ない、
    上記第６サンプルホールド手段は上記第５サンプルホールド手段と並行して上記第２電圧のサンプリング動作とホールド動作を交互に行ない、
    上記第３と第４サンプルホールド手段にサンプリングされホールド中の電圧のうち高い方の電圧と、上記第５と第６サンプルホールド手段にサンプリングされホールド中の電圧のうち高い方の電圧が、上記サンプルホールド回路の出力として１周期ごとに交互に選択される請求項１８に記載の電源制御用半導体集積回路。
20. 所定の周波数の発振信号を生成する発振回路もしくは所定の周波数の信号を分周する分周回路と、上記発振回路もしくは分周回路の出力信号の立上りを検出する立上り検出回路と、上記発振回路もしくは分周回路の出力信号の立下りを検出する立下り検出回路と、を備え、上記第１パルス信号は上記立上り検出回路の出力信号であり、上記第２パルス信号は上記立下り検出回路の出力信号である請求項１８または１９に記載の電源制御用半導体集積回路。
21. 一次側に補助巻線を有する電圧変換用のトランスと、スイッチング制御回路を備えたスイッチング電源装置であって、
    上記スイッチング制御回路は、上記補助巻線の端子電圧の立下りを検出しパルスを出力する検出回路と、上記補助巻線の端子電圧の立下り直前の電圧を保持させる保持手段と、上記検出回路の検出出力に基づいて上記保持手段で保持された電圧のサンプリングを行なうサンプルホールド回路とを備え、
    上記保持手段は、所定の周波数のパルス信号に基づいて上記補助巻線の端子電圧に応じた電圧のサンプリングを行なう前段サンプルホールド回路であり、
    上記前段サンプルホールド回路は、所定の周波数の第１パルス信号に基づいて上記補助巻線の端子電圧に応じた電圧のサンプリングを行なう第１サンプルホールド手段と、上記第１パルス信号と同一周波数で位相の異なる第２パルス信号に基づいて上記補助巻線の端子電圧に応じた電圧のサンプリングを行なう第２サンプルホールド手段とを有し、
    上記サンプルホールド回路は上記検出回路の検出出力に基づいて上記第１サンプルホールド手段にホールドされている電圧のサンプリングを行なう第３サンプルホールド手段と、上記検出回路の検出出力に基づいて上記第２サンプルホールド手段にホールドされている電圧のサンプリングを行なう第４サンプルホールド手段とを有し、
    上記第３サンプルホールド手段にホールドされている電圧と、上記第４サンプルホールド手段にホールドされている電圧のうち高い方の電圧が、上記サンプルホールド回路の出力として選択され、
    上記検出回路の出力パルスのタイミングに基づいて上記スイッチング電源装置の二次側整流用ダイオードに流れる電流が０になる直前での上記補助巻線の端子電圧に基づいて上記トランスの一次側巻線に接続されたスイッチング・トランジスタを制御するようにされ、
    上記第１パルス信号の立下りから上記検出回路の出力パルスの立上りまでの時間をＴ１、上記第２パルス信号の立下りから上記第１パルスの立上りまでの時間をＴ２とおいたとき、Ｔ１＜Ｔ２となるように設定されているスイッチング電源装置。
22. 上記サンプルホールド回路は、上記検出回路の検出出力に基づいて上記第１サンプルホールド手段にホールドされている第１電圧のサンプリングを行なう第３および第５サンプルホールド手段と、上記検出回路の検出出力に基づいて上記第２サンプルホールド手段にホールドされている第２電圧のサンプリングを行なう第４および第６サンプルホールド手段とを有し、
    上記第３サンプルホールド手段は上記第１電圧のサンプリング動作とホールド動作を１周期ごとに交互に繰り返し、
    上記第５サンプルホールド手段は上記第３サンプルホールド手段のホールド中に上記第１電圧のサンプリング動作を、また第３サンプルホールド手段のサンプリング中にホールド動作を行ない、
    上記第４サンプルホールド手段は上記第３サンプルホールド手段と並行して上記第２電圧のサンプリング動作とホールド動作を交互に行ない、
    上記第６サンプルホールド手段は上記第５サンプルホールド手段と並行して上記第２電圧のサンプリング動作とホールド動作を交互に行ない、
    上記第３と第４サンプルホールド手段にサンプリングされホールド中の電圧のうち高い方の電圧と、上記第５と第６サンプルホールド手段にサンプリングされホールド中の電圧のうち高い方の電圧が、上記サンプルホールド回路の出力として１周期ごとに交互に選択される請求項２１に記載のスイッチング電源装置。
23. 上記スイッチング制御回路は、上記サンプルホールド回路によりサンプリングされた電圧と所定の電圧とを比較して電位差に応じた電圧を出力する誤差増幅回路と、上記第３または第５サンプルホールド手段にホールドされている電圧と、上記第４または第６サンプルホールド手段にホールドされている電圧のうち高い方の電圧を上記誤差増幅回路へ伝達する信号切替え回路とをさらに備える請求項２２に記載のスイッチング電源装置。
24. 上記スイッチング制御回路は、上記誤差増幅回路から出力される電圧に応じたスイッチング制御信号を生成する信号生成回路をさらに備え、上記信号生成回路により生成されたスイッチング制御信号によって上記スイッチング・トランジスタがオン、オフ動作されて上記トランスの一次側巻線に電流を流す請求項２３に記載のスイッチング電源装置。
25. 所定の周波数の発振信号を生成する発振回路もしくは所定の周波数の信号を分周する分周回路と、上記発振回路もしくは分周回路の出力信号の立上りを検出する立上り検出回路と、上記発振回路もしくは分周回路の出力信号の立下りを検出する立下り検出回路と、を備え、上記第１パルス信号は上記立上り検出回路の出力信号であり、上記第２パルス信号は上記立下り検出回路の出力信号である請求項２１ないし２４のいずれかに記載のスイッチング電源装置。
26. 上記立上り検出回路と上記立下り検出回路は、それぞれ信号遅延手段と、該信号遅延手段を通過した信号と通過する前の信号とを入力信号とする論理積ゲート回路と、を備える請求項２５に記載のスイッチング電源装置。

Images