JP6074397B2

JP6074397B2 - 電源並びに画像形成装置

Info

Publication number: JP6074397B2
Application number: JP2014204068A
Authority: JP
Inventors: 長崎　修; 修長崎; 将道飯田
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2014-10-02
Filing date: 2014-10-02
Publication date: 2017-02-01
Anticipated expiration: 2029-12-26
Also published as: JP2014241727A

Description

本発明は、高電圧を発生する高圧電源に関する。

従来の画像形成装置として、例えば電子写真方式の画像形成装置では、像担持体としての感光ドラムの表面を帯電するための帯電ローラ、また、感光ドラム上に形成された静電潜像を現像剤としてのトナーで現像する現像ローラを有している。これらの帯電ローラや現像ローラには、感光ドラムの帯電や現像のために、例えば、凡そ数百Ｖ〜数ＫＶの範囲の高電圧（直流高電圧）を供給する必要がある。このような高電圧の生成には、これまでは巻線式の電磁トランスを使用した高電圧発生用電源（以下、高圧電源という）が採用されている。

例えば、電磁トランスを用いた高圧電源の構成については特許文献１に記載されており、負荷に対して所望の高電圧を出力することが可能である。

このような電磁トランスを用いた高圧電源に対して、電磁トランスを用いずに高圧電源回路の小型化及び軽量化を実現した電源回路が提案されている。（特許文献２参照）。特許文献２は、低電圧電源からの電圧（２４Ｖ）を、制御信号としてのクロック信号によってＬＣ共振回路で増幅した電圧を複数のダイオードとコンデンサからなる昇圧回路に出力する構成である。この構成であればトランスを用いることが無いため、高圧電源を小型化及び軽量化することができる。

特開平４−３５２１８１号公報特開２００３−１８９５９５号公報

しかし、特許文献２に記載の高圧電源では次のような課題があった。特許文献２の高圧電源回路は、負荷に出力する高電圧の値は予め設定した固定値であり、電圧を出力するためのＬＣ共振回路に入力される制御信号は固定周波数の信号を用いている。例えば、画像形成装置における負荷としての帯電ローラや現像ローラは、装置の環境の変化、また、夫々が使用されて劣化することで負荷変動が生じる。画像形成装置としては、このような負荷変動に追従して帯電ローラや現像ローラに出力する電圧を調整しなければ、形成される画像の濃度が変動する等の画像不良が発生する可能性がある。例えば、引用文献２の高圧電源回路を適用した場合、負荷変動に対する追従が困難であるため、負荷に対して電圧をかけすぎたり、また、電圧が不足する可能性が生じる。

本発明は、上述の点に鑑み、トランスを用いない高圧電源において、負荷変動に応じて出力電圧を適切に調節することが可能な高圧電源を提供することを目的とする。

上記目的を達成するための本発明の電源は、直列に接続された第一と第二のスイッチング手段と、前記スイッチング手段に接続されたコンデンサと、前記コンデンサに直列に接続されており前記スイッチング手段を駆動することにより電圧が印加されるインダクタと、前記インダクタに直列に接続された抵抗素子を有するＬＣＲ直列共振回路と、を有する電流共振回路と、前記スイッチング手段と前記ＬＣＲ直列共振回路に接続され、前記インダクタに発生する電圧を整流する整流素子と前記整流素子で整流した電圧を保持し、増幅するためのコンデンサを夫々複数備えた整流手段と、前記整流手段から負荷に出力される電圧を目標値に制御するために、前記スイッチング手段を駆動する駆動信号の周波数を前記電流共振回路の共振周波数付近において、前記負荷の変動に応じて前記共振周波数に近づくように制御する制御手段と、を有することを特徴とする。
また、本発明の画像形成装置は、画像を形成するための画像形成手段と、前記画像形成手段に電圧を供給する電源と、を備え、前記電源は、直列に接続された第一と第二のスイッチング手段と、前記スイッチング手段に接続されたコンデンサと、前記コンデンサに直列に接続されており前記スイッチング手段を駆動することにより電圧が印加されるインダクタと、前記インダクタに直列に接続された抵抗素子を有するＬＣＲ直列共振回路と、を有する電流共振回路と、前記スイッチング手段と前記ＬＣＲ直列共振回路に接続され、前記インダクタに発生する電圧を整流する整流素子と前記整流素子で整流した電圧を保持し、増幅するためのコンデンサを夫々複数備えた整流手段と、前記整流手段から負荷に出力される電圧を目標値に制御するために、前記スイッチング手段を駆動する駆動信号の周波数を前記電流共振回路の共振周波数付近において、前記負荷の変動に応じて前記共振周波数に近づくように制御する制御手段と、を有することを特徴とする。

以上説明したように、本発明によれば、トランスを用いない高圧電源において、負荷変動に応じて出力電圧を適切に調節することが可能となる。

実施例１の電源の回路図である。図１の回路の動作波形を示す図である。実施例１の電源の別形態の回路図である。実施例２の電源の動作波形を示す図である。実施例３の電源の回路図である。図５の回路の動作波形を示す図である。実施例４の電源の回路図である。図７の回路の動作波形を示す図である。実施例５の電源の回路図である。図９の回路の周波数特性である。図９の回路の動作波形を示す図である。実施例１の回路の負荷特性を示す図である。実施例６の電源の回路図である。実施例７の電源の回路図である。実施例８の電源の回路図である。実施例９の電源の回路図である。

次に、上述した課題を解決するための本発明の具体的な構成について、以下に実施例に基づき説明する。なお、以下に示す実施例は一例であって、この発明の技術的範囲をそれらのみに限定する趣旨のものではない。

図１は、実施例１の高電圧発生用電源（以下、高圧電源という）の電源回路の構成を示した図である。図１の電源回路において、インダクタＬ１００とコンデンサＣ１００で電圧共振回路が構成される。インダクタＬ１００は、スイッチング素子と電源電圧Ｖｃｃ（本実施例では＋２４Ｖ）との間に接続された素子であって、スイッチング素子の駆動により断続的に電圧が印加されるインダクタンス成分を有する素子の一例である。また、コンデンサＣ１００は接地される。このインダクタＬ１００とコンデンサＣ１００からなる電圧共振部としての電圧共振回路の出力は、整流平滑回路によって正電圧に整流平滑される。整流平滑回路は、順方向に電流を流すダイオードＤ１０１と、ダイオードＤ１０１のカソード端子と電源電圧Ｖｃｃ間に接続されて電荷のチャージを担うコンデンサＣ１０１によって、正極性のフライバック電圧が取り出される。インダクタＬ１００に対するダイオードＤ１０１とコンデンサＣ１０１の接続関係を説明すると次のとおりである。ダイオードＤ１０１のアノード端子がインダクタＬ１００とコンデンサＣ１００との接続部に接続される。そして、ダイオードＤ１０１カソード端子がインダクタＬ１００の他端（電源電圧側）に接続される。さらに、ダイオードＤ１０２、Ｄ１０３、Ｄ１０４、Ｄ１０５及びコンデンサＣ１０２、Ｃ１０３、Ｃ１０４、Ｃ１０５によって多段に整流回路が形成され、その出力は平滑用コンデンサＣ１０６を介して接地されて出力電圧の波形が平滑される。この多段の整流回路の出力電圧は、電圧出力部としての出力端子１０４（Ｖｏｕｔ）から出力される。

また、出力電圧（Ｖｏｕｔ）は、電圧検出抵抗Ｒ１０１、分圧抵抗Ｒ１０２、Ｒ１０３、保護用抵抗１０４、ノイズ除去用コンデンサＣ１０７を介して、オペアンプＱ１００の非反転入力端子（＋端子）に入力される。この回路は出力電圧検出回路である。オペアンプＱ１００の反転入力端子（−端子）には、コントローラ（不図示）から入力端子１０３（Ｖｃｏｎｔ）に入力されたアナログ信号（高圧電源の出力電圧を制御するための制御信号）が、抵抗Ｒ１０５を介して入力される。オペアンプＱ１００、抵抗Ｒ１０５及びコンデンサＣ１０８は、積分回路として機能する。すなわち、抵抗Ｒ１０５とコンデンサＣ１０８の部品定数によって決まる積分時定数に応じて平滑化された制御信号Ｖｃｏｎｔが、オペアンプＱ１００に入力される。この回路では、オペアンプＱ１００の非反転入力端子（＋端子）に入力される出力電圧検出回路からのフィードバック電圧が、反転入力端子（−端子）に入力されるコントローラからのアナログ電圧と等しくなるように調整される。

オペアンプＱ１００の出力端は、スイッチング部（スイッチング素子）としての電界効果トランジスタＱ１０１の駆動周波数を制御する周波数制御部としての電圧制御発振器（ＶＣＯ）１０１に接続されている。この電圧制御発振器１１０は、入力された制御信号（Ｖｃｏｎｔ）と検出されてフィードバックされる出力電圧（Ｖｏｕｔ）に応じて、電界効果トランジスタＱ１０１の駆動周波数を制御する周波数信号（以下、出力信号という）の周波数を可変設定する発振器の一例である。さらに、電圧制御発振器１０１からの周波数信号としての出力信号は、電界効果トランジスタＱ１０１のゲート端子に入力される。電界効果トランジスタＱ１０１は、電圧制御発振器１０１のパルス状の出力信号によって駆動されるスイッチング素子の一例である。電界効果トランジスタＱ１０１のドレイン端子は、上記のＬ１００とＣ１００からなる電圧共振回路に接続され、インダクタＬ１００を介して電源電圧Ｖｃｃに接続されるとともに、コンデンサＣ１００を介して接地されている。なお、電界効果トランジスタＱ１０１のソース端子は接地される。

このように、インダクタＬ１００とコンデンサＣ１００により構成される電圧共振部としての電圧共振回路によって増幅された電圧を整流部としての整流回路によって直接整流する。この整流回路の多段に構成（複数接続）して、出力を高電圧に昇圧して出力する。そして、制御信号と出力電圧に応じて電圧制御発振器（ＶＣＯ）で出力信号の周波数を制御して、負荷の状態に応じたて適正な出力電圧に調整することができる。

次に、図１の電源回路を動作させた際の各部の動作波形を図２に示す。ここで、２Ａは電圧制御発振器１０１から電界効果トランジスタＱ１０１のゲートに印加される電圧波形であり矩形波信号である。電界効果トランジスタＱ１０１がオンした場合、電源電圧ＶｃｃからインダクタＬ１００に電流が流れる。この時の電界効果トランジスタＱ１０１に流れるドレイン電流を表した波形が２Ｂである。すなわち、電流の流れる時間に応じて、インダクタＬ１００にエネルギーが蓄積される。次に、電界効果トランジスタＱ１０１がオフした場合、コンデンサＣ１００とインダクタＬ１００の間で電圧共振が起こる。この時の電界効果トランジスタＱ１０１のドレイン電圧波形が２Ｃである。この電圧波形で示される電圧は、一般的にフライバック電圧と呼ばれる。電圧共振により、共振回路のフライバック電圧の最大値Ｖ１ａは、電源電圧Ｖｃｃの数倍の電圧値になる。また、この共振電圧が０Ｖ以下で次の電界効果トランジスタＱ１０１のオン時間が始まるようにオフ時間を設定することにより、所謂ハードスイッチングせずに効率良く後段の回路に電圧を供給することが可能になる。この共振回路で生成された電圧は、後段の多段の整流回路で段数分、昇圧されることになる。整流回路の最終段に配置されたダイオードＤ１０５のアノード端子の電圧波形が２Ｄである。この電圧波形は、電圧最大値Ｖ１ｂであり、フライバック電圧Ｖ１ａが重畳された電圧知である。また、ダイオードＤ１０５のカソード端子の電圧は一定電圧Ｖ１ｂとなり、それを平滑用コンデンサ１０６で平滑して安定化したものが、出力端子１０４（Ｖｏｕｔ）において２Ｅで表される電圧波形になる。

次に、整流平滑回路の動作を詳細に説明する。電界効果トランジスタＱ１０１がオフした時に、インダクタＬ１００とコンデンサＣ１００の共振回路により発生した正極性のフライバック電圧は、ダイオードＤ１０１を介してコンデンサＣ１０１に電荷がチャージされることで最大電圧Ｖｍａｘ１がホールドされる。ダイオードＤ１０１とコンデンサＣ１０１が１段目の整流回路として機能する。なお、コンデンサＣ１０１を１段目のダイオードのカソード端子と電源電圧の間に接続することで、１段目のピーク電圧波形を安定化できるという効果がある。次に、電界効果トランジスタＱ１０１がオンすると、インダクタＬ１００で逆起電圧が発生する。今度は、ダイオードＤ１０２を介して電荷が移動し、コンデンサＣ１０２に電荷がチャージされる。これにより、コンデンサＣ１０１での最大電圧Ｖｍａｘ１を基準として、コンデンサＣ１０２においてフライバック電圧Ｖｍａｘ１が加えられ、最大電圧Ｖｍａｘ２（≒Ｖｍａｘ１×２）に増幅される。このダイオードＤ１０２とコンデンサＣ１０２が２段目の整流回路として機能する。さらに、電界効果トランジスタＱ１０１がオフするタイミングで、コンデンサ１０２にチャージされた電荷は、ダイオード１０３を介して移動し、コンデンサＣ１０３に電荷がチャージされる。これにより、コンデンサＣ１０３では最大電圧Ｖｍａｘ３（≒Ｖｍａｘ１×３）にホールドされる。以下、同様に、コンデンサＣ１０４とダイオードＤ１０４、コンデンサＣ１０５とダイオードＤ１０５による電圧ホールドとフライバック電圧分の電圧加算を整流回路の段数分、繰返して電圧が増幅される。なお、電圧を増幅する際は、コンデンサやダイオードの容量分による損失が生じるので、共振回路のフライバック電圧が整流回路の段数倍に増幅できるものではないが、予めコンデンサやダイオードの容量分による損失を考慮しておくことで目標の電圧出力が得られる。整流回路の最終段である、ダイオードＤ１０５カソードとコンデンサＣ１０５の接続部に発生した電圧は、平滑用のコンデンサＣ１０６により平滑され、出力端子１０４（Ｖｏｕｔ）から安定した電圧として出力される。なお、本実施例１では、出力信号の周波数は可変制御しているが、周波数のデューティー比（オン時間とオフ時間の比）は固定に設定している。上記したように電界効果トランジスタＱ１０１がハードスイッチングしないように設定している。

なお、図１２に、本実施例における代表的な回路の負荷特性を示す。図１２で示す付加特性は、電源電圧が２４Ｖ、共振回路のＬ＝２２０μＨ、Ｃ＝３３０ｐＦ、整流回路のＣ＝３３０ｐＦのとした場合の特性である。負荷が１００ＭΩ以上の高抵抗において具体的な数値を用いて説明する。周波数ｆが１６０ｋＨｚの場合、電圧共振回路のフライバック電圧のピーク電圧はおよそ１８０Ｖとなり、整流回路が４段の場合はその約３倍、つまり約５４０Ｖが出力される。また、整流回路が１０段の場合はその約６倍、つまり約１０８０Ｖが出力される。また、出力電圧は入力する周波数によって、共振回路のフライバック電圧を可変して制御することが可能である。例えば、整流回路が４段の場合、周波数ｆを約２倍の３００ｋＨｚにすると、出力電圧は約１／２になる。このように、電源電圧に対して、十分に高い電圧を発生することができ、さらに、整流回路の段数、また、制御信号と出力電圧とに応じて出力信号の周波数を可変制御することによって、容易に出力電圧を調整でき、かつ、負荷変動に応じて出力電圧を適正な値に調整することができる。

以上、本実施例では、正電圧を出力可能な高圧電源の回路構成と回路動作、動作による電圧及び電流波形について説明した。なお、負の高電圧を出力可能な高圧電源の回路構成としては、例えば、図３で示すような回路で構成可能である。図３において、正電圧を出力可能な図１の回路構成と異なる点は、整流回路のダイオードの極性を反転するように接続したことである。これとは別に、出力電圧検出回路や電圧制御発振器１０１についても、負の高電圧に対応した回路定数及び仕様にすればよい。また、整流回路が多段の場合には、正電圧を出力する場合に対して、全てのダイオードの極性を反転させる必要がある。このことは、図１と図３を比較すれば、ダイオードＤ１０１、Ｄ１０２、Ｄ１０３、Ｄ１０４、Ｄ１０５が反転していることからも理解される。このように電源回路を構成することにより、出力端子１０４（Ｖｏｕｔ）において、負極性の安定した高電圧を発生することが可能となる。

なお、本実施例で説明した高圧電源の出力対象となる負荷の一例としては、前述した電子写真方式の画像形成装置における高電圧の出力対象に適用することができる。例えば、レーザビームプリンタにおける像担持体としての感光ドラムを帯電する帯電部（帯電ローラ）、感光ドラム上に形成に露光されて形成された静電潜像を現像する現像部（現像ローラ）、感光ドラムに現像された画像を記録材に転写する転写部（転写ローラ）等が負荷として適用可能である。また、画像形成装置以外にも、高電圧が必要な負荷であって環境の変化によって負荷の状態が変動するものであれば適用可能である。

以上説明したように、本実施例によれば、トランスを用いない高圧電源において、負荷変動に応じて出力電圧を適切に調節することが可能となる。

次に、図４の動作波形に基づいて実施例２の高圧電源を説明する。なお、実施例１の高圧電源の回路と重複する個所については説明を省略する。実施例２の回路は、図１で示される実施例１の回路と同様であるが、出力電圧の制御の方法が異なる。実施例２では、出力電圧を制御する方法として、電界効果トランジスタＱ１０１のゲート端子に入力される制御信号のオフ時間（図４のｔｏｆｆ時間）を固定とし、オン時間（図４のｔｏｎ時間）のみを可変として出力電圧を制御する点である。

図４は、実施例１と同様の図１に示した回路における各部の動作波形であり、かつ実施例２に係る動作波形である。低電圧出力時（図４（ａ））と高電圧出力時（図４（ｂ））について別々に図示している。まず、４Ａ及び４Ｅは電圧制御発振器１０１から電界効果トランジスタＱ１０１のゲート端子に印加される電圧波形である。電界効果トランジスタＱ１０１がオンした場合、電源電圧ＶｃｃからインダクタＬ１００に電流が流れる。この時の電界効果トランジスタＱ１０１に流れるドレイン電流を表した波形が４Ｂ及び４Ｆである。すなわち、電流の流れる時間に応じて、インダクタＬ１００にエネルギーが蓄積される。次に、電界効果トランジスタＱ１０１がオフした場合、コンデンサＣ１００とインダクタＬ１００の間で電圧共振が起こる。この時の電界効果トランジスタＱ１０１のドレイン電圧波形が４Ｃ及び４Ｇである。この電圧波形は、一般的にフライバック電圧と呼ばれる。電圧共振により、共振回路のフライバック電圧の最大値Ｖ２ａ（４Ｃ）、Ｖ２ｃ（４Ｇ）は、電源電圧Ｖｃｃの数倍の電圧値になる。また、この共振電圧が０Ｖ以下で次の電界効果トランジスタＱ１０１のオン時間が始まるように設定することにより、ハードスイッチングせずに効率良く後段の回路に電圧を供給することが可能になる。この共振回路で生成された電圧は、後段の整流回路で整流段の段数分、昇圧される。整流回路を経た電圧波形を平滑用コンデンサＣ１０６で平滑して安定化したものが、出力端子１０４（Ｖｏｕｔ）において４Ｄ及び４Ｈで表される電圧波形となり、電圧Ｖ２ｂ（４Ｄ）、Ｖ２ｄ（４Ｈ）が出力される。

次に、電圧制御発振器１０１から電界効果トランジスタＱ１０１のゲート端子に入力される制御信号の周波数を可変制御した場合の動作について説明する。周波数による出力電圧制御は、出力電圧を高くしたい場合は周波数を低くし、出力電圧を低くしたい場合は周波数を高くすることで出力電圧の制御が可能である。より詳細に説明すると、周波数が低くなると、電界効果トランジスタＱ１０１のオン時間ｔｏｎが長くなるのに応じて、よりインダクタＬ１００にエネルギーが蓄えられるようになり、共振回路のフライバック電圧波形の最大値も大きくなる。即ち、出力端子１０４から出力される電圧は高くなる。逆に、周波数が高くなると、電界効果トランジスタＱ１０１のオン時間ｔｏｎが短くなるのに応じて、インダクタＬ１００に蓄えられるエネルギーが低下し、共振回路のフライバック電圧波形の最大値も小さくなる。即ち、出力端子１０４から出力される電圧は低くなる。このようにして、周波数を変化させて出力電圧を制御することが可能である。

この動作に対して、制御信号のデューティー比（オン時間とオフ時間の比）を固定した状態で周波数を高くすると、電界効果トランジスタＱ１０１のオン時間ｔｏｎとオフ時間ｔｏｆｆが同じように短くなる。オン時間ｔｏｎとオフ時間ｔｏｆｆが同じように短くなると周波数がある値まで高くなると、電界効果トランジスタＱ１０１のドレイン電圧が電位をもったままＱ１０１がオンされてしまう。つまり、電界効果トランジスタＱ１０１がハードスイッチングすることになり、スイッチング動作による損失が大きくなる。このように、ドレイン電圧が高い状態でハードスイッチングが発生した場合、Ｑ１０１をオンした瞬間にドレイン−ソース間に電流が流れることによって損失が大きくなる。

そこで、本実施例２では、図４に示すように、フライバック電圧が発生するオフ時間ｔｏｆｆは固定にしておき、フライバック電圧が０Ｖ以下にまで低下してからオンするように、そして、オン時間ｔｏｎのみを可変する制御にしている。なお、オフ時間ｔｏｆｆは、インダクタＬ１００とコンデンサＣ１００により構成される電圧共振回路の共振周波数で決まるフライバック電圧波形の時間幅よりも長くしておく。また、低電圧出力時のオン時間ｔｏｎ１と高電圧出力時のオン時間ｔｏｎ２の関係は、ｔｏｎ１＜ｔｏｎ２となるように制御する。

なお、実施例１で説明したように制御信号のデューティ比を固定して周波数を可変制御する方式でも、ハードスイッチングしない周波数範囲で可変制御することができるが、より周波数の可変制御の範囲を広範囲にする場合に本実施例２は有効である。

以上説明したように、本実施例によれば、トランスを用いない高圧電源において、負荷変動に応じて出力電圧を適切に調節することでき、かつ、ハードスイッチングの発生を防止し、回路損失を抑え、安定した高電圧を出力することが可能となる。

次に、図５及び図６に基づいて実施例３を説明する。ただし、実施例１の高圧電源の回路と重複する個所については説明を省略する。本実施例３の高圧電源の回路と実施例１の回路との相違点は、出力電圧を制御する方法として、周波数制御に加えて供給電圧も可変制御して出力電圧を変化させる点である。

まず、図５に基づいて本実施例３の回路構成及び動作について説明する。オペアンプＱ１００の反転入力端子（−端子）には、コントローラ（不図示）から入力端子１０５に入力されたアナログ信号（高圧電源装置の制御信号（Ｖｉｎ））が、抵抗Ｒ１０６を介して入力される。オペアンプＱ１００、抵抗Ｒ１０６及びコンデンサＣ１０９は、積分回路として機能する。すなわち、抵抗Ｒ１０６とコンデンサＣ１０９の部品定数によって決まる積分時定数に応じて平滑化された制御信号Ｖｉｎが、オペアンプＱ１００に入力される。一方、出力端子１０４に発生した出力電圧は、電圧検出抵抗Ｒ１０１、分圧抵抗Ｒ１０２、Ｒ１０３、保護用抵抗１０４、ノイズ除去用コンデンサＣ１０７を介して、出力電圧検出手段を構成しながらオペアンプＱ１００の非反転入力端子（＋端子）に入力される。そして、オペアンプＱ１００の非反転入力端子（＋端子）に入力される出力電圧検出手段からのフィードバック電圧が、反転入力端子（−端子）に入力されるコントローラからのアナログ電圧と等しくなるように制御される。

オペアンプＱ１００の出力電圧は、抵抗Ｒ１０７を介してトランジスタＱ１０２のベースの電位を変化させ、さらにトランジスタＱ１０２のベース−エミッタ間の電圧分、低下した電圧がインダクタＬ１００に供給される電圧となる。なお、ダイオードＤ１０６は、コンデンサＣ１１１はインダクタＬ１００への供給電圧の安定化のため、及び、トランジスタＱ１０２の保護のために接続している。このインダクタＬ１００に供給される電圧を可変にする電圧可変部としての回路構成が本実施例３の特徴である。

また、電界効果トランジスタＱ１０１のゲート端子には、周波数入力端子１０６（Ｖｃｌｋ）から制御周波数が入力されている。この制御周波数は、デューティ比は固定値でもよいし、実施例２で説明したような可変設定でも構わない。本実施例３では、予め電界効果トランジスタＱ１０１がハードスイッチングしないように決定した周波数をコントローラ（不図示）から周波数入力端子１０６（Ｖｃｌｋ）を介して制御信号を入力し、目標の出力電圧になるようにインダクタＬ１００への供給電圧が可変制御されるものとする。本実施例３では、制御信号（周波数可変）をコントローラから入力しているが、実施例１で説明したように電圧制御発振器（ＶＣＯ）を用いて可変制御してもよい。

図６は、図５に示した回路の各部の動作波形であり、低電圧出力時（図６（ａ））と高電圧出力時（図６（ｂ））について夫々図示している。まず、６Ａ及び６Ｆは電圧制御発振器１０１から電界効果トランジスタＱ１０１のゲートに印加される電圧波形である。低電圧出力時と高電圧出力時の夫々のオフ時間、ｔｏｆｆ３時間とｔｏｆｆ４時間の関係、及び低電圧出力時と高電圧出力時の夫々のオン時間ｔｏｎ３時間とｔｏｎ４時間の関係は、ｔｏｆｆ３＜ｔｏｆｆ４，ｔｏｎ３＜ｔｏｎ４としている。なお、実施例１と同様、デューティー比は固定としている。また、６Ｂ及び６Ｇは、本実施例３の特徴である供給電圧可変手段により、インダクタＬ１００に供給される電圧である。低電圧出力時の供給電圧Ｖ３ａと、高電圧出力時の供給電圧Ｖ３ｄの関係は、Ｖ３ａ＜Ｖ３ｄである。

次に、電界効果トランジスタＱ１０１がオンした場合、電源電圧ＶｃｃからインダクタＬ１００に電流が流れる。この時の電界効果トランジスタＱ１０１に流れるドレイン電流を表した波形が６Ｃ及び６Ｈである。ドレイン電流は供給電圧に応じて変化する。次に、電界効果トランジスタＱ１０１がオフした場合、コンデンサＣ１００とインダクタＬ１００の間で電圧共振が起こる。この時の電界効果トランジスタＱ１０１のドレイン電圧波形が６Ｄ及び６Ｉである。このドレイン電圧は供給電圧とドレイン電流に応じて変化する。このとき、共振電圧が０Ｖ以下で次の電界効果トランジスタＱ１０１のオンが始まるように、前述の低電圧出力時のオン時間ｔｏｆｆ３は設定される。これにより、ハードスイッチングさせることなく効率良く後段の回路に電圧を供給することが可能になる。

共振回路で生成されたフライバック電圧は、後段の整流回路で整流段の段数分昇圧されることになる。整流回路を経た電圧波形を平滑用コンデンサＣ１０６で平滑して安定化したものが、出力端子１０４（Ｖｏｕｔ）において６Ｅ及び６Ｊで表される電圧波形となる。低電圧出力時の供給電圧Ｖ３ｃと、高電圧出力時の供給電圧Ｖ３ｆの関係は、Ｖ３ｃ＜Ｖ３ｆである。

以上説明したように、本実施例によれば、トランスを用いない高圧電源において、負荷変動に応じて出力電圧を適切に調節することでき、かつ、供給電圧の可変制御と周波数可変制御を組み合わせて制御する電圧範囲を広くすることできる。なお、本実施例３では、供給電圧の可変制御と周波数可変のみ合わせについて説明したが、周波数を固定して供給電圧を可変制御して出力電圧を制御する方法も有効である。

次に、図７及び図８に基づいて本発明の実施例４を説明する。ただし、実施例１の高圧電源の回路と重複する個所については説明を省略する。本実施例４と前述の実施例１との相違点は、図７の回路で示すように、電圧共振回路を構成するインダクタＬ１００とコンデンサＣ１００の接続部と、整流回路の間にインダクタＬ１０１を直列に挿入し、その後段のダイオード及びコンデンサの容量特性によって電流共振回路を形成したことである。

図８は、図７に示した各部の動作波形である。ここで、８Ａは電界効果トランジスタＱ１０１のゲート端子に印加される電圧である。また、電界効果トランジスタＱ１０１に流れるドレイン電流を表した波形が８Ｂである。電界効果トランジスタＱ１０１のドレイン電圧波形が８Ｃである。電圧共振により、フライバック電圧の最大値Ｖ４ａは、電源電圧Ｖｃｃの数倍の電圧値に増幅される。８Ｄは、インダクタＬ１０１に流れる電流波形である。なお、この電流波形は、回路の定数に依存して変化する。インダクタＬ１０１に流れる電流には、一定の周波数をもつ正弦波状の電流振幅Ｉ４ａが重畳される。これは、後段の整流回路におけるダイオードの容量特性とインダクタＬ１０１の定数によって決まる周波数成分である。ダイオードの容量特性は一般的に低容量であるため、共振周波数は高くなる。８Ｅは、インダクタＬ１０１の出力側の電圧であり、その電圧最大値Ｖ４ｂは、前述のフライバック電圧の最大値Ｖ４ａとほぼ同じである。しかしながら、インダクタＬ１０１を介すことで電圧波形が変化し、フライバック電圧の実効値は増加する。さらに、８Ｅで発生した高い周波数の電流振幅により、フライバック電圧が０Ｖとなる領域には電圧振幅Ｖ４ｃが重畳される。この回路動作によって、フライバック電圧はより実効値の高い電圧波形（略正弦波上の電圧波形）に変換される。８Ｆは、整流回路の最終段に配置されたダイオードＤ１０５のアノード端子の電圧波形である。その電圧波形は、電圧最大値Ｖ４ｄで、理想的には前述の振幅電圧Ｖ４ｂが重畳される。また、ダイオードＤ１０５のカソード端子の電圧は一定電圧Ｖ４ｄとなり、それを平滑用コンデンサＣ１０６で平滑して安定化したものが、出力端子１０４（Ｖｏｕｔ）において８Ｇで表される電圧波形になる。

以上説明したように、本実施例によれば、以上説明したように、本実施例によれば、トランスを用いない高圧電源において、負荷変動に応じて出力電圧を適切に調節することでき、かつ、フライバック電圧の実効値を増加することができるので、より高い出力電力を得ることが可能となる。

次に、図９、図１０、及び図１１に基づいて実施例５を説明する。ただし、実施例１の高圧電源の回路と重複する個所については説明を省略する。本実施例４と前述の実施例１との相違点は、実施例１のようにインダクタとコンデンサを並列接続した電圧共振回路ではなく、スイッチング部（スイッチング素子）としてのＮＰＮトランジスタＱ１０２とＰＮＰトランジスタＱ１０３のベース同士、エミッタ同士を接続してプッシュプル方式の電流増幅回路を構成する点である。さらに、電流増幅回路の出力部と整流回路との間にコンデンサＣ１１０を挿入し、かつ、インダクタＬ１１０と抵抗Ｒ１１０を接地に対して直列に接続してＬＣＲ直列共振回路を構成する。本実施例３では、コンデンサＣ１１０、インダクタＬ１１０、抵抗Ｒ１１０を用いた回路を電流共振回路の一例として示している。

この電流共振回路の周波数特性を図１０に示す。共振周波数ｆ０においてゲイン（ｄＢ）は最大になり、インダクタＬ１１０とコンデンサＣ１１０の定数によりｆ０は決まる。また、この回路は高いＱをもった特性であることがわかる。制御性をよくするために、抵抗Ｒ１１０を挿入して回路のＱを最適化することが望ましい。したがって、共振周波数ｆ０付近に制御周波数を設定することにより、回路の出力能力を向上させることができる。

図１１は、図９に示した回路の各部の動作波形である。ここで、１１ＡはＮＰＮトランジスタＱ１０２とＰＮＰトランジスタＱ１０３の互いに接続されたゲート端子に印加されるベース電圧である。１１Ｂは、ＮＰＮトランジスタＱ１０２とＰＮＰトランジスタＱ１０３の互いに接続されたエミッタ端子のエミッタ電圧である。電流増幅回路を形成しているので、ゲート端子とエミッタ端子の電圧は略等しい。１１Ｃは、コンデンサＣ１１０に流れる電流波形である。この電流波形は、１１Ａで示されるゲート端子の電圧波形に対して位相が４５度進む。１１Ｄは、電流共振回路を構成するコンデンサＣ１１０とインダクタＬ１１０の接続部の電圧であり、電流共振回路によって振幅電圧Ｖ５ａの正弦波に変換される。１１Ａで示されるゲート端子の電圧波形に対して位相が４５度遅れ、１１Ｃで示されるコンデンサＣ１１０の電流波形に対しては、位相が９０度遅れる。整流回路の最終段に配置されたダイオードＤ１０５のアノード端子の電圧波形が１１Ｅである。その電圧波形は、電圧最大値Ｖ５ｂで、理想的には前述の振幅電圧Ｖ５ａが重畳される。また、ダイオードＤ１０５のカソード端子の電圧は一定電圧Ｖ５ｂとなり、それを平滑用コンデンサＣ１０６で平滑して安定化したものが、出力端子１０４（Ｖｏｕｔ）において１１Ｆで表される電圧波形になる。

以上説明したように、本実施例によれば、プッシュプル方式の電流共振回路により電流増幅し、高いゲインを持つ電流共振回路の特性を生かすために共振周波数ｆ０付近で制御する。そして、さらに、多段の整流回路により電圧を増幅することで、トランスを用いない高圧電源において、負荷変動に応じて出力電圧を適切に調節することでき、より高い出力電力を得ることができる。また、本実施例５の回路構成では、電源電圧のまま電流増幅をするので、耐圧の高いトランジスタを使う必要がないことも利点である。

次に、図１３に基づいて本実施例６の高圧電源について説明する。ただし、実施例１の高圧電源の回路と重複する個所については説明を省略する。本実施例６と前述の実施例１との相違点は、本実施例の回路が出力電圧について第１の出力電圧（Ｖｏｕｔ１）と第２の出力電圧（Ｖｏｕｔ２）の２系統を備えていることである。さらに、第１の出力電圧は整流部たる整流回路の最終段から得ており、第２の出力電圧は整流回路の最終段より前から得ている点が特徴である。例えば、整流回路が２段構成であれば、第１の電圧出力部からの電圧（Ｖｏｕｔ１）は、最終段である第２の整流部としての２段目の整流回路からの出力となり、第２の電圧出力部からの電圧（Ｖｏｕｔ２）は第１の整流部としての１段目の整流回路からの出力となる。

回路構成及び動作について図１３に基づいて説明する。実施例１で説明した通り、整流回路の理想的な動作によれば、フライバック電圧Ｖｍａｘをｎ倍した直流出力を得ることが可能になる（但し、ｎは整数）。より詳細には、図１３のＤ１０３のカソード側ではＶｍａｘの２倍の出力を得ることが可能である。今、図１３の回路のＤ１０５のカソード側でＶｍａｘのｎ倍の出力が得られるとすると、つまりＶｏｕｔ１の出力がｎかＶｍａｘ×ｎである整流回路を構成すれば、Ｖｏｕｔ２の出力はＶｍａｘの（ｎ−１）倍となる。よって、図１３の回路では下記に示しとおり２つの任意の電圧出力を得ることができる。
Ｖｏｕｔ１＝ｎ × Ｖｍａｘ・・・（式１）
Ｖｏｕｔ２＝（ｎ−１） × Ｖｍａｘ・・・（式２）
（ｎは整数）

また、Ｖｏｕｔに野を出力するために使用した部品はＣ１１二のみという簡素かつ安価な回路構成である。なお、本実施例６では、出力電圧の系統を２系統の場合について説明したが、出力電圧の系統は２系統に限るものではなく、３系統以上を備える構成とすることができる。この場合の多数の出力電圧は、各整流段の夫々から得るように構成すればよい。

以上説明したように、本実施例によれば、トランスを用いない高圧電源において、負荷変動に応じて出力電圧を適切に調節することでき、かつ、複数の高電圧出力を得ることができる。

次に、図１４に基づいて本実施例７の高圧電源を説明する。ただし、実施例１の高圧電源の回路と重複する個所については説明を省略する。本実施例７と前述の実施例６との相違点について以下に説明する。

実施例６で説明した図１３の回路では、（式２）のとおり、Ｖｏｕｔ２の出力電圧は、フライバック電圧の最大ピーク電圧Ｖｍａｘのｎ倍の値しか得ることはできなかった。図１４で示される本実施例７では、抵抗分圧回路を適用して、ｎ倍以外の任意の電圧を得ることを可能にしたものである
本実施例７の回路構成及び動作について図１４を用いて説明する。図１４の回路のＤ１０５のカソード側でＶｍａｘのｎ倍の電圧出力を得る、つまり、Ｖｏｕｔ１の出力がｎ×Ｖｍａｘである整流回路を構成すると、Ｄ１０５のカソード側電圧はＶｍａｘの（ｎ−１）倍となる。そして、Ｖｏｕｔ２の出力はＤ１０４のアノード側の電圧をＲ１０８とＲ１０９で抵抗分圧した電圧になる。このＶｏｕｔ２は、（Ｒ１０９／Ｒ１０８＋Ｒ１０９）×（ｎ−１）×Ｖｍａｘとなる。つまり、図１４の回路では、下記の式に示すように２つの任意の電圧出力を得ることができる。
Ｖｏｕｔ２＝
（Ｒ１０９／Ｒ１０８＋Ｒ１０９） × （ｎ−１） × Ｖｍａｘ
・・・（式３）

さらに、Ｖｍａｘの整数倍ではない任意の出力Ｖｏｕｔ２を出力するための回路としてはＲ１０８とＲ１０９とＣ１１２という簡素かつ安価な回路構成である。なお、本実施例７では、出力電圧の系統を２系統の場合について説明したが、出力電圧の系統は２系統に限るものではなく、３系統以上を備える構成とすることができる。この場合の多数の出力電圧は、各整流段の夫々から得るように構成すればよい。

次に、図１５に基づいて本実施例８を説明する。ただし、実施例１の高圧電源の回路と重複する個所については説明を省略する。本実施例８と前述の実施例７との相違点について以下に説明する。

実施例７で説明した図１４の回路では、（式３）に示すとおり、Ｖｏｕｔ２の出力電圧は、Ｒ１０８とＲ１０９の抵抗分圧で任意の電圧を得ている。本実施例８では、定電圧素子としてのツェナーダイオードＤ１０６を使用することで、任意の電圧を得ることを特徴とする。

回路構成及び動作について図１５を用いて説明する。図１５の回路のＤ１０５のカソード側でＶｍａｘのｎ倍の電圧出力を得る、つまり、Ｖｏｕｔ１の電圧出力がｎ×Ｖｍａｘである整流回路を構成すると、Ｄ１０４のアノード側電圧はＶｍａｘの（ｎ−１）倍となる。そして、Ｖｏｕｔ２の出力はＤ１０４のアノード側の電圧をツェナーダイオードＤ１０６のツェナー電圧Ｖｚだけ減じた値となるので、Ｖｏｕｔ２は（ｎ−１）×Ｖｍａｘ−Ｖｚとなる。つまり、図１５の回路では、下記示すとおり、２つの任意の電圧出力を得ることができる。
Ｖｏｕｔ２＝（ｎ−１） × Ｖｍａｘ − Ｖｚ・・・（式４）

さらに、Ｖｍａｘの整数倍ではない任意の出力Ｖｏｕｔ２を出力するための回路としてはＤ１０６とＣ１１２とＲ１１０という簡素かつ安価な回路構成である。

なお、図１５中のＲ１１０はＤ１０５のツェナー電圧を保証するために使用するものであり、接続される負荷でツェナー電圧を保証できる場合は削除可能である。なお、本実施例８では、出力電圧の系統を２系統の場合について説明したが、出力電圧の系統は２系統に限るものではなく、３系統以上を備える構成とすることができる。この場合の多数の出力電圧は、各整流段の夫々から得るように構成すればよい。また、本実施例８では定電圧素子としてツェナーダイオードを用いたが、バリスタを用いることも可能である。

次に、図１６に基づいて実施例９の電源を説明する。ただし、実施例１の高圧電源の回路と重複する個所については説明を省略する。本実施例９と前述の実施例８との相違点について以下に説明する。

実施例８で説明した図１５の回路では、出力電圧の変動を補正するためにオペアンプＱ１００にフィードバックするフィードバック電圧をＶｏｕｔ１から得ていた。しかし、本実施例９は、フィードバック電圧をＶｏｕｔ２から得ている。この構成により、フィードバック電圧の経路に使用する部品の耐電圧を小さくすることができる。具体的には、Ｒ１１１の耐電圧を小さくでき、低コスト化を実現できる。

また，図１３、図１４に記載の回路においても、本実施例９と同様に、フィードバック電圧をＶｏｕｔ２から得ることで低コスト化を実現可能である。なお、本実施例９では、出力電圧の系統を２系統の場合について説明したが、出力電圧の系統は２系統に限るものではなく、３系統以上を備える構成とすることができる。この場合の多数の出力電圧は、各整流段の夫々から得るように構成すればよい。

１００ＶＣＯ
Ｌ１００インダクタ
Ｑ１０１電界効果トランジスタ
Ｃ１００，Ｃ１０１，Ｃ１０２，Ｃ１０３，Ｃ１０４，Ｃ１０５コンデンサ
Ｄ１０１，Ｄ１０２，Ｄ１０３，Ｄ１０４，Ｄ１０５ダイオード

Claims

直列に接続された第一と第二のスイッチング手段と、前記スイッチング手段に接続されたコンデンサと、前記コンデンサに直列に接続されており前記スイッチング手段を駆動することにより電圧が印加されるインダクタと、前記インダクタに直列に接続された抵抗素子を有するＬＣＲ直列共振回路と、を有する電流共振回路と、
前記スイッチング手段と前記ＬＣＲ直列共振回路に接続され、前記インダクタに発生する電圧を整流する整流素子と前記整流素子で整流した電圧を保持し、増幅するためのコンデンサを夫々複数備えた整流手段と、
前記整流手段から負荷に出力される電圧を目標値に制御するために、前記スイッチング手段を駆動する駆動信号の周波数を前記電流共振回路の共振周波数付近において、前記負荷の変動に応じて前記共振周波数に近づくように制御する制御手段と、
を有することを特徴とする電源。
前記整流手段からの出力を平滑する平滑コンデンサを有し、
前記平滑コンデンサからの出力電圧を検出する検出手段を有し、
前記制御手段は、前記検出手段で検出した出力電圧が前記目標値になるように前記駆動信号の周波数を制御することを特徴とする請求項１に記載の電源。
前記整流手段は、第一の電圧を出力する第一電圧出力部と前記第一の電圧とは異なる第二の電圧を出力する第二電圧出力部を有することを特徴とする請求項１または２に記載の電源。
前記スイッチング手段は、二つのトランジスタを接続した電流増幅手段であり、前記共振周波数は前記ＬＣＲ直列共振回路に流れる電流値が最大のときの周波数であることを特徴とする請求項１に記載の電源。
画像を形成するための画像形成手段と、
前記画像形成手段に電圧を供給する電源と、を備え、
前記電源は、
直列に接続された第一と第二のスイッチング手段と、前記スイッチング手段に接続されたコンデンサと、前記コンデンサに直列に接続されており前記スイッチング手段を駆動することにより電圧が印加されるインダクタと、前記インダクタに直列に接続された抵抗素子を有するＬＣＲ直列共振回路と、を有する電流共振回路と、
前記スイッチング手段と前記ＬＣＲ直列共振回路に接続され、前記インダクタに発生する電圧を整流する整流素子と前記整流素子で整流した電圧を保持し、増幅するためのコンデンサを夫々複数備えた整流手段と、
前記整流手段から負荷に出力される電圧を目標値に制御するために、前記スイッチング手段を駆動する駆動信号の周波数を前記電流共振回路の共振周波数付近において、前記負荷の変動に応じて前記共振周波数に近づくように制御する制御手段と、
を有することを特徴とする画像形成装置。
像担持体を帯電するための帯電部、前記像担持体に形成された潜像を現像する現像部、前記像担持体に現像された画像を転写する転写部を含むことを特徴とする請求項５に記載の画像形成装置。