複数台のスイッチング電源装置を用いて電源システムを構成するとき、スイッチング周波数のばらつきによって、各スイッチング電源装置の出力にビートノイズ(スイッチング周波数の差による周波数ノイズ)が発生するという問題がある。例えば、1つの入力電源に2台のスイッチング電源装置を接続して入力電圧を供給する場合、各主スイッチング素子の制御系が入力端を通じて相互に干渉する。2台のスイッチング周波数は、共に中心値が同じ(例えば、400kHz)に設計されていたとしても、実際は内部部品の特性のばらつきによって多少のずれ(例えば、±10%程度のずれ)が生じ、各スイッチング電源装置の出力端に数十kHz以下のリップルが発生する。このようなリップルは低周波ビートノイズと呼ばれ、低周波ビートノイズを低減するためには、ポール周波数を低めに設定した強固なローパスフィルタを設けなければならず、スイッチング電源装置及び電源システムの大型化やコストアップを招いていた。また、低周波ビートノイズが可聴周波帯(約20Hz〜20kHz)になると、回路部品等の構造物が振動することによって騒音が発生することもあった。
上記の問題を回避するため、従来から、複数台のスイッチング電源装置の各制御系を所定の方法で同期させ、各装置のスイッチング周波数を適正化することによって、低周波ビートノイズの発生を抑制する技術が複数提案されている。例えば、図8に示すように、1つの入力電源10から2台のスイッチング電源装置12に入力電圧Viを供給し、外部機器14を用いて各スイッチング電源装置12のスイッチング周波数を集中制御する電源システム16があった。以下、必要に応じて、各スイッチング電源装置の符号の末尾に、スイッチング電源装置の台数番号を表わす(1),(2)の符号を付して区別し、その他の関係する各構成についても、符号の末尾に(1),(2)を付して区別して説明する。
従来の電源システム16に使用されているスイッチング電源装置12は、入力端子18間に印加された入力電圧Viを主スイッチング素子20のスイッチング動作により所定の出力電圧Voに変換し、一対の出力端子22に接続された負荷24に供給するコンバータ回路26を備え、さらに、主スイッチング素子20をオンオフさせるための駆動パルスVg1を出力する制御回路28を備えている。コンバータ回路26は、ここでは降圧チョッパであり、MOS型FETである主スイッチング素子20と整流素子30、及びLCフィルタ32で構成されている。出力電圧Voは、主スイッチング素子20がスイッチングするオン時間とオフ時間によって制御される。
制御回路28には、図9に示すように、後述する外部機器14から同期パルスVdが入力される外部接続用の同期パルス入力端子34が設けられ、内部に、基準周波数設定部36、駆動パルス生成部38及び反転器40が設けられている。基準周波数設定部36は、タイマコンデンサ42a及び時定数設定抵抗42bを有する時定数回路42と、時定数回路42の時定数に比例した基準周波数frの基準信号Vrを出力する基準信号生成回路44とで構成されている。
駆動パルス生成部38は、基準信号Vrを取得すると共に、同期パルス入力端子34を観測し、同期パルスVdが検出されないときは、基準周波数frと等しい周波数の駆動パルスVgを生成し、同期パルスVdが検出されたときは、同期周波数fdと基準周波数frのうちの高い方と等しい周波数の駆動パルスVgを生成する。駆動パルス生成部38は、出力電圧信号Voaが所定の電圧目標値に近づくように、駆動パルスVgのオン時間及びオフ時間を可変調整する。
反転器40は、整流素子30を駆動するために設けられたものであり、駆動パルスVgが入力され、そのロジックを逆転させた反転パルスを生成し、整流素子30の駆動端子に向けて出力する。
外部機器14は、図8に示すように、2台のスイッチング電源装置12(1),12(2)の同期パルス入力端子34(1),34(2)に向けて、周波数fdの同期パルスVdを出力する働きをする。同期周波数fdは、スイッチング電源装置12(1),12(2)の基準周波数frよりも高い値に設定される。
図8に示す電源システム16において、外部機器14が同期パルスVdを出力していないときは、2台のスイッチング電源装置12(1),12(2)の間で、同期運転は行われない。この場合、スイッチング電源装置12(1)の駆動パルス生成部38(1)は、基準信号Vr(1)の基準周波数fr(1)と等しい周波数の駆動パルスVg(1)を生成して出力する。一方、スイッチング電源装置12(2)の駆動パルス生成部38(2)は、基準信号Vr(2)の基準周波数fr(2)と等しい周波数の駆動パルスVg(2)を生成して出力する。通常、基準周波数fr(1)と基準周波数fr(2)は、基準周波数設定部36(1),36(2)の内部部品のばらつきによって不一致になるので、主スイッチング素子20(1)と主スイッチング素子20(2)が互いに異なるスイッチング周波数でオンオフすることになり、上述した低周波ビートノイズの問題が発生する。
外部機器14が同期パルスVdを出力すると、スイッチング電源装置12(1),12(2)の間で同期運転が行われる。すなわち、外部機器14が出力した同期パルスVdを受けた駆動パルス生成部38(1),38(2)は、共に同期周波数fd(>fr(1),fr(2))と等しい周波数の駆動パルスVg(1)を生成して出力する。したがって、基準周波数fr(1),fr(2)の不一致がマスクされ、主スイッチング素子20(1)と主スイッチング素子20(2)が互いに等しいスイッチング周波数でオンオフすることになり、低周波ビートノイズの問題が発生しない。
また、特許文献1に開示されているように、コンバータ回路と所定の制御回路とを備え、制御回路に外部接続用の同期信号入力端子を設けた外部信号同期型のスイッチング電源装置があった。このスイッチング電源装置は、主スイッチング素子の駆動パルスの周波数を決定する基準三角波を生成する三角波生成回路を備え、三角波生成回路は、タイマコンデンサを第一の定電流源で充電し、第二の定電流源で放電することによって、タイマコンデンサの両端に基準三角波を発生させる。タイマコンデンサには、タイマコンデンサの電圧を監視して充電と放電とを切り替えるフリップフロップ回路が設けられ、タイマコンデンサの電圧が規定の上限値に達すると放電を開始し、規定の下限値に達すると充電を開始する。したがって、通常、基準三角波の周波数は、このフリップフロップ回路によって決定される基準周波数となる。
同期運転を行うための同期回路部は、同期信号入力端子とタイマコンデンサとの間に設けられている。同期信号は、基準周波数よりも高い周波数のタイミングパルスであり、同期回路部は、同期信号が入力されると、同期信号がローレベルからハイレベルに切り替わるタイミングを検出で、タイマコンデンサの充電を強制的にリセットする。したがって、基準三角波の周波数が同期信号の周波数と等しくなる。主スイッチング素子のスイッチング周波数は、同期信号が入力されないときは、フリップフロップ回路の動作により定められる基本周波数と等しくなり、同期信号が入力された時は、同期信号の周波数と等しくなる。このスイッチング電源装置を使用して電源システム16のようなシステムを構成すれば、同様に同期運転を行うことができる。すなわち、2台の基準周波数の不一致がマスクされ、スイッチング周波数が共に同期信号の周波数と等しくなるので、低周波ビートノイズの問題が発生しない。
以下、この発明のスイッチング電源装置及びそれを用いたスイッチング電源システムの第一実施形態について、図1、図2に基づいて説明する。ここで、従来のスイッチング電源装置12及び電源システム16と同様の構成は、同一の符号を付して説明する。第一実施形態の電源システム46は、図1に示すように、1つの入力電源10に2台のスイッチング電源装置48を接続して入力電圧Viを供給し、外部機器14を用いて各スイッチング電源装置48のスイッチング周波数を集中制御するシステムである。
第一実施形態のスイッチング電源装置48は、入力端子18間に印加された入力電圧Viを主スイッチング素子20のスイッチング動作により所定の出力電圧Voに変換し、一対の出力端子22に接続された負荷24に供給するコンバータ回路26と、主スイッチング素子20をオンオフさせるための駆動パルスVgを出力する制御回路50と、時定数可変回路52とを備えている。
コンバータ回路26は、上記と同様に降圧チョッパであり、MOS型FETである主スイッチング素子20と、主スイッチング素子20が出力する断続電圧を整流する整流素子30と、整流素子30が出力する整流電圧を平滑するLCフィルタ32とで構成されている。出力電圧Voは、主スイッチング素子20がスイッチングするオン時間とオフ時間によって制御される。コンパータ回路26は降圧チョッパ以外の方式でもよく、例えば、昇圧チョッパ、昇降圧チョッパ、シングルエンディッドフォワードコンバータ、フライバックコンバータ、プッシュプルコンバータ、ブリッジコンバータ等でも構わない。
制御回路50には、図2に示すように、所定の周波数(同期周波数fd)の同期パルスVdが入力される外部接続用の同期パルス入力端子34が設けられ、内部には、基準周波数設定部54、駆動パルス生成部56、反転器40が設けられている。
基準周波数設定部54は、タイマコンデンサ58a及び時定数設定抵抗58bを有する時定数回路58、カレントミラー型の電源回路60、タイマコンデンサ58aの電圧を監視する充放電切替回路62、及び波形変換回路64とで構成されている。時定数回路58のタイマコンデンサ58aは、一端がグランドに接続され他端が電源回路60に接続されている。時定数設定抵抗58bも同様に、一端がグランドに接続され他端が電源回路60に接続されている。
電源回路60は、3つのPNP型のトランジスタ60a,60b,60cと、直流電源60dを備えている。第一トランジスタ60aは、エミッタが直流電源60dに接続され、コレクタが時定数設定抵抗58bの他端に接続されている。第二トランジスタ60bは、エミッタが直流電源60dに接続され、コレクタが自己のベースに接続され、ベースが第一トランジスタ60aのベースに接続されている。第三トランジスタ60cは、エミッタが第二トランジスタ60bのコレクタに接続され、ベースが第一トランジスタ60aのコレクタに接続され、コレクタがタイマコンデンサ58aの他端に接続されている。電源回路60は、時定数設定抵抗58aに他端(図2の点RT)に一定の基準電圧Vrefを印加する働きをする。ここで、基準電圧Vrefは、直流電源58dの電源電圧から第一トランジスタ58aと第三トランジスタ58cのベースエミッタ間飽和電圧を差し引いた電圧である。電源回路60は、いわゆるカレントミラー回路であり、第一トランジスタ60aのコレクタ電流(以下、第一の電流I1)に対応した電流を第二及び第三トランジスタ60b,60cのコレクタ電流(第二の電流I2)として出力する機能も備えている。例えば、第一トランジスタ60aのコレクタに時定数設定抵抗58bだけが接続されている場合、第一の電流I1は、基準電圧Vrefを時定数設定抵抗58bの抵抗値で除算して求まる値(定電流I58b)となり、第二の電流I2も、第一の電流I1である定電流I58bとほぼ等しい。すなわち、時定数設定抵抗58bの抵抗値を大きな値に設定すると、第一の電流I1が小さくなり、それに対応してタイマコンデンサ58aを充電する第二の電流I2が小さくなり、タイマコンデンサ58aの電圧が上昇する傾きが緩やかになる。したがって、タイマコンデンサ58aの電圧が上昇する傾きは、タイマコンデンサ58aと時定数設定抵抗58bの間の時定数はとほぼ正比例の関係となる。なお、時定数設定抵抗58aの基準電圧Vrefは、厳密に一定である必要はなく、第一の電流I1と電源回路60の出力インピーダンスとの関係で多少の変動があっても構わない。
充放電切替回路62は、タイマコンデンサ58aの電圧を観測し、充電されて所定の上限値に達した時にタイマコンデンサ58aを放電し、その放電によって所定の下限値まで低下した時に放電を停止する回路である。この充放電切替回路62の動作により、タイマコンデンサ58aの両端に三角波電圧V58が発生する。三角波電圧V58の周波数f58は、時定数回路58の時定数に対応して変化し、例えば時定数設定抵抗58bの抵抗値を大きくすると、周波数f58が低くなる。
波形変換回路64は、三角波電圧V58を受け、周波数f58と同じ周波数frのタイミングパルスである基準信号Vrに変換して出力する回路である。基準信号Vrは、例えば、三角波電圧V58が上昇し始めるタイミング(電圧値が最小になるタイミング)毎にハイレベルとなるインパルス状のパルス電圧である。
このように、基準周波数設定部54が出力する基準信号Vrの周波数fr(基準周波数fr)は、時定数回路58の時定数に対応した値であって、電源回路60が時定数設定抵抗58bに向けて出力する第一の電流I1に対応した値となる。ここで、第一の電流I1が定電流I58bと等しいときの基準周波数frを、初期基準周波数fr0と称する。
駆動パルス生成部56は、周波数選択部66、パルス幅変調回路68で構成されている。周波数選択部66は、基準信号Vrを取得すると共に同期パルス入力端子34を観測し、同期パルスVdが検出されないときは、基準周波数frと等しい周波数のパルス電圧を生成し、同期パルスVdが検出されたときは、同期周波数fdと基準周波数frのうちの高い方と等しい周波数のパルス電圧を生成し、スイッチング周波数設定用パルスVsとして出力する。周波数選択部66は、例えば、公知のPLL(Phase Locked Loop)等を使用して構成することができる。
パルス幅変調回路68は、三角波発生回路68a、誤差増幅器68b、比較器68cで構成されている。三角波発生回路68aは、スイッチング周波数設定用パルスVsを受け、その周波数と等しい周波数の変調用三角波Voscを生成して出力する。誤差増幅器68bは、図示しない出力電圧検出回路が出力した出力電圧信号Voaと電圧目標値Vorとの誤差を増幅して出力する反転増幅回路である。比較器68cは、誤差増幅回路68bの出力と変調用三角波Voscとを比較することによってパルス幅変調を行い、駆動パルスVgを生成し、主スイッチング素子20の駆動端子に向けて出力する。パルス幅変調回路68は、出力電圧信号Voaと電圧標値Vorとの差が小さくなるように駆動パルスVgのオン時間及びオフ時間を可変調整する働きをする。駆動パルスVgの周波数は、変調用三角波Voscの周波数と等しくなる。
反転器40は、上記と同様に、整流素子30を駆動するために設けられたものであり、駆動パルスVgが入力され、そのロジックを逆転させた反転パルスを生成し、整流素子30の駆動端子に向けて出力する。整流素子30がダイオードの場合、整流素子30を駆動する必要がないので、反転器40は不要である。
時定数可変回路52は、同期パルス入力端子34が設けられた配線にアノードが接続された整流ダイオード70と、整流ダイオード70のカソードとグランドとの間に接続された平滑コンデンサ72と、平滑コンデンサ72のプラス側の一端と時定数設定抵抗58bのプラス側の一端との間に接続されたバイアス抵抗74とで構成されている。
同期パルス入力端子34に同期パルスVdが入力されると、平滑コンデンサ72のプラス側の一端に同期パルスVdを平滑した直流電圧Vhが発生する。後述するように直流電圧Vhは、電源回路60の基準電圧Vrefよりも高くなるように設定されているので、バイアス抵抗74を通じてバイアス電流Ihが時定数抵抗58bに流れ込む。ここで、時定数設定抵抗58bの両端電圧が、電源回路60によって基準電圧Vrefに保持されているので、時定数設定抵抗58bの電流は、基準電圧Vrefを時定数抵抗58bの抵抗値で除算して求まる定電流I58bに保持されている。したがって、バイアス電流Ihが時定数抵抗58bに流れ込むことによって、第一の電流I1が減少し、それに対応してタイマコンデンサ58aを充電する第二の電流I2が減少し、タイマコンデンサ58aの電圧の傾きが緩やかになり、時定数回路58の時定数を相対的に大きくしたのと等価になる。
一方、同期パルス入力端子34に同期パルスVdが入力されていないときは、整流ダイオード70がオフし、平滑コンデンサ72の電圧が電源回路60の基準電圧Vrefとなり、バイアス電流Ihが流れず、時定数回路58の時定数は変化しない。
このように、時定数可変回路52は、同期パルスVdが入力されたことを検出すると、時定数回路58の時定数を可変して大きくする。その結果、基準周波数設定部54が出力する基準信号Vrの周波数frが、初期基準周波数fr0から補正基準周波数fr1に補正される(fr0>fr1)。補正基準周波数fr1は、バイアス抵抗74の抵抗値を変更することによって調整可能であり、補正基準周波数fr1の方が同期周波数fdよりも確実に低くなるように設定されている。
外部機器14は、図1に示すように、2台のスイッチング電源装置48(1),48(2)の同期パルス入力端子34(1),34(2)に向けて、周波数fdの同期パルスVdを出力する働きをする。同期パルスVdの波高値Vhは、時定数可変回路52の平滑コンデンサ72の電圧が基準電圧Vrefよりも高くなるように設定されている。同期周波数fdは、スイッチング電源装置48(1),48(2)の基準周波数frの中心値(すなわち設計上の最適値)に設定するとよい。また、上記のように、同期周波数fdは、補正基準周波数fr1(1),fr(2)よりも確実に高くなるように設定されている。
上述した基準周波数fr(初期基準周波数fr0、補正基準周波数fr1)、及び同期周波数fdの関係を整理すると、図3のように表わすことができる。通常、初期基準周波数fr0(1)と基準周波数fr0(2)は、各基準周波数設定部54の内部部品のばらつきによって不一致となるので、以下の動作説明を容易にするため、図3では、スイッチング電源装置48(1)の初期基準周波数fr0(1)が同期周波数fdより低く、スイッチング電源装置48(1)の初期基準周波数fr0(2)が同期周波数fdより高いと仮定している。
次に、スイッチング電源装置48及び電源システム46の動作について説明する。図1に示す電源システム46において、外部機器14が同期パルスVdを出力していないときは、2台のスイッチング電源装置48(1),48(2)の間で同期運転が行われず、周波数可変回路52(1),52(2)も動作しない。この場合、スイッチング電源装置48(1)の駆動パルス生成部56(1)は、基準信号Vr(1)の初期基準周波数fr0(1)(<fd)と等しい周波数の駆動パルスVg(1)を生成して出力する。一方、スイッチング電源装置48(2)の駆動パルス生成部56(2)は、基準信号Vr(2)の初期基準周波数fr0(2)(>fd)と等しい周波数の駆動パルスVg(2)を生成して出力する。その結果、主スイッチング素子20(1)と主スイッチング素子20(2)が互いに異なるスイッチング周波数でオンオフすることになり、低周波ビートノイズの問題が発生する。ただし、1台のスイッチング電源48で電源システムを構成する場合は、低周波ビートノイズが発生しないので、なんら問題なく使用することができる。
外部機器14が同期パルスVdを出力すると、スイッチング電源装置48(1),48(2)の間で同期運転が行われる。スイッチング電源装置48(1)は、同期パルス入力端子34(1)に同期パルスVdが入力されると、時定数可変回路52(1)が動作し、基準信号Vr(1)の周波数fr(1)が初期基準周波数fr0(1)から補正基準周波数fr1(1)まで低下する。したがって、駆動パルス生成部56(1)は、同期周波数fd(>fr1(1))と等しい周波数の駆動パルスVg(1)を生成して出力する。スイッチング電源装置48(2)も同様に、同期パルス入力端子34(2)に同期パルスVdが入力されると、時定数可変回路52(2)が動作し、基準信号Vr(2)の周波数fr(2)が初期基準周波数fr0(2)から補正基準周波数fr1(2)まで低下する。したがって、駆動パルス生成部56(2)も、同期周波数fd(>fr1(2))と等しい周波数の駆動パルスVg(2)を生成して出力する。その結果、主スイッチング素子20(1)と主スイッチング素子20(2)が互いに等しいスイッチング周波数でオンオフすることになり、低周波ビートノイズの問題が発生しない。しかも、スイッチング電源装置48(1),48(2)は、スイッチング周波数が設計上の最適値であるfdに設定されるので、自己の性能を最大限に発揮することができる。
以上説明したように、第一実施形態のスイッチング電源装置48及び電源システム46は、同期運転中のスイッチング周波数(同期周波数fd)を、同期運転しないときの周波数(初期基準周波数fr0)とほぼ同じ周波数に保持することができるので、同期運転中でもスイッチング電源装置48の性能を最大限に発揮させることができる。これは、電源システム46に使用するスイッチング電源装置48の台数を3台以上にしても、同様である。また、同期運転機能を実現するための回路(又は回路ブロック)の構成が非常にシンプルであり、汎用性も高い。
次に、この発明のスイッチング電源装置及びそれを用いた電源システムの第二実施形態について、図4、図5に基づいて説明する。ここで、第一実施形態のスイッチング電源装置48及び電源システム46と同様の構成は、同一の符号を付して説明を省略する。第二実施形態の電源システム76は、図4に示すように、1つの入力電源10に2台のスイッチング電源装置78を接続して入力電圧Viを供給し、スイッチング電源装置78(1)をマスタ電源、スイッチング電源装置78(2)をスレーブ電源として使用するシステムであり、外部機器を使用せずに同期運転を行うことができるシステムである。
第二実施形態のスイッチング電源装置78は、スイッチング電源装置48と同様のコンバータ回路26、時定数可変回路52を備え、制御回路50に代えて制御回路80が設けられ、さらに、コンバータ回路26の特定部分を引き出して外部に接続可能にする同期パルス出力端子82が設けられている。以下、構成の異なる部分について説明する。
制御回路80には、図5に示すように、所定の周波数(同期周波数fd)の同期パルスVdが入力される外部接続用の同期パルス入力端子34が設けられ、内部に基準周波数設定部84、駆動パルス生成部86、反転器40が設けられている。
基準周波数設定部84は、上記の基準周波数設定部54と比べると、波形変換回路64が省略されている点で異なり、その他の構成は同様である。すなわち、基準周波数設定部84は、タイマコンデンサ58aの両端に発生する三角波電圧V58を基準信号Vrとして出力する。したがって、基準信号Vrの基準周波数frは、上記の基準周波数設定部54の場合と同様に、時定数回路58の時定数に対応した値であって、電源回路60が時定数設定抵抗58bに向けて出力する第一の電流I1に対応した値となる。以下、第一の電流I1が定電流I58bと等しいときの基準周波数frを、上記と同様に、初期基準周波数fr0と称する。
駆動パルス生成部86は、新たに波形変換回路88が設けられ、上記の周波数選択部66に代えて周波数選択部90が設けられ、パルス幅変調回路68に代えてパルス幅変調回路92が設けられている。波形変換回路88は、後述する同期パルスVdを受け、同期周波数fdと等しい周波数の三角波電圧V88に変換して出力する回路である。ここでは、三角波電圧V88の振幅が基準信号Vrの振幅と同じで、電圧が上昇する時間と低下する時間の比もほぼ同じある。
周波数選択部90は、上記の周波数選択部66と同様に、基準信号Vrを取得すると共に同波形変換回路88の出力を観測し、三角波電圧V88が検出されないときは、基準信号Vrをそのまま変調用三角波Voscとして出力し、三角波電圧V88が検出されたときは、三角波電圧V88の周波数fd(同期周波数fd)と基準周波数frのうちの高い方を選択し、選択した方の電圧(三角波電圧V88又は基準信号Vr)をそのまま変調用三角波Voscとして出力する。
パルス幅変調回路92は、上記のパルス幅変調回路68と比べると、三角波発生回路68aが省略されている点で異なり、その他の構成は同様である。したがって、比較器68cは、周波数選択部90が出力する変調用三角波Voscと誤差増幅回路68bの出力とを比較することによってパルス幅変調を行い、駆動パルスVgを生成し、主スイッチング素子20の駆動端子に向けて出力する。パルス幅変調回路92は、上記のパルス幅変調回路68と同様に、出力電圧信号Voaと電圧標値Vorとの差が小さくなるように駆動パルスVgのオン時間及びオフ時間を可変調整する働きをする。駆動パルスVgの周波数が変調用三角波Voscの周波数と等しくなる点は同様である。
同期パルス出力端子82は、コンバータ回路26の特定部分であって、主スイッチング素子20と整流素子30との中点の配線バターン94を引き出して外部に接続可能にする端子である。この配線パターン94には、主スイッチング素子20のスイッチング周波数と等しい周波数のスイッチングパルスが発生する。すなわち、同期パルス出力端子82は、配線パターン94のスイッチングパルスを同期パルスVdとして外部に出力可能にする。この実施形態の場合、入力電圧Viや出力電圧Voの関係で、配線パターン94に発生するスイッチングパルスがそのまま同期パルスVdとして使用可能なので、同期パルス出力端子82から直接出力する構成になっているが、上述した時定数可変回路52の適正な動作を実現するため、例えば、スイッチングパルスの振幅Vhを調整する変圧回路を挿入したり、スイッチングノイズを除去するためのフィルタ回路を挿入したりしてもよい。
電源システム76では、スイッチング電源装置78(1)をマスタ電源、スイッチング電源装置78(2)をスレーブ電源として使用する。そのため、図4に示すように、マスタ電源78(1)の同期パルス出力端子82(1)がスレーブ電源78(2)の同期パルス入力端子34(2)に連結され、マスタ電源78(1)の同期パルス入力端子34(1)が開放され、スレーブ電源78(2)の同期パルス出力端子82(2)も開放されている。
マスタ電源78(1),78(2)の基準周波数fr(初期基準周波数fr0、補正基準周波数fr1)、及び同期周波数fdの関係は、図6のように表わすことができる。同期運転中、マスタ電源78(1)の基準周波数fr(1)は、初期基本周波数fr0(1)で一定となり、スレーブ電源78(2)の基準周波数fr(2)は、初期基本周波数fr0(2)から補正基準周波数fr1(2)まで低下し、同期周波数fdは、マスタ電源78(1)の初期周波数fr0(1)と等しい値で一定となる。詳しくは後で説明する。
次に、スイッチング電源装置78及び電源システム76の動作について説明する。図4の電源システム76では、マスタ電源78(1)が出力する同期パルスVd(スイッチングパルス)がスレーブ電源78(2)に入力されることによって、2台の間で同期運転が行われる。マスタ電源装置78(1)は、同期パルス入力端子34(1)に同期パルスが入力されないので、時定数可変回路52(1)が動作せず、基準信号Vr(1)の周波数fr(1)が初期基準周波数fr0(1)で一定となる。したがって、駆動パルス生成部86(1)は、初期基準周波数fr0(1)と等しい周波数の駆動パルスVg(1)を生成して出力し、同期周波数fdも初期基準周波数fr0(1)と等しくなる。スレーブ電源78(2)は、同期パルス入力端子34(2)に同期パルスVdが入力され、時定数可変回路52(2)が動作し、基準信号Vr(2)の周波数fr(2)が初期基準周波数fr0(2)から補正基準周波数fr1(2)まで低下する。したがって、駆動パルス生成部86(2)は、同期周波数fd=fr0(1)(>fr1(2))と等しい周波数の駆動パルスVg(2)を生成して出力する。その結果、主スイッチング素子20(1)と主スイッチング素子20(2)が互いに等しいスイッチング周波数でオンオフすることになり、低周波ビートノイズの問題が発生しない。しかも、スイッチング電源装置48(1),48(2)は、スイッチング周波数が設計上の好適値であるfr0(1)に設定されるので、自己の性能を十分に発揮することができる。
以上説明したように、第二実施形態のスイッチング電源装置78及び電源システム76は、第一実施形態のスイッチング電源装置48及び電源システム46と同様の効果を得ることができる。さらに、同一のスイッチング電源78の間でマスタ・スレーブ運転を行うことができ、専用の外部機器を設けることなく、理想的な同期運転を行うことができる。スイッチング電源装置48が3台以上の場合は、1台をマスタ電源、残りをスレーブ電源に区分けし、マスタ電源の同期パルス出力端子82と各スレーブ電源の同期パルス入力端子34を連結することによって、同様の作用効果を得ることができる。
なお、この発明のスイッチング電源装置及びそれを用いた電源システムは、上記の実施形態に限定されるものではない。例えば、第一実施形態のスイッチング電源装置48及び電源システム46の場合に、制御回路50に代えて図5の制御回路80を使用してもよいし、第二実施形態のスイッチング電源装置78及び電源システム76の場合に、制御回路80に代えて図2の制御回路50を使用してもよい。いずれも、上記の実施形態と同様の作用効果を得ることができる。
また、第二実施形態のスイッチング電源装置78及び電源システム76の場合、同期パルスVdとして、配線パターン94に発生するスイッチングパルス(降圧チョッパの整流素子30の両端電圧)を利用しているが、スイッチング周波数と等しい周波数のスイッチングパルスであれば、主スイッチング素子20の駆動端子のパルス電圧(駆動パルスVg)、整流素子30の駆動端子のパルス電圧等を利用してもよい。コンバータ回路が降圧チョッパ以外の方式の場合も、同様の考え方で適当なスイッチングパルスを適宜選定し、同期パルス出力端子82から同期パルスVdとして出力するように構成にすればよい。
また、上記の時定数可変回路52は、同期パルス入力端子34を観測し、同期パルスVdが検出されると、基準周波数frが同期周波数fdよりも相対的に低くなるように、時定数回路58の時定数を変化させる働きをするものであればよく、例えば、図7(a)に示すような時定数可変回路94に変更しても、同様の作用効果を得ることができる。時定数可変回路94は、上記と同様の整流ダイオード70及び平滑コンデンサ72を備え、さらにバイアス抵抗74に代えて、平滑コンデンサ72の電圧を分圧する分圧抵抗96a,96bと、分圧抵抗の96a,96bの中点にベースが接続されたNPN型のトランジスタ98と、NチャネルMOS型FETであって、抵抗100でプルアップされたゲートがトランジスタ98のコレクタに接続されたトランジスタ102とで構成されている。また、制御回路50の時定数設定抵抗58bは、2つの抵抗58b-1,58b-2を直列接続した構成になっており、一方の抵抗58b-2と並列にトランジスタ102が接続されている。同期パルスVdが入力されないときは、トランジスタ102がオンし、時定数設定抵抗58bが実質的に抵抗58b-1だけとなり、抵抗58b-1の抵抗値によって基準周波数fr(初期基準周波数fr0)が定まる。同期パルスVdが入力されると、トランジスタ102がオフして抵抗58b-2も有効になるので、時定数設定抵抗58b全体の抵抗値が大きくなり、基準周波数fr(補正基準周波数fr1)が低くなる。この時定数可変回路94は、時定数設定抵抗58bの抵抗値自体を変化させる動作を行うので、基準周波数設定部が電源回路60(時定数設定抵抗58bの両端に基準電圧Vrefを印加する回路)を備えていない場合でも使用できる、という利点がある。
また、第一及び第二実施形態の場合、駆動パルス生成部56,86は、同期パルスVdが検出されたときに、同期パルスVdの周波数fdと基準周波数frのうちの高い方と等しい周波数の駆動パルスVgを生成する働きをし、周波数可変回路52は、同期パルスVdが検出されると、基準周波数frが同期パルスVdの周波数fdよりも相対的に低くなるように、時定数回路58の時定数を変化させる働きをする、という構成であった。これを変更して、駆動パルス生成部は、同期パルスVdが検出されたときに、同期パルスVdの周波数fdと基準周波数frのうちの低い方と等しい周波数の駆動パルスVgを生成する働きをし、周波数可変回路は、同期パルスVdが検出されると、基準周波数frが同期パルスVdの周波数fdよりも相対的に高くなるように、時定数回路58の時定数を変化させる働きをする、という構成にしてもよい。このように変更した場合も、同期運転中の各スイッチング電源装置のスイッチング周波数が共に同期周波数fdと等しくなり、上記実施形態と同様の効果を得ることができる。変更する場合の周波数可変回路としては、例えば、図7(b)に示す時定数可変回路104が考えられる。
時定数可変回路104は、上記と同様の整流ダイオード70及び平滑コンデンサ72を備え、平滑コンデンサ72の電圧を分圧する分圧抵抗96a,96bと、NチャネルMOS型FETであって分圧抵抗の96a,96bの中点にゲートが接続されたトランジスタ106とで構成されている。また、制御回路50の時定数設定抵抗58bは、2つの抵抗58b-3,58b-4を並列接続した構成になっており、一方の抵抗58b-4と直列の位置にトランジスタ106が挿入されている。同期パルスVdが入力されないときは、トランジスタ102がオフし、時定数設定抵抗58bが実質的に抵抗58b-3だけとなり、抵抗58b-3の抵抗値によって基準周波数fr(初期基準周波数fr0)が定まる。同期パルスVdが入力されると、トランジスタ106がオンして抵抗58b-4も有効になるので、時定数設定抵抗58b全体の抵抗値が小さくなり、基準周波数fr(補正基準周波数fr1)が高くなる。この時定数可変回路104は、時定数設定抵抗58bの抵抗値自体を変化させる動作を行うので、基準周波数設定部が電源回路60(時定数設定抵抗58bの両端に基準電圧Vrefを印加する回路)を備えていない場合でも使用できる。