JP6778267B2 - スイッチング電源装置および半導体装置 - Google Patents

スイッチング電源装置および半導体装置 Download PDF

Info

Publication number
JP6778267B2
JP6778267B2 JP2018537172A JP2018537172A JP6778267B2 JP 6778267 B2 JP6778267 B2 JP 6778267B2 JP 2018537172 A JP2018537172 A JP 2018537172A JP 2018537172 A JP2018537172 A JP 2018537172A JP 6778267 B2 JP6778267 B2 JP 6778267B2
Authority
JP
Japan
Prior art keywords
switching
frequency
modulation
control
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018537172A
Other languages
English (en)
Other versions
JPWO2018043228A1 (ja
Inventor
健介 高橋
健介 高橋
隆司 佐治
隆司 佐治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuvoton Technology Corp Japan
Original Assignee
Nuvoton Technology Corp Japan
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nuvoton Technology Corp Japan filed Critical Nuvoton Technology Corp Japan
Publication of JPWO2018043228A1 publication Critical patent/JPWO2018043228A1/ja
Application granted granted Critical
Publication of JP6778267B2 publication Critical patent/JP6778267B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33507—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
    • H02M3/33523—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters with galvanic isolation between input and output of both the power stage and the feedback loop
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/44—Circuits or arrangements for compensating for electromagnetic interference in converters or inverters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33507—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0006—Arrangements for supplying an adequate voltage to the control circuit of converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0009—Devices or circuits for detecting current in a converter
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0032—Control circuits allowing low power mode operation, e.g. in standby mode
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/36—Means for starting or stopping converters
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Description

本開示は、周波数変化制御を含むスイッチング電源のノイズ低減効果の高い周波数ジッター（周波数変調）制御機能を備えたスイッチング電源装置およびそれを構成する半導体装置に関する。
家電製品や事務機器等の電子機器には、電力変換効率の向上や小型化等の目的から、スイッチング電源装置が広く用いられている。スイッチング電源装置は、半導体のスイッチング素子などによるスイッチング動作を利用して出力電圧などを制御し、負荷に電力を供給する。
出力負荷の大きさによらず一定のスイッチング周波数で制御する周波数固定制御として、例えば、ＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）制御がある。
このようなスイッチング電源装置において、スイッチング周波数が固定化されることでスイッチング素子を流れる高周波電流のスペクトル成分が、当該スイッチング周波数およびその高調波成分に偏ってしまい、高調波の伝導ノイズが発生しやすくなるという課題があった。伝導ノイズの課題は、フィルタ回路などの対ノイズ部品によって対策が可能となるが、電源の小型化やコストダウンの妨げになるため、制御の工夫による対策が求められる。一般的には、スイッチング素子をオン・オフ駆動するスイッチング周波数に一定幅の周期的な揺らぎを与える手法が用いられ、スイッチングに伴う高調波ノイズが周波数分散されることで雑音端子ノイズのアベレージ値が低減される。周波数に揺らぎを与えることから、周波数ジッター制御と呼ばれている。
また、スイッチング電源の待機時や軽負荷の効率改善のため、出力負荷の大きさに応じてスイッチング周波数を変化させる周波数変化制御として、例えばＰＦＭ（Ｐｕｌｓｅ Ｆｒｅｑｕｅｎｃｙ Ｍｏｄｕｌａｔｉｏｎ）制御がある。
ＰＦＭ制御においても、入力電圧や出力負荷が一定の場合は、スイッチング周波数が固定化されることで高調波ノイズが課題となるため、周波数ジッター制御が必要とされる。
特許文献１に開示されたスイッチング電源装置は、ＰＦＭ制御においてフィードバック信号制御によるスイッチング周波数の変化分が、変調信号によるスイッチング周波数の変化分を打ち消すように作用される場合は、変調信号の振幅を大きく設定することで、周波数ジッター変調効果の低下を防ぐことができ、効果的にノイズ低減が可能となる。
また、特許文献２に開示されたスイッチング電源装置は、ＰＦＭ制御においてフィードバック信号はスイッチング素子のターンオンのタイミングを制御し、変調信号はスイッチング素子のターンオフのタイミングを制御し、フィードバック信号と変調信号を、それぞれ分離して入力制御するように構成したものである。この結果、フィードバック信号と変調信号が互いに打ち消し合うことがないため、周波数ジッター変調効果の低下を防ぐことができ、効果的にノイズ低減が可能となる。
特開２０１４−２０４５４４号公報 特許第５８９９５０４号公報
特許文献１に開示されるような従来のスイッチング電源装置では、ＰＦＭ制御領域においてはターンオンタイミング変調を大きくすることで周波数ジッター変調効果の低下を防ぐことが可能である。しかし、ＰＦＭ制御とＰＷＭ制御の切り替えを行う複合制御の場合、ＰＦＭ制御とＰＷＭ制御の境界で周波数ジッター変調振幅、つまり、ターンオンタイミング変調振幅を切り替えるため、負荷７の動作状態としてＰＦＭ制御とＰＷＭ制御の境界となる場合、制御が不安定になりやすい。境界での動作安定性のため、変調振幅の切り替え制御にヒステリシスを持たせることが開示されているが、ＰＷＭ制御からＰＦＭ制御に切り替わった後の一部のＰＦＭ制御においては、変調効果が小さい領域が存在し、電源の雑音端子ノイズが悪化してしまう。
また、特許文献２に開示されるような従来のスイッチング電源装置では、ＰＷＭ制御ではターンオンタイミング変調、ＰＦＭ制御ではターンオフタイミング変調が実行されるが、制御切り替えの安定性については明記されておらず、また、切り替え境界でターンオンタイミング変調とターンオフタイミング変調の２方式を同時に切り替える場合、制御が不安定になりやすい。
本開示は、上記の課題を解決し、周波数変化制御と周波数固定制御を含む複合制御のスイッチング電源のノイズ低減効果の高い周波数ジッター制御機能を備えたスイッチング電源装置を提供することを目的とする。
上記の課題を解決するために、本開示のスイッチング電源装置は、直流の入力電圧が入力されるエネルギー変換回路と、前記エネルギー変換回路から出力される電圧を整流平滑して負荷に出力電圧を出力する出力整流平滑回路と、前記エネルギー変換回路に接続され、前記入力電圧をスイッチングするスイッチング素子と、前記スイッチング素子のスイッチング動作を制御するスイッチング制御回路と、前記エネルギー変換回路から出力される電力に対する前記負荷の負荷状態を示す出力状態信号を生成する出力状態検出回路と、を有し、前記スイッチング制御回路は、前記出力状態信号に応じて前記スイッチング素子のターンオンタイミングを制御して前記スイッチング素子のスイッチング周波数である第１のスイッチング周波数を変化させる周波数変化制御モードと、前記スイッチング素子のスイッチング周波数を出力状態信号に対して一定の第２のスイッチング周波数に設定し、前記出力状態信号に応じて前記スイッチング素子のターンオフタイミングを制御する周波数固定制御モードと、を前記出力状態信号に応じて切り替え制御を実行し、前記周波数変化制御モードでは前記第１のスイッチング周波数が変調制御されるように前記スイッチング素子のターンオフタイミングを第１の変調信号で変調制御する第１の変調制御を実行し、前記周波数固定制御モードでは前記第２のスイッチング周波数を第２の変調信号で変調制御する第２の変調制御を実行し、前記周波数変化制御モードから前記周波数固定制御モードに切り替わるときに前記周波数変化制御モードで実行する前記第１の変調制御を前記周波数固定制御モードになっても連続して実行するか、前記周波数固定制御モードから前記周波数変化制御モードに切り替わるときに前記周波数固定制御モードで実行する前記第２の変調制御を前記周波数変化制御モードになっても連続して実行するか、の少なくとも一方を実行する。
本開示に係るスイッチング電源装置によれば、周波数変化制御と周波数固定制御の両方で変調効果の著しい低下がなく、効果的に周波数分散させることができ、さらに、周波数変化制御と周波数固定制御の切り替え境界で安定動作が可能となる。
また、前記スイッチング制御回路は、前記周波数変化制御モードから前記周波数固定制御モードに切り替わるときに前記第１の変調制御の変調振幅を前記周波数固定制御モードに切り替わるまでに徐々に減少させるか、前記周波数固定制御モードから前記周波数変化制御モードに切り替わるときに前記第２の変調制御の変調振幅を前記周波数変化制御モードに切り替わるまでに徐々に減少させるか、の少なくとも一方を実行してもよい。
本開示に係るスイッチング電源装置によれば、周波数変化制御と周波数固定制御の切り替えのときに変調振幅を緩やかに減少させるため、切り替え境界で安定動作が可能となる。
また、前記スイッチング制御回路は、前記第２の変調信号に応じて変調制御した前記スイッチング素子のターンオンタイミングと、前記周波数変化制御モードで設定するターンオンタイミングと、を比較し、遅い方のターンオンタイミングで前記スイッチング素子のターンオンが制御されてもよい。
本開示に係るスイッチング電源装置によれば、簡素な回路で第２の変調振幅を緩やかに減少させることができ、切り替え境界で安定動作が可能となる。
また、前記スイッチング制御回路は、前記第１の変調信号に応じて変調制御した前記スイッチング素子のターンオフタイミングと、前記周波数固定制御モードで設定するターンオフタイミングと、を比較し、遅い方のターンオフタイミングで前記スイッチング素子のターンオフが制御されてもよい。
本開示に係るスイッチング電源装置によれば、簡素な回路で第１の変調振幅を緩やかに減少させることができ、切り替え境界で安定動作が可能となる。
また、前記スイッチング制御回路は、前記周波数変化制御モードから前記周波数固定制御モードに切り替わるときに前記第１の変調制御の変調振幅を前記周波数固定制御モードになってから徐々に減少させるか、前記周波数固定制御モードから前記周波数変化制御モードに切り替わるときに前記第２の変調制御の変調振幅を前記周波数変化制御モードになってから徐々に減少させるか、の少なくとも一方を実行してもよい。
本開示に係るスイッチング電源装置によれば、周波数変化制御と周波数固定制御の切り替えのときに変調振幅を緩やかに減少させるため、切り替え境界で安定動作が可能となる。
また、前記スイッチング制御回路は、前記周波数変化制御モードで動作させる区間の全域に渡って前記第１のスイッチング周波数を前記第２の変調信号で変調制御してもよい。
本開示に係るスイッチング電源装置によれば、周波数変化制御領域の変調効果を高め、効果的に周波数分散させることができる。さらに、前記第１の変調振幅の低減が可能となり、制御安定性を高めることができる。
また、前記周波数変化制御モードで実行する前記第１のスイッチング周波数の前記第２の変調信号での変調制御は前記スイッチング素子の前記スイッチング周波数が高くなるほど変調振幅を大きく設定してもよい。
本開示に係るスイッチング電源装置によれば、周波数変化制御領域の変調効果を高め、効果的に周波数分散させることができる。さらに、前記第１の変調振幅の低減が可能となり、制御安定性を高めることができる。
また、前記スイッチング制御回路は、前記周波数変化制御モードにおける前記スイッチング素子のターンオフタイミングを前記出力状態信号によらず一定に制御してもよい。
本開示に係るスイッチング電源装置によれば、周波数変化制御領域での出力負荷変動に対する制御安定性を高めることができる。
また、前記スイッチング制御回路は、前記周波数変化制御モードにおける前記スイッチング素子のターンオフタイミングを前記出力状態信号に応じて変化させてもよい。
本開示に係るスイッチング電源装置によれば、周波数変化制御領域での出力負荷変動に対する制御応答速度を高めることができる。
また、前記スイッチング制御回路は、前記周波数変化制御モードにおける前記第１のスイッチング周波数が高くなるほど、前記スイッチング素子のターンオフタイミングを遅くしてもよい。
本開示に係るスイッチング電源装置によれば、周波数変化制御領域での出力負荷変動に対する制御応答速度を高めることができる。
また、前記スイッチング制御回路を、半導体基板上に集積回路として形成した半導体装置であってもよい。
本開示に係る半導体装置によれば、スイッチング電源装置のフィルタ部品点数を大幅に削減することができ、スイッチング電源装置の小型化および軽量化さらには低コスト化を容易に実現することができる。
以上のように本開示によれば、ターンオンタイミング変調とターンオフタイミング変調の複合制御により、周波数変化制御と周波数固定制御の両方で効果的に周波数分散させることができ、さらに、各々の変調手段を、周波数変化制御と周波数固定制御が切り替わった後も連続して実行することで、制御切り替え境界で安定動作が可能な周波数ジッター制御機能を備えたスイッチング電源装置が実現できる。
図１は、実施の形態１に係るスイッチング電源装置の一構成例を示す回路図である。 図２は、実施の形態１に係るフィードバック信号制御回路の一構成を示す回路図である。 図３は、実施の形態１に係る変調信号発生回路の一構成を示す回路図である。 図４は、実施の形態１に係る低周波発振器の一構成を示す回路図である。 図５は、実施の形態１に係るＰＦＭ制御回路の一構成を示す回路図である。 図６は、実施の形態１に係るＰＦＭ制御用電流生成回路の一構成を示す回路図である。 図７は、実施の形態１に係る最小電流選択回路の一構成を示す回路図である。 図８は、実施の形態１に係る基準回路の一構成を示す回路図である。 図９は、実施の形態１に係る半導体装置における出力状態信号に対するスイッチング周波数とスイッチング素子に流すことのできるドレイン電流ピーク値との関係例を示す図である。 図１０は、実施の形態１に係るスイッチング電源装置における負荷に対する電源のスイッチング周波数の関係例を示す図である。 図１１は、実施の形態２に係るスイッチング電源装置の一構成例を示す回路図である。 図１２は、実施の形態２に係るＰＦＭ制御回路の一構成を示す回路図である。 図１３は、実施の形態２に係るＰＦＭ制御用電流生成回路の一構成を示す回路図である。 図１４は、実施の形態２に係る基準回路の一構成を示す回路図である。 図１５は、実施の形態２に係る半導体装置における出力状態信号に対するスイッチング周波数とスイッチング素子に流すことのできるドレイン電流ピーク値との関係例を示す図である。 図１６は、実施の形態３に係るＰＦＭ制御用電流生成回路の一構成を示す回路図である。 図１７は、実施の形態３に係る半導体装置における出力状態信号に対するスイッチング周波数とスイッチング素子に流すことのできるドレイン電流ピーク値との関係例を示す図である。 図１８は、実施の形態４に係るＰＦＭ制御用電流生成回路の一構成を示す回路図である。 図１９は、実施の形態４に係る最小電流選択回路の一構成を示す回路図である。 図２０は、実施の形態４に係る半導体装置における出力状態信号に対するスイッチング周波数とスイッチング素子に流すことのできるドレイン電流ピーク値との関係例を示す図である。 図２１は、実施の形態５に係る基準回路の一構成を示す回路図である。 図２２は、実施の形態５に係る半導体装置における出力状態信号に対するスイッチング周波数とスイッチング素子に流すことのできるドレイン電流ピーク値との関係例を示す図である。 図２３は、比較参照例に係るスイッチング電源装置の一構成例を示す回路図である。
（本開示の基礎となった知見）
本発明者らは、「背景技術」の欄において記載したスイッチング電源装置に関し、以下の問題が生じることを見出した。
図２３に、比較参照例に係るＰＦＭ制御回路を有する半導体装置を備えたスイッチング電源装置の一構成例を示す。
図２３に示すスイッチング電源装置は、フィードバック信号制御回路１１のフィードバック信号Ｖ＿ＥＡＯと変調信号発生回路１２の変調信号Ｉ＿Ｊｉｔｔｅｒの両方が、スイッチング素子２のオンタイミングを決めるＰＦＭ制御回路１３ｅへ入力される。
負荷７に応じて変化するフィードバック信号Ｖ＿ＥＡＯと、負荷７の状態に関係なく一定振幅の周期的な揺らぎ信号を与える変調信号Ｉ＿Ｊｉｔｔｅｒが、共に、スイッチング素子２のターンオンタイミングを決定するＰＦＭ制御回路１３ｅに入力されるため、負荷７がスイッチング電源の入出力リップルなどの影響で変動している場合は、フィードバック信号と変調信号の各々の信号が相殺するように寄与され、変調効果が打ち消されるケースが発生し、変調の効果を得ることができない、もしくは設定以下の変調によって電源の雑音端子ノイズが悪化することがある。
また、負荷７が一定の場合は、前述した変調信号によるスイッチング周波数の変化分を、フィードバック信号による周波数変化で打ち消すように作用され、周波数ジッター制御の変調効果が打ち消されてしまう。
これらの課題を改善する従来の技術として、例えば特許文献１や特許文献２に開示されているものがある。
特許文献１に開示されたスイッチング電源装置は、ＰＦＭ制御においてフィードバック信号制御によるスイッチング周波数の変化分が、変調信号によるスイッチング周波数の変化分を打ち消すように作用される場合は、変調信号の振幅を大きく設定することで、周波数ジッター変調効果の低下を防ぐことができ、効果的にノイズ低減が可能となる。
また、特許文献２に開示されたスイッチング電源装置は、ＰＦＭ制御においてフィードバック信号はスイッチング素子のターンオンのタイミングを制御し、変調信号はスイッチング素子のターンオフのタイミングを制御し、フィードバック信号と変調信号を、それぞれ分離して入力制御するように構成したものである。この結果、フィードバック信号と変調信号が互いに打ち消し合うことがないため、周波数ジッター変調効果の低下を防ぐことができ、効果的にノイズ低減が可能となる。
特許文献１に開示されるような従来のスイッチング電源装置では、ＰＦＭ制御領域においてはターンオンタイミング変調を大きくすることで周波数ジッター変調効果の低下を防ぐことが可能である。しかし、ＰＦＭ制御とＰＷＭ制御の切り替えを行う複合制御の場合、ＰＦＭ制御とＰＷＭ制御の境界で周波数ジッター変調振幅、つまり、ターンオンタイミング変調振幅を切り替えるため、負荷７の動作状態としてＰＦＭ制御とＰＷＭ制御の境界となる場合、制御が不安定になりやすい。境界での動作安定性のため、変調振幅の切り替え制御にヒステリシスを持たせることが開示されているが、ＰＷＭ制御からＰＦＭ制御に切り替わった後の一部のＰＦＭ制御においては、変調効果が小さい領域が存在し、電源の雑音端子ノイズが悪化してしまう。
また、特許文献２に開示されるような従来のスイッチング電源装置では、ＰＷＭ制御ではターンオンタイミング変調、ＰＦＭ制御ではターンオフタイミング変調が実行されるが、制御切り替えの安定性については明記されておらず、また、切り替え境界でターンオンタイミング変調とターンオフタイミング変調の２方式を同時に切り替える場合、制御が不安定になりやすい。
本開示は、上記の課題を解決し、周波数変化制御と周波数固定制御を含む複合制御のスイッチング電源のノイズ低減効果の高い周波数ジッター制御機能を備えたスイッチング電源装置を提供する。
以下、本開示のスイッチング電源装置および半導体装置について図面を参照しながら説明する。但し、詳細な説明は省略する場合がある。例えば、既によく知られた事項の詳細説明や実質的に同一の構成に対する重複説明を省略する場合がある。これは、以下の説明が不必要に冗長になるのを避け、当業者の理解を容易にするためである。
なお、添付図面および以下の説明は当業者が本開示を十分に理解するためのものであって、これらによって請求の範囲に記載の主題を限定することを意図するものではない。
（実施の形態１）
以下、実施の形態１に係るスイッチング電源装置および半導体装置について、図１〜１０を参照しながら具体的に説明する。
図１は、本実施の形態１のスイッチング制御用半導体装置を備えたスイッチング電源装置の一構成を示す回路図である。
図１において、トランス１は１次巻線１ａ、２次巻線１ｂ、及び補助巻線１ｃを有し、１次巻線１ａと２次巻線１ｂの極性は逆になっている。このスイッチング電源装置はフライバック型である。
１次巻線１ａには、スイッチング制御回路３の一部を構成するスイッチング素子２が接続されている。スイッチング素子２の制御電極（ゲート）に印加する電圧を変化させることにより、スイッチング素子２のスイッチング動作が制御される。
２次巻線１ｂには、整流ダイオード６ａと平滑コンデンサ６ｂで構成される出力整流平滑回路６が接続されており、スイッチング素子２のスイッチング動作により２次巻線１ｂに誘起した交流電圧をこの出力整流平滑回路６により整流平滑することによって出力直流電圧Ｖｏｕｔが生成され、負荷７に供給印加される。
スイッチング素子２を含むスイッチング制御回路３は、同一の半導体基板上に集積化され、１つの半導体装置を構成している。このスイッチング素子２は、パワーＭＯＳＦＥＴなどから構成されている。
なお、スイッチング制御回路３において、スイッチング素子２を除く部分とスイッチング素子２とは同一の半導体基板上に設けなくてもよい。例えば、スイッチング制御回路３におけるスイッチング素子２を除く部分が配置された一方の半導体基板に、当該部分から制御信号を出力するための出力端子を設け、他方の半導体基板上に配置されたスイッチング素子２のゲートに接続するようにしてもよい。
スイッチング制御回路３は、外部入出力端子として、ＤＲＡＩＮ端子、ＦＢ端子、ＶＣＣ端子、及びＧＮＤ端子の４つの端子を有している。また、例えば、スイッチング素子２、レギュレータ８、起動・停止回路１０、フィードバック信号制御回路１１、変調信号発生回路１２、ＰＦＭ制御回路１３、基準回路１４、オン時ブランキングパルス発生回路１７、ドレイン電流検出回路２１などから構成される。
ＤＲＡＩＮ端子は、トランス１の１次巻線１ａとスイッチング素子２の接続点、すなわちスイッチング素子２のドレインに接続される端子である。
なお、本開示において、スイッチング素子２は、パワーＭＯＳＦＥＴとは異なるパワースイッチング用素子を用いても構わない。例えば、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）を使用した場合は、ドレイン、ソースではなく、コレクタ、エミッタ、と表される。
ＶＣＣ端子は、トランス１の補助巻線１ｃに接続された整流ダイオード４ａと平滑コンデンサ４ｂとで構成される整流平滑回路４の出力と、スイッチング制御回路３に内蔵されたレギュレータ８を接続する端子であり、スイッチング素子２のスイッチング動作により補助巻線１ｃに発生する交流電圧を整流平滑し、補助電源電圧ＶＣＣとしてスイッチング制御回路３に電力供給する端子である。
ＦＢ端子は、出力状態検出回路５から出力される出力状態信号（例えば、フォトカプラによる電流などのフィードバック信号）をスイッチング制御回路３のフィードバック信号制御回路１１に入力するための端子である。
なお、ここで出力状態信号をＦＢ端子に入力するのではなく、トランス１の補助巻線１ｃに発生する交流電圧を整流平滑した補助電源電圧ＶＣＣから出力状態検出回路５を介してスイッチング制御回路３のフィードバック信号制御回路１１へ入力してもよい。
ＧＮＤ端子は、スイッチング素子２のソースおよびスイッチング制御回路３の電位基準であるＧＮＤを接地レベルと接続する端子であり、入力直流電圧Ｖｉｎが印加される２端子のうち低電位側の端子に接続されている。
レギュレータ８は、ＤＲＡＩＮ端子、ＶＣＣ端子、起動・停止回路１０、平滑コンデンサ９およびスイッチング制御回路３の内部回路電圧源ＶＤＤに接続されている。
スイッチング電源装置の起動時には、入力直流電圧Ｖｉｎがトランス１の１次巻線１ａを介してスイッチング素子２のＤＲＡＩＮ端子に印加されると、ＤＲＡＩＮ端子からレギュレータ８を介して、平滑コンデンサ４ｂおよび９に起動電流が流れる。
平滑コンデンサ４ｂおよび９が充電され、ＶＣＣ端子電圧およびＶＤＤ電圧が上昇し、それぞれ起動電圧に達すると、レギュレータ８は起動電流をカットする。
このとき、ＶＣＣ端子電圧は、トランス１の補助巻線１ｃの電圧を整流し平滑して得られる電圧、即ち、平滑コンデンサ４ｂの充電電圧に相当する。また、ＶＣＣ端子電圧がスイッチング制御回路３の停止電圧まで低下した場合は、起動前と同様に、ＤＲＡＩＮ端子からＶＣＣ端子へ電流供給がなされ、再びＶＣＣ端子電圧は上昇する。内部回路電圧源ＶＤＤは、レギュレータ８により、一定電圧となるように制御されている。
起動・停止回路１０は、ＶＣＣ端子電圧をモニターしており、ＶＣＣ端子電圧の大きさによって、スイッチング素子２の起動および停止を制御している。ＶＣＣ端子電圧が上記起動電圧に達すると、ＮＡＮＤ回路１９の一方にＨレベルを出力し、ＶＣＣ端子電圧が上記停止電圧まで低下すると、Ｌレベルを出力する。ここで、「Ｈレベル」とは、０Ｖよりも大きい所定の電圧レベルに相当し、「Ｌレベル」とは、「Ｈレベル」よりも小さい０Ｖ以上の所定の電圧レベルに相当する。
フィードバック信号制御回路１１は、出力状態検出回路５から出力される出力状態信号がＦＢ端子を介して入力され、出力直流電圧Ｖｏｕｔを一定に安定させるようスイッチング素子２に流れる電流またはスイッチング周波数を設定する。
図２は、本実施の形態１のフィードバック信号制御回路１１の一構成を示す回路図である。
フィードバック信号制御回路１１は、Ｐ型ＭＯＳＦＥＴ７３および７４、Ｎ型ＭＯＳＦＥＴ７５、７６、７７および７９、定電圧源７８および８２、抵抗８０、ＮＰＮバイポーラトランジスタ８１から構成され、Ｎ型ＭＯＳＦＥＴ７７、抵抗８０、ＮＰＮバイポーラトランジスタ８１、定電圧源８２によってＩ−Ｖコンバータを構成している。また、Ｐ型ＭＯＳＦＥＴ７３と７４、Ｎ型ＭＯＳＦＥＴ７５と７９、Ｎ型ＭＯＳＦＥＴ７６と７７はそれぞれミラー回路となっている。
Ｉ−Ｖコンバータにより電圧変換された出力Ｖ＿ＥＡＯの電圧は、抵抗８０に流れる電流によって決定され、下記式（１）に従い変化する。
Ｖ＿ＥＡＯ＝ＶＲ−Ｖｂｅ−Ｒ×Ｉ ・・・・（１）
ここで、Ｖ＿ＥＡＯは、Ｉ−Ｖコンバータの出力電圧、ＶＲは、定電圧源８２の定電圧値、Ｖｂｅは、ＮＰＮバイポーラトランジスタ８１のＢ−Ｅ間電圧、Ｒは、抵抗８０の抵抗値、Ｉは、抵抗Ｒに流れる電流である。
式（１）からわかるように、抵抗Ｒに流れる電流Ｉが大きい程、出力電圧Ｖ＿ＥＡＯが低下することがわかる。
また、フィードバック信号制御回路１１からの出力電圧Ｖ＿ＥＡＯは、ＰＦＭ制御回路１３と基準回路１４に入力され、スイッチング素子２に流れる電流およびスイッチング周波数が制御される。
変調信号発生回路１２は、周期的な電流の電流変調信号Ｉ＿ｊｉｔｔｅｒをＰＦＭ制御回路１３と基準回路１４に入力し、ターンオンタイミング変調とターンオフタイミング変調を制御する。
図３は、本実施の形態１の変調信号発生回路１２の一構成を示す回路図である。
変調信号発生回路１２は、低周波発振器５０からの出力である三角波電圧をＮＰＮバイポーラトランジスタ５１、抵抗５２、Ｐ型ＭＯＳＦＥＴ５３および５４から構成されるＶ−Ｉコンバータにより電流に変換し、電流変調信号Ｉ＿Ｊｉｔｔｅｒとして出力する。また、電流変調信号の平均値がゼロ基準となるように、補正用の定電流源５５が接続されている。したがって、ゼロ基準に対して電流変調信号が正の場合は、変調信号発生回路１２のＩ＿Ｊｉｔｔｅｒ出力から流出するように電流が流れ、ゼロ基準に対して電流変調信号が負の場合は、変調信号発生回路１２のＩ＿Ｊｉｔｔｅｒ出力から定電流源５５へ流入するように電流が流れる。
図４は、本実施の形態１の低周波発振器５０の一構成を示す回路図である。
低周波発振器５０は、定電流源５９、６０および６１、Ｐ型ＭＯＳＦＥＴ６２、６３および７０、Ｎ型ＭＯＳＦＥＴ６４および６５、インバータ回路６６、コンデンサ６７、抵抗６８、比較器６９から構成される。また、Ｎ型ＭＯＳＦＥＴ６４と６５はミラー回路となっている。なお、比較器６９において、マイナス側のａ点の電圧Ｖａは、抵抗６８と定電流源６０および６１とで決定され、抵抗６８の抵抗値Ｒ０、定電流源６０および６１の電流値をＩ１およびＩ２とすると、Ｐ型ＭＯＳＦＥＴ７０がオフ時には、Ｖａ＝Ｉ１×Ｒ０となり、Ｐ型ＭＯＳＦＥＴ７０がオン時には、Ｖａ＝（Ｉ１＋Ｉ２）×Ｒ０となる。
次に、図４に示す構成の低周波発振器５０の動作について説明する。
比較器６９の出力信号がＬレベルである時、Ｐ型ＭＯＳＦＥＴ６３および７０がオン状態となる。またＰ型ＭＯＳＦＥＴ６２はインバータ回路６６を介してＨレベルの信号がゲートに入力されるため、オフ状態となっている。この時、比較器６９のマイナス側の電圧Ｖａは、Ｖａ＝（Ｉ１＋Ｉ２）×Ｒ０となっている。また、Ｐ型ＭＯＳＦＥＴ６３がオン状態となっているため、定電流源５９からの定電流Ｉ０はＰ型ＭＯＳＦＥＴ６３を介してコンデンサ６７に流れ込む。それに伴い比較器６９のプラス側であるｂ点の電圧が上昇し、ｂ点の電圧Ｖｂがａ点の電圧（Ｉ１＋Ｉ２）×Ｒ０を超えると、比較器６９の出力信号はＨレベルに切り替わり、それに伴いＰ型ＭＯＳＦＥＴ６３および７０がオフ状態となる。この時、比較器６９のマイナス側の電圧Ｖａは、Ｖａ＝Ｉ１×Ｒ０へと切り替わる。
またＰ型ＭＯＳＦＥＴ６２はインバータ回路６６を介してＬレベルの信号がゲートに入力され、オン状態に切り替わると、定電流源５９からの定電流Ｉ０はＰ型ＭＯＳＦＥＴ６２を介してＮ型ＭＯＳＦＥＴ６４に流れる。Ｎ型ＭＯＳＦＥＴ６４と６５はミラー回路になっているため、例えばこのミラー回路のミラー比を１とすると、Ｎ型ＭＯＳＦＥＴ６５に流れる電流もＩ０となる。
したがって、コンデンサ６７に蓄えられた電荷は、この定電流Ｉ０により引き抜かれ、結果としてｂ点の電圧Ｖｂは低下する。ｂ点の電圧Ｖｂがａ点の電圧Ｉ１×Ｒ０まで低下すると、比較器６９の出力信号は再びＬレベルになる。
以上のような動作を繰り返すことで、低周波発振器５０からの出力三角波電圧は、第一の電圧値（Ｉ１×Ｒ０）と第二の電圧値（（Ｉ１＋Ｉ２）×Ｒ０）までの電圧範囲（Ｉ２×Ｒ０）を周期ＴＭで連続的に変化することになる。
なお、低周波発振器５０の周期ＴＭは約１００μｓ乃至数１００ｍｓが望ましい。
ＰＦＭ制御回路１３は、内部に発振器１００を備え、スイッチング素子２をターンオンさせるためのクロック信号Ｓｅｔを出力する。
図５は、本実施の形態１のＰＦＭ制御回路１３の一構成を示す回路図である。
ＰＦＭ制御回路１３は、発振器１００、ＰＦＭ制御用電流生成回路２００、およびパルス発生器３００から構成され、発振器１００は、ＰＦＭ制御用電流生成回路２００から出力される電流信号Ｉ＿ＯＳＣによってクロック信号Ｓｅｔの周波数を調整する。
発振器１００は、Ｐ型ＭＯＳＦＥＴ１０２および１０３、Ｎ型ＭＯＳＦＥＴ１０４および１０５、コンデンサ１０６、比較器１０７および１０８、定電圧源１１０および１１１、ＲＳフリップフロップ回路１１２、インバータ回路１１３から構成され、ＲＳフリップフロップ回路１１２の出力状態に応じてコンデンサ１０６を充放電する。
ＲＳフリップフロップ回路１１２のセット（Ｓ）にＨレベル信号が入力されるとセット状態となって、ＲＳフリップフロップ回路１１２の出力信号（Ｑ）の信号レベルがＨレベルになると、インバータ回路１１３を介してＰ型ＭＯＳＦＥＴ１０２をオンし、Ｎ型ＭＯＳＦＥＴ１０４には、Ｐ型ＭＯＳＦＥＴ１０２を介してＩ＿ＯＳＣの電流が流れる。Ｎ型ＭＯＳＦＥＴ１０４と１０５はミラー回路になっているため、例えばこのミラー回路のミラー比を１とすると、Ｎ型ＭＯＳＦＥＴ１０５に流れる電流もＩ＿ＯＳＣとなる。
したがって、コンデンサ１０６に蓄えられた電荷は、この電流Ｉ＿ＯＳＣによって放電されるため、コンデンサ１０６の電圧Ｖｃは低下する。
一方、ＲＳフリップフロップ回路１１２のリセット（Ｒ）にハイ信号が入力されるとリセット状態となって、ＲＳフリップフロップ回路１１２の出力信号（Ｑ）の信号レベルがローレベルになると、Ｐ型ＭＯＳＦＥＴ１０３を介して電流Ｉ＿ＯＳＣがコンデンサ１０６を充電して、コンデンサ１０６の電圧Ｖｃを上昇させる。
比較器１０７は、上昇するコンデンサ１０６の電圧Ｖｃが定電圧源１１０の電圧Ｖ１以上になったことを検出し、ＲＳフリップフロップ回路１１２をセット状態にして、コンデンサ１０６の放電を開始させる。
比較器１０８は、減少するコンデンサ１０６の電圧Ｖｃが定電圧源１１１の電圧Ｖ２以下になったことを検出し、ＲＳフリップフロップ回路１１２をリセット状態にして、コンデンサ１０６の充電を開始させる。
したがって、コンデンサ１０６の電圧Ｖｃは、電圧Ｖ１と電圧Ｖ２を上下限とする三角波の電圧信号となる。
図６は、本実施の形態１のＰＦＭ制御用電流生成回路２００の一構成を示す回路図である。
ＰＦＭ制御用電流生成回路２００は、定電流源２０１、Ｐ型ＭＯＳＦＥＴ２０２および２０３、ＮＰＮバイポーラトランジスタ２０４、抵抗２０５、最小電流選択回路２１０から構成され、Ｐ型ＭＯＳＦＥＴ２０２および２０３、ＮＰＮバイポーラトランジスタ２０４、抵抗２０５によってＶ−Ｉコンバータを構成している。
Ｖ−Ｉコンバータは、フィードバック信号制御回路１１からの出力である電圧信号Ｖ＿ＥＡＯを電流信号Ｉ＿ＰＦＭに変換し、最小電流選択回路２１０に入力する。つまり、電流信号Ｉ＿ＰＦＭは出力状態信号に応じて変化する。
また、電流変調信号Ｉ＿Ｊｉｔｔｅｒは、定電流源２０１に重畳され、電流信号Ｉ＿ＰＷＭとして、最小電流選択回路２１０に入力される。電流信号Ｉ＿ＰＷＭは出力状態信号に応じて変化しないが、電流変調信号Ｉ＿Ｊｉｔｔｅｒによって、定電流源２０１に流れる電流Ｉ＿Ｍａｘを基準として周期的に変化する電流信号となる。
最小電流選択回路２１０は、入力された電流信号Ｉ＿ＰＦＭと電流信号Ｉ＿ＰＷＭを比較し、小さい電流を電流信号Ｉ＿ＯＳＣとして出力する。
この電流信号Ｉ＿ＯＳＣが、発振器１００に入力され、発振器１００からはパルス発生器３００を介して出力状態信号に応じたクロック信号Ｓｅｔが出力される。
図７は、最小電流選択回路２１０の一構成を示す回路図である。
最小電流選択回路２１０は、Ｐ型ＭＯＳＦＥＴ２１１、２１２、２１３、２１４、２１５および２１６、Ｎ型ＭＯＳＦＥＴ２１７および２１８から構成される。
Ｐ型ＭＯＳＦＥＴ２１２と２１３、Ｎ型ＭＯＳＦＥＴ２１７と２１８はミラー回路となっているため、例えば、このミラー回路のミラー比を１とすると、電流信号Ｉ＿ＰＷＭと比較して、電流信号Ｉ＿ＰＦＭが小さい場合は、Ｐ型ＭＯＳＦＥＴ２１３に流れる電流Ｉ＿ＯＳＣは、Ｉ＿ＰＦＭとなる。
一方で、Ｐ型ＭＯＳＦＥＴ２１４と２１５と２１６のミラー回路によって、Ｐ型ＭＯＳＦＥＴ２１５および２１６に流れる電流は電流信号Ｉ＿ＰＷＭに制限される。そのため、電流信号Ｉ＿ＰＷＭと比較して、電流信号Ｉ＿ＰＦＭが大きい場合は、Ｎ型ＭＯＳＦＥＴ２１３に流れる電流Ｉ＿ＯＳＣは、電流信号Ｉ＿ＰＷＭとなる。
以上のような動作によって、最小電流選択回路２１０から出力される電流信号Ｉ＿ＯＳＣは、電流信号Ｉ＿ＰＷＭと電流信号Ｉ＿ＰＦＭのいずれか小さい方が選択される。
図１に示すＲＳフリップフロップ回路１８は、セット（Ｓ）に入力されるクロック信号Ｓｅｔが立ち上がるとセット状態になる。また、リセット（Ｒ）に、ＡＮＤ回路１６を介してリセット信号が入力されるとリセット状態になる。
ゲートドライバ２０は、ＮＡＮＤ回路１９からの出力信号をもとに、スイッチング素子２のゲートを駆動する駆動出力信号を生成する。具体的には、ゲートドライバ２０の駆動出力信号の電圧レベルがＨレベルになると、スイッチング素子２をターンオンさせ、Ｌレベルになると、スイッチング素子２をターンオフさせる。
ＮＡＮＤ回路１９は、ＲＳフリップフロップ回路１８からの出力信号と、起動・停止回路１０からの出力信号とを演算した結果を示す演算信号を生成する。
一旦起動状態になると、起動・停止回路１０からの出力信号がＨレベルとなるため、ＮＡＮＤ回路１９の一方の入力信号はＨレベルとなっている。また、ＰＦＭ制御回路１３からクロック信号Ｓｅｔが出力されることで、ＲＳフリップフロップ回路１８のセット（Ｓ）にはＨレベルのパルス信号が入力されるため、出力（Ｑ）はＨレベルとなり、ＮＡＮＤ回路１９のもう一方の入力信号もＨレベルが入力される。この時、ＮＡＮＤ回路１９の出力信号はＬレベルとなるため、ゲートドライバ２０の出力信号はＨレベルとなり、スイッチング素子２はターンオン状態に移行する。
ドレイン電流検出回路２１は、ＤＲＡＩＮ端子に接続しており、スイッチング素子２に流れるドレイン電流とスイッチング素子２のオン抵抗との積で決まるオン電圧を検出することにより、スイッチング素子２に流れるドレイン電流を検出し、ドレイン電流の大きさに比例した電圧信号を生成し、比較器１５のプラス（＋）側に出力する。
なお、スイッチング素子２（パワーＭＯＳＦＥＴなど）のソース（接地側）にセンス抵抗を設けて、その抵抗の電位差を検出し、その電圧信号を比較器１５のプラス（＋）側に出力してもよい。
また、比較器１５のマイナス（−）側には、基準回路１４からターンオフ基準信号が入力される。
基準回路１４は、スイッチング素子２のターンオフを制御するため、平滑コンデンサ９に蓄えられたＶＤＤ電圧を抵抗３０および３１で抵抗分割した電圧信号Ｖ＿ＩＳと、出力状態信号に応じた電圧信号Ｖ＿ＥＡＯと、電流変調信号Ｉ＿Ｊｉｔｔｅｒによって構成され、スイッチング素子２に流れるドレイン電流値を決めるターンオフ基準信号を比較器１５のマイナス（−）側に入力する。
図８は、本実施の形態１の基準回路１４の一構成を示す回路図である。
基準回路１４は、オペアンプ４０、抵抗４１、比較器４２、インバータ回路４３、Ｎ型ＭＯＳＦＥＴ４４および４５から構成され、入力された電圧信号Ｖ＿ＩＳはオペアンプ４０によってインピーダンス変換される。
一方、変調信号発生回路１２から電流変調信号Ｉ＿Ｊｉｔｔｅｒが抵抗４１に流れることによって発生する電位差と電圧信号Ｖ＿ＩＳの和である電圧信号Ｖ＿Ｊｉｔｔｅｒは、比較器４２のマイナス（−）側電圧およびＮ型ＭＯＳＦＥＴ４４のドレインに入力される。
比較器４２のプラス（＋）側電圧およびＮ型ＭＯＳＦＥＴ４５のドレインには、フィードバック信号制御回路１１から出力された電圧信号Ｖ＿ＥＡＯが入力され、電圧信号Ｖ＿ＥＡＯが、マイナス（−）側の電圧信号Ｖ＿Ｊｉｔｔｅｒよりも大きくなると、比較器４２の出力信号がＨレベルとなり、Ｎ型ＭＯＳＦＥＴ４５がオン状態となることで、電圧信号Ｖ＿ＥＡＯがターンオフ基準信号として出力される。また、Ｎ型ＭＯＳＦＥＴ４４は、インバータ回路４３を介してオフ状態となる。
一方で、電圧信号Ｖ＿ＥＡＯが、マイナス（−）側の電圧信号Ｖ＿Ｊｉｔｔｅｒよりも小さくなると、比較器４２の出力信号がＬレベルとなり、インバータ回路４３を介してＮ型ＭＯＳＦＥＴ４４がオン状態となることで、電圧信号Ｖ＿Ｊｉｔｔｅｒがターンオフ基準信号として出力される。また、Ｎ型ＭＯＳＦＥＴ４５はオフ状態となる。
したがって、電圧信号Ｖ＿ＥＡＯあるいは電圧信号Ｖ＿ｊｉｔｔｅｒのいずれか大きい方が最大電圧選択回路を介してターンオフ基準信号として比較器１５に入力され、スイッチング素子２のターンオフタイミングを決定する基準電圧として制御される。
図１に示すオン時ブランキングパルス発生回路１７は、ゲートドライバ２０によるスイッチング素子２へのターンオン信号出力後、一定のブランキング時間を設け、スイッチング素子２自身の容量による容量性スパイク電流等を誤検出してしまわないようにしている。
ブランキング時間解除後、オン時ブランキングパルス発生回路１７からＡＮＤ回路１６の入力側の一方にＨレベルの信号が出力される。
スイッチング素子２がターンオン後に、ドレイン電流を検出し、ドレイン電流の大きさに比例した電圧信号とあらかじめ設定された基準電圧が等しくなった時に、ＡＮＤ回路１６の入力側の一方へＨレベルの信号を出力し、さらにオン時ブランキングパルス発生回路１７による設定ブランキング時間後、ＡＮＤ回路１６の入力信号は共にＨレベルとなるため、ＡＮＤ回路１６からの出力信号はＨレベルとなり、ＲＳフリップフロップ回路１８のリセット（Ｒ）へ入力される。
したがって、ＲＳフリップフロップ回路１８の出力（Ｑ）は、Ｌレベルへと切り替わり、ＮＡＮＤ回路１９の一方の入力がＬレベル、ＮＡＮＤ回路１９の出力がＨレベル、ゲートドライバ２０の出力信号がＬレベルとなり、スイッチング素子２はターンオフ状態となる。
以上のような信号処理により、スイッチング素子２のスイッチング動作が行なわれる。
また、出力状態検出回路５は、例えば検出抵抗、ツェナーダイオード、シャントレギュレータなどで構成され、出力電圧Ｖｏｕｔの電圧レベルを検出し、その出力電圧Ｖｏｕｔが所定の電圧に安定するように、フォトカプラなどを介して出力状態信号をスイッチング制御回路３に出力する。
なお、出力電圧Ｖｏｕｔの検出には、トランス１の補助巻線１ｃに発生するフライバック電圧を利用してもよく、整流ダイオード４ａおよび平滑コンデンサ４ｂによる整流平滑後のＶＣＣ電圧を利用してもよい。
このスイッチング電源装置では、商用の交流電源が、ダイオードブリッジなどの整流器により整流されて、入力コンデンサにて平滑化されることにより、直流電圧Ｖｉｎとされて、電力変換用のトランス１の１次巻線１ａに与えられている。
以上のように構成された図１に示すスイッチング電源装置およびスイッチング制御用半導体装置の動作を説明する。
商用電源などの交流電源が入力されると、ブリッジダイオードや平滑コンデンサなどから構成される整流器により整流平滑され、入力直流電圧Ｖｉｎに変換される。
この直流入力電圧Ｖｉｎは、トランス１の１次巻線１ａを介して、スイッチング制御回路３のＤＲＡＩＮ端子に印加され、ＤＲＡＩＮ端子からレギュレータ８を介して、ＶＣＣ端子に接続されている平滑コンデンサ４ｂに起動用充電電流が流れる。
ＶＣＣ端子電圧が上昇し、起動・停止回路１０で設定された起動電圧に達すると、スイッチング素子２のスイッチング制御が開始される。
また、内部回路電圧源ＶＤＤは、レギュレータ８により、一定電圧となるように制御される。
一旦、スイッチング素子２がターンオンすると、スイッチング素子２に電流が流れ、スイッチング素子２に流れる電流の大きさに応じた電圧信号が比較器１５のプラス（＋）側に入力される。
オン時ブランキングパルス発生回路１７によるブランキング時間後、ドレイン電流検出回路２１からの出力信号が、比較器１５のマイナス（−）側に入力されているあらかじめ設定された基準電圧以上に上昇すると、ＡＮＤ回路１６には共にＨレベルの信号が入力されるため、ＡＮＤ回路１６からは、ＲＳフリップフロップ回路１８のリセット（Ｒ）にＨ信号を出力し、スイッチング素子２はターンオフする。
スイッチング素子２がターンオフすると、スイッチング素子２のオン時間中にトランス１の１次巻線１ａに電流が流れることによって蓄えられたエネルギーが２次巻線１ｂに伝達される。
以上のようなスイッチング動作が繰り返されて、出力電圧Ｖｏｕｔが上昇していくが、出力状態検出回路５で設定された電圧以上になると、出力状態検出回路５は、出力状態信号としてスイッチング制御回路３のＦＢ端子から電流を流出するよう制御する。
この流出電流の大きさで、フィードバック信号制御回路１１は、スイッチング素子２を流れる電流またはスイッチング周波数を調整する。
具体的には、スイッチング電源装置に接続される負荷７への電力供給が小さい軽負荷時には、スイッチング素子２を流れる電流またはスイッチング周波数を低く設定し、重負荷時には、スイッチング素子２を流れる電流またはスイッチング周波数を高く設定する。このように、スイッチング制御回路３は、スイッチング電源装置に接続される負荷７に供給される電力に応じて、スイッチング素子２を流れる電流またはスイッチング周波数を変化させながら、出力電圧Ｖｏｕｔを所定の電圧に安定させるように制御を行う。
次に、図９に示す出力状態信号に対する発振器１００のスイッチング周波数とドレイン電流ピークの関係図を用いて、負荷７が変化したときの本実施の形態１におけるスイッチング電源装置の動作を説明する。
スイッチング制御回路３は、出力状態信号に応じて周波数変化制御モード（ＰＦＭ制御）と周波数固定モード（ＰＷＭ制御）との切り替え制御を実行する。
周波数変化制御モードは、スイッチング素子２のターンオンタイミングを制御し第１のスイッチング周波数を変化させる制御モードであり、ＰＦＭ制御とも呼ぶ。
周波数固定制御モードは、スイッチング素子２のスイッチング動作を一定の第２のスイッチング周波数に設定し、出力状態信号に応じてスイッチング素子２のターンオフタイミングを制御する制御モードであり、ＰＷＭ制御とも呼ぶ。
さらに、スイッチング制御回路３は、周波数変化制御モードでは第１のスイッチング周波数が変調制御されるようにスイッチング素子２のターンオフタイミングを第１の変調信号で制御する第１の変調制御を実行する。また、スイッチング制御回路３は、周波数固定制御モードでは第２のスイッチング周波数を第２の変調信号で変調制御する第２の変調制御を実行する。
具体的には、負荷７および出力状態検出回路５により、出力状態信号が生成され、フィードバック信号制御回路１１に入力されることで、負荷状態に応じてＰＦＭ制御とＰＷＭ制御が切り替わることとする。
軽負荷ではＰＦＭ制御、重負荷ではＰＷＭ制御で動作するスイッチング電源において、負荷７が大きくなり、ＰＦＭ制御からＰＷＭ制御に完全に切り替わると、ＰＷＭ制御回路から出力されるクロック信号Ｓｅｔの周波数は固定値（例えば１００ｋＨｚ）に制御され、出力状態検出回路５からの出力状態信号によって、つまり、ＦＢ端子から流出する電流によって、スイッチング素子２に流れる電流は、負荷が大きくなればなるほど高くなるように制御される。
さらに、ＰＷＭ領域でのスイッチング周波数においては、ターンオンタイミングを周期的に変調するように制御され、ＰＦＭ領域でのドレイン電流ピークにおいては、ターンオフタイミングを周期的に変調するように制御される。
具体的には、フィードバック信号制御回路１１のＩ−Ｖコンバータで出力状態信号に応じた電圧信号Ｖ＿ＥＡＯを生成し、ＰＦＭ制御用電流生成回路２００で電圧信号Ｖ＿ＥＡＯを電流信号Ｉ＿ＰＦＭに変換し、最小電流選択回路２１０に入力する。
また、変調信号発生回路１２で生成された電流変調信号Ｉ＿Ｊｉｔｔｅｒは、定電流源２０１に流れる電流Ｉ＿ＭＡＸに重畳され、電流信号Ｉ＿ＰＷＭとして、最小電流選択回路２１０に入力される。電流信号Ｉ＿ＰＷＭは出力状態信号に応じて変化しないが、電流変調信号Ｉ＿Ｊｉｔｔｅｒによって、Ｉ＿Ｍａｘを基準として周期的に変化される電流信号となる。
最小電流選択回路２１０は、入力された電流信号Ｉ＿ＰＦＭと電流信号Ｉ＿ＰＷＭの電流値を比較し、小さい方を電流信号Ｉ＿ＯＳＣとして出力する。
この電流信号Ｉ＿ＯＳＣが、ＰＦＭ制御回路１３内の発振器１００に入力され、発振器１００からはパルス発生器３００を介して出力状態信号に応じたクロック信号Ｓｅｔが出力される。
つまり、ＦＢ端子から流出する電流である出力状態信号が大きくなるほど電圧信号Ｖ＿ＥＡＯが低下し、それに伴いスイッチング素子２のスイッチング周波数が低下し、また、ＦＢ端子から流出する電流である出力状態信号が小さくなるほど電圧信号Ｖ＿ＥＡＯが上昇し、それに伴いスイッチング素子２のスイッチング周波数が上昇する。
さらに、スイッチング素子２のスイッチング周波数は、最小電流選択回路２１０によって電流信号Ｉ＿ＰＷＭで決まるスイッチング周波数でクランプされる。
これにより、スイッチング制御回路３は、周波数固定制御モードから周波数変化制御モードに切り替わるときに周波数固定制御モードで実行する第２の変調制御を周波数変化制御モードになっても連続して実行する。具体的には、図９に示す切り替え境界Ａ（ＰＦＭ側）と切り替え境界Ｂ（ＰＷＭ側）においては、ターンオンタイミングが周期的に変調される電流信号Ｉ＿ＰＷＭと、出力状態信号に応じて変化する電流信号Ｉ＿ＰＦＭのいずれか最小の電流によって、スイッチング周波数が決定されるため、負荷７が小さくなり、ＰＷＭ制御からＰＦＭ制御に切り替わるときに、切り替え境界Ｂ（ＰＷＭ側）よりターンオンタイミング変調振幅が徐々に減少し、切り替え境界Ａ（ＰＦＭ側）を抜けてさらに負荷７が小さくなると、ＰＦＭ制御においてターンオンタイミング変調振幅がゼロになる。言い換えれば、スイッチング制御回路３は、周波数固定制御モードから周波数変化制御モードに切り替わる時点では、周波数固定制御モードで実行する第２の変調制御を連続して実行する。さらに、スイッチング制御回路３は、周波数固定制御モードから周波数変化制御モードに切り替わる時点を含む区間（例えば、切り替え境界Ａおよび切り替え境界Ｂで示す区間）で第２の変調制御におけるターンオンタイミング変調振幅を徐々に減少し、上記区間の終端でターンオンタイミング変調振幅をゼロにする。
したがって、ＰＷＭ制御からＰＦＭ制御に切り替わるときに、ターンオンタイミング変調を連続して実行し、さらにターンオンタイミング変調振幅を連続的に緩やかに低減させるため、切り替え境界で安定動作が可能となる。
一方で、電圧信号Ｖ＿ＥＡＯおよび変調信号発生回路１２からの電流変調信号Ｉ＿Ｊｉｔｔｅｒは基準回路１４にも入力され、スイッチング素子２のターンオフタイミングを制御する。
基準回路１４において、電圧信号Ｖ＿ＥＡＯあるいは電圧信号Ｖ＿Ｊｉｔｔｅｒの電圧値のいずれか大きい方が、最大電圧選択回路を介してターンオフ基準信号として比較器１５に入力され、スイッチング素子２のターンオフを制御する。これにより、スイッチング制御回路３は、周波数変化制御モードから周波数固定制御モードに切り替わるときに周波数変化制御モードで実行する第１の変調制御を周波数固定制御モードになっても連続して実行する。具体的には、前述したスイッチング周波数の制御と同様に、ターンオフタイミングつまりドレイン電流ピークについても、切り替え境界Ａ（ＰＦＭ側）よりターンオフタイミング変調が徐々に減少し、切り替え境界Ｂ（ＰＷＭ側）を抜けてさらに負荷７が大きくなると、ＰＷＭ制御においてターンオフタイミング変調振幅がゼロになる。言い換えれば、スイッチング制御回路３は、周波数変化制御モードから周波数固定制御モードに切り替わる時点で、周波数変化制御モードで実行する第１の変調制御を連続して実行する。さらに、スイッチング制御回路３は、周波数変化制御モードから周波数固定制御モードに切り替わる時点を含む区間（例えば、切り替え境界Ａおよび切り替え境界Ｂで示す区間）で第１の変調制御におけるターンオフタイミング変調振幅を徐々に減少し、上記区間の終端でターンオフタイミング変調振幅をゼロにする。
したがって、ＰＦＭ制御からＰＷＭ制御に切り替わるときに、ターンオフタイミング変調を連続して実行し、さらにターンオンタイミング変調振幅を連続的に緩やかに低減させるため、切り替え境界で安定動作が可能となる。
図１０は、本実施の形態１におけるスイッチング電源装置の負荷に対する実際の電源動作でのスイッチング周波数の関係図を示したものである。図９のスイッチング制御回路３の動作に対して、図１０はスイッチング電源としてのフィードバック応答制御が含まれた実際のスイッチング周波数と変調振幅を示している。
ＰＦＭ制御のターンオフタイミング変調により、スイッチング素子２のドレイン電流ピークが周期的に変動し、負荷７への周期的な電力供給量の変動を出力状態検出回路５で検出し、フィードバック信号制御回路１１およびＰＦＭ制御回路１３によって実際の電源動作のスイッチング周波数を周期的に変動させる。
さらに、前述したターンオンタイミング変調とターンオフタイミング変調の複合制御において、制御切り替え境界で変調振幅を徐々に減少させることで、制御切り替え境界の連続的なスイッチング周波数変化が可能となる。
以上より、本実施の形態１のスイッチング電源装置は、ターンオンタイミング変調とターンオフタイミング変調の両方を備え、ＰＦＭ制御領域ではターンオフタイミング変調を、ＰＷＭ制御領域ではターンオンタイミング変調を実行することで、ＰＦＭ制御からＰＷＭ制御まで全ての動作領域で周波数ジッター制御の変調効果の低下がなく、効果的に周波数分散されることで雑音端子ノイズの低減が可能となる。さらにＰＦＭ制御とＰＷＭ制御が切り替わった後も、少なくとも一方の変調手段を切り替わり境界付近で連続して実行することにより、境界での安定動作を実現できる。
なお、負荷に応じてスイッチング周波数が変化する制御であれば、本実施の形態１に記載のＰＦＭ制御である必要はない。例えば、擬似共振制御、または、デューティや時間を固定したＰＦＭ制御などが該当する。
また、重負荷側は電流モードのＰＷＭ制御として説明しているが、電圧モードのＰＷＭ制御でも良い。また負荷７の出力電圧Ｖｏｕｔが所定の電圧に安定するような定電圧制御ではなく、所定の電流に安定するような定電流制御等との組み合わせ制御としても良い。
また、本実施の形態１とは逆に、軽負荷側はＰＷＭ制御、重負荷側はＰＦＭ制御としてもよい。その場合、ＰＦＭ制御用電流生成回路２００において、最小電流選択回路ではなく、最大電流選択回路とする方が望ましい。さらに、基準回路１４において、最大電圧選択回路ではなく、最小電圧選択回路とする方が望ましい。
また、基準回路１４の比較器４２は、誤検出防止や動作安定化のために、ヒステリシスを有していてもよい。
また、出力状態検出回路５からの出力状態信号として、ＦＢ端子から電流を引き抜く構成としているが、ＦＢ端子に電流を注入して制御しても構わない。さらに出力状態信号を２次側出力電圧Ｖｏｕｔから検出するのではなく、トランス１の補助巻線１ｃまたは整流平滑後のＶＣＣ端子の電圧から検出してもよい。
また、フライバック型のスイッチング電源装置の構成について説明したが、フォワード型や降圧チョッパー型などトポロジーが異なる構成でもよい。
また、ターンオンタイミング変調とターンオフタイミング変調は同期しなくてもよい。例えば、ターンオンタイミング変調とターンオフタイミング変調は、変調信号発生回路１２からの電流変調信号Ｉ＿Ｊｉｔｔｅｒを共用しているが、別々の変調信号発生回路などから別々の電流変調信号を生成し、それぞれのタイミング変調を独立して制御する構成としてもよい。
また、ＰＦＭ制御領域における最小スイッチング周波数を設定し、スイッチング周波数が可聴域に入ることを避けるようにしてもよい。さらに負荷が軽くなった場合は、再びＰＷＭ制御を設け、ドレイン電流ピークを低下させることで負荷７への供給電力の調整をしてもよい。あるいは間欠発振（バースト）制御などに移行させてもよい。
（実施の形態２）
次に、実施の形態２に係るスイッチング電源装置および半導体装置について、図１１、図１２、図１３、図１４および図１５を参照しながら説明する。
実施の形態１では、出力状態信号の変化に対して、スイッチング周波数とドレイン電流ピークは、境界付近で最大スイッチング周波数と最小ドレイン電流ピーク値にクランプされる構成となっているため、ターンオフタイミング変調およびターンオンタイミング変調は、ＰＷＭ制御とＰＦＭ制御の切り替わり境界付近で、それぞれの変調量を実質的に徐々に減少してゼロになるような構成になっているが、本実施の形態２では、ＰＷＭ制御とＰＦＭ制御の切り替わりを検出し、切り替わり境界から変調を徐々に減少するような構成のスイッチング電源装置について説明する。なお、実施の形態１と重複する説明は省略する。
図１１は、本実施の形態２のスイッチング制御用半導体装置を備えたスイッチング電源装置の一構成を示す回路図である。実施の形態１のスイッチング電源装置を示す図１と比較して、スイッチング制御回路３ａ内の電圧信号Ｖ＿ＩＳがＰＦＭ制御回路１３ａに入力されている点が異なる。
図１２は、本実施の形態２のスイッチング電源装置のＰＦＭ制御回路１３の一構成例であるＰＦＭ制御回路１３ａを示す回路図である。実施の形態１のＰＦＭ制御回路１３を示す図５と比較して、ＰＦＭ制御用電流生成回路２００ａが異なる。
図１３は、本実施の形態１のスイッチング電源装置のＰＦＭ制御回路１３内のＰＦＭ制御用電流生成回路２００の一構成例であるＰＦＭ制御用電流生成回路２００ａを示す回路図である。実施の形態１のＰＦＭ制御用電流生成回路２００を示す図６と比較して、定電流源３０１、ＮＰＮバイポーラトランジスタ３０２、抵抗３０３、電圧減算回路３０４、変調振幅調整回路３０５が追加されており、電流変調信号Ｉ＿Ｊｉｔｔｅｒが定電流源２０１に流れる電流Ｉ＿ＭＡＸに重畳されるのではなく、変調振幅調整回路３０５に入力される。
実施の形態２においては、電圧減算回路３０４によって、電圧信号Ｖ＿ＩＳから電圧信号Ｖ＿ＥＡＯを差し引いた差分電圧を生成し、ＮＰＮバイポーラトランジスタ３０２のベースに入力され、Ｖ−Ｉコンバータで電流値に換算される。また、定電流源３０１がＮＰＮバイポーラトランジスタ３０２のコレクタに接続される。
ＰＷＭ領域においては、電圧信号Ｖ＿ＥＡＯと比較して電圧信号Ｖ＿ＩＳが小さくなるため、電圧減算回路３０４の出力電圧としてはゼロ以下となり、ＮＰＮバイポーラトランジスタ３０２はオフする。したがって、抵抗３０３に流れる電流は実質的にほぼゼロとなり、定電流源３０１がそのまま電流信号Ｉ＿Ｒｅｆ１として、変調振幅調整回路３０５に入力される。
一方で、ＰＦＭ領域においては、電圧信号Ｖ＿ＥＡＯと比較して電圧信号Ｖ＿ＩＳが大きくなるため、電圧信号Ｖ＿ＥＡＯが小さくなるほど、電圧減算回路３０４の出力電圧が大きくなる。つまり、ＰＦＭ領域においては、スイッチング周波数が小さくなるほど抵抗３０３に流れる電流が大きくなり、定電流源３０１による電流を上回ると、電流信号Ｉ＿ｒｅｆ１はゼロとなる。
変調振幅調整回路３０５は、電流変調信号Ｉ＿Ｊｉｔｔｅｒの振幅が、電流信号Ｉ＿Ｒｅｆ１に比例して変化する電流信号Ｉ＿Ｊｉｔ１を生成し、最小電流選択回路２１０の出力に重畳する。
変調振幅調整回路３０５は、例えば、電流変調信号Ｉ＿Ｊｉｔｔｅｒと電流信号Ｉ＿Ｒｅｆ１をベースとした乗除算回路などから構成され、電圧信号Ｖ＿ＥＡＯが大きくなり、抵抗３０３に流れる電流がゼロ、つまり、定電流源３０１による電流がそのまま電流信号Ｉ＿Ｒｅｆ１となる場合は、電流変調信号Ｉ＿Ｊｉｔｔｅｒと等しい値が電流信号Ｉ＿Ｊｉｔ１として出力される。
電圧信号Ｖ＿ＥＡＯが小さくなり、また、抵抗３０３に流れる電流が大きくなった場合は、定電流源３０１による電流を上回ると、電流信号Ｉ＿ｒｅｆ１がゼロになり、電流信号Ｉ＿Ｊｉｔ１もゼロとなる。
このような制御により、図１５に示す通り、ＰＷＭ制御からＰＦＭ制御に切り替わった後は、出力状態信号に応じて徐々に振幅が小さくなるようなターンオンタイミング変調が実現できる。
図１４は、本実施の形態１のスイッチング電源装置の基準回路１４の一構成例である基準回路１４ａを示す回路図である。実施の形態１の基準回路１４を示す図８と比較して、オペアンプ４０、抵抗４１の接続箇所と、定電流源４０１、ＮＰＮバイポーラトランジスタ４０２、抵抗４０３、電圧減算回路４０４、変調振幅調整回路４０５が追加されている点が異なる。
本実施の形態２においては、電圧減算回路４０４によって、電圧信号Ｖ＿ＥＡＯから電圧信号Ｖ＿ＩＳを差し引いた差分電圧を生成し、ＮＰＮバイポーラトランジスタ４０２のベースに入力され、Ｖ−Ｉコンバータで電流値に換算される。また、定電流源４０１がＮＰＮバイポーラトランジスタ４０２のコレクタに接続される。
ＰＦＭ領域においては、電圧信号Ｖ＿ＥＡＯと比較して電圧信号Ｖ＿ＩＳが大きくなるため、電圧減算回路４０４の出力電圧としてはゼロ以下となり、ＮＰＮバイポーラトランジスタ４０２はオフする。したがって、抵抗４０３に流れる電流は実質的にほぼゼロとなり、定電流源４０１による電流がそのまま電流信号Ｉ＿Ｒｅｆ２として、変調振幅調整回路４０５に入力される。
一方で、ＰＷＭ領域においては、電圧信号Ｖ＿ＥＡＯと比較して電圧信号Ｖ＿ＩＳが小さくなるため、電圧信号Ｖ＿ＥＡＯが大きくなるほど、電圧減算回路４０４の出力電圧が大きくなる。つまり、ＰＷＭ領域においては、ドレイン電流ピークが大きくなるほど、抵抗４０３に流れる電流が大きくなり、定電流源４０１による電流を上回ると、電流信号Ｉ＿ｒｅｆ２はゼロとなる。
変調振幅調整回路４０５は、電流変調信号Ｉ＿Ｊｉｔｔｅｒの振幅が、電流信号Ｉ＿Ｒｅｆ２に比例して変化する電流信号Ｉ＿Ｊｉｔ２を生成し、抵抗４１に重畳する。
変調振幅調整回路４０５は、例えば、電流変調信号Ｉ＿Ｊｉｔｔｅｒと電流信号Ｉ＿Ｒｅｆ２をベースとした乗除算回路などから構成され、電圧信号Ｖ＿ＥＡＯが小さくなり、抵抗４０３に流れる電流がゼロ、つまり、定電流源４０１による電流がそのまま電流信号Ｉ＿Ｒｅｆ２となる場合は、電流変調信号Ｉ＿Ｊｉｔｔｅｒと等しい値が電流信号Ｉ＿Ｊｉｔ２として出力される。
電圧信号Ｖ＿ＥＡＯが大きくなり、また、抵抗４０３に流れる電流が大きくなった場合は、定電流源４０１による電流を上回ると、電流信号Ｉ＿ｒｅｆ２がゼロになり、電流信号Ｉ＿Ｊｉｔ２もゼロとなる。
このような制御により、図１５に示す通り、ＰＦＭ制御からＰＷＭ制御に切り替わった後は、出力状態信号に応じて徐々に振幅が小さくなるようなターンオフタイミング変調が実現できる。
以上より、本実施の形態２に係るスイッチング電源装置は、ＰＦＭ制御とＰＷＭ制御の切り替わり後にターンオンタイミング変調とターンオフタイミング変調の振幅を徐々に小さくするため、境界での動作が安定しやすい。
また、ターンオンタイミング変調とターンオフタイミング変調の振幅低下の開始ポイントは、ＰＦＭ制御とＰＷＭ制御の切り替わり境界としているが、切り替わり境界付近でもよい。
また、変調振幅を連続的に小さくするのではなく、ＰＦＭ制御とＰＷＭ制御の切り替わり境界を越えてから離散的にゼロになる構成でもよい。
（実施の形態３）
次に、実施の形態３に係るスイッチング電源装置および半導体装置について、図１６と図１７を参照しながら説明する。
実施の形態１および２では、スイッチング周波数のターンオンタイミング変調は、ＰＷＭ制御とＰＦＭ制御の切り替わり境界あるいは境界付近から徐々に減少して実質的にゼロにするような構成であったが、本実施の形態３では、ＰＦＭ制御の全ての動作領域において、ターンオンタイミング変調が働くスイッチング電源装置について説明する。なお、実施の形態１および２と重複する説明は省略する。
図１６は、本実施の形態３のスイッチング電源装置のＰＦＭ制御回路１３内のＰＦＭ制御用電流生成回路２００の一構成例であるＰＦＭ制御用電流生成回路２００ｂを示す回路図である。実施の形態１のＰＦＭ制御用電流生成回路２００を示す図６と比較して、電流変調信号Ｉ＿Ｊｉｔｔｅｒの重畳される箇所が異なる。
本実施の形態３においては、電流変調信号Ｉ＿Ｊｉｔｔｅｒは、定電流源２０１に重畳されず、最小電流選択回路２１０の出力側に重畳される。
このような制御により、図１７に示す通り、発振器１００のスイッチング周波数はＰＦＭ制御領域の全ての動作区間において、ターンオンタイミング変調が働く。
以上より、本実施の形態３に係るスイッチング電源装置は、ＰＦＭ制御とＰＷＭ制御の境界でターンオンタイミング変調の切り替えがないため、境界での動作が安定しやすい。
さらに、ＰＦＭ領域における周波数変調は、ターンオフタイミング変調のみの場合よりも、ターンオンタイミング変調とターンオフタイミング変調の足し合わせの方が、スイッチング周波数の変調効果が高くなる。言い換えると、実施の形態１と同等の変調効果を得るにあたって、本実施の形態３はターンオフタイミングの変調振幅を小さく設定することが可能となり、スイッチング電源の制御安定性を高めることができる。
なお、ＰＦＭ制御とＰＷＭ制御の境界におけるターンオフ変調制御においては、実施の形態１に記載の基準回路１４を使っているが、実施の形態２に記載の基準回路１４ａとしてもよい。
（実施の形態４）
次に、実施の形態４に係るスイッチング電源装置および半導体装置について、図１８、図１９および図２０を参照しながら説明する。
実施の形態１では、スイッチング周波数のターンオンタイミング変調は、ＰＷＭ制御とＰＦＭ制御の切り替わり境界付近から徐々に減少して実質的にゼロにするような構成であったが、本実施の形態４では、発振器１００のスイッチング周波数はＰＦＭ制御の全ての動作領域においてターンオンタイミング変調を実行しつつ、かつ、ターンオンタイミング変調振幅がＰＦＭ制御のスイッチング周波数に応じて変化するスイッチング電源装置について説明する。なお、実施の形態１と重複する説明は省略する。
図１８は、本実施の形態４のスイッチング電源装置のＰＦＭ制御回路１３内のＰＦＭ制御用電流生成回路２００の一構成例であるＰＦＭ制御用電流生成回路２００ｃを示す回路図である。実施の形態１のＰＦＭ制御用電流生成回路２００を示す図６と比較して、電流変調信号Ｉ＿Ｊｉｔｔｅｒの重畳される箇所が異なる。本実施の形態４においては、電流変調信号Ｉ＿Ｊｉｔｔｅｒは、定電流源２０１に重畳されず、最小電流選択回路２１０ｃに入力される。
図１９は、本実施の形態４のスイッチング電源装置の最小電流選択回路２１０の一構成例である最小電流選択回路２１０ｃを示す回路図である。図１９の最小電流選択回路２１０ｃは、実施の形態１の最小電流選択回路２１０を示す図７と比較して、Ｐ型ＭＯＳＦＥＴ２１９および２２０、変調振幅調整回路５０５、電流変調信号Ｉ＿Ｊｉｔｔｅｒが追加されている点が異なる。
最小電流選択回路２１０ｃは、Ｐ型ＭＯＳＦＥＴ２１６を介して流れる電流信号Ｉ＿Ｒｅｆ４に比例した電流信号Ｉ＿Ｒｅｆ３を生成し、変調振幅調整回路５０５に入力する。
変調振幅調整回路５０５は、電流変調信号Ｉ＿Ｊｉｔｔｅｒを電流信号Ｉ＿Ｒｅｆ３に比例して変化する電流信号Ｉ＿Ｊｉｔ３を生成し、電流信号Ｉ＿ＯＳＣの出力に重畳する。電流信号Ｉ＿Ｊｉｔ３信号は、電流変調信号Ｉ＿Ｊｉｔｔｅｒと異なり、変調振幅がスイッチング周波数に応じて変化するように制御される。したがって、電流信号Ｉ＿ｒｅｆ４と電流信号Ｉ＿Ｊｉｔ３の和が、電流信号Ｉ＿ＯＳＣとして出力される。
このような制御により、図２０に示す通り、スイッチング周波数はＰＦＭ制御の全ての動作領域においてターンオンタイミング変調を実行しつつ、かつ、ターンオンタイミング変調振幅はＰＦＭ制御のスイッチング周波数に応じて変化する。
以上より、本実施の形態４に係るスイッチング電源装置は、実施の形態３と同様に、ＰＦＭ制御とＰＷＭ制御の境界でターンオンタイミング変調の切り替えがないため、境界での動作が安定しやすい。
また、ＰＦＭ領域における周波数変調は、ターンオフタイミング変調のみの場合よりも、ターンオンタイミング変調とターンオフタイミング変調の足し合わせの方が、スイッチング周波数の変調効果が高くなる。言い換えると、実施の形態１と同等の変調効果を得るにあたって、本実施の形態３はターンオフタイミングの変調振幅を小さく設定することが可能となり、スイッチング電源の制御安定性を高めることができる。
さらに、本実施の形態４は、ターンオンタイミング変調振幅をスイッチング周波数に応じて変化させることで、出力状態信号変化に対してターンオンタイミング変調と変調振幅変化によるターンオンタイミング変調の両方の効果が合わさるため、実施の形態１、２、３と比較して変調効果が高くなる。
なお、本実施の形態４では、ターンオンタイミング変調振幅をスイッチング周波数に応じて変化させているが、ターンオフタイミング変調振幅をドレイン電流ピークに応じて変化させる構成でもよい。
（実施の形態５）
次に、実施の形態５に係るスイッチング電源装置および半導体装置について、図２１および図２２を参照しながら説明する。
実施の形態１では、ＰＦＭ制御領域におけるターンオフタイミングは、出力状態信号に依存して変化せず、電圧信号Ｖ＿ＩＳに周期的な電流変調信号Ｉ＿Ｊｉｔｔｅｒを重畳した電圧信号Ｖ＿Ｊｉｔｔｅｒから決定された。
本実施の形態５では、ターンオフタイミングは、周期的な変調に加え、出力状態信号に応じても変化するスイッチング電源装置について説明する。なお、実施の形態１と重複する説明は省略する。
図２１は、本実施の形態５のスイッチング電源装置の基準回路１４の一構成例である基準回路１４ｄを示す回路図である。実施の形態１の基準回路１４を示す図８と比較して、Ｐ型ＭＯＳＦＥＴ５００、５０１、５０８および５０９と、ＮＰＮバイポーラトランジスタ５０２および５１０と、抵抗５０３、５１１、５１２と、Ｎ型ＭＯＳＦＥＴ５０４、５０５ａ、５０６および５０７、オペアンプ５１３が追加されている点が異なる。さらに、比較器４２のマイナス（−）側に入力されるＶ＿Ｊｉｔｔｅｒ信号の生成手段が異なる。
また、Ｐ型ＭＯＳＦＥＴ５００と５０１、Ｐ型ＭＯＳＦＥＴ５０８と５０９、Ｎ型ＭＯＳＦＥＴ５０４と５０５ａ、Ｎ型ＭＯＳＦＥＴ５０６と５０７は、例えばミラー比率１のミラー回路となっている。
Ｐ型ＭＯＳＦＥＴ５００および５０１、ＮＰＮバイポーラトランジスタ５０２、抵抗５０３によって、Ｖ−Ｉコンバータを構成し、また、Ｐ型ＭＯＳＦＥＴ５０８および５０９、ＮＰＮバイポーラトランジスタ５１０、抵抗５１１によって、Ｖ−Ｉコンバータを構成している。
さらに、Ｎ型ＭＯＳＦＥＴ５０４、５０５ａ、５０６および５０７によって電流減算回路を構成している。
電流減算回路は、電圧信号Ｖ＿ＩＳに比例する電流信号から、電圧信号Ｖ＿ＥＡＯに比例する電流信号を差し引いた電流値を生成する。
ＰＦＭ制御領域においては、電圧信号Ｖ＿ＥＡＯと比較して電圧信号Ｖ＿ＩＳが大きくなるため、電圧信号Ｖ＿ＥＡＯが小さくなるほど、電流減算回路の出力電流、つまり、Ｎ型ＭＯＳＦＥＴ５０７に流れる電流Ｉ＿Ｄｉｆが大きくなる。
したがって、電圧信号Ｖ＿ＩＳはオペアンプ４０によってインピーダンス変換され、フィードバックに応じて変化するＩ＿Ｄｉｆが電流として抵抗４１を流れることによって発生する電圧と電圧信号Ｖ＿ＩＳの電圧との差である電圧信号ＶＩＳ＿ＥＡＯとして、オペアンプ５１３のプラス（＋）側電圧に入力される。さらに、電圧信号ＶＩＳ＿ＥＡＯは、オペアンプ５１３によってインピーダンス変換され、電流変調信号Ｉ＿Ｊｉｔｔｅｒが電流として抵抗５１２を流れることによって発生する電圧と電圧信号ＶＩＳ＿ＥＡＯの電圧との和である電圧信号ＶＩＳ＿ＥＡＯ＿Ｊｉｔｔｅｒとして、比較器４２のマイナス（−）側電圧およびＮ型ＭＯＳＦＥＴ４４のドレインに入力される。
このような制御により、図２２に示す通り、ＰＦＭ領域におけるターンオフタイミングは、周期的な変調に加え、スイッチング周波数が低下するほどドレイン電流ピークが減少するように制御される。
以上より、本実施の形態５に係るスイッチング電源装置は、ＰＦＭ制御におけるターンオフタイミングをスイッチング周波数に応じて変化させることで、ＰＦＭ制御領域での負荷変動に対する応答速度を高めることができる。
なお、ＰＦＭ制御とＰＷＭ制御の境界におけるターンオフ変調制御においては、実施の形態１に記載の基準回路１４を使っているが、実施の形態２に記載の基準回路１４ａとしてもよい。
以上、本出願において開示する技術を例示するため、実施の形態１〜５として、添付図面および詳細な説明を提供した。
したがって、添付図面および詳細な説明に記載された構成要素の中には、課題解決のために必須な構成要素だけでなく、上記技術を例示するために、課題解決のためには必須でない構成要素も含まれ得る。そのため、それらの必須ではない構成要素が添付図面や詳細な説明に記載されていることをもって、直ちに、それらの必須ではない構成要素が必須であるとの認定をするべきではない。
なお、本開示における技術は、これらに限定されるものではなく、適宜、変更、置き換え、付加、省略などを行った実施の形態にも適用可能である。また、本開示における技術の趣旨を逸脱しない限り、当業者が思いつく各種変形を施したものや、複数の実施の形態における構成要素を組み合わせて構築される形態も、本開示における技術の範囲内に含まれる。
本開示のスイッチング電源装置および半導体装置は、周波数変化制御を行うスイッチング電源装置において、ターンオンタイミング変調とターンオフタイミング変調の両方を備え、ＰＦＭ制御領域ではターンオフタイミング変調を、ＰＷＭ制御領域ではターンオンタイミング変調を実行することで、ＰＦＭ制御からＰＷＭ制御まで全ての動作領域で周波数ジッター制御が働き、効果的に周波数分散されることで雑音端子ノイズの低減が可能となる。さらにＰＦＭ制御とＰＷＭ制御が切り替わった後も、少なくとも一方の変調手段を切り替わり境界付近で連続して実行することにより、境界での安定動作を実現できる。
また、本開示のスイッチング電源装置および半導体装置は、各種電子機器に内蔵されたＡＣ−ＤＣコンバータやＤＣ−ＤＣコンバータ、外付けのＡＣアダプタなどのスイッチング電源装置などに利用できる。
１ トランス
１ａ １次巻線
１ｂ ２次巻線
１ｃ 補助巻線
２ スイッチング素子
３、３ａ、３ｅ スイッチング制御回路
４ 整流平滑回路
４ａ、６ａ 整流ダイオード
４ｂ、６ｂ、９ 平滑コンデンサ
５ 出力状態検出回路
６ 出力整流平滑回路
７ 負荷
８ レギュレータ
１０ 起動・停止回路
１１ フィードバック信号制御回路
１２ 変調信号発生回路
１３、１３ａ、１３ｅ ＰＦＭ制御回路
１４、１４ａ、１４ｄ、１４ｅ 基準回路
１５、４２、６９、１０７、１０８ 比較器
１６ ＡＮＤ回路
１７ オン時ブランキングパルス発生回路
１８、１１２ ＲＳフリップフロップ回路
１９ ＮＡＮＤ回路
２０ ゲートドライバ
２１ ドレイン電流検出回路
３０、３１、４１、５２、６８、８０、２０５、３０３、４０３、５０３、５１１、５１２ 抵抗
４０、５１３ オペアンプ
４３、６６、１１３、１３０、１３１、１３２、１３３ インバータ回路
４４、４５、６４、６５、７５、７６、７７、７９、１０４、１０５、２１７、２１８、５０４、５０５ａ、５０６、５０７ Ｎ型ＭＯＳＦＥＴ
５０ 低周波発振器
５１、８１、２０４、３０２、４０２、５０２、５１０ ＮＰＮバイポーラトランジスタ
５３、５４、６２、６３、７０、７３、７４、１０２、１０３、２０２、２０３、２１１、２１２、２１３、２１４、２１５、２１６、２１９、２２０、５００、５０１、５０８、５０９ Ｐ型ＭＯＳＦＥＴ
５５、５９、６０、６１、２０１、３０１、４０１ 定電流源
６７、１０６ コンデンサ
７８、８２、１１０、１１１ 定電圧源
１００ 発振器
１３４ ＮＯＲ回路
２００、２００ａ、２００ｂ、２００ｃ ＰＦＭ制御用電流生成回路
２１０、２１０ｃ 最小電流選択回路
３００ パルス発生器
３０４、４０４ 電圧減算回路
３０５、４０５、５０５ 変調振幅調整回路

Claims (11)

  1. 直流の入力電圧が入力されるエネルギー変換回路と、
    前記エネルギー変換回路から出力される電圧を整流平滑して負荷に出力電圧を出力する出力整流平滑回路と、
    前記エネルギー変換回路に接続され、前記入力電圧をスイッチングするスイッチング素子と、
    前記スイッチング素子のスイッチング動作を制御するスイッチング制御回路と、
    前記エネルギー変換回路から出力される電力に対する前記負荷の負荷状態を示す出力状態信号を生成する出力状態検出回路と、を有し、
    前記スイッチング制御回路は、
    前記出力状態信号に応じて前記スイッチング素子のターンオンタイミングを制御して前記スイッチング素子のスイッチング周波数である第１のスイッチング周波数を変化させる周波数変化制御モードと、
    前記スイッチング素子のスイッチング周波数を出力状態信号に対して一定の第２のスイッチング周波数に設定し、
    前記出力状態信号に応じて前記スイッチング素子のターンオフタイミングを制御する周波数固定制御モードと、を
    前記出力状態信号に応じて切り替え制御を実行し、
    前記周波数変化制御モードでは前記第１のスイッチング周波数が変調制御されるように前記スイッチング素子のターンオフタイミングを第１の変調信号で変調制御する第１の変調制御を実行し、
    前記周波数固定制御モードでは前記第２のスイッチング周波数を第２の変調信号で変調制御する第２の変調制御を実行し、
    前記周波数変化制御モードから前記周波数固定制御モードに切り替わるときに前記周波数変化制御モードで実行する前記第１の変調制御を前記周波数固定制御モードになっても連続して実行するか、
    前記周波数固定制御モードから前記周波数変化制御モードに切り替わるときに前記周波数固定制御モードで実行する前記第２の変調制御を前記周波数変化制御モードになっても連続して実行するか、
    の少なくとも一方を実行する
    スイッチング電源装置。
  2. 前記スイッチング制御回路は、
    前記周波数変化制御モードから前記周波数固定制御モードに切り替わるときに
    前記第１の変調制御の変調振幅を前記周波数固定制御モードに切り替わるまでに徐々に減少させるか、
    前記周波数固定制御モードから前記周波数変化制御モードに切り替わるときに
    前記第２の変調制御の変調振幅を前記周波数変化制御モードに切り替わるまでに徐々に減少させるか、
    の少なくとも一方を実行する
    請求項１に記載のスイッチング電源装置。
  3. 前記スイッチング制御回路は、
    前記第２の変調信号に応じて変調制御した前記スイッチング素子のターンオンタイミングと、
    前記周波数変化制御モードで設定するターンオンタイミングと、を比較し、
    遅い方のターンオンタイミングで前記スイッチング素子のターンオンを制御する
    請求項１に記載のスイッチング電源装置。
  4. 前記スイッチング制御回路は、
    前記第１の変調信号に応じて変調制御した前記スイッチング素子のターンオフタイミングと、
    前記周波数固定制御モードで設定するターンオフタイミングと、を比較し、
    遅い方のターンオフタイミングで前記スイッチング素子のターンオフを制御する
    請求項１に記載のスイッチング電源装置。
  5. 前記スイッチング制御回路は、
    前記周波数変化制御モードから前記周波数固定制御モードに切り替わるときに
    前記第１の変調制御の変調振幅を前記周波数固定制御モードになってから徐々に減少させるか、
    前記周波数固定制御モードから前記周波数変化制御モードに切り替わるときに
    前記第２の変調制御の変調振幅を前記周波数変化制御モードになってから徐々に減少させるか、
    の少なくとも一方を実行する
    請求項１に記載のスイッチング電源装置。
  6. 前記スイッチング制御回路は、
    前記周波数変化制御モードで動作させる区間の全域に渡って
    前記第１のスイッチング周波数を前記第２の変調信号で変調制御する
    請求項１に記載のスイッチング電源装置。
  7. 前記周波数変化制御モードで実行する
    前記第１のスイッチング周波数の前記第２の変調信号での変調制御は
    前記スイッチング素子の前記スイッチング周波数が高くなるほど変調振幅が大きく設定される
    請求項６に記載のスイッチング電源装置。
  8. 前記スイッチング制御回路は、
    前記周波数変化制御モードにおける
    前記スイッチング素子のターンオフタイミングを前記出力状態信号によらず一定に制御する
    請求項１に記載のスイッチング電源装置。
  9. 前記スイッチング制御回路は、
    前記周波数変化制御モードにおける
    前記スイッチング素子のターンオフタイミングを前記出力状態信号に応じて変化させる
    請求項１に記載のスイッチング電源装置。
  10. 前記スイッチング制御回路は、
    前記周波数変化制御モードにおける
    前記第１のスイッチング周波数が高くなるほど、前記スイッチング素子のターンオフタイミングを遅くする
    請求項９に記載のスイッチング電源装置。
  11. 請求項１から請求項１０までのうちいずれか１つに記載のスイッチング電源装置において、
    前記スイッチング制御回路を、半導体基板上に集積回路として形成した
    スイッチング制御用の半導体装置。
JP2018537172A 2016-08-30 2017-08-23 スイッチング電源装置および半導体装置 Active JP6778267B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016168618 2016-08-30
JP2016168618 2016-08-30
PCT/JP2017/030032 WO2018043228A1 (ja) 2016-08-30 2017-08-23 スイッチング電源装置および半導体装置

Publications (2)

Publication Number Publication Date
JPWO2018043228A1 JPWO2018043228A1 (ja) 2019-06-24
JP6778267B2 true JP6778267B2 (ja) 2020-10-28

Family

ID=61300914

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018537172A Active JP6778267B2 (ja) 2016-08-30 2017-08-23 スイッチング電源装置および半導体装置

Country Status (4)

Country Link
US (1) US10630187B2 (ja)
JP (1) JP6778267B2 (ja)
CN (1) CN109643957B (ja)
WO (1) WO2018043228A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018043227A1 (ja) * 2016-08-30 2018-03-08 パナソニックＩｐマネジメント株式会社 スイッチング電源装置および半導体装置
US10199918B2 (en) * 2017-07-10 2019-02-05 Semiconductor Components Industries, Llc Method of forming a semiconductor device
JP6949618B2 (ja) * 2017-08-15 2021-10-13 キヤノン株式会社 電源装置及び画像形成装置
CN110138230A (zh) * 2019-06-25 2019-08-16 西安特锐德智能充电科技有限公司 谐振电路控制方法、电源电路及充电桩
US11108322B2 (en) * 2019-10-16 2021-08-31 Semiconductor Components Industries, Llc Dual-mode control of a switch mode power supply

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000350487A (ja) * 1999-06-01 2000-12-15 Matsushita Electric Ind Co Ltd ブラシレスモータの制御装置
AU2003228831A1 (en) * 2003-05-06 2005-01-21 Semiconductor Components Industries L.L.C. Power factor correction circuit and method of varying switching frequency
JP4277628B2 (ja) 2003-08-28 2009-06-10 株式会社デンソー 車両用スイッチング電源装置
JP4461842B2 (ja) 2004-03-09 2010-05-12 株式会社デンソー スイッチングレギュレータ及びスイッチングレギュレータの制御方法
JP4836624B2 (ja) * 2006-03-23 2011-12-14 株式会社リコー スイッチングレギュレータ
JP2008312359A (ja) 2007-06-15 2008-12-25 Panasonic Corp スイッチング電源装置、並びにレギュレーション回路
JP4979536B2 (ja) 2007-10-15 2012-07-18 パナソニック株式会社 スイッチング電源装置
JP5343341B2 (ja) 2007-10-18 2013-11-13 サンケン電気株式会社 スイッチング電源装置
JP5230181B2 (ja) * 2007-12-07 2013-07-10 パナソニック株式会社 エネルギー伝達装置およびエネルギー伝達制御用半導体装置
JP2010288334A (ja) * 2009-06-09 2010-12-24 Panasonic Corp スイッチング電源装置及び半導体装置
JP2011004550A (ja) * 2009-06-19 2011-01-06 Panasonic Corp スイッチング電源装置および半導体装置
KR101563985B1 (ko) * 2009-09-30 2015-10-29 엘지디스플레이 주식회사 유기전계발광표시장치 및 그 구동방법
JP2011166917A (ja) * 2010-02-08 2011-08-25 Panasonic Corp スイッチング電源装置
WO2011158282A1 (ja) 2010-06-14 2011-12-22 パナソニック株式会社 スイッチング電源装置およびその制御用半導体装置
WO2011158284A1 (ja) * 2010-06-15 2011-12-22 パナソニック株式会社 スイッチング電源装置および半導体装置
KR101188014B1 (ko) * 2010-07-29 2012-10-05 성균관대학교산학협력단 태양광 발전시스템을 위한 플라이백 컨버터의 스위치 제어 장치 및 방법
JP5640830B2 (ja) 2011-03-10 2014-12-17 サンケン電気株式会社 スイッチング電源装置
JP2013038693A (ja) * 2011-08-10 2013-02-21 Denso Corp パルス発生回路
WO2013080403A1 (ja) * 2011-11-28 2013-06-06 パナソニック株式会社 スイッチング電源装置および半導体装置
CN102497103B (zh) * 2011-12-24 2014-03-19 西安启芯微电子有限公司 轻载高效率的dc-dc转换装置
JP6094976B2 (ja) * 2012-07-06 2017-03-15 パナソニックＩｐマネジメント株式会社 スイッチング電源装置および半導体装置
JP6015281B2 (ja) 2012-09-20 2016-10-26 富士電機株式会社 スイッチング電源装置
JP6131685B2 (ja) 2013-04-03 2017-05-24 富士電機株式会社 スイッチング電源装置
US9722490B2 (en) * 2013-09-05 2017-08-01 Intersil Americas LLC Smooth transition of a power supply from a first mode, such as a pulse-frequency-modulation (PFM) mode, to a second mode, such as a pulse-width-modulation (PWM) mode
US9509225B2 (en) * 2014-09-16 2016-11-29 Continental Automotive Systems, Inc. Efficient LLC resonant converter having variable frequency control and fixed frequency phase-shift PWM

Also Published As

Publication number Publication date
JPWO2018043228A1 (ja) 2019-06-24
CN109643957B (zh) 2020-12-11
US10630187B2 (en) 2020-04-21
CN109643957A (zh) 2019-04-16
WO2018043228A1 (ja) 2018-03-08
US20190190391A1 (en) 2019-06-20

Similar Documents

Publication Publication Date Title
US10630188B2 (en) Switching power supply apparatus and semiconductor device
JP6778267B2 (ja) スイッチング電源装置および半導体装置
JP5230181B2 (ja) エネルギー伝達装置およびエネルギー伝達制御用半導体装置
JP5341627B2 (ja) 半導体装置およびスイッチング電源装置
JP4210868B2 (ja) スイッチング電源装置
JP5513778B2 (ja) スイッチング電源回路
US20090201705A1 (en) Energy converting apparatus, and semiconductor device and switching control method used therein
US20190334428A1 (en) Power controlling semiconductor device, switched-mode power supply, and method of designing the device and power-supply
JP2008312359A (ja) スイッチング電源装置、並びにレギュレーション回路
KR20170105479A (ko) 전원 제어용 반도체 장치
JP2011015557A (ja) スイッチング電源装置およびスイッチング電源制御用半導体装置
US20110085356A1 (en) Switching element driving control circuit and switching power supply device
JP2004040856A (ja) スイッチング電源装置
US20100033992A1 (en) Switching power supply controller and semiconductor device used for the same
JP2017060271A (ja) スイッチング電源装置
JP6810150B2 (ja) スイッチング電源装置および半導体装置
JP2008228417A (ja) Ｄｃ−ｄｃコンバータ
JP2015126638A (ja) スイッチング電源装置
JP4387244B2 (ja) スイッチング電源装置
JP2017169297A (ja) 電源装置
JP2010057207A (ja) スイッチング電源装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200217

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200310

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200520

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201006

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201009

R150 Certificate of patent or registration of utility model

Ref document number: 6778267

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250