JP6280782B2 - スイッチング電源装置 - Google Patents

Description

本発明は、スイッチング電流を検出してパルス・バイ・パルス方式の過電流保護を行うスイッチング電源装置に関する。

スイッチング電源装置は、通電中に故障等した負荷に過大な電流が流れ込むのを防止するため、出力電流を一定以下に制限する過電流保護回路が設けられるのが一般的である。特に、パルス・バイ・パルス方式の過電流保護は、主スイッチング素子に流れるスイッチング電流を１パルスごとに観測し、各パルスのピーク値を制限するもので、高速応答性に優れている等の特徴があり、従来から広く使用されている。

例えば、図５（ａ）に示す従来のスイッチング電源装置１０は、パルス・バイ・パルス方式の過電流保護を行うシングルエンディッドフォワード型の電源装置である。入力電源１２が接続される入力ライン１４とグランドライン１６との間に、トランス１８の一次巻線１８ａと主スイッチング素子２０との直列回路が設けられ、主スイッチング素子２０がオンオフすることにより、一次巻線１８ａに入力電圧Viを断続した電圧が印加される。トランス１８の二次巻線１８ｂには整流平滑回路２２が接続され、二次巻線１８ｂに発生する電圧を整流平滑し、負荷２４に直流の出力電圧Vo及び出力電流Ioを供給する。

主スイッチング素子２０とグランドライン１６との間には、電流検出回路２６である検出抵抗２６ａが挿入されている。検出抵抗２６ａには、主スイッチング素子２０のスイッチング電流Idが流れることによって正の電圧降下が発生し、その電圧降下を電流検出電圧V26として出力する。電流検出回路２６は、図５（ｃ）に示すように、検出抵抗２６ａの損失を小さくするため、カレントトランス２６ｂを用いてスイッチング電流Idを小さい値に変換し、ダイオード２６ｃを通じて検出抵抗２６ａに流す形で電流検出電圧V26を生成する場合もある。

主スイッチング素子２０は、ここではＮチャネルのMOS型FETであり、制御回路２８が出力する駆動パルスVg32によって駆動され、駆動パルスVg32がハイレベルのときにオンし、ローレベルのときにオフする。

制御回路２８には、誤差増幅回路３０と駆動パルス生成回路３２が設けられている。誤差増幅回路３０は、出力電圧Voとその目標値Vo1との差を増幅した誤差増幅電圧V30を生成し、駆動パルス生成回路３２に向けて出力する。駆動パルス生成回路３２は、所定の基準三角波と誤差増幅電圧V30とを用いて電圧モード方式のパルス幅変調を行う。そして、出力電圧Voが目標値Vo1に近づくように駆動パルスVg32のハイレベル及びローレベルの時間を決定し、主スイッチング素子２０のオン時間及びオフ時間を制御する。

さらに制御回路２８には、過電流保護用の比較器３４が設けられている。比較器３４は、第一入力端子３４(1)に検出抵抗２６ａの出力端が接続され、第二入力端子３４(2)に第一基準電圧Vr1が設定され、第一入力端３４(1)の電圧V34(1)が第一基準電圧Vr1を超えると、比較器３４の出力が反転する。ここでは、電圧V34(1)は電流検出電圧V26である。駆動パルス生成回路３２は、比較器３４の出力が反転すると、誤差増幅電圧V30に関係なく、駆動パルスVg32をローレベルに反転させる。その結果、主スイッチング素子２０のオン時間が強制的に短くなり、出力電圧Voがダウンし出力電流Ioも制限される。

また、図５（ｂ）に示す従来のスイッチング電源装置３６は、パルス・バイ・パルス方式の過電流保護を行うフライバック型の電源装置である。上記のスイッチング電源装置１０と異なるのは、整流平滑回路２２に代えて整流平滑回路３８が設けられている点であり、その他の構成は同様であり同一の符号を付してある。

また、特許文献１の図７には、パルス・バイ・パルス方式の過電流保護を行うシングルエンディッドフォワード型の電源装置であって、電流モード方式のパルス幅変調を行うスイッチング電源装置（以下、特許文献１のスイッチング電源装置と称する。）が開示されている。このスイッチング電源装置の構成について、上記のスイッチング電源装置１０と対比して説明すると、図示しない誤差増幅回路が出力する誤差信号（誤差増幅電圧）が比較器の非反転入力端子（第二入力端子）に入力され、比較器が、誤差信号と反転入力端子（第一入力端子）に入力される電圧とを用いてパルス幅変調を行う。また、主スイッチング素子とグランドラインとの間に挿入された電流検出抵抗の出力端が比較器の反転入力端子に接続され、過電流保護用の第一基準電圧Vr1は、反転入力端子に接続されたツェナダイオード（ツェナ電圧がVr1）によって設定されている。したがって、上記のスイッチング電源装置１０と同様に、反転入力端子の電圧が第一基準電圧Vr1を超えると、主スイッチング素子のオン時間が短くなり、出力電圧がダウンし出力電流も制限される。

ここで特徴的なのは、比較器の反転入力端子と電流検出抵抗の出力端との間に、スロープ補正回路が設けられている点である。スロープ補正回路は、電流検出抵抗の出力端と比較器の反転入力端子との間に挿入された抵抗（以下、第一抵抗と称す）と、一端がグランドラインに接続されたタイマコンデンサとを有している。また、タイマコンデンサの他端に向けて一定の充電電流を供給する充電抵抗と、スイッチングの１周期が開始する直前（主スイッチング素子がオンする直前）にタイマコンデンサの電圧をリセットするスイッチを有している。さらに、ベース端子がタイマコンデンサの他端に接続されたＮＰＮトランジスタを有するエミッタフォロア回路と、ＮＰＮトランジスタのエミッタ端子と比較器の反転入力端子との間に接続された抵抗（以下、第二抵抗と称す）とを有している。この構成により、スイッチングの１周期の開始から次の周期が開始する直前までの期間、エミッタフォロア回路が第二抵抗を通じて出力する補正電流が第一抵抗に流れ、第一抵抗の両端に鋸波状の補正電圧が発生する。したがって、比較器の反転入力端子には、電流検出抵抗に発生する電流検出電圧にこの補正電圧を加算した電圧が入力される。

電流モード制御の場合、主スイッチング素子のオンの時比率が５０％を超えたとき、主スイッチング素子のオン時間とオフ時間がスイッチング周期毎に変化する電流発振現象が発生することが知られており、スロープ補正回路は、電流発振現象を防止するために設けられている。このスロープ補正回路の場合、鋸波状の補正電圧の傾きは、入力電圧によらず一定である。

特開２０１２−１５７１９１号公報

従来のスイッチング電源装置１０，３６、及び特許文献１のスイッチング電源装置は、図６に示すように、入力電圧Viが高いときの出力電流Ioの制限値Io2(H)が、入力電圧Viが低いときの制限値Io2(L)に比べて顕著に高くなり、入力電圧Viが高きときに十分な過電流保護を行うことができないという問題があった。この問題が発生する原因については、次の２つの要因を考察することによって概ね説明できる。第一の要因は「入力電圧Viの高低によって、出力電流Ioとスイッチング電流Idのピーク値Ipとの相関関係がどのように変化するか」ということである。また、第二の要因は「入力電圧Viの高低によって、過電流保護用の比較器が有する遅延時間の影響度がどのように変化するか」ということである。以下、第一及び第二要因について、各スイッチング電源装置ごとに考察する。

まず、シングルエンディッドフォワード型のスイッチング電源装置１０について考察する。ここで、スイッチング電源装置１０は、スイッチング周波数（１周期＝Tsw）が一定で、整流平滑回路２２の平滑インダクタ２２ａの電流が連続するインダクタ電流連続モード動作を行うものとする。また、トランス１８の励磁インダクタンスは十分大きく、整流平滑回路２２が有する２つのダイオードの順方向電圧は十分小さいとする。

第一の要因は、入力電圧Viが低くて出力電流IoがIo1（＜Io2(L)，Io2(H)）である動作点P1(L)の動作波形（図７（ａ））と、入力電圧Viが高くて出力電流Ioが同じIo1である動作点P1(H)の動作波形（図７（ｂ））とを比較することで考察できる。図７（ａ）は、主スイッチング素子２０に流れるスイッチング電流Id(L)の波形と、整流平滑回路２２の転流側ダイオード２２ｂに流れる電流If(L)の波形とを重ね書きしたものであり、トランスの巻線１８ａ，１８ｂの巻数比を勘案し、互いのピーク値がスイッチング電流Id(L)のピーク値Ip(L)で一致するように縦軸の縮尺を調整してある。また、Ir1は、比較器３４の第一基準電圧Vr1を検出抵抗２６ａの抵抗値で除算して求まる電流値である。図７（ｂ）も同様である。

出力電流Io＝Io1のとき、スイッチング電流Idのピーク値Ipは、出力電流Io1に、スイッチング電流Idが右肩上がりに上昇する成分ΔIdの1/2を加算したレベルとなる。動作点P1(L)とP2(H)は共に、出力電圧Voが目標値Vo1なるように主スイッチング素子２０がオンオフし、上昇成分ΔId(L)とΔId(H)が互いに等しく、ピーク値Ip(L)とIp(H)も互いに等しくなるので、出力電流Ioとピーク値Ipとの相関関係は、入力電圧Viの高低によらず一律となる。したがって、スイッチング電源装置１０の場合、第一の要因は、「入力電圧Viが高いほど出力電流Ioの制限値Io2が大きくなる」という問題の原因にはならない。

第二の要因は、入力電圧Viが低くて出力電流IoがIo2(L)である動作点P2(L)の動作波形（図８（ａ））と、入力電圧Viが高くて出力電流IoがIo2(H)である動作点P2(H)の動作波形（図８（ｂ））とを比較することで考察できる。

スイッチング電流Idが右肩上がりに上昇し、電流値Ir1に達すると、比較器３４等の動作遅延の時間td1が経過した時に主スイッチング素子２０がオフする。したがって、スイッチング電流Idは、時間td1の間も上昇し続ける。動作点P2(L)は、入力電圧Viが低くてドレイン電流Id(L)が上昇する傾きが小さいので、ドレイン電流Id(L)が、電流値Ir1を僅かに超える値Ip(L)まで上昇し、出力電流Ioの制限値Io2(L)が決定される。一方、動作点P2(H)は、入力電圧Viが高くてドレイン電流Id(H)が上昇する傾きが大きいので、ドレイン電流Id(H)が、同じ時間tdに間に電流値Ir1を大きく超える値Ip(H)まで上昇する。その結果、出力電流Ioの制限値Io2(H)が、上記の制限値Io2(L)よりも大きい値となる。したがって、スイッチング電源装置１０の場合、第二の要因は、「入力電圧Viが高いほど出力電流Ioの制限値Io2が大きくなる」という問題の原因となる。

次に、フライバック型のスイッチング電源装置３６の場合について考察する。フライバック型にも複数種類の動作形態があり、例えば、スイッチング周期Tswが一定でトランス電流不連続モード動作を行うケース（第１のケース）、スイッチング周期Tswが変動しトランス電流臨界モード動作を行うケース（第２のケース）、スイッチング周期Tswが変動し擬似共振モード動作を行うケース（第３のケース）等がある。以下、これら代表的な３つのケースについて順番に説明する。

まず、スイッチング電源装置３６において、スイッチング周期Tswが一定でトランス電流不連続モード動作を行うケース（第１のケース）を説明する。

第一の要因は、入力電圧Viが低くて出力電流IoがIo1（＜Io2(L)，Io2(H)）である動作点P1(L)の動作波形（図９（ａ））と、入力電圧Viが高くて出力電流Ioが同じIo1である動作点P1(H)の動作波形（図９（ｂ））とを比較することで考察できる。図９（ａ）は、主スイッチング素子２０に流れるスイッチング電流Id(L)の波形と、整流平滑回路３８の整流ダイオード３８ａに流れる電流If(L)の波形とを重ね書きしたものであり、トランスの巻線１８ａ，１８ｂの巻数比を勘案し、互いのピーク値がスイッチング電流Id(L)のピーク値Ip(L)で一致するように縦軸の縮尺を調整してある。また、Ir1は、比較器３４の第一基準電圧Vr1を検出抵抗２６ａの抵抗値で除算して求まる電流値である。図９（ｂ）、及び後述する図１０〜図１４も同様である。

出力電流Io＝Io1のとき、整流ダイオード３８ａが導通する時間tfの間に逆鋸波状の電流Ifが流れ、「逆鋸波状の部分の面積」と「Io1とTswとの積」が等しくなるように、電流Ifのピーク値及びスイッチング電流Idのピーク値Ipが決定される。動作点P1(L)とP2(H)は共に、出力電圧Voが目標値Vo1なるように主スイッチング素子２０がオンオフし、電流If(L)とIf(H)の右肩下がりの傾きが互いに等しく、時間tf(L)とtf(H)も互いに等しくなるので、出力電流Ioとピーク値Ipとの相関関係は、入力電圧Viの高低によらず一律となる。したがって、スイッチング電源装置３６の動作形態が第１のケースの場合、第一の要因は、「入力電圧Viが高いほど出力電流Ioの制限値Io2が大きくなる」という問題の原因にはならない。

第二の要因は、入力電圧Viが低くて出力電流IoがIo2(L)である動作点P2(L)の動作波形（図１０（ａ））と、入力電圧Viが高くて出力電流IoがIo2(H)である動作点P2(H)の動作波形（図１０（ｂ））とを比較することで考察できる。

スイッチング電流Idが右肩上がりに上昇し、電流値Ir1に達すると、比較器３４等の動作遅延の時間td1が経過した時に主スイッチング素子２０がオフする。したがって、スイッチング電流Idは、時間td1の間も上昇し続ける。動作点P2(L)は、入力電圧Viが低くてドレイン電流Id(L)が上昇する傾きが小さいので、ドレイン電流Id(L)が電流値Ir1を僅かに超える値Ip(L)まで上昇し、出力電流Ioの制限値Io2(L)が決定される。一方、動作点P1(H)は、入力電圧Viが高くてドレイン電流Id(H)が上昇する傾きが大きいので、ドレイン電流Id(L)が、同じ時間tdに間に電流値Ir1を大きく超える値Ip(H)まで上昇する。その結果、出力電流Ioの制限値Io2(H)が、上記の制限値Io2(L)よりも大きい値となる。したがって、スイッチング電源装置３６の動作形態が第１のケースの場合、第二の要因は、「入力電圧Viが高いほど出力電流Ioの制限値Io2が大きくなる」という問題の原因となる。

次に、スイッチング電源装置３６において、スイッチング周期Tswが変動しトランス電流臨界モード動作を行うケース（第２のケース）を説明する。

第一の要因は、入力電圧Viが低くて出力電流IoがIo1（＜Io2(L)，Io2(H)）である動作点P1(L)の動作波形（図１１（ａ））と、入力電圧Viが高くて出力電流Ioが同じIo1である動作点P1(H)の動作波形（図１２（ｂ））とを比較することで考察できる。

出力電流Io＝Io1のとき、整流ダイオード３８ａが導通する時間tfの間に逆鋸波状の電流Ifが流れ、「逆鋸波状の部分の面積」と「Io1とTswとの積」が等しくなるように、電流Ifのピーク値及びスイッチング電流Idのピーク値Ipが決定される。動作点P1(L)とP2(H)は共に、出力電圧Voが目標値Vo1なるように主スイッチング素子２０がオンオフし、電流If(L)とIf(H)の右肩下がりの傾きが互いに等しく、時間tf(L)とtf(H)も互いに等しくなるが、トランス電流臨界モードの動作を行うため、動作点P1(H)のスイッチング周期Tsw(H)が動作点P1(L)のスイッチング周期Tsw(L)より短くなる。その結果、出力電流IoがIo1で同じでも、動作点P1(H)のピーク値Ip(H)の方が動作点P1(L)のピーク値Ip(L)よりも低くなる。したがって、スイッチング電源装置３６の動作形態が第２のケースの場合、第一の要因は、「入力電圧Viが高いほど出力電流Ioの制限値Io2が大きくなる」という問題の原因となる。

第二の要因は、入力電圧Viが低くて出力電流IoがIo2(L)である動作点P2(L)の動作波形（図１２（ａ））と、入力電圧Viが高くて出力電流IoがIo2(H)である動作点P2(H)の動作波形（図１２（ｂ））とを比較することで考察できる。

スイッチング電流Idが右肩上がりに上昇し、電流値Ir1に達すると、比較器３４等の動作遅延の時間td1が経過した時に主スイッチング素子２０がオフする。したがって、スイッチング電流Idは、時間td1の間も上昇し続ける。動作点P2(L)は、入力電圧Viが低くてドレイン電流Id(L)が上昇する傾きが小さいので、ドレイン電流Id(L)が電流値Ir1を僅かに超える値Ip(L)まで上昇し、出力電流Ioの制限値Io2(L)が決定される。一方、動作点P1(H)は、入力電圧Viが高くてドレイン電流Id(H)が上昇する傾きが大きいので、ドレイン電流Id(L)が、同じ時間tdに間に電流値Ir1を大きく超える値Ip(H)まで上昇する。その結果、出力電流Ioの制限値Io2(H)が、上記の制限値Io2(L)よりも大きい値となる。したがって、スイッチング電源装置３６の動作形態が第２のケースの場合も、第二の要因は、「入力電圧Viが高いほど出力電流Ioの上限値Io2が大きくなる」という問題の原因となる。

次に、スイッチング電源装置３６において、スイッチング周期Tswが変動し擬似共振モード動作を行うケース（第３のケース）を説明する。擬似共振モードの動作は、上記のトランス電流臨界モードと類似しているが、異なるのは、整流ダイオード３８ａが非導通となった後、主スイッチング素子２０の両端電圧がゼロ付近まで低下するのを待って主スイッチング素子２０がオンするので、電流Id，ifの両方が流れない時間td2（ほぼ一定）が発生する点である。したがって、擬似共振モードのスイッチング周期Tswは、トランス電流臨界モードのスイッチング周期Tswに時間td2を加算した周期となる。

第一の要因は、入力電圧Viが低くて出力電流IoがIo1（＜Io2(L)，Io2(H)）である動作点P1(L)の動作波形（図１３（ａ））と、入力電圧Viが高くて出力電流Ioが同じIo1である動作点P1(H)の動作波形（図１３（ｂ））とを比較することで考察でき、考察される内容は、上述の第２のケースと同様である。したがって、スイッチング電源装置３６の動作形態が第３のケースの場合も、第一の要因は、「入力電圧Viが高いほど出力電流Ioの制限値Io2が大きくなる」という問題の原因となる。

第二の要因は、入力電圧Viが低くて出力電流IoがIo2(L)である動作点P2(L)の動作波形（図１４（ａ））と、入力電圧Viが高くて出力電流IoがIo2(H)である動作点P2(H)の動作波形（図１４（ｂ））とを比較することで考察でき、考察される内容は、上述の第２のケースと同様である。したがって、スイッチング電源装置３６の動作形態が第３のケースの場合も、第二の要因は、「入力電圧Viが高いほど出力電流Ioの上限値Io2が大きくなる」という問題の原因となる。

次に、特許文献１のスイッチング電源装置について考察する。特許文献１のスイッチング電源装置は、スイッチング周期Tswが一定のシングルエンディッドフォワード型であり、いわゆるインダクタ電流連続モード動作を行うとすると、第一及び第二の要因について考察される内容は、上述したスイッチング電源装置１０と同じである。また、このスイッチング電源装置の場合、上記のスロープ補正回路を有することから、新たに第三の要因が発生する。第三の要因とは、「入力電圧Viの高低によって、電流検出電圧に加算される補正電圧がどのように変化するか」ということである。

第三の要因は、入力電圧Viが低くて出力電流IoがIo1（＜Io2(L)，Io2(H)）である動作点P1(L)の動作波形（図１５（ａ））と、入力電圧Viが高くて出力電流Ioが同じIo1である動作点P1(H)の動作波形（図１５（ｂ））とを比較することで考察できる。図１５（ａ）は、比較器の反転入力端子に入力される電圧の波形であり、電流検出抵抗から出力される電流検出電圧Vd(L)の波形と第一抵抗に発生する鋸波状の補正電圧Vbの波形とを合波したものである。ta(L)は、スイッチング電流Id(L)が流れる時間である。電流検出電圧Vd(L)の波形は、電流検出抵抗の抵抗値で除算するとスイッチング電流Id(L)の波形になる。Vba(L)は、時間ta(L)が終了する時の補正電圧Vbの値である。図１５（ｂ）も同様である。

鋸波状の補正電圧Vbの波形は、入力電圧Viの高低によらず一定の傾きで上昇する。動作点P1(L)とP2(H)は共に、出力電圧Voが目標値Vo1なるように主スイッチング素子がオンオフしているので、動作点P2(H)の時間ta(H)が動作点P2(L)の時間ta(L)より長くなり、電圧値Vba(H)がVba(L)よりも小さくなる。その結果、出力電流Ioが同じIo1であるにもかかわらず、動作点P1(H)の方が、比較器の反転入力端子の電圧のピーク値と第一基準電圧Vr1との差が大きくなる。したがって、特許文献１のスイッチング電源装置回路の場合、第三の要因が、「入力電圧Viが高いほど出力電流Ioの制限値Io2が大きくなる」という問題の原因となる。

以上、５種類のスイッチング電源装置の過電流保護の問題点とその原因について説明した。その内容をまとめると表１のようになる。

本発明は、上記背景技術に鑑みて成されたものであり、入力電圧の高低に対して出力電流の制限値が変動するのを容易に抑制できるスイッチング電源装置を提供することを目的とする。

本発明は、入力電圧が印加される入力ライン及びグランドラインと、前記入力ラインと前記グランドラインとの間に接続された、トランスの一次巻線と主スイッチング素子との直列回路と、前記トランスの二次巻線に接続され、前記二次巻線に発生する電圧を整流平滑し、負荷に出力電圧及び出力電流を供給する整流平滑回路と、前記主スイッチング素子と直列の位置に挿入され、前記主スイッチング素子に流れるスイッチング電流を電圧変換することによって正の電流検出電圧を発生させ、一端が前記グランドラインに接続された検出抵抗の他端から出力する電流検出回路と、前記主スイッチング素子をオンオフさせるための駆動パルスを生成し、前記出力電圧に基づいて前記主スイッチング素子のオン時間及びオフ時間を制御する制御回路とを備え、前記制御回路は比較器を有し、前記比較器は、第一入力端子に前記検出抵抗の出力端が接続され、第二入力端子に第一基準電圧が設定され、前記第一入力端の電圧が前記第一基準電圧を超えると、前記比較器の出力が反転することによって前記駆動パルスのロジックが反転し、前記出力電圧に関係なく前記主スイッチング素子をオフさせるスイッチング電源装置であって、
前記検出抵抗の他端と前記比較器の第一入力端子との間に挿入された第一補正抵抗と、一端が前記グランドラインに接続されたタイマコンデンサと、前記タイマコンデンサの他端に向けて前記入力電圧の高低に応じて増減する充電電流を供給する充電回路と、前記主スイッチング素子のオフ期間に前記タイマコンデンサの電圧をリセットし、その後、オンが開始するタイミングで前記タイマコンデンサを充電可能にする放電回路と、ベース端子が前記タイマコンデンサの他端に接続されたＮＰＮトランジスタで構成されたエミッタフォロア回路と、前記エミッタフォロア回路の出力端である前記ＮＰＮトランジスタのエミッタ端子と前記比較器の第一入力端子との間に接続された第二補正抵抗とを備え、
前記主スイッチング素子がオンの期間、前記エミッタフォロア回路が前記第二補正抵抗を通じて出力する補正電流が前記第一補正抵抗に流れることによって、前記第一補正抵抗の両端に前記入力電圧の高低に応じて傾きが変化する鋸波状の補正電圧が発生するスイッチング電源装置である。

前記放電回路は、前記タイマコンデンサの他端と前記制御回路の出力との間に接続された放電抵抗及び放電ダイオードの直列回路であり、前記放電ダイオードのカソード端子が前記制御回路の側に配され、前記主スイッチング素子は、前記制御回路が出力する前記駆動パルスがハイレベルのときにオンし、ローレベルのときにオフするように構成されている。

前記制御回路には、前記駆動パルスを生成する駆動パルス生成回路と、前記出力電圧とその目標値との差を増幅した誤差増幅電圧を生成し、前記比較器の前記第二入力端子に向けて出力する誤差増幅回路とが設けられ、前記誤差増幅電圧が前記第一基準電圧よりも低いとき、前記比較器は、前記第二入力端子に入力された前記誤差増幅電圧と前記第一入力端子の電圧とを用いて電流モード方式のパルス幅変調を行い、前記駆動パルス生成回路は、この変調結果に基づいて前記駆動パルスを生成する構成にしてもよい。

前記主スイッチング素子のオンの時比率が５０％を超えたとき、前記第一補正抵抗の両端に発生する前記鋸波状の補正電圧により、前記主スイッチング素子のオン時間とオフ時間がスイッチング周期毎に変化する電流発振現象が防止される構成にしてもよい。

また、前記誤差増幅回路は、前記誤差増幅電圧を駆動パルス生成回路に向けて出力し、駆動パルス生成回路には前記第一基準電圧よりも低い第二基準電圧が設定され、前記駆動パルス生成回路は、前記誤差増幅電圧が前記第二基準電圧より低くなると、前記駆動パルスを出力する期間と停止する期間とを交互に繰り返すバーストモード動作を行う構成にしてもよい。

本発明のスイッチング電源装置は、入力電圧の高低に応じて傾きが変化する鋸波状の補正電圧を発生させる入力補正回路が設けられ、スイッチング電流を検出した電流検出電圧に補正電圧を加算することにより、入力電圧に対して出力電流の制限値が変動するのを抑制することができる。また、入力補正回路は、構成がシンプルで、補正量の調節（電流検出電圧に対する補正電圧の比率の調節）も容易である。

本発明のスイッチング電源装置の一実施形態を示す回路図である。 この実施形態の誤差増幅電圧−出力電流特性を表したグラフ（ａ）、出力電圧―出力電流特性を表したグラフ（ｂ）である。 この実施形態の動作点P1(L)における動作波形（ａ）、動作点P1(H)における動作波形（ｂ）である。 この実施形態の動作点P1(H)における動作波形（ａ）、動作点P0(H)における動作波形（ｂ）である。 従来のシングルエンディッドフォワード型のスイッチング電源装置を示す回路図（ａ）、従来のフライバック型のスイッチング電源装置を示す回路図（ｂ）、電流検出回路の他の例を示す回路図（ｃ）である。 従来のスイッチング電源装置の出力電圧―出力電流特性を表したグラフである。 図５（ａ）に示すスイッチング電源装置の動作点P1(L)における動作波形（ａ）、動作点P1(H)における動作波形（ｂ）である。 図５（ａ）に示すスイッチング電源装置の動作点P2(L)における動作波形（ａ）、動作点P2(H)における動作波形（ｂ）である。 図５（ｂ）に示すスイッチング電源装置（第１のケース）の動作点P1(L)における動作波形（ａ）、動作点P1(H)における動作波形（ｂ）である。 図５（ｂ）に示すスイッチング電源装置（第１のケース）の動作点P2(L)における動作波形（ａ）、動作点P2(H)における動作波形（ｂ）である。 図５（ｂ）に示すスイッチング電源装置（第２のケース）の動作点P1(L)における動作波形（ａ）、動作点P1(H)における動作波形（ｂ）である。 図５（ｂ）に示すスイッチング電源装置（第２のケース）の動作点P2(L)における動作波形（ａ）、動作点P2(H)における動作波形（ｂ）である。 図５（ｂ）に示すスイッチング電源装置（第３のケース）の動作点P1(L)における動作波形（ａ）、動作点P1(H)における動作波形（ｂ）である。 図５（ｂ）に示すスイッチング電源装置（第３のケース）の動作点P2(L)における動作波形（ａ）、動作点P2(H)における動作波形（ｂ）である。 スロープ補正回路を有する特許文献１のスイッチング電源装置の動作点P1(L)における動作波形（ａ）、動作点P1(H)における動作波形（ｂ）である。

以下、本発明のスイッチング電源装置の一実施形態について、図１〜図４に基づいて説明する。ここで、従来のスイッチング電源装置１０，３６と同様の構成は、同一の符号を付して説明する。この実施形態のスイッチング電源装置４０は、図１に示すように、パルス・バイ・パルス方式の過電流保護を行うフライバック型の電源装置であり、電流モード方式のパルス幅変調を行うと共に、スイッチング周波数Tswが変動して擬似共振モード動作を行う。

入力電源１２が接続される入力ライン１４とグランドライン１６との間に、トランス１８の一次巻線１８ａと主スイッチング素子２０との直列回路が設けられ、主スイッチング素子２０がオンオフすることにより、一次巻線１８ａに入力電圧Viを断続した電圧が印加される。トランス１８の二次巻線１８ｂには整流平滑回路３８が接続され、二次巻線１８ｂに発生する電圧を整流平滑し、負荷２４に直流の出力電圧Vo及び出力電流Ioを供給する。さらにトランス１８には、補助巻線１８ｃが設けられ、極性を示すドットが付された一端がグランドライン１６に接続されている。

主スイッチング素子２０とグランドライン１６との間には、電流検出回路２６である検出抵抗２６ａが挿入されている。検出抵抗２６ａには、主スイッチング素子２０のスイッチング電流Idが流れることによって正の電圧降下が発生し、その電圧降下を電流検出電圧Vdとして出力する。

主スイッチング素子２０は、ここではＮチャネルのMOS型FETであり、制御回路４２が出力する駆動パルスVg44によって駆動され、駆動パルスVg44がハイレベルのときにオンし、ローレベルのときにオフする。

制御回路４２には、誤差増幅回路３０、比較器３４、駆動パルス生成回路４４が設けられている。誤差増幅回路３０は、出力電圧Voとその目標値Vo1との差を増幅した誤差増幅電圧V30を生成し、駆動パルス生成回路４４及び比較器３４に向けて出力する。

比較器３４は第一及び第二入力端子３４(1)，３４(2)を有し、第一入力端子３４(1)は、電流検出回路２６の出力端に接続され、第二入力端子３４(2)は、誤差増幅回路３０の出力端に接続されている。また、第二入力端子３４(2)にはツェナーダイオード４６が接続され、そのツェナー電圧Vr1により、第一基準電圧Vr1が設定されている。

誤差増幅電圧V30が第一基準電圧Vr1より低いとき、比較器３４は、誤差増幅電圧V30と第一入力端子３４(1)の電圧V34(1)と用いて電流モード方式のパルス幅変調を行う。そして、駆動パルス生成回路４４は、比較器３４の変調出力に基づき、出力電圧Voを目標値Vo1に近づける駆動パルスVg44を生成する。一方、誤差増幅電圧V30が第一基準電圧Vr1を超えると、比較器３４は、電圧V34(1)が第二入力端子３４(2)に設定された第一基準電圧Vr1に達する毎に出力が反転し、駆動パルス生成回路４４は、比較器３４の出力反転を受けて駆動パルスVg44をローレベルに反転させる。その結果、主スイッチング素子２０のオン時間が強制的に短くなり、出力電圧Voがダウンし出力電流Ioも制限される。

また、駆動パルス生成回路４４は、擬似共振モード動作を実現するため、補助巻線１８ｃの電圧を観測している。具体的には、整流ダイオード３８ａが非導通になった後、主スイッチング素子２０の両端電圧がゼロ付近まで低下したことを、補助巻線１８ａの電圧Vsを観測することによって検出し、主スイッチング素子２０がオンに転じるタイミングを決定する。

さらに、駆動パルス生成回路４４には、第一基準電圧Vr1よりも低い第二基準電圧Vr2が設定され、誤差増幅電圧V30が第二基準電圧Vr2より低くなると、駆動パルスVg44を出力する期間と停止する期間とを交互に繰り返すバーストモード動作を行う。この制御回路４２は、比較器３４が電流モード方式のパルス幅変調を行う構成なので、図２（ａ）のグラフに示すように、誤差増幅電圧V30は、出力電流Ioが小さくなるほど低くなる。そこで、駆動パルス生成回路４４は、誤差増幅電圧V30が第二基準電圧Vr2以下になると、出力電流Ioが一定以下に低下した（例えば、負荷２４が動作を停止して待機状態になった）と判断し、バーストモード動作を行う。バーストモード動作が行われると、主スイッチング素子２０に発生するスイッチング損失等の無駄な電力消費が抑えられ、電源装置の省エネルギー化を図ることができる。

制御回路４２は、上記の構成に加え、出力電流Ioの制限値Io2を入力電圧Viの高低に応じて補正するための入力補正回路４８が設けられている。入力補正回路４８は、図１に示すように、第一補正抵抗５０、タイマコンデンサ５２、充電回路である充電抵抗５４、放電回路５６、エミッタフォロア回路５８、及び第二補正抵抗６０で構成されている。第一補正抵抗５０は、検出抵抗２６ａの主スイッチング素子２０側の一端と、比較器３４の第一入力端子３４(1)との間に挿入された抵抗で、検出抵抗２６ａよりも十分大きい抵抗値に設定されている。タイマコンデンサ５２は、一端がグランドライン１６に接続された比較的小さい容量のコンデンサである。充電抵抗５４は、入力ライン１４とタイマコンデンサ５２の他端との間に接続された抵抗で、タイマコンデンサ５２に向けて入力電圧Viの高低に応じて増減する充電電流を供給する働きをする。放電回路５６は、抵抗値が小さい放電抵抗５６ａと放電ダイオード５６ｂとの直列回路で成り、タイマコンデンサ５２の他端と駆動パルス生成回路４４の出力端との間に接続され、放電ダイオード５６ｂのカソード端子が駆動パルス生成回路４４側に配されている。放電回路５６は、主スイッチング素子２０のオフ期間にタイマコンデンサ５２の電圧V52をリセットし、その後、オンが開始するタイミングで前記タイマコンデンサを充電可能にする働きをする。エミッタフォロア回路５８は、補助巻線１８ｃの電圧Vsをピークホールドして直流電圧Vccを生成する補助電源回路５８ａと、ベース端子がタイマコンデンサ５２の他端に接続され、コレクタ端子が補助電源回路５８ａの出力に接続されたＮＰＮトランジスタ５８ｂとで構成され、エミッタ端子から電圧V52を低インピーダンスに出力する働きをする。第二補正抵抗６０は、エミッタフォロア回路５８の出力であるＮＰＮトランジスタ５８ｂのエミッタ端子と比較器３４の第一入力端子３４(1)との間に接続され、エミッタフォロア回路５８が出力する補正電流Ibの大きさを調節する働きをする。

入力補正回路４８は、次のように動作する。駆動パルスVg44がハイレベルの期間（主スイッチング素子２０がオンの期間）、放電回路５６が非導通となり、タイマコンデンサ５２が充電抵抗５４によって充電され、電圧V52が入力電圧Viの高低に応じた傾きで上昇する。駆動パルスVg44がローレベルに転じると（主スイッチング素子２０がオフに転じると）、放電回路５６が導通し、電圧V52が放電抵抗５６ａを通じて瞬時にリセットされ、電圧V52が放電ダイオード５６ｂの順方向電圧に保持される。したがって、電圧V52は、放電ダイオード５６ｂの順方向電圧を初期値として右肩上がりに上昇する鋸波状の波形となる。

エミッタフォロア回路５８の出力電圧は、電圧V52からＮＰＮトランジスタ５８ｂのベースエミッタ間飽和電圧を差し引いた電圧となり、放電ダイオード５６ｂの順方向電圧の影響がキャンセルされる。したがって、この放電回路５６によれば、ＮＰＮトランジスタ５８ｂのベースエミッタ間飽和電圧が放電ダイオード５６ｂの順方向電圧によって温度補償されるという利点がある。

エミッタフォロア回路５８が第二補正抵抗６０を通じて出力する補正電流Ibは、第一補正抵抗５０及び検出抵抗２６ａに流れる。補正電流Ibは、エミッタフォロア回路５８の出力電圧と類似した波形となり、第一補正抵抗５０の両端に入力電圧Viの高低に応じて傾きが変化する鋸波状の補正電圧Vbが発生する。

この入力補正回路４８は、特許文献１のスイッチング電源装置が有するスロープ補正回路と同様に、電流発振現象を防止する働きもする。電流発振現象は、入力電圧Viが低いとき（スイッチング電流Idの傾きが小さいとき）ほど発生しやすい。したがって、入力電圧補正回路４８は、電流発振現象を確実に防止するため、入力電圧Viが低いときでも補正電圧Vbの傾きが一定以上になるように設計されている。電流発振現象が発生しないことが明らかな場合は、設計時にこのようなことを考慮する必要はない（例えば、主スイッチング素子２０のオンの時比率が５０％以上にならない場合等）。

次に、入力電圧Viと出力電流Ioの制限値Io2との関係について説明する。スイッチング電源装置４０の場合、図２（ｂ）に示すように、入力電圧Viが高いときの制限値Io2(H)を、入力電圧Viが低いときの制限値Io(L)とほぼ同じ値にすることができる。

スイッチング電源装置４０は擬似共振モードで動作するフライバック型の電源装置なので、第一の要因である「入力電圧Viの高低によって、出力電流Ioとスイッチング電流Idのピーク値Ipとの相関関係がどのように変化するか」という点と、第二の要因である「入力電圧Viの高低によって、過電流保護用の比較器が有する遅延時間の影響度がどのように変化するか」という２つの要因が、「入力電圧Viが高いほど出力電流Ioの制限値Io2が大きくなる」という問題の原因となり得る。これは、図１３、図１４を用いて説明した通りである。

しかし、スイッチング電源装置４０の場合、第一の要因と第二の要因は、入力補正回路４８が出力する独特の補正電圧Vbの働きによってキャンセルされる。まず、入力電圧Viが低くて出力電流IoがIo1（＜Io2(L)，Io2(H)）である動作点P1(L)の動作波形（図３（ａ））と、入力電圧Viが高くて出力電流Ioが同じIo1である動作点P1(H)の動作波形（図３（ｂ））とを比較する。ここで、図３（ａ）は、比較器３４の第一入力端子３４の電圧V34(1)の波形であり、検出抵抗２６ａから出力される電流検出電圧Vd(L)の波形と第一補正抵抗５０に発生する補正電圧Vb(L)の波形とを合波したものである。ta(L)は、スイッチング電流Id(L)が流れる時間である。電流検出電圧Vd(L)の波形は、検出抵抗２６ａの抵抗値で除算するとスイッチング電流Id(L)の波形になる。Vba(L)は、時間ta(L)が終了する時の補正電圧Vbの値である。図３（ｂ）も同様である。

図３（ａ），（ｂ）から分かるように、入力補正回路４８が生成する補正電圧Vbは、入力電圧Viの高低に応じて傾きが変化し、電圧値Vba(H)が電圧値Vba(L)よりも適度に高くなる。その結果、出力電流Ioが同じIo1であるにもかかわらず、動作点P1(H)の方が、電圧V34(1)のピーク値と第一基準電圧Vr1との差が小さくなる。したがって、補正電圧Vbの傾きの変化が第一の要因と第二の要因を打ち消す方向に働き、「入力電圧Viが高いほど出力電流Ioの制限値Io2が大きくなる」という問題が解消される。

また、スイッチング電源装置４０の場合、入力補正回路４８を有しているので、第三の要因である「入力電圧Viの高低によって、電流検出電圧Vdに加算される補正電圧Vbがどのように変化するか」という点も考察すべきである。しかし、スイッチング電源装置４０の場合、図１５を用いて説明した特許文献１のスイッチング電源とは異なり、電圧値Vba(H)が電圧値Vba(L)よりも高い。したがって、第三の要因は、「入力電圧Viが高いほど出力電流Ioの制限値Io2が大きくなる」という問題の原因にはならない。

次に、入力補正回路４８の動作と駆動パルス生成回路４４が行うバーストモード動作との関係について説明する。先に述べたように、スイッチング電源装置４０の比較器３４は、誤差増幅電圧V30と第一入力端子３４(1)の電圧V34(1)と用いて電流モード方式のパルス幅変調を行うため、誤差増幅電圧V30が電圧V34(1)のピーク値とほぼ等しくなる。したがって、出力電流Ioが小さくなると、電圧V34(1)及び誤差増幅電圧V30が低下し、誤差増幅電圧V30が第二基準電圧Vr1以下になると、消費電力を抑えるためのバーストモード動作を開始する。

ここで、入力電圧Viが高くて出力電流IoがIo1である動作点P1(H)の動作波形（図４（ａ））と、入力電圧Viが高くて出力電流Ioが非常に小さい動作点P0(H)の動作波形（図４（ｂ））とを比較する。図４（ａ）は、比較器３４の第一入力端子３４(1)の電圧V34(1)の波形であり、検出抵抗２６ａから出力される電流検出電圧Vd(H)の波形と第一補正抵抗５０に発生する補正電圧Vb(H)の波形とを合波したものである。図４（ｂ）も同様である。

図４（ａ），（ｂ）から分かるように、駆動パルス生成回路４４は、電圧V34(1)に補正電圧Vbの成分が含まれているものの、軽負荷時のバーストモード動作を適切に行うことができる。これは、補正電圧Vbが右肩上がりの鋸波状の波形になっていることによる効果である。

比較例として、補正電圧Vbが直流電圧であり、入力電圧Viが低いときの値がVba(L)、高いときの値Vba(H)で、これらと第二基準電圧Vr2との大小関係が、Vba(H)＞Vr2＞Vba(L)となっている場合を考える。この場合、入力電圧Viが低いときは、出力電流Ioゼロになると誤差増幅電圧V30がほぼVba(L)まで低下し、第二基準電圧Vr2より低くなるので、バーストモード動作を行うことができる。一方、入力電圧Viが高いときは、出力電流Ioゼロになると誤差増幅電圧V30がほぼVba(H)までしか低下せず、第二基準電圧Vr2より高い値に保持されるので、バーストモード動作を行うことができない。

このように、スイッチング電源装置４０は、補正電圧Vbが右肩上がりの鋸波状の波形になっていることによって、入力電圧Viの高低によらず、出力電流Ioが小さい時のバーストモード動作を適切に行うことができる。

以上説明したように、スイッチング電源装置４０は、入力電圧Viの高低に応じて傾きが変化する鋸波状の補正電圧Vbを発生させる入力補正回路４８が設けられ、スイッチング電流Idを検出した電流検出電圧Vdに補正電圧Vbを加算することにより、入力電圧Viに対して出力電流Ioの制限値Io2が変動するのを抑制することができる。また、入力補正回路４８は、構成がシンプルで、補正量の調節（電流検出電圧Vdに対する補正電圧Vdの比率の調節）も容易である。また、補正電圧Vbが鋸波状の波形なので、電流発振現象を防止できるという効果、軽負荷時のバーストモード動作を適切に行うことができるという効果も得られる。
なお、本発明のスイッチング電源装置は、上記実施形態に限定されるものではない。例えば、入力補正回路の充電回路は、入力電圧の高低に応じて増減する充電電流をタイマコンデンサに向けて供給可能な回路であればよく、上記の充電抵抗５４の一端を、入力ライン１４ではなく、入力電圧の高低に応じて電位が変化する他の回路部分に接続してもよい。また、充電抵抗５４に代えて、入力電圧を電流信号に変換して出力する電圧―電流変換回路等を使用してもよい。

入力補正回路の放電回路は、上記の放電回路５６の構成に限定されず、例えば、特許文献１のスイッチング電源装置と同様に、スイッチングの１周期が開始する直前（主スイッチング素子がオンする直前）にタイマコンデンサの電圧をリセットするスイッチの構成でもよい。

電流検出回路は、図１に示すように、主スイッチング素子２０とグランドライン１６の間に検出抵抗２６ａを挿入する構成でもよいし、図４（ｃ）に示すように、カレントトランス２６ｂ等を用いた構成にしてもよい。

スイッチング電源装置４０は、比較器３４で電流モード方式のパルス幅変調を行い、これを利用して駆動パルス生成回路４４がバーストモード動作を行うという構成であるが、バーストモード動作の機能は必要に応じて省略することができる。また電流モード方式を電圧モード方式に変更してもよい。いずれの場合も、上記と同様に、入力電圧Viに対して出力電流Ioの制限値Io2が変動するのを抑制できる等の優れた効果を得ることができる。

また、スイッチング電源装置４０は、表１の中の「スイッチング周波数が変動し擬似共振モード動作を行うフライバック型の電源装置」に該当し、上述したように、新規な構成の入力補正回路を設けることにより、第一及び第二の要因の影響を打ち消すことができ、第三の要因による悪影響も発生しない。この新規な入力補正回路は、表１に例示した他の回路方式に適用することも可能であり、同様の作用効果を得ることができる。例えば、「スイッチング周波数が変動しトランス電流臨界モード動作を行うフライバック型の電源装置」に適用した場合、第一及び第二の要因の影響を打ち消すことができる。「スイッチング周波数が一定でインダクタ電流連続モード動作を行シングルエンディッドフライバック型の電源装置」や「スイッチング周波数が一定でトランス電流不連続モード動作を行うフライバック型の電源装置」の場合も、第二の要因の影響を打ち消すことができる。その他、各種ブリッジ型、プッシュプル型の電源装置に適用することも可能である。なお、第一及び第二の要因の２つを打ち消す場合は、第二の要因だけを打ち消す場合よりも、補正量（電流検出電圧に対する補正電圧の比率）を大きくすることが好ましい。補正量の調節は、入力補正回路の第一及び第二補正抵抗の抵抗値、タイマコンデンサの容量値、充電回路の充電電流の大きさ等を変更することによって容易に行うことができる。

１０，３６，４０ スイッチング電源装置
１４ 入力ライン
１６ グランドライン
１８ トランス
１８ａ 入力巻線
１８ｂ 出力巻線
２０ 主スイッチング素子
２２，３８ 整流平滑回路
２６ 電流検出回路
２６ａ 検出抵抗
２８，４２ 制御回路
３０ 誤差増幅回路
３２，４４ 駆動パルス生成回路
３４ 比較器
３４(1) 第一入力端子
３４(2) 第二入力端子
４８ 入力補正回路
５０ 第一補正抵抗
５２ タイマコンデンサ
５４ 充電抵抗（充電回路）
５６ 放電回路
５６ａ 放電抵抗
５６ｂ 放電ダイオード
５８ エミッタフォロア回路
５８ｂ ＮＰＮトランジスタ
６０ 第二補正抵抗
Ib 補正電流
Id スイッチング電流
Io 出力電流
Io2 制限値
V30 誤差増幅電圧
V34(1) 第一入力端子の電圧
Vb 補正電圧
Vd 電流検出電圧
Vg44 駆動パルス
Vi 入力電圧
Vo 出力電圧
Vo1 出力電圧の目標値
Vr1 第一基準電圧
Vr2 第二基準電圧

Claims (4)

1. 入力電圧が印加される入力ライン及びグランドラインと、前記入力ラインと前記グランドラインとの間に接続された、トランスの一次巻線と主スイッチング素子との直列回路と、前記トランスの二次巻線に接続され、前記二次巻線に発生する電圧を整流平滑し、負荷に出力電圧及び出力電流を供給する整流平滑回路と、前記主スイッチング素子と直列の位置に挿入され、前記主スイッチング素子に流れるスイッチング電流を電圧変換することによって正の電流検出電圧を発生させ、一端が前記グランドラインに接続された検出抵抗の他端から出力する電流検出回路と、前記主スイッチング素子をオンオフさせるための駆動パルスを生成し、前記出力電圧に基づいて前記主スイッチング素子のオン時間及びオフ時間を制御する制御回路とを備え、
   前記制御回路は比較器を有し、前記比較器は、第一入力端子に前記検出抵抗の出力端が接続され、第二入力端子に第一基準電圧が設定され、前記第一入力端の電圧が前記第一基準電圧を超えると、前記比較器の出力が反転することによって前記駆動パルスのロジックが反転し、前記出力電圧に関係なく前記主スイッチング素子をオフさせるスイッチング電源装置において、
   前記検出抵抗の他端と前記比較器の第一入力端子との間に挿入された第一補正抵抗と、一端が前記グランドラインに接続されたタイマコンデンサと、前記タイマコンデンサの他端に向けて前記入力電圧の高低に応じて増減する充電電流を供給する充電回路と、前記主スイッチング素子のオフ期間に前記タイマコンデンサの電圧をリセットし、その後、オンが開始するタイミングで前記タイマコンデンサを充電可能にする放電回路と、ベース端子が前記タイマコンデンサの他端に接続されたＮＰＮトランジスタで構成されたエミッタフォロア回路と、前記エミッタフォロア回路の出力端である前記ＮＰＮトランジスタのエミッタ端子と前記比較器の第一入力端子との間に接続された第二補正抵抗とを備え、
   前記放電回路は、前記タイマコンデンサの他端と前記制御回路の出力との間に接続された放電抵抗及び放電ダイオードの直列回路であり、前記放電ダイオードのカソード端子が前記制御回路の側に配され、
   前記主スイッチング素子は、前記制御回路が出力する前記駆動パルスがハイレベルのときにオンし、ローレベルのときにオフし、
   前記主スイッチング素子がオンの期間、前記エミッタフォロア回路が前記第二補正抵抗を通じて出力する補正電流が前記第一補正抵抗に流れることによって、前記第一補正抵抗の両端に前記入力電圧の高低に応じて傾きが変化する鋸波状の補正電圧が発生することを特徴とするスイッチング電源装置。
2. 前記制御回路には、前記駆動パルスを生成する駆動パルス生成回路と、前記出力電圧とその目標値との差を増幅した誤差増幅電圧を生成し、前記比較器の前記第二入力端子に向けて出力する誤差増幅回路とが設けられ、
   前記誤差増幅電圧が前記第一基準電圧よりも低いとき、前記比較器は、前記第二入力端子に入力された前記誤差増幅電圧と前記第一入力端子の電圧とを用いて電流モード方式のパルス幅変調を行い、前記駆動パルス生成回路は、この変調結果に基づいて前記駆動パルスを生成する請求項１記載のスイッチング電源装置。
3. 前記主スイッチング素子のオンの時比率が５０％を超えたとき、前記第一補正抵抗の両端に発生する前記鋸波状の補正電圧により、前記主スイッチング素子のオン時間とオフ時間がスイッチング周期毎に変化する電流発振現象が防止される請求項２記載のスイッチング電源装置。
4. 前記誤差増幅回路は、前記誤差増幅電圧を駆動パルス生成回路に向けて出力し、
   駆動パルス生成回路には前記第一基準電圧よりも低い第二基準電圧が設定され、前記駆動パルス生成回路は、前記誤差増幅電圧が前記第二基準電圧より低くなると、前記駆動パルスを出力する期間と停止する期間とを交互に繰り返すバーストモード動作を行う請求項２又は３記載のスイッチング電源装置。