JP3566201B2 - チョッパ型レギュレータ - Google Patents
チョッパ型レギュレータ Download PDFInfo
- Publication number
- JP3566201B2 JP3566201B2 JP2000344387A JP2000344387A JP3566201B2 JP 3566201 B2 JP3566201 B2 JP 3566201B2 JP 2000344387 A JP2000344387 A JP 2000344387A JP 2000344387 A JP2000344387 A JP 2000344387A JP 3566201 B2 JP3566201 B2 JP 3566201B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- voltage
- switch current
- output voltage
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Protection Of Static Devices (AREA)
- Dc-Dc Converters (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ＤＣ−ＤＣコンバータなどの直流安定化電源装置として好適に実施されるチョッパ型レギュレータ（スイッチングレギュレータ）に関し、特に過電流保護手段を有するものに関する。
【０００２】
【従来の技術】
前記チョッパ型レギュレータは、トランジスタを一種の可変抵抗として用いることで入力電圧を所望の出力電圧に降下させるドロッパ型レギュレータに対して、入力電圧より高い出力電圧を得ることができるとともに、スイッチングのデューティ比によって前記所望の出力電圧を得ることができるので、入出力間の電圧差が大きい用途で効率が良いという利点があり、広く採用されるようになってきている。
【０００３】
このチョッパ型レギュレータには、通常、過熱保護、過電流保護などの多機能の保護回路が内蔵されている。前記過電流保護の方式では、スイッチング素子に流れるスイッチ電流を検出するスイッチ電流検出手段を有し、そのスイッチ電流が予め定める過電流検出レベル以上となると過電流保護手段がスイッチング素子をＯＦＦさせ、次の周期までＯＦＦし続けるパルス・バイ・パルス方式が一般的である。
【０００４】
図１０は、そのようなパルス・バイ・パルス方式で過電流保護を行う典型的な従来技術のチョッパ型レギュレータ１の電気的構成を示すブロック図である。このレギュレータ１は、大略的に、レギュレータＩＣ２に、入力側の平滑コンデンサ３と、出力パルスを整流するダイオード４、コイル５および平滑コンデンサ６と、フィードバック用の抵抗７，８とが外付けされて構成されている。電源９からの入力直流電流は、平滑コンデンサ３で平滑化された後、レギュレータＩＣ２に入力され、所望出力電圧を維持するためのデューティでスイッチングされる。
【０００５】
レギュレータＩＣ２からのスイッチングパルスは平滑コンデンサ６および負荷１０に与えられ、スイッチングのＯＦＦ時にはＯＮ時にコイル５に蓄積されていた磁気エネルギによる電流が、ダイオード４を介して前記平滑コンデンサ６および負荷１０に与えられる。
【０００６】
レギュレータＩＣ２は、ＰＮＰトランジスタ１１およびＮＰＮトランジスタ１２がダーリントン接続されて成るスイッチング素子１３と、前記スイッチング素子１３と直列に接続され、負荷電流を電圧に変換する電流検出抵抗１４およびコンパレータ１５から成る過電流検出回路１６と、制御回路２１とを備えて構成されている。制御回路２１は、基準電圧回路２２と、誤差増幅回路２３と、ＰＷＭコンパレータ２４と、発振回路２５と、フリップフロップ２６と、ＮＡＮＤ回路２７とを備えて構成されている。
【０００７】
図１１は、上述のように構成されるレギュレータ１の動作を説明するための波形図である。誤差増幅回路２３は、出力電圧を前記抵抗７，８で分圧して得られたフィードバック電圧ｖａｄｊと基準電圧回路２２からの基準電圧ｖｒｅｆとの誤差を増幅し、図１１（ｃ）で示す閾値電圧ｖｔｈを作成する。ＰＷＭコンパレータ２４は、図１１（ｃ）で示すように、発振回路２５からの三角波をこの閾値電圧ｖｔｈでスライスして、図１１（ｄ）で示すように、出力電圧が低くなる程、小さいデューティのパルスを作成する。
【０００８】
ＰＷＭコンパレータ２４からの出力はＮＡＮＤ回路２７の一方の入力に与えられており、ＮＡＮＤ回路２７の他方の入力にはフリップフロップ２６の反転出力が与えられる。フリップフロップ２６のセット入力端子には過電流検出回路１６のコンパレータ１５の出力が与えられ、リセット入力端子には発振回路２５から三角波の周期毎にリセットパルスが入力される。
【０００９】
したがって、図１１（ｂ）で示すスイッチ電流が時刻ｔ１以前で示すように予め定める過電流検出レベルｖｃ未満であると、過電流検出回路１６のコンパレータ１５はローレベルを出力しており、これによってフリップフロップ２６はリセットされたままとなり、その反転出力は図１１（ｅ）で示すようにハイレベルのままとなる。したがって、ＮＡＮＤ回路２７からは、図１１（ｆ）で示すように前記ＰＷＭコンパレータ２４からのパルスが反転されて、前記ＰＮＰトランジスタ１１に対応したローアクティブのパルスが出力される。こうしてスイッチング素子１３が駆動され、前記図１１（ｂ）で示すようなスイッチ電流が流れ、図１１（ａ）で示すように出力電流が増加してゆく。
【００１０】
これに対して、時刻ｔ１において前記スイッチ電流が過電流検出レベルｖｃ以上となると、過電流検出回路１６のコンパレータ１５はハイレベルを出力し、これによってフリップフロップ２６がセットされて、その反転出力はローレベルに切換わり、したがってＮＡＮＤ回路２７の出力はハイレベルとなってスイッチング素子１３をＯＦＦし、三角波の次の周期でフリップフロップ２６がリセットされるまでＯＦＦし続ける。こうして、スイッチ電流のピークを制限し、前記パルス・バイ・パルス方式の過電流保護動作が実現される。
【００１１】
【発明が解決しようとする課題】
上述のような過電流保護動作を行った場合、理想的には過電流時のスイッチ電流のピークが前記過電流検出レベルｖｃ以上にはならないことが望ましいけれども、図１１（ｆ）で示すように、フリップフロップ２６がセットされた時刻ｔ１、すなわちスイッチ電流が過電流検出レベルｖｃに達した時点から、ＮＡＮＤ回路２７の出力が実際にハイレベルとなる時刻ｔ２までの時間ｗだけ、スイッチング素子１３がＯＦＦするのに応答遅れを生じる。前記時間ｗは、たとえば数百ｎｓｅｃ〜１μｓｅｃである。
【００１２】
したがって、スイッチング素子１３のスイッチ電流のピーク、すなわちスイッチング素子１３がＯＦＦされる時刻ｔ２での電流値は、前記過電流検出レベルｖｃを超えたｖｐ１，ｖｐ２，ｖｐ３，…となる。前記ピーク値ｖｐは、スイッチ電流の傾きｋに依存し、
ｖｐ＝ｖｃ＋ｋ×ｗ
で表される。前記傾きｋは、入力電圧ｖｉｎ、出力電圧ｖｏ、ＮＰＮトランジスタ１２の出力飽和電圧ｖｓａｔおよびコイル５のインダクタンスＬによって決定され、次式で表される。
【００１３】
ｋ＝（ｖｉｎ−ｖｓａｔ−ｖｏ）／Ｌ
前記ピーク値ｖｐが大きくなると、デバイス自身の負担も大きくなり、安全面および信頼性に悪影響を及ぼしてしまう。また、レギュレータＩＣ２の外付け部品の設計をする際、部品の電流最大定格をそのピーク値ｖｐ以上に設定する必要があるので、傾きｋが大きい用途の場合、小さい用途に比べて大きな定格の部品を使用しなければいけないという問題がある。
【００１４】
しかしながら、上述のチョッパ型レギュレータ１では、過電流検出レベルｖｃが固定されているので、遅れの時問ｗだけ傾きｋに比例して大きくなる電圧が加わることになり、このスイッチ電流ピークの増加分を考慮した周辺回路設計をしなければならないだけでなく、チョッパ型レギュレータ自身の安全面および信頼性面にも悪影響を及ぼしてしまうという問題がある。
【００１５】
本発明の目的は、過電流時のスイッチ電流ピークを抑えることで、設計性や信頼性を向上するようにしたチョッパ型レギュレータを提供することである。
【００１６】
【課題を解決するための手段】
本発明のチョッパ型レギュレータは、スイッチング素子が出力電圧に応じて入力直流電流をスイッチングすることで所望とする出力電圧を得るようにし、スイッチ電流検出手段が前記スイッチング素子に流れるスイッチ電流を検出し、予め定める過電流検出レベル以上となると過電流保護手段が前記スイッチ電流のピークを制限するようにしたチョッパ型レギュレータにおいて、前記スイッチ電流の傾きを検出する傾き検出手段と、前記傾き検出手段の検出結果に応答して、前記過電流検出レベルを調節するレベル調節手段とを含み、前記レベル調節手段は、前記過電流検出レベルを調節することで、前記過電流検出レベルに、前記スイッチ電流検出手段が前記過電流検出レベル以上となる前記スイッチ電流を検出してから前記過電流保護手段が前記スイッチのピークを制限するまでの動作遅れによる前記スイッチ電流のピークの増加分を加えた値を調節することを特徴とする。
【００１７】
上記の構成によれば、スイッチ電流のピーク、すなわち実際にスイッチング素子がＯＦＦ駆動される時点でのスイッチ電流には、一般に過電流保護手段の保護動作の遅れによって過電流検出レベルを超えてしまうのに対して、傾き検出手段がスイッチ電流の傾きを検出し、レベル調節手段がその検出結果に応答して、前記過電流検出レベルを調節する。すなわち、前記スイッチ電流の傾きが大きくなる程、前記過電流検出レベルを低く設定する。
【００１８】
したがって、スイッチ電流の傾きが変化しても、それに応じて設定された過電流検出レベルで保護動作を行うと、前記スイッチ電流のピークを常に一定にすることができ、周辺回路部品の選定に自由度を持たせ、デバイス自身への負担も低減することができ、設計性や信頼性を向上することができる。
【００１９】
また、本発明のチョッパ型レギュレータでは、前記スイッチ電流検出手段は、スイッチング素子と直列に接続され、スイッチ電流を電圧に変換する電流検出抵抗および前記電流検出抵抗の端子間電圧が予め定める電圧以上であるか否かから過電流であるか否かを判定するコンパレータで構成され、前記レベル調節手段は、前記電流検出抵抗と誤差増幅回路との間に接続される調整抵抗と、その調整抵抗に流れる電流を調整する電流制御手段とを有することを特徴とする。
【００２０】
上記の構成によれば、コンパレータの閾値電圧が過電流検出レベルと同一の役割を果たすので、過電流であるか否かを判定するために用いる基準電圧を作成する回路を省略することができ、簡単な回路構成で過電流検出を行うことができる。また、レベル調節手段を、調整抵抗と、その調整抵抗に流れる電流を調整するトランジスタ等の電流制御手段で構成するので、簡単な回路構成で前記過電流検出レベルを調節することもできる。
【００２１】
さらにまた、本発明のチョッパ型レギュレータでは、前記傾き検出手段は、入力直流電圧の大きさから前記スイッチ電流の傾きを検出することを特徴とする。
【００２２】
上記の構成によれば、入力直流電圧が高くなる程、スイッチ電流の傾きが大きくなることを利用して、該入力直流電圧を用いる簡単な構成で、スイッチ電流の傾きを検出することができる。
【００２３】
また、本発明のチョッパ型レギュレータでは、前記傾き検出手段は、入出力間電圧差の大きさから前記スイッチ電流の傾きを検出することを特徴とする。
【００２４】
上記の構成によれば、入出力間電圧差が大きくなる程、スイッチ電流の傾きが大きくなることを利用して、該入出力間電圧差を用いる簡単な構成で、出力電圧可変型チョッパレギュレータにおいても、スイッチ電流の傾きを検出することができる。
【００２５】
さらにまた、本発明のチョッパ型レギュレータでは、前記傾き検出手段は、スイッチング素子のデューティから前記スイッチ電流の傾きを検出することを特徴とする。
【００２６】
上記の構成によれば、デューティが小さいときには入出力電圧差が大きく、それに応じてスイッチング素子のスイッチ電流の傾きが大きくなることを利用して、該デューティからスイッチ電流の傾きを検出する。
【００２７】
したがって、出力電圧可変型のチョッパレギュレータにおいて、出力電圧検出端子を省略しても、入出力電圧差に応じてスイッチ電流の傾き検出を行い、かつ過電流検出レベルをその傾きに応じて調節し、スイッチ電流ピークを一定に抑えることができる。
【００２８】
また、本発明のチョッパ型レギュレータでは、前記傾き検出手段は、前記デューティを、出力電圧を分圧したフィードバック電圧と、所望出力電圧に対応した基準電圧との誤差を増幅する誤差増幅回路の出力電圧の大きさから検出することを特徴とする。
【００２９】
上記の構成によれば、前記誤差増幅回路の出力電圧はスイッチング素子のデューティ、したがって入出力電圧差に対応していることを利用して、誤差増幅回路の出力電圧の大きさから入出力電圧差を検出する。
【００３０】
したがって、デューティの検出に特別な構成を設ける必要はなく、非常に簡単な回路で実現することができる。
【００３１】
さらにまた、本発明のチョッパ型レギュレータでは、前記傾き検出手段は、前記誤差増幅回路の出力電圧の大きさを判定するための基準電圧を、該誤差増幅回路の基準電圧を分圧して共用することを特徴とする。
【００３２】
上記の構成によれば、傾き検出手段の構成を、一層簡略化することができる。
【００３３】
【発明の実施の形態】
本発明の実施の第１の形態について、図１〜図３に基づいて説明すれば、以下のとおりである。
【００３４】
図１は、本発明の実施の第１の形態のチョッパ型レギュレータ３１の電気的構成を示すブロック図である。このレギュレータ３１は、大略的に、レギュレータＩＣ３２に、入力側の平滑コンデンサ３３と、出力パルスを整流するダイオード３４、コイル３５および平滑コンデンサ３６と、フィードバック用の抵抗３７，３８とが外付けされて構成されている。電源３９からの入力直流電流は、平滑コンデンサ３３で平滑化された後、レギュレータＩＣ３２に入力され、所望出力電圧を維持するためのデューティでスイッチングされる。
【００３５】
レギュレータＩＣ３２からのスイッチングパルスは平滑コンデンサ３６および負荷４０に与えられ、スイッチングのＯＦＦ時にはＯＮ時にコイル３５に蓄積されていた磁気エネルギによる電流が、ダイオード３４を介して前記平滑コンデンサ３６および負荷４０に与えられる。
【００３６】
レギュレータＩＣ３２は、スイッチング素子４１と、スイッチ電流検出回路４２と、スイッチ電流傾き検出回路４３と、過電流検出レベル調節回路４４と、過電流保護回路４５と、制御回路４６とを備えて構成される。スイッチング素子４１は、たとえばこの図１の例では、ＰＮＰトランジスタ４７とＮＰＮトランジスタ４８とがダーリントン接続されて構成されている。スイッチ電流検出回路４２は、前記スイッチング素子４３と直列に接続され、負荷電流を電圧に変換する電流検出抵抗４９と誤差増幅回路５０とを備えて構成されている。
【００３７】
前記過電流保護回路４５は、予め定める過電流検出レベルに対応した基準電圧Ｖｔｈ１を作成する基準電圧回路５１と、コンパレータ５２とを備えて構成されており、コンパレータ５２は、前記誤差増幅回路５０からの負荷電流に対応したレベルの電圧Ｖｉが前記基準電圧Ｖｔｈ１以上となると過電流であると判定し、制御回路４６へハイレベルの過電流信号を出力する。
【００３８】
制御回路４６は、基準電圧回路５３と、誤差増幅回路５４と、ＰＷＭコンパレータ５５と、発振回路５６と、フリップフロップ５７と、ＮＡＮＤ回路５８とを備えて構成されている。
【００３９】
図２は、上述のように構成されるレギュレータ３１の動作を説明するための波形図である。誤差増幅回路５４は、出力電圧を前記抵抗３７，３８で分圧して得られたフィードバック電圧Ｖａｄｊと基準電圧回路５３からの基準電圧Ｖｒｅｆとの誤差を増幅し、図２（ｃ）で示す閾値電圧Ｖｔｈ２を作成する。ＰＷＭコンパレータ５５は、図２（ｃ）で示すように、発振回路５６からの三角波をこの閾値電圧Ｖｔｈ２でスライスして、図２（ｄ）で示すように、出力電圧が低くなる程、小さいデューティにパルス幅変調されたパルスを作成する。
【００４０】
ＰＷＭコンパレータ５５からの出力はＮＡＮＤ回路５８の一方の入力に与えられており、ＮＡＮＤ回路５８の他方の入力にはフリップフロップ５７の反転出力が与えられる。フリップフロップ５７のセット入力端子には前記過電流保護回路４５のコンパレータ５２の出力が与えられ、リセット入力端子には発振回路５６から三角波の周期毎にリセットパルスが入力される。
【００４１】
したがって、図２（ｂ）で示すスイッチ電流が時刻ｔ１１以前で示すように予め定める過電流検出レベルＶｃ未満であると、過電流保護回路４５のコンパレータ５２はローレベルを出力しており、これによってフリップフロップ５７はリセットされたままとなり、その反転出力は図２（ｅ）で示すようにハイレベルのままとなる。したがって、ＮＡＮＤ回路５７からは、図２（ｆ）で示すように前記ＰＷＭコンパレータ５５からのパルスが反転されて、前記ＰＮＰトランジスタ４７に対応したローアクティブのパルスが出力される。こうしてスイッチング素子４１が駆動され、前記図２（ｂ）で示すようなスイッチ電流が流れ、図２（ａ）で示すように出力電流が増加してゆく。
【００４２】
これに対して、時刻ｔ１１において前記スイッチ電流が過電流検出レベルＶｃ以上となると、過電流保護回路４５のコンパレータ５２はハイレベルの前記過電流信号を出力し、これによってフリップフロップ５７がセットされて、その反転出力はローレベルに切換わり、したがってＮＡＮＤ回路５８の出力はハイレベルとなってスイッチング素子４１をＯＦＦし、三角波の次の周期でフリップフロップ５７がリセットされるまでＯＦＦし続ける。こうして、スイッチ電流のピークを制限し、前記パルス・バイ・パルス方式の過電流保護動作が実現される。
【００４３】
注目すべきは、本発明では、前記過電流保護回路４５の基準電圧回路５１によって作成される前記基準電圧Ｖｔｈ１が、スイッチ電流傾き検出回路４３によるスイッチ電流の傾きの検出結果に対応して、過電流検出レベル調節回路４４によって変化されることである。
【００４４】
図３は、その基準電圧Ｖｔｈ１の変化の様子を説明するための図である。図３（ａ）で示すように、スイッチ電流の前記傾きｋが小さいときには、過電流検出レベル調節回路４４は比較的高い値の過電流検出レベルＶｃ１を設定し、傾きｋが大きくなる程、過電流検出レベル調節回路４４は比較的低い値の過電流検出レベルＶｃ２を設定する。したがって、過電流保護回路４５で過電流が検出された前記時刻ｔ１１から、スイッチング素子４１が実際にＯＦＦされる時刻ｔ１２までの時間Ｗだけ、スイッチング素子４１がＯＦＦするのに応答遅れを生じても、、スイッチング素子４１のスイッチ電流のピーク、すなわち該スイッチング素子４１が実際にＯＦＦされる前記時刻ｔ１２での電流値は、常に一定のＶｐとなる。
【００４５】
この点、前述の図１０で示す構成では、図３（ｂ）および前記図１１で示すように、過電流検出レベルｖｃが一定であるので、実際にＯＦＦされる時刻ｔ２での電流値は、過電流検出レベルｖｃを超えたｖｐ１，ｖｐ２，…となる。
【００４６】
このようにスイッチ電流の傾きｋに応じて過電流検出レベルＶｃを調節し、スイッチ電流ピークを一定にすることによって、周辺回路部品の選定には前記一定のピークＶｐに若干のマージンを持たせるだけでよく、自由度を持たせることができるとともに、デバイス自身への負担も低減することができる。また、チョッパ型レギュレータ自身の安全面および信頼性も向上することができる。
【００４７】
本発明の実施の第２の形態について、図４および図５に基づいて説明すれば、以下のとおりである。
【００４８】
図４は、本発明の実施の第２の形態のチョッパ型レギュレータ６１の電気的構成を示すブロック図である。このレギュレータ６１は、前述のレギュレータ３１に類似し、対応する部分には同一の参照符号を付して示し、その説明を省略する。注目すべきは、このレギュレータ６１では、レギュレータＩＣ６２において、電流検出抵抗４９の端子間電圧は、過電流保護回路として機能するコンパレータ６３に入力され、前記過電流検出レベルＶｃに対応した該コンパレータ６３の閾値電圧以上であるか否かから過電流であるか否かが判定されるとともに、その端子間電圧のコンパレータ６３への取込みにあたって、過電流検出レベル調節回路６４の調整抵抗６５が介在され、その調整抵抗６５による電圧降下をスイッチ電流傾き検出回路６６の検出結果に応答して調整することである。
【００４９】
すなわち、コンパレータ６３には、電流検出抵抗４９の端子間電圧と調整抵抗６５の端子間電圧との和の電圧が入力され、調整抵抗６５の端子間電圧は、それに直列接続される過電流検出レベル調節回路６４のトランジスタ６７のコレクタ電流によって変化する。トランジスタ６７のベースには、スイッチ電流傾き検出回路６６を構成する分圧抵抗６８，６９によって、入力直流電圧が分圧されて入力され、ベース電流のｈｆｅ倍の電流が前記コレクタ電流となる。
【００５０】
図５は、上述のように構成されるレギュレータ６１の動作を説明するための波形図である。電源３９の電圧が、図５（ａ）で示すように、時刻ｔ２１，ｔ２２において段階的に上昇してゆくとした場合、分圧抵抗６９の端子間電圧、したがってトランジスタ６７のベース−エミッタ間電圧も、図５（ｂ）で示すように、段階的に上昇してゆく。
【００５１】
トランジスタ６７は、図５（ｃ）で示すように、時刻ｔ２１以前ではＯＦＦしており、時刻ｔ２１でＯＮした後、時刻ｔ２２ではさらに大きなコレクタ電流が流れるようになる。これによって、調整抵抗６５の端子間電圧は、図５（ｄ）で示すように、時刻ｔ２１以前では略０であり、時刻ｔ２１，ｔ２２と大きくなる。
【００５２】
一方、スイッチング素子４１を流れる負荷電流は、図５（ｅ）で示すようにスイッチングされており、この負荷電流による電流検出抵抗４９の端子間電圧も図５（ｆ）で示すように変化する。したがって、前記コンパレータ６３に入力される電流検出抵抗４９の端子間電圧と調整抵抗６５の端子間電圧との和の電圧は、図５（ｇ）で示すように、時刻ｔ２１，ｔ２２において、調整抵抗６５の端子間電圧の増加分ずつ増加することになり、図５（ｅ）で示すように、相対的に、過電流検出レベルＶｃが低下したことと等価となる。
【００５３】
したがって、入力直流電圧が高くなる程、すなわち前記スイッチ電流の傾きｋが大きくなる程、上述のようにトランジスタ６６のコレクタ電流が大きくなって、調整抵抗６５の端子間電圧が大きくなり、コンパレータ６３は、前記電流検出抵抗４９の端子間電圧がより低い値で過電流を判定して、制御回路４６のフリップフロップ５７にハイレベルの過電流信号を与えてセットする。
【００５４】
これによって、出力電圧固定型チョッパレギュレータでは、予め設定出力電圧を基に分圧抵抗６８，６９およびトランジスタ６７の電流増幅率ｈｆｅの定数を選定しておくことで、スイッチ電流の傾きｋに応じて過電流検出レベルＶｃの調節を行い、スイッチ電流ピークＶｐを一定に抑える過電流保護動作を、前記パルス・バイ・パルス方式で行うことができる。また、電流検出抵抗４９およびコンパレータ６３の簡単な回路構成で過電流検出を行うことができるとともに、傾きｋの検出も、分圧抵抗６８，６９の簡単な構成で行うことができる。さらにまた、コンパレータ６３の閾値電圧が過電流検出レベルＶｃと同一の役割を果たすので、前記基準電圧Ｖｔｈ１を作成する基準電圧回路５１を省略することもできる。
【００５５】
本発明の実施の第３の形態について、図６に基づいて説明すれば、以下のとおりである。
【００５６】
図６は、本発明の実施の第３の形態のチョッパ型レギュレータ７１の電気的構成を示すブロック図である。このレギュレータ７１は、前述のレギュレータ６１に類似し、対応する部分には同一の参照符号を付して示し、その説明を省略する。注目すべきは、このレギュレータ７１では、レギュレータＩＣ７２において、前記過電流検出レベル調節回路６４のトランジスタ６７のベースには、スイッチ電流傾き検出回路である誤差増幅回路７３の出力電圧が与えられることである。この誤差増幅回路７３には、前記入力直流電圧と、平滑コンデンサ３６で平滑化された出力電圧とが入力され、したがって入出力間電圧差に対応した電圧を出力する。前記入出力間電圧差が大きくなる程、前記スイッチ電流の傾きｋは大きくなり、これに対応して、トランジスタ６７は調整抵抗６５を流れる電流を大きくする。
【００５７】
したがって、出力電圧可変型チョッパレギュレータにおいても、入出力間電圧差を検出する誤差増幅回路７３およびトランジスタ６７の電流増幅率ｈｆｅの定数を選定すれば、スイッチ電流の傾きｋに応じて過電流検出レベルＶｃの調節を行い、スイッチ電流ピークＶｐを一定に抑える過電流保護動作を、前記パルス・バイ・パルス方式で行うことができる。また、傾きｋの検出も、差動増幅器などで実現される誤差増幅回路７３の簡単な構成で行うことができる。
【００５８】
本発明の実施の第４の形態について、図７に基づいて説明すれば、以下のとおりである。
【００５９】
図７は、本発明の実施の第４の形態のチョッパ型レギュレータ８１の電気的構成を示すブロック図である。このレギュレータ８１は、前述のレギュレータ７１に類似し、対応する部分には同一の参照符号を付して示し、その説明を省略する。このレギュレータ８１では、レギュレータＩＣ８２において、スイッチ電流傾き検出回路８３が、前記誤差増幅回路７３と、トランジスタ８４と、定電流源８５と、コンデンサ８６と、基準電圧回路８７とを備えて構成される。
【００６０】
前記トランジスタ８４と、定電流源８５と、コンデンサ８６とは、直列回路を構成し、トランジスタ８４がハイレベルの電源側となるスイッチング素子４１の入力側と接続され、コンデンサ８６がローレベルの電源側となる接地電位とされる。トランジスタ８４のベースにはＰＷＭコンパレータ５５からの出力が与えられ、前記ＰＷＭコンパレータ５５のデューティＯＮ時にはエミッタ電流が定電流源８５を介してコンデンサ８６を定電流で充電する。したがって、コンデンサ８６の端子間電圧は、デューティＯＮ時間が長くなる程、高くなる。
【００６１】
前記デューティは、スイッチング素子４１が１スイッチング周期の間にどれだけＯＮするかの割合であり、ダイオード３４の電圧降下と該スイッチング素子４１の出力飽和電圧とを無視すると、出力電圧を入力電庄で割った値となるので、デューティが小さいときには入出力電圧差が大きく、それに応じてスイッチング素子４１のスイッチ電流の傾きｋも大きくなる。
【００６２】
誤差増幅回路７３は、コンデンサ８６の端子間電圧が基準電圧回路８７からの基準電圧Ｖｔｈ３よりも低くなる程、すなわち前記入出力電圧差が大きくなる程、ハイレベルを出力し、これによってトランジスタ６７のコレクタ電流が増加し、調整抵抗６５の端子間電圧が増加し、前述のように過電流検出レベルＶｃが低下したことと等価となる。前記基準電圧Ｖｔｈ３は、たとえば１００％デューティ時における誤差増幅回路５４からの閾値電圧Ｖｔｈ２に選ばれる。
【００６３】
このように入出力間電圧差が大きくなる程、前記スイッチ電流の傾きｋが大きくなることに対応して、トランジスタ６７は調整抵抗６５を流れる電流を大きくし、過電流検出レベルＶｃを低下させることによって、出力電圧可変型のチョッパレギュレータにおいて、出力電圧検出端子を設けることなく、入出力電圧差に応じたスイッチ電流の傾きｋの検出を行い、かつ過電流検出レベルＶｃをその傾きｋに応じて調節し、スイッチ電流ピークＶｐを一定に抑えることができる。
【００６４】
本発明の実施の第５の形態について、図８に基づいて説明すれば、以下のとおりである。
【００６５】
図８は、本発明の実施の第５の形態のチョッパ型レギュレータ９１の電気的構成を示すブロック図である。このレギュレータ９１は、前述のレギュレータ８１に類似している。このレギュレータ９１では、レギュレータＩＣ９２において、スイッチ電流傾き検出回路９３の誤差増幅回路７３には、前記基準電圧回路８７からの基準電圧Ｖｔｈ３と、誤差増幅回路５４からの閾値電圧Ｖｔｈ２とが入力されている。
【００６６】
したがって、誤差増幅回路７３は、閾値電圧Ｖｔｈ２が基準電圧Ｖｔｈ３よりも低くなる程、すなわち前記スイッチ電流傾き検出回路８３においてデューティが小さいときと同様に、入出力電圧差が大きくなる程、ハイレベルを出力し、これによってトランジスタ６７のコレクタ電流が増加し、調整抵抗６５の端子間電圧が増加し、前述のように過電流検出レベルＶｃが低下したことと等価となる。
【００６７】
このように構成してもまた、出力電圧可変型のチョッパレギュレータにおいて、出力電圧検出端子を設けることなく、入出力電圧差に応じたスイッチ電流の傾きｋの検出を行い、かつ過電流検出レベルＶｃをその傾きｋに応じて調節し、スイッチ電流ピークＶｐを一定に抑えることができる。また、デューティの検出を誤差増幅回路５４からの閾値電圧Ｖｔｈ２の大きさによって行うことで、デューティの検出に特別な構成を設ける必要はなく、前記のスイッチ電流傾き検出回路８３に比べて、非常に簡単な回路で実現することができる。
【００６８】
本発明の実施の第６の形態について、図９に基づいて説明すれば、以下のとおりである。
【００６９】
図９は、本発明の実施の第６の形態のチョッパ型レギュレータ１０１の電気的構成を示すブロック図である。このレギュレータ１０１は、前述のレギュレータ９１に類似している。このレギュレータ１０１では、レギュレータＩＣ１０２において、スイッチ電流傾き検出回路１０３の誤差増幅回路７３の基準電圧として、前記基準電圧回路５３の基準電圧Ｖｒｅｆが、分圧抵抗１０４，１０５で分圧されて用いられる。
【００７０】
したがって、前記の基準電圧回路８７を省略することができる。
【００７１】
【発明の効果】
本発明のチョッパ型レギュレータは、以上のように、スイッチ電流の傾きを検出し、その検出結果に応答して過電流検出レベルを調節する。
【００７２】
それゆえ、前記過電流検出レベルに基づく保護動作の遅れに対しても、スイッチ電流のピーク、すなわち実際にスイッチング素子がＯＦＦ駆動される時点でのスイッチ電流を常に一定にすることができ、周辺回路部品の選定に自由度を持たせ、デバイス自身への負担も低減することができ、設計性や信頼性を向上することができる。
【００７３】
また、本発明のチョッパ型レギュレータは、以上のように、スイッチ電流の検出を、スイッチング素子と直列に接続され、スイッチ電流を電圧に変換する電流検出抵抗および前記電流検出抵抗の端子間電圧が予め定める電圧以上であるか否かから過電流であるか否かを判定するコンパレータで行い、過電流検出レベルの調節を、前記電流検出抵抗と誤差増幅回路との間に接続される調整抵抗と、その調整抵抗に流れる電流を調整する電流制御手段とで行う。
【００７４】
それゆえ、コンパレータの閾値電圧が過電流検出レベルと同一の役割を果たすので、過電流であるか否かを判定するために用いる基準電圧を作成する回路を省略することができ、簡単な回路構成で過電流検出を行うことができる。また、過電流検出レベルの調節も、調整抵抗と、その調整抵抗に流れる電流を調整するトランジスタ等の電流制御手段で行うので、簡単な回路構成で実現することができる。
【００７５】
さらにまた、本発明のチョッパ型レギュレータは、以上のように、入力直流電圧が高くなる程、スイッチ電流の傾きが大きくなることを利用して、該入力直流電圧の大きさからスイッチ電流の傾きを検出する。
【００７６】
それゆえ、簡単な構成で、スイッチ電流の傾きを検出することができる。
【００７７】
また、本発明のチョッパ型レギュレータは、以上のように、入出力間電圧差が大きくなる程、スイッチ電流の傾きが大きくなることを利用して、該入出力間電圧差の大きさから前記スイッチ電流の傾きを検出する。
【００７８】
それゆえ、出力電圧可変型チョッパレギュレータにおいても、簡単な構成で、スイッチ電流の傾きを検出することができる。
【００７９】
さらにまた、本発明のチョッパ型レギュレータは、以上のように、デューティが小さいときには入出力電圧差が大きく、それに応じてスイッチング素子のスイッチ電流の傾きが大きくなることを利用して、該スイッチング素子のデューティから前記スイッチ電流の傾きを検出する。
【００８０】
それゆえ、出力電圧可変型のチョッパレギュレータにおいて、出力電圧検出端子を省略しても、入出力電圧差に応じてスイッチ電流の傾き検出を行い、かつ過電流検出レベルをその傾きに応じて調節し、スイッチ電流ピークを一定に抑えることができる。
【００８１】
また、本発明のチョッパ型レギュレータは、以上のように、出力電圧を分圧したフィードバック電圧と、所望出力電圧に対応した基準電圧との誤差を増幅する誤差増幅回路の出力電圧は、スイッチング素子のデューティ、したがって入出力電圧差に対応していることを利用して、前記デューティを、該誤差増幅回路の出力電圧の大きさから検出する。
【００８２】
それゆえ、デューティの検出に特別な構成を設ける必要はなく、非常に簡単な回路で実現することができる。
【００８３】
さらにまた、本発明のチョッパ型レギュレータは、以上のように、前記誤差増幅回路の出力電圧の大きさを判定するための基準電圧を、該誤差増幅回路の基準電圧を分圧して共用する。
【００８４】
それゆえ、傾き検出手段の構成を、一層簡略化することができる。
【図面の簡単な説明】
【図１】本発明の実施の第１の形態のチョッパ型レギュレータの電気的構成を示すブロック図である。
【図２】図１で示すレギュレータの動作を説明するための波形図である。
【図３】スイッチ電流の傾きの検出結果に対応した過電流保護回路のための基準電圧の変化の様子を説明するための図である。
【図４】本発明の実施の第２の形態のチョッパ型レギュレータの電気的構成を示すブロック図である。
【図５】図４で示すレギュレータの動作を説明するための波形図である。
【図６】本発明の実施の第３の形態のチョッパ型レギュレータの電気的構成を示すブロック図である。
【図７】本発明の実施の第４の形態のチョッパ型レギュレータの電気的構成を示すブロック図である。
【図８】本発明の実施の第５の形態のチョッパ型レギュレータの電気的構成を示すブロック図である。
【図９】本発明の実施の第６の形態のチョッパ型レギュレータの電気的構成を示すブロック図である。
【図１０】パルス・バイ・パルス方式で過電流保護を行う典型的な従来技術のチョッパ型レギュレータの電気的構成を示すブロック図である。
【図１１】図１０で示すレギュレータの動作を説明するための波形図である。
【符号の説明】
３１，６１，７１，８１，９１，１０１ チョッパ型レギュレータ
３２，６２，７２，８２，９２，１０２ レギュレータＩＣ
３３，３６ 平滑コンデンサ
３４ ダイオード
３５ コイル
３７，３８ 抵抗
３９ 電源
４０ 負荷
４１ スイッチング素子
４２ スイッチ電流検出回路
４３，６６，８３，１０３ スイッチ電流傾き検出回路
４４，６４ 過電流検出レベル調節回路
４５ 過電流保護回路
４６ 制御回路
４７ ＰＮＰトランジスタ
４８ ＮＰＮトランジスタ
４９ 電流検出抵抗
５０，５４ 誤差増幅回路
５１，５３，８７ 基準電圧回路
５２，６３ コンパレータ
５５ ＰＷＭコンパレータ
５６ 発振回路
５７ フリップフロップ
５８ ＮＡＮＤ回路
６５ 調整抵抗
６７ トランジスタ（電流制御手段）
６８，６９，１０４，１０５ 分圧抵抗
７３ 誤差増幅回路（スイッチ電流傾き検出回路）
８５ 定電流源
８４ トランジスタ
８６ コンデンサ
【発明の属する技術分野】
本発明は、ＤＣ−ＤＣコンバータなどの直流安定化電源装置として好適に実施されるチョッパ型レギュレータ（スイッチングレギュレータ）に関し、特に過電流保護手段を有するものに関する。
【０００２】
【従来の技術】
前記チョッパ型レギュレータは、トランジスタを一種の可変抵抗として用いることで入力電圧を所望の出力電圧に降下させるドロッパ型レギュレータに対して、入力電圧より高い出力電圧を得ることができるとともに、スイッチングのデューティ比によって前記所望の出力電圧を得ることができるので、入出力間の電圧差が大きい用途で効率が良いという利点があり、広く採用されるようになってきている。
【０００３】
このチョッパ型レギュレータには、通常、過熱保護、過電流保護などの多機能の保護回路が内蔵されている。前記過電流保護の方式では、スイッチング素子に流れるスイッチ電流を検出するスイッチ電流検出手段を有し、そのスイッチ電流が予め定める過電流検出レベル以上となると過電流保護手段がスイッチング素子をＯＦＦさせ、次の周期までＯＦＦし続けるパルス・バイ・パルス方式が一般的である。
【０００４】
図１０は、そのようなパルス・バイ・パルス方式で過電流保護を行う典型的な従来技術のチョッパ型レギュレータ１の電気的構成を示すブロック図である。このレギュレータ１は、大略的に、レギュレータＩＣ２に、入力側の平滑コンデンサ３と、出力パルスを整流するダイオード４、コイル５および平滑コンデンサ６と、フィードバック用の抵抗７，８とが外付けされて構成されている。電源９からの入力直流電流は、平滑コンデンサ３で平滑化された後、レギュレータＩＣ２に入力され、所望出力電圧を維持するためのデューティでスイッチングされる。
【０００５】
レギュレータＩＣ２からのスイッチングパルスは平滑コンデンサ６および負荷１０に与えられ、スイッチングのＯＦＦ時にはＯＮ時にコイル５に蓄積されていた磁気エネルギによる電流が、ダイオード４を介して前記平滑コンデンサ６および負荷１０に与えられる。
【０００６】
レギュレータＩＣ２は、ＰＮＰトランジスタ１１およびＮＰＮトランジスタ１２がダーリントン接続されて成るスイッチング素子１３と、前記スイッチング素子１３と直列に接続され、負荷電流を電圧に変換する電流検出抵抗１４およびコンパレータ１５から成る過電流検出回路１６と、制御回路２１とを備えて構成されている。制御回路２１は、基準電圧回路２２と、誤差増幅回路２３と、ＰＷＭコンパレータ２４と、発振回路２５と、フリップフロップ２６と、ＮＡＮＤ回路２７とを備えて構成されている。
【０００７】
図１１は、上述のように構成されるレギュレータ１の動作を説明するための波形図である。誤差増幅回路２３は、出力電圧を前記抵抗７，８で分圧して得られたフィードバック電圧ｖａｄｊと基準電圧回路２２からの基準電圧ｖｒｅｆとの誤差を増幅し、図１１（ｃ）で示す閾値電圧ｖｔｈを作成する。ＰＷＭコンパレータ２４は、図１１（ｃ）で示すように、発振回路２５からの三角波をこの閾値電圧ｖｔｈでスライスして、図１１（ｄ）で示すように、出力電圧が低くなる程、小さいデューティのパルスを作成する。
【０００８】
ＰＷＭコンパレータ２４からの出力はＮＡＮＤ回路２７の一方の入力に与えられており、ＮＡＮＤ回路２７の他方の入力にはフリップフロップ２６の反転出力が与えられる。フリップフロップ２６のセット入力端子には過電流検出回路１６のコンパレータ１５の出力が与えられ、リセット入力端子には発振回路２５から三角波の周期毎にリセットパルスが入力される。
【０００９】
したがって、図１１（ｂ）で示すスイッチ電流が時刻ｔ１以前で示すように予め定める過電流検出レベルｖｃ未満であると、過電流検出回路１６のコンパレータ１５はローレベルを出力しており、これによってフリップフロップ２６はリセットされたままとなり、その反転出力は図１１（ｅ）で示すようにハイレベルのままとなる。したがって、ＮＡＮＤ回路２７からは、図１１（ｆ）で示すように前記ＰＷＭコンパレータ２４からのパルスが反転されて、前記ＰＮＰトランジスタ１１に対応したローアクティブのパルスが出力される。こうしてスイッチング素子１３が駆動され、前記図１１（ｂ）で示すようなスイッチ電流が流れ、図１１（ａ）で示すように出力電流が増加してゆく。
【００１０】
これに対して、時刻ｔ１において前記スイッチ電流が過電流検出レベルｖｃ以上となると、過電流検出回路１６のコンパレータ１５はハイレベルを出力し、これによってフリップフロップ２６がセットされて、その反転出力はローレベルに切換わり、したがってＮＡＮＤ回路２７の出力はハイレベルとなってスイッチング素子１３をＯＦＦし、三角波の次の周期でフリップフロップ２６がリセットされるまでＯＦＦし続ける。こうして、スイッチ電流のピークを制限し、前記パルス・バイ・パルス方式の過電流保護動作が実現される。
【００１１】
【発明が解決しようとする課題】
上述のような過電流保護動作を行った場合、理想的には過電流時のスイッチ電流のピークが前記過電流検出レベルｖｃ以上にはならないことが望ましいけれども、図１１（ｆ）で示すように、フリップフロップ２６がセットされた時刻ｔ１、すなわちスイッチ電流が過電流検出レベルｖｃに達した時点から、ＮＡＮＤ回路２７の出力が実際にハイレベルとなる時刻ｔ２までの時間ｗだけ、スイッチング素子１３がＯＦＦするのに応答遅れを生じる。前記時間ｗは、たとえば数百ｎｓｅｃ〜１μｓｅｃである。
【００１２】
したがって、スイッチング素子１３のスイッチ電流のピーク、すなわちスイッチング素子１３がＯＦＦされる時刻ｔ２での電流値は、前記過電流検出レベルｖｃを超えたｖｐ１，ｖｐ２，ｖｐ３，…となる。前記ピーク値ｖｐは、スイッチ電流の傾きｋに依存し、
ｖｐ＝ｖｃ＋ｋ×ｗ
で表される。前記傾きｋは、入力電圧ｖｉｎ、出力電圧ｖｏ、ＮＰＮトランジスタ１２の出力飽和電圧ｖｓａｔおよびコイル５のインダクタンスＬによって決定され、次式で表される。
【００１３】
ｋ＝（ｖｉｎ−ｖｓａｔ−ｖｏ）／Ｌ
前記ピーク値ｖｐが大きくなると、デバイス自身の負担も大きくなり、安全面および信頼性に悪影響を及ぼしてしまう。また、レギュレータＩＣ２の外付け部品の設計をする際、部品の電流最大定格をそのピーク値ｖｐ以上に設定する必要があるので、傾きｋが大きい用途の場合、小さい用途に比べて大きな定格の部品を使用しなければいけないという問題がある。
【００１４】
しかしながら、上述のチョッパ型レギュレータ１では、過電流検出レベルｖｃが固定されているので、遅れの時問ｗだけ傾きｋに比例して大きくなる電圧が加わることになり、このスイッチ電流ピークの増加分を考慮した周辺回路設計をしなければならないだけでなく、チョッパ型レギュレータ自身の安全面および信頼性面にも悪影響を及ぼしてしまうという問題がある。
【００１５】
本発明の目的は、過電流時のスイッチ電流ピークを抑えることで、設計性や信頼性を向上するようにしたチョッパ型レギュレータを提供することである。
【００１６】
【課題を解決するための手段】
本発明のチョッパ型レギュレータは、スイッチング素子が出力電圧に応じて入力直流電流をスイッチングすることで所望とする出力電圧を得るようにし、スイッチ電流検出手段が前記スイッチング素子に流れるスイッチ電流を検出し、予め定める過電流検出レベル以上となると過電流保護手段が前記スイッチ電流のピークを制限するようにしたチョッパ型レギュレータにおいて、前記スイッチ電流の傾きを検出する傾き検出手段と、前記傾き検出手段の検出結果に応答して、前記過電流検出レベルを調節するレベル調節手段とを含み、前記レベル調節手段は、前記過電流検出レベルを調節することで、前記過電流検出レベルに、前記スイッチ電流検出手段が前記過電流検出レベル以上となる前記スイッチ電流を検出してから前記過電流保護手段が前記スイッチのピークを制限するまでの動作遅れによる前記スイッチ電流のピークの増加分を加えた値を調節することを特徴とする。
【００１７】
上記の構成によれば、スイッチ電流のピーク、すなわち実際にスイッチング素子がＯＦＦ駆動される時点でのスイッチ電流には、一般に過電流保護手段の保護動作の遅れによって過電流検出レベルを超えてしまうのに対して、傾き検出手段がスイッチ電流の傾きを検出し、レベル調節手段がその検出結果に応答して、前記過電流検出レベルを調節する。すなわち、前記スイッチ電流の傾きが大きくなる程、前記過電流検出レベルを低く設定する。
【００１８】
したがって、スイッチ電流の傾きが変化しても、それに応じて設定された過電流検出レベルで保護動作を行うと、前記スイッチ電流のピークを常に一定にすることができ、周辺回路部品の選定に自由度を持たせ、デバイス自身への負担も低減することができ、設計性や信頼性を向上することができる。
【００１９】
また、本発明のチョッパ型レギュレータでは、前記スイッチ電流検出手段は、スイッチング素子と直列に接続され、スイッチ電流を電圧に変換する電流検出抵抗および前記電流検出抵抗の端子間電圧が予め定める電圧以上であるか否かから過電流であるか否かを判定するコンパレータで構成され、前記レベル調節手段は、前記電流検出抵抗と誤差増幅回路との間に接続される調整抵抗と、その調整抵抗に流れる電流を調整する電流制御手段とを有することを特徴とする。
【００２０】
上記の構成によれば、コンパレータの閾値電圧が過電流検出レベルと同一の役割を果たすので、過電流であるか否かを判定するために用いる基準電圧を作成する回路を省略することができ、簡単な回路構成で過電流検出を行うことができる。また、レベル調節手段を、調整抵抗と、その調整抵抗に流れる電流を調整するトランジスタ等の電流制御手段で構成するので、簡単な回路構成で前記過電流検出レベルを調節することもできる。
【００２１】
さらにまた、本発明のチョッパ型レギュレータでは、前記傾き検出手段は、入力直流電圧の大きさから前記スイッチ電流の傾きを検出することを特徴とする。
【００２２】
上記の構成によれば、入力直流電圧が高くなる程、スイッチ電流の傾きが大きくなることを利用して、該入力直流電圧を用いる簡単な構成で、スイッチ電流の傾きを検出することができる。
【００２３】
また、本発明のチョッパ型レギュレータでは、前記傾き検出手段は、入出力間電圧差の大きさから前記スイッチ電流の傾きを検出することを特徴とする。
【００２４】
上記の構成によれば、入出力間電圧差が大きくなる程、スイッチ電流の傾きが大きくなることを利用して、該入出力間電圧差を用いる簡単な構成で、出力電圧可変型チョッパレギュレータにおいても、スイッチ電流の傾きを検出することができる。
【００２５】
さらにまた、本発明のチョッパ型レギュレータでは、前記傾き検出手段は、スイッチング素子のデューティから前記スイッチ電流の傾きを検出することを特徴とする。
【００２６】
上記の構成によれば、デューティが小さいときには入出力電圧差が大きく、それに応じてスイッチング素子のスイッチ電流の傾きが大きくなることを利用して、該デューティからスイッチ電流の傾きを検出する。
【００２７】
したがって、出力電圧可変型のチョッパレギュレータにおいて、出力電圧検出端子を省略しても、入出力電圧差に応じてスイッチ電流の傾き検出を行い、かつ過電流検出レベルをその傾きに応じて調節し、スイッチ電流ピークを一定に抑えることができる。
【００２８】
また、本発明のチョッパ型レギュレータでは、前記傾き検出手段は、前記デューティを、出力電圧を分圧したフィードバック電圧と、所望出力電圧に対応した基準電圧との誤差を増幅する誤差増幅回路の出力電圧の大きさから検出することを特徴とする。
【００２９】
上記の構成によれば、前記誤差増幅回路の出力電圧はスイッチング素子のデューティ、したがって入出力電圧差に対応していることを利用して、誤差増幅回路の出力電圧の大きさから入出力電圧差を検出する。
【００３０】
したがって、デューティの検出に特別な構成を設ける必要はなく、非常に簡単な回路で実現することができる。
【００３１】
さらにまた、本発明のチョッパ型レギュレータでは、前記傾き検出手段は、前記誤差増幅回路の出力電圧の大きさを判定するための基準電圧を、該誤差増幅回路の基準電圧を分圧して共用することを特徴とする。
【００３２】
上記の構成によれば、傾き検出手段の構成を、一層簡略化することができる。
【００３３】
【発明の実施の形態】
本発明の実施の第１の形態について、図１〜図３に基づいて説明すれば、以下のとおりである。
【００３４】
図１は、本発明の実施の第１の形態のチョッパ型レギュレータ３１の電気的構成を示すブロック図である。このレギュレータ３１は、大略的に、レギュレータＩＣ３２に、入力側の平滑コンデンサ３３と、出力パルスを整流するダイオード３４、コイル３５および平滑コンデンサ３６と、フィードバック用の抵抗３７，３８とが外付けされて構成されている。電源３９からの入力直流電流は、平滑コンデンサ３３で平滑化された後、レギュレータＩＣ３２に入力され、所望出力電圧を維持するためのデューティでスイッチングされる。
【００３５】
レギュレータＩＣ３２からのスイッチングパルスは平滑コンデンサ３６および負荷４０に与えられ、スイッチングのＯＦＦ時にはＯＮ時にコイル３５に蓄積されていた磁気エネルギによる電流が、ダイオード３４を介して前記平滑コンデンサ３６および負荷４０に与えられる。
【００３６】
レギュレータＩＣ３２は、スイッチング素子４１と、スイッチ電流検出回路４２と、スイッチ電流傾き検出回路４３と、過電流検出レベル調節回路４４と、過電流保護回路４５と、制御回路４６とを備えて構成される。スイッチング素子４１は、たとえばこの図１の例では、ＰＮＰトランジスタ４７とＮＰＮトランジスタ４８とがダーリントン接続されて構成されている。スイッチ電流検出回路４２は、前記スイッチング素子４３と直列に接続され、負荷電流を電圧に変換する電流検出抵抗４９と誤差増幅回路５０とを備えて構成されている。
【００３７】
前記過電流保護回路４５は、予め定める過電流検出レベルに対応した基準電圧Ｖｔｈ１を作成する基準電圧回路５１と、コンパレータ５２とを備えて構成されており、コンパレータ５２は、前記誤差増幅回路５０からの負荷電流に対応したレベルの電圧Ｖｉが前記基準電圧Ｖｔｈ１以上となると過電流であると判定し、制御回路４６へハイレベルの過電流信号を出力する。
【００３８】
制御回路４６は、基準電圧回路５３と、誤差増幅回路５４と、ＰＷＭコンパレータ５５と、発振回路５６と、フリップフロップ５７と、ＮＡＮＤ回路５８とを備えて構成されている。
【００３９】
図２は、上述のように構成されるレギュレータ３１の動作を説明するための波形図である。誤差増幅回路５４は、出力電圧を前記抵抗３７，３８で分圧して得られたフィードバック電圧Ｖａｄｊと基準電圧回路５３からの基準電圧Ｖｒｅｆとの誤差を増幅し、図２（ｃ）で示す閾値電圧Ｖｔｈ２を作成する。ＰＷＭコンパレータ５５は、図２（ｃ）で示すように、発振回路５６からの三角波をこの閾値電圧Ｖｔｈ２でスライスして、図２（ｄ）で示すように、出力電圧が低くなる程、小さいデューティにパルス幅変調されたパルスを作成する。
【００４０】
ＰＷＭコンパレータ５５からの出力はＮＡＮＤ回路５８の一方の入力に与えられており、ＮＡＮＤ回路５８の他方の入力にはフリップフロップ５７の反転出力が与えられる。フリップフロップ５７のセット入力端子には前記過電流保護回路４５のコンパレータ５２の出力が与えられ、リセット入力端子には発振回路５６から三角波の周期毎にリセットパルスが入力される。
【００４１】
したがって、図２（ｂ）で示すスイッチ電流が時刻ｔ１１以前で示すように予め定める過電流検出レベルＶｃ未満であると、過電流保護回路４５のコンパレータ５２はローレベルを出力しており、これによってフリップフロップ５７はリセットされたままとなり、その反転出力は図２（ｅ）で示すようにハイレベルのままとなる。したがって、ＮＡＮＤ回路５７からは、図２（ｆ）で示すように前記ＰＷＭコンパレータ５５からのパルスが反転されて、前記ＰＮＰトランジスタ４７に対応したローアクティブのパルスが出力される。こうしてスイッチング素子４１が駆動され、前記図２（ｂ）で示すようなスイッチ電流が流れ、図２（ａ）で示すように出力電流が増加してゆく。
【００４２】
これに対して、時刻ｔ１１において前記スイッチ電流が過電流検出レベルＶｃ以上となると、過電流保護回路４５のコンパレータ５２はハイレベルの前記過電流信号を出力し、これによってフリップフロップ５７がセットされて、その反転出力はローレベルに切換わり、したがってＮＡＮＤ回路５８の出力はハイレベルとなってスイッチング素子４１をＯＦＦし、三角波の次の周期でフリップフロップ５７がリセットされるまでＯＦＦし続ける。こうして、スイッチ電流のピークを制限し、前記パルス・バイ・パルス方式の過電流保護動作が実現される。
【００４３】
注目すべきは、本発明では、前記過電流保護回路４５の基準電圧回路５１によって作成される前記基準電圧Ｖｔｈ１が、スイッチ電流傾き検出回路４３によるスイッチ電流の傾きの検出結果に対応して、過電流検出レベル調節回路４４によって変化されることである。
【００４４】
図３は、その基準電圧Ｖｔｈ１の変化の様子を説明するための図である。図３（ａ）で示すように、スイッチ電流の前記傾きｋが小さいときには、過電流検出レベル調節回路４４は比較的高い値の過電流検出レベルＶｃ１を設定し、傾きｋが大きくなる程、過電流検出レベル調節回路４４は比較的低い値の過電流検出レベルＶｃ２を設定する。したがって、過電流保護回路４５で過電流が検出された前記時刻ｔ１１から、スイッチング素子４１が実際にＯＦＦされる時刻ｔ１２までの時間Ｗだけ、スイッチング素子４１がＯＦＦするのに応答遅れを生じても、、スイッチング素子４１のスイッチ電流のピーク、すなわち該スイッチング素子４１が実際にＯＦＦされる前記時刻ｔ１２での電流値は、常に一定のＶｐとなる。
【００４５】
この点、前述の図１０で示す構成では、図３（ｂ）および前記図１１で示すように、過電流検出レベルｖｃが一定であるので、実際にＯＦＦされる時刻ｔ２での電流値は、過電流検出レベルｖｃを超えたｖｐ１，ｖｐ２，…となる。
【００４６】
このようにスイッチ電流の傾きｋに応じて過電流検出レベルＶｃを調節し、スイッチ電流ピークを一定にすることによって、周辺回路部品の選定には前記一定のピークＶｐに若干のマージンを持たせるだけでよく、自由度を持たせることができるとともに、デバイス自身への負担も低減することができる。また、チョッパ型レギュレータ自身の安全面および信頼性も向上することができる。
【００４７】
本発明の実施の第２の形態について、図４および図５に基づいて説明すれば、以下のとおりである。
【００４８】
図４は、本発明の実施の第２の形態のチョッパ型レギュレータ６１の電気的構成を示すブロック図である。このレギュレータ６１は、前述のレギュレータ３１に類似し、対応する部分には同一の参照符号を付して示し、その説明を省略する。注目すべきは、このレギュレータ６１では、レギュレータＩＣ６２において、電流検出抵抗４９の端子間電圧は、過電流保護回路として機能するコンパレータ６３に入力され、前記過電流検出レベルＶｃに対応した該コンパレータ６３の閾値電圧以上であるか否かから過電流であるか否かが判定されるとともに、その端子間電圧のコンパレータ６３への取込みにあたって、過電流検出レベル調節回路６４の調整抵抗６５が介在され、その調整抵抗６５による電圧降下をスイッチ電流傾き検出回路６６の検出結果に応答して調整することである。
【００４９】
すなわち、コンパレータ６３には、電流検出抵抗４９の端子間電圧と調整抵抗６５の端子間電圧との和の電圧が入力され、調整抵抗６５の端子間電圧は、それに直列接続される過電流検出レベル調節回路６４のトランジスタ６７のコレクタ電流によって変化する。トランジスタ６７のベースには、スイッチ電流傾き検出回路６６を構成する分圧抵抗６８，６９によって、入力直流電圧が分圧されて入力され、ベース電流のｈｆｅ倍の電流が前記コレクタ電流となる。
【００５０】
図５は、上述のように構成されるレギュレータ６１の動作を説明するための波形図である。電源３９の電圧が、図５（ａ）で示すように、時刻ｔ２１，ｔ２２において段階的に上昇してゆくとした場合、分圧抵抗６９の端子間電圧、したがってトランジスタ６７のベース−エミッタ間電圧も、図５（ｂ）で示すように、段階的に上昇してゆく。
【００５１】
トランジスタ６７は、図５（ｃ）で示すように、時刻ｔ２１以前ではＯＦＦしており、時刻ｔ２１でＯＮした後、時刻ｔ２２ではさらに大きなコレクタ電流が流れるようになる。これによって、調整抵抗６５の端子間電圧は、図５（ｄ）で示すように、時刻ｔ２１以前では略０であり、時刻ｔ２１，ｔ２２と大きくなる。
【００５２】
一方、スイッチング素子４１を流れる負荷電流は、図５（ｅ）で示すようにスイッチングされており、この負荷電流による電流検出抵抗４９の端子間電圧も図５（ｆ）で示すように変化する。したがって、前記コンパレータ６３に入力される電流検出抵抗４９の端子間電圧と調整抵抗６５の端子間電圧との和の電圧は、図５（ｇ）で示すように、時刻ｔ２１，ｔ２２において、調整抵抗６５の端子間電圧の増加分ずつ増加することになり、図５（ｅ）で示すように、相対的に、過電流検出レベルＶｃが低下したことと等価となる。
【００５３】
したがって、入力直流電圧が高くなる程、すなわち前記スイッチ電流の傾きｋが大きくなる程、上述のようにトランジスタ６６のコレクタ電流が大きくなって、調整抵抗６５の端子間電圧が大きくなり、コンパレータ６３は、前記電流検出抵抗４９の端子間電圧がより低い値で過電流を判定して、制御回路４６のフリップフロップ５７にハイレベルの過電流信号を与えてセットする。
【００５４】
これによって、出力電圧固定型チョッパレギュレータでは、予め設定出力電圧を基に分圧抵抗６８，６９およびトランジスタ６７の電流増幅率ｈｆｅの定数を選定しておくことで、スイッチ電流の傾きｋに応じて過電流検出レベルＶｃの調節を行い、スイッチ電流ピークＶｐを一定に抑える過電流保護動作を、前記パルス・バイ・パルス方式で行うことができる。また、電流検出抵抗４９およびコンパレータ６３の簡単な回路構成で過電流検出を行うことができるとともに、傾きｋの検出も、分圧抵抗６８，６９の簡単な構成で行うことができる。さらにまた、コンパレータ６３の閾値電圧が過電流検出レベルＶｃと同一の役割を果たすので、前記基準電圧Ｖｔｈ１を作成する基準電圧回路５１を省略することもできる。
【００５５】
本発明の実施の第３の形態について、図６に基づいて説明すれば、以下のとおりである。
【００５６】
図６は、本発明の実施の第３の形態のチョッパ型レギュレータ７１の電気的構成を示すブロック図である。このレギュレータ７１は、前述のレギュレータ６１に類似し、対応する部分には同一の参照符号を付して示し、その説明を省略する。注目すべきは、このレギュレータ７１では、レギュレータＩＣ７２において、前記過電流検出レベル調節回路６４のトランジスタ６７のベースには、スイッチ電流傾き検出回路である誤差増幅回路７３の出力電圧が与えられることである。この誤差増幅回路７３には、前記入力直流電圧と、平滑コンデンサ３６で平滑化された出力電圧とが入力され、したがって入出力間電圧差に対応した電圧を出力する。前記入出力間電圧差が大きくなる程、前記スイッチ電流の傾きｋは大きくなり、これに対応して、トランジスタ６７は調整抵抗６５を流れる電流を大きくする。
【００５７】
したがって、出力電圧可変型チョッパレギュレータにおいても、入出力間電圧差を検出する誤差増幅回路７３およびトランジスタ６７の電流増幅率ｈｆｅの定数を選定すれば、スイッチ電流の傾きｋに応じて過電流検出レベルＶｃの調節を行い、スイッチ電流ピークＶｐを一定に抑える過電流保護動作を、前記パルス・バイ・パルス方式で行うことができる。また、傾きｋの検出も、差動増幅器などで実現される誤差増幅回路７３の簡単な構成で行うことができる。
【００５８】
本発明の実施の第４の形態について、図７に基づいて説明すれば、以下のとおりである。
【００５９】
図７は、本発明の実施の第４の形態のチョッパ型レギュレータ８１の電気的構成を示すブロック図である。このレギュレータ８１は、前述のレギュレータ７１に類似し、対応する部分には同一の参照符号を付して示し、その説明を省略する。このレギュレータ８１では、レギュレータＩＣ８２において、スイッチ電流傾き検出回路８３が、前記誤差増幅回路７３と、トランジスタ８４と、定電流源８５と、コンデンサ８６と、基準電圧回路８７とを備えて構成される。
【００６０】
前記トランジスタ８４と、定電流源８５と、コンデンサ８６とは、直列回路を構成し、トランジスタ８４がハイレベルの電源側となるスイッチング素子４１の入力側と接続され、コンデンサ８６がローレベルの電源側となる接地電位とされる。トランジスタ８４のベースにはＰＷＭコンパレータ５５からの出力が与えられ、前記ＰＷＭコンパレータ５５のデューティＯＮ時にはエミッタ電流が定電流源８５を介してコンデンサ８６を定電流で充電する。したがって、コンデンサ８６の端子間電圧は、デューティＯＮ時間が長くなる程、高くなる。
【００６１】
前記デューティは、スイッチング素子４１が１スイッチング周期の間にどれだけＯＮするかの割合であり、ダイオード３４の電圧降下と該スイッチング素子４１の出力飽和電圧とを無視すると、出力電圧を入力電庄で割った値となるので、デューティが小さいときには入出力電圧差が大きく、それに応じてスイッチング素子４１のスイッチ電流の傾きｋも大きくなる。
【００６２】
誤差増幅回路７３は、コンデンサ８６の端子間電圧が基準電圧回路８７からの基準電圧Ｖｔｈ３よりも低くなる程、すなわち前記入出力電圧差が大きくなる程、ハイレベルを出力し、これによってトランジスタ６７のコレクタ電流が増加し、調整抵抗６５の端子間電圧が増加し、前述のように過電流検出レベルＶｃが低下したことと等価となる。前記基準電圧Ｖｔｈ３は、たとえば１００％デューティ時における誤差増幅回路５４からの閾値電圧Ｖｔｈ２に選ばれる。
【００６３】
このように入出力間電圧差が大きくなる程、前記スイッチ電流の傾きｋが大きくなることに対応して、トランジスタ６７は調整抵抗６５を流れる電流を大きくし、過電流検出レベルＶｃを低下させることによって、出力電圧可変型のチョッパレギュレータにおいて、出力電圧検出端子を設けることなく、入出力電圧差に応じたスイッチ電流の傾きｋの検出を行い、かつ過電流検出レベルＶｃをその傾きｋに応じて調節し、スイッチ電流ピークＶｐを一定に抑えることができる。
【００６４】
本発明の実施の第５の形態について、図８に基づいて説明すれば、以下のとおりである。
【００６５】
図８は、本発明の実施の第５の形態のチョッパ型レギュレータ９１の電気的構成を示すブロック図である。このレギュレータ９１は、前述のレギュレータ８１に類似している。このレギュレータ９１では、レギュレータＩＣ９２において、スイッチ電流傾き検出回路９３の誤差増幅回路７３には、前記基準電圧回路８７からの基準電圧Ｖｔｈ３と、誤差増幅回路５４からの閾値電圧Ｖｔｈ２とが入力されている。
【００６６】
したがって、誤差増幅回路７３は、閾値電圧Ｖｔｈ２が基準電圧Ｖｔｈ３よりも低くなる程、すなわち前記スイッチ電流傾き検出回路８３においてデューティが小さいときと同様に、入出力電圧差が大きくなる程、ハイレベルを出力し、これによってトランジスタ６７のコレクタ電流が増加し、調整抵抗６５の端子間電圧が増加し、前述のように過電流検出レベルＶｃが低下したことと等価となる。
【００６７】
このように構成してもまた、出力電圧可変型のチョッパレギュレータにおいて、出力電圧検出端子を設けることなく、入出力電圧差に応じたスイッチ電流の傾きｋの検出を行い、かつ過電流検出レベルＶｃをその傾きｋに応じて調節し、スイッチ電流ピークＶｐを一定に抑えることができる。また、デューティの検出を誤差増幅回路５４からの閾値電圧Ｖｔｈ２の大きさによって行うことで、デューティの検出に特別な構成を設ける必要はなく、前記のスイッチ電流傾き検出回路８３に比べて、非常に簡単な回路で実現することができる。
【００６８】
本発明の実施の第６の形態について、図９に基づいて説明すれば、以下のとおりである。
【００６９】
図９は、本発明の実施の第６の形態のチョッパ型レギュレータ１０１の電気的構成を示すブロック図である。このレギュレータ１０１は、前述のレギュレータ９１に類似している。このレギュレータ１０１では、レギュレータＩＣ１０２において、スイッチ電流傾き検出回路１０３の誤差増幅回路７３の基準電圧として、前記基準電圧回路５３の基準電圧Ｖｒｅｆが、分圧抵抗１０４，１０５で分圧されて用いられる。
【００７０】
したがって、前記の基準電圧回路８７を省略することができる。
【００７１】
【発明の効果】
本発明のチョッパ型レギュレータは、以上のように、スイッチ電流の傾きを検出し、その検出結果に応答して過電流検出レベルを調節する。
【００７２】
それゆえ、前記過電流検出レベルに基づく保護動作の遅れに対しても、スイッチ電流のピーク、すなわち実際にスイッチング素子がＯＦＦ駆動される時点でのスイッチ電流を常に一定にすることができ、周辺回路部品の選定に自由度を持たせ、デバイス自身への負担も低減することができ、設計性や信頼性を向上することができる。
【００７３】
また、本発明のチョッパ型レギュレータは、以上のように、スイッチ電流の検出を、スイッチング素子と直列に接続され、スイッチ電流を電圧に変換する電流検出抵抗および前記電流検出抵抗の端子間電圧が予め定める電圧以上であるか否かから過電流であるか否かを判定するコンパレータで行い、過電流検出レベルの調節を、前記電流検出抵抗と誤差増幅回路との間に接続される調整抵抗と、その調整抵抗に流れる電流を調整する電流制御手段とで行う。
【００７４】
それゆえ、コンパレータの閾値電圧が過電流検出レベルと同一の役割を果たすので、過電流であるか否かを判定するために用いる基準電圧を作成する回路を省略することができ、簡単な回路構成で過電流検出を行うことができる。また、過電流検出レベルの調節も、調整抵抗と、その調整抵抗に流れる電流を調整するトランジスタ等の電流制御手段で行うので、簡単な回路構成で実現することができる。
【００７５】
さらにまた、本発明のチョッパ型レギュレータは、以上のように、入力直流電圧が高くなる程、スイッチ電流の傾きが大きくなることを利用して、該入力直流電圧の大きさからスイッチ電流の傾きを検出する。
【００７６】
それゆえ、簡単な構成で、スイッチ電流の傾きを検出することができる。
【００７７】
また、本発明のチョッパ型レギュレータは、以上のように、入出力間電圧差が大きくなる程、スイッチ電流の傾きが大きくなることを利用して、該入出力間電圧差の大きさから前記スイッチ電流の傾きを検出する。
【００７８】
それゆえ、出力電圧可変型チョッパレギュレータにおいても、簡単な構成で、スイッチ電流の傾きを検出することができる。
【００７９】
さらにまた、本発明のチョッパ型レギュレータは、以上のように、デューティが小さいときには入出力電圧差が大きく、それに応じてスイッチング素子のスイッチ電流の傾きが大きくなることを利用して、該スイッチング素子のデューティから前記スイッチ電流の傾きを検出する。
【００８０】
それゆえ、出力電圧可変型のチョッパレギュレータにおいて、出力電圧検出端子を省略しても、入出力電圧差に応じてスイッチ電流の傾き検出を行い、かつ過電流検出レベルをその傾きに応じて調節し、スイッチ電流ピークを一定に抑えることができる。
【００８１】
また、本発明のチョッパ型レギュレータは、以上のように、出力電圧を分圧したフィードバック電圧と、所望出力電圧に対応した基準電圧との誤差を増幅する誤差増幅回路の出力電圧は、スイッチング素子のデューティ、したがって入出力電圧差に対応していることを利用して、前記デューティを、該誤差増幅回路の出力電圧の大きさから検出する。
【００８２】
それゆえ、デューティの検出に特別な構成を設ける必要はなく、非常に簡単な回路で実現することができる。
【００８３】
さらにまた、本発明のチョッパ型レギュレータは、以上のように、前記誤差増幅回路の出力電圧の大きさを判定するための基準電圧を、該誤差増幅回路の基準電圧を分圧して共用する。
【００８４】
それゆえ、傾き検出手段の構成を、一層簡略化することができる。
【図面の簡単な説明】
【図１】本発明の実施の第１の形態のチョッパ型レギュレータの電気的構成を示すブロック図である。
【図２】図１で示すレギュレータの動作を説明するための波形図である。
【図３】スイッチ電流の傾きの検出結果に対応した過電流保護回路のための基準電圧の変化の様子を説明するための図である。
【図４】本発明の実施の第２の形態のチョッパ型レギュレータの電気的構成を示すブロック図である。
【図５】図４で示すレギュレータの動作を説明するための波形図である。
【図６】本発明の実施の第３の形態のチョッパ型レギュレータの電気的構成を示すブロック図である。
【図７】本発明の実施の第４の形態のチョッパ型レギュレータの電気的構成を示すブロック図である。
【図８】本発明の実施の第５の形態のチョッパ型レギュレータの電気的構成を示すブロック図である。
【図９】本発明の実施の第６の形態のチョッパ型レギュレータの電気的構成を示すブロック図である。
【図１０】パルス・バイ・パルス方式で過電流保護を行う典型的な従来技術のチョッパ型レギュレータの電気的構成を示すブロック図である。
【図１１】図１０で示すレギュレータの動作を説明するための波形図である。
【符号の説明】
３１，６１，７１，８１，９１，１０１ チョッパ型レギュレータ
３２，６２，７２，８２，９２，１０２ レギュレータＩＣ
３３，３６ 平滑コンデンサ
３４ ダイオード
３５ コイル
３７，３８ 抵抗
３９ 電源
４０ 負荷
４１ スイッチング素子
４２ スイッチ電流検出回路
４３，６６，８３，１０３ スイッチ電流傾き検出回路
４４，６４ 過電流検出レベル調節回路
４５ 過電流保護回路
４６ 制御回路
４７ ＰＮＰトランジスタ
４８ ＮＰＮトランジスタ
４９ 電流検出抵抗
５０，５４ 誤差増幅回路
５１，５３，８７ 基準電圧回路
５２，６３ コンパレータ
５５ ＰＷＭコンパレータ
５６ 発振回路
５７ フリップフロップ
５８ ＮＡＮＤ回路
６５ 調整抵抗
６７ トランジスタ（電流制御手段）
６８，６９，１０４，１０５ 分圧抵抗
７３ 誤差増幅回路（スイッチ電流傾き検出回路）
８５ 定電流源
８４ トランジスタ
８６ コンデンサ
Claims (9)
- スイッチング素子が出力電圧に応じて入力直流電流をスイッチングすることで所望とする出力電圧を得るようにし、スイッチ電流検出手段が前記スイッチング素子に流れるスイッチ電流を検出し、予め定める過電流検出レベル以上となると過電流保護手段が前記スイッチ電流のピークを制限するようにしたチョッパ型レギュレータにおいて、
前記スイッチ電流の傾きを検出する傾き検出手段と、
前記傾き検出手段の検出結果に応答して、前記過電流検出レベルを調節するレベル調節手段とを含み、
前記レベル調節手段は、前記過電流検出レベルを調節することで、前記過電流検出レベルに、前記スイッチ電流検出手段が前記過電流検出レベル以上となる前記スイッチ電流を検出してから前記過電流保護手段が前記スイッチのピークを制限するまでの動作遅れによる前記スイッチ電流のピークの増加分を加えた値を調節することを特徴とするチョッパ型レギュレータ。 - 前記スイッチ電流検出手段は、スイッチング素子と直列に接続され、スイッチ電流を電圧に変換する電流検出抵抗および前記電流検出抵抗の端子間電圧が予め定める電圧以上であるか否かから過電流であるか否かを判定するコンパレータで構成され、
前記レベル調節手段は、前記電流検出抵抗と誤差増幅回路との間に接続される調整抵抗と、その調整抵抗に流れる電流を調整する電流制御手段とを有することを特徴とする請求項１記載のチョッパ型レギュレータ。 - 前記傾き検出手段は、入力直流電圧の大きさから前記スイッチ電流の傾きを検出することを特徴とする請求項１または２記載のチョッパ型レギュレータ。
- 前記傾き検出手段は、入出力間電圧差の大きさから前記スイッチ電流の傾きを検出することを特徴とする請求項１または２記載のチョッパ型レギュレータ。
- 前記傾き検出手段は、スイッチング素子のデューティから前記スイッチ電流の傾きを検出することを特徴とする請求項１または２記載のチョッパ型レギュレータ。
- 前記傾き検出手段は、前記デューティを、出力電圧を分圧したフィードバック電圧と、所望出力電圧に対応した基準電圧との誤差を増幅する誤差増幅回路の出力電圧の大きさから検出することを特徴とする請求項５記載のチョッパ型レギュレータ。
- 前記傾き検出手段は、前記誤差増幅回路の出力電圧の大きさを判定するための基準電圧を、該誤差増幅回路の基準電圧を分圧して共用することを特徴とする請求項６記載のチョッパ型レギュレータ。
- スイッチング素子が出力電圧に応じて入力直流電流をスイッチングすることで所望とする出力電圧を得るようにし、スイッチ電流検出手段が前記スイッチング素子に流れるスイッチ電流を検出し、予め定める過電流検出レベル以上となると過電流保護手段が前記スイッチ電流のピークを制限するようにしたチョッパ型レギュレータにおいて、
前記スイッチ電流の傾きを検出する傾き検出手段と、
前記傾き検出手段の検出結果に応答して、前記過電流検出レベルを調節するレベル調節手段とを含み、
前記傾き検出手段は、スイッチング素子のデューティから前記スイッチ電流の傾きを検出し、前記デューティを、出力電圧を分圧したフィードバック電圧と、所望出力電圧に対応した基準電圧との誤差を増幅する誤差増幅回路の出力電圧の大きさから検出し、
前記傾き検出手段は、前記誤差増幅回路の出力電圧の大きさを判定するための基準電圧 を、該誤差増幅回路の基準電圧を分圧して共用することを特徴とするチョッパ型レギュレータ。 - 前記スイッチ電流検出手段は、スイッチング素子と直列に接続され、スイッチ電流を電圧に変換する電流検出抵抗および前記電流検出抵抗の端子間電圧が予め定める電圧以上であるか否かから過電流であるか否かを判定するコンパレータで構成され、
前記レベル調節手段は、前記電流検出抵抗と誤差増幅回路との間に接続される調整抵抗と、その調整抵抗に流れる電流を調整する電流制御手段とを有することを特徴とする請求項８記載のチョッパ型レギュレータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000344387A JP3566201B2 (ja) | 2000-11-10 | 2000-11-10 | チョッパ型レギュレータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000344387A JP3566201B2 (ja) | 2000-11-10 | 2000-11-10 | チョッパ型レギュレータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002153047A JP2002153047A (ja) | 2002-05-24 |
| JP3566201B2 true JP3566201B2 (ja) | 2004-09-15 |
Family
ID=18818591
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000344387A Expired - Fee Related JP3566201B2 (ja) | 2000-11-10 | 2000-11-10 | チョッパ型レギュレータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3566201B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105591353A (zh) * | 2016-02-24 | 2016-05-18 | 中国兵器工业集团第二一四研究所苏州研发中心 | 一种具有防振荡功能的驱动过流保护电路 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006238608A (ja) * | 2005-02-25 | 2006-09-07 | Cosmo Design Co Ltd | 電源回路 |
| JP4651428B2 (ja) * | 2005-03-28 | 2011-03-16 | ローム株式会社 | スイッチングレギュレータ及びこれを備えた電子機器 |
| JP4848786B2 (ja) * | 2006-02-07 | 2011-12-28 | サンケン電気株式会社 | スイッチング電源装置 |
| KR100813844B1 (ko) * | 2006-09-14 | 2008-03-17 | 삼성에스디아이 주식회사 | Ｎａｎｄ 게이트를 이용한 비대칭 제어 ｄｃ-ｄｃ 컨버터 |
| WO2013008537A1 (ja) * | 2011-07-12 | 2013-01-17 | 富士電機株式会社 | スイッチング電源装置の制御回路およびスイッチング電源 |
| JP5900949B2 (ja) * | 2011-09-30 | 2016-04-06 | Ｎｅｃプラットフォームズ株式会社 | 電源故障検出回路および電源故障検出方法 |
| US9036383B2 (en) | 2012-09-19 | 2015-05-19 | Fuji Electric Co., Ltd. | Power supply device control circuit |
| JP6266087B2 (ja) * | 2014-02-27 | 2018-01-24 | 日立オートモティブシステムズ株式会社 | 内燃機関制御装置 |
| JP6280782B2 (ja) * | 2014-03-25 | 2018-02-14 | コーセル株式会社 | スイッチング電源装置 |
| TWI559278B (zh) * | 2015-09-30 | 2016-11-21 | 立錡科技股份有限公司 | 切換式電源供應器及其控制電路與控制方法 |
| CN109274061A (zh) * | 2018-11-27 | 2019-01-25 | 道崇电子科技（嘉兴）有限公司 | 一种过流和短路保护电路 |
| CN110456138B (zh) * | 2019-08-12 | 2022-01-14 | 宁波拓邦智能控制有限公司 | 一种电流检测方法、装置、及家用设备 |
| WO2024050730A1 (zh) * | 2022-09-07 | 2024-03-14 | 海能达通信股份有限公司 | 一种限流电路、限流方法及电子设备 |
-
2000
- 2000-11-10 JP JP2000344387A patent/JP3566201B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105591353A (zh) * | 2016-02-24 | 2016-05-18 | 中国兵器工业集团第二一四研究所苏州研发中心 | 一种具有防振荡功能的驱动过流保护电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002153047A (ja) | 2002-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4493045B2 (ja) | スイッチングレギュレータ回路 | |
| US7218164B2 (en) | Emitter switching driving network to control the storage time | |
| AU721812B2 (en) | Hybrid regulator | |
| US10763850B2 (en) | Current controlled amplifier | |
| JP3566201B2 (ja) | チョッパ型レギュレータ | |
| US7158394B2 (en) | Switching power supply circuit with a soft-start function | |
| US10826392B2 (en) | Voltage regulator with an adaptive off-time generator | |
| US9979301B2 (en) | Control method and control circuit for switching power supply | |
| JP2006025596A (ja) | スロープ補償型スイッチングレギュレータ及びその補償方法 | |
| US6909268B2 (en) | Current-mode switching regulator | |
| TW201025812A (en) | DC-DC converter providing soft-start function | |
| JP3270440B2 (ja) | プログラム可能スルーレートリミッタを有する低ノイズステップダウンスイッチングレギュレータ回路、およびその使用方法 | |
| US7449935B2 (en) | Driven circuit of an emitter switching configuration to control the saturation level of a power transistor when used with highly variable collector currents | |
| US8582323B2 (en) | Control circuit for a primary controlled switched mode power supply with improved accuracy of the voltage control and primary controlled switched mode power supply | |
| US9602014B2 (en) | Voltage converter circuit and voltage converter controller and parameter setting method therefor | |
| JP4338465B2 (ja) | スイッチング電源 | |
| JPH0799859B2 (ja) | 偏向用パワートランジスタの駆動回路 | |
| JP3488116B2 (ja) | スイッチング電源装置 | |
| JPH08149804A (ja) | スイッチングレギュレータ方式の電源回路 | |
| JP4950254B2 (ja) | スイッチング電源装置 | |
| JP3523091B2 (ja) | スイッチング電源装置 | |
| JP2007067508A (ja) | 鋸波生成回路及び直流−直流コンバータ | |
| KR910006308B1 (ko) | 초퍼 · 리니어 연속형 직류전원장치 | |
| JP3377499B2 (ja) | スイッチング電源装置 | |
| JPH0274196A (ja) | 電磁駆動手段の駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040127 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040203 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040401 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040608 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040609 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090618 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |