JP4170268B2 - 過電流保護装置 - Google Patents
過電流保護装置 Download PDFInfo
- Publication number
- JP4170268B2 JP4170268B2 JP2004216457A JP2004216457A JP4170268B2 JP 4170268 B2 JP4170268 B2 JP 4170268B2 JP 2004216457 A JP2004216457 A JP 2004216457A JP 2004216457 A JP2004216457 A JP 2004216457A JP 4170268 B2 JP4170268 B2 JP 4170268B2
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- main switching
- waveform
- overcurrent
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
本発明は、例えばＤＣ−ＤＣコンバータのように、電界効果トランジスタ（FET: Field Effect Transistor）等のスイッチング素子のデューティ比を制御して、所望の直流電圧を負荷回路に供給する電源装置において、オン状態にあるスイッチング素子に過電流が流れた場合に、そのオン時間を短縮して出力電流を制限する過電流保護装置に関する。
スイッチング方式の電源装置は、スイッチング素子のデューティ比を制御することにより所望の直流電圧を負荷回路に供給する。その中の１つであるパルス幅変調（PWM: Pulse Width Modulation）方式の電源装置には、降圧型と昇圧型とがある。以下、ＰＷＭ方式の降圧型による電源装置について説明する。
スイッチング素子の毎周期のオン時間をＴon、オフ時間をＴoffとし、電源装置への入力電圧をＶinとすると、出力電圧Ｖoutは次式で与えられる。
スイッチング素子の毎周期のオン時間をＴon、オフ時間をＴoffとし、電源装置への入力電圧をＶinとすると、出力電圧Ｖoutは次式で与えられる。
Ｖout ＝ Ｔon／（Ｔon＋Ｔoff）・Ｖin ・・・（１）
出力電圧Ｖoutを一定に保つため、ＰＷＭ方式では、出力電圧Ｖoutと基準電圧Ｖrefとの差である誤差電圧（Ｖout−Ｖref）が小さくなるようにスイッチング素子のオン・オフの時間比を調整する。過電流が検出された場合には、オン時間Ｔonを短縮し出力電圧Ｖoutを下げ出力電流を制限してスイッチング素子を破壊から保護する。
出力電圧Ｖoutを一定に保つため、ＰＷＭ方式では、出力電圧Ｖoutと基準電圧Ｖrefとの差である誤差電圧（Ｖout−Ｖref）が小さくなるようにスイッチング素子のオン・オフの時間比を調整する。過電流が検出された場合には、オン時間Ｔonを短縮し出力電圧Ｖoutを下げ出力電流を制限してスイッチング素子を破壊から保護する。
また、過電流検出時に、オン時間Ｔonを短縮するのに代えて、ＰＷＭ動作を停止させる電源装置も提案されている（特許文献１）。図１９は、当該電源装置（ステップ・ダウンＤＣ−ＤＣコンバータ）の構成を示す回路図である。図１９に示されるように、電源装置１９は過電流保護装置１９００、主スイッチング素子１９０１、転流用スイッチング素子１９０２、素子制御部１９０３、ＡＮＤ回路１９０４、コイル１９０５、コンデンサ１９０６、制御端子１９０７、入力端子１９０８、出力端子１９０９及びエッジパルス生成器１９１０を備えている。なお、主スイッチング素子１９０１はｐ−チャネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）転流用スイッチング素子１９０２はｎ−チャネルＭＯＳＦＥＴである。
過電流保護装置１９００はＲＳ−フリップフロップ１９００ａ、コンパレータ１９００ｂ及び定電圧源１９００ｃを備えており、定電圧源１９００ｃは抵抗素子１９００ｃ１と定電流源１９００ｃ２からなる。また、エッジパルス生成器１９１０はスイッチング素子１９１０ａ、ＮＯＲ回路１９１０ｂ、ＮＯＴ回路１９１０ｃ、１９１０ｆ、コンデンサ１９１０ｄ及び抵抗素子１９１０ｅを備えている。
電源装置１９の主電流経路は入力端子１９０８から主スイッチング素子１９０１及びコイル１９０５を経て出力端子１９０９に至るまでの経路である。負荷回路（図示省略）は出力端子１９０９に接続される。入力端子には電圧Ｖinが印加される。
電源装置１９をＰＷＭ制御する制御信号は制御端子１９０７からエッジパルス生成器１９１０に入力される。当該制御信号によって、スイッチング素子１９０１、１９０２が毎周期交互にオン・オフ制御される。主スイッチング素子１９０１はＦＥＴである。
電源装置１９をＰＷＭ制御する制御信号は制御端子１９０７からエッジパルス生成器１９１０に入力される。当該制御信号によって、スイッチング素子１９０１、１９０２が毎周期交互にオン・オフ制御される。主スイッチング素子１９０１はＦＥＴである。
電源装置１９は同期整流方式を採用しており、主スイッチング素子１９０１がオフされ同時オン防止期間を経た後、転流用スイッチング素子１９０２がオンされる。これによって、コイル１９０５に蓄積されていたエネルギーが電流として負荷回路に供給される。電源装置１９の転流用電流経路はコイル１９０５から出力端子１９０９及び負荷回路を経てＧＮＤに至る電流経路である。
コイル１９０５はコンデンサ１９０６と共にＬＣフィルタを構成する。これによって、出力電圧のリプル（ripple）が抑制され、出力電流が平滑化される。
エッジパルス生成器１９１０は前記制御信号に同期するリセット信号をＲＳ−フリップフロップ１９００ａのリセット端子に入力する。当該リセット信号のパルス幅Ｔreset19はコンデンサ１９１０ｄ及び抵抗素子１９１０ｅで構成されるＲＣ積分回路の時定数により定まる。
エッジパルス生成器１９１０は前記制御信号に同期するリセット信号をＲＳ−フリップフロップ１９００ａのリセット端子に入力する。当該リセット信号のパルス幅Ｔreset19はコンデンサ１９１０ｄ及び抵抗素子１９１０ｅで構成されるＲＣ積分回路の時定数により定まる。
ＲＳ−フリップフロップ１９００ａのセット端子にはコンパレータ１９００ｂからセット信号が入力される。ＲＳ−フリップフロップ１９００ａは前記セット信号にて毎周期セットされ、前記リセット信号により毎周期リセットされる。セット信号及びリセット信号のパルスの立上がり又は立下りによってＲＳ−フリップフロップ１９００ａの反転出力／Ｑが周期的にＨｉｇｈレベル−Ｌｏｗレベル間の状態遷移を繰り返す。
以下、論理回路として正論理（positive logic）を用いる場合について説明する。
ＡＮＤ回路１９０４は前記反転出力／Ｑと前記制御信号との積をとった信号を素子制御部１９０３に入力する。当該信号に応じて、素子制御部１９０３はスイッチング素子１９０１、１９０２を、同時にオンする期間が無いように、相補的にオン・オフ駆動する。
過電流保護装置１９００は、主スイッチング素子１９０１のドレイン−ソース間の電圧降下ΔＶ(t)と閾値ΔＶrefとを比較することによって、スイッチング素子に流れる電流を監視する。
ＡＮＤ回路１９０４は前記反転出力／Ｑと前記制御信号との積をとった信号を素子制御部１９０３に入力する。当該信号に応じて、素子制御部１９０３はスイッチング素子１９０１、１９０２を、同時にオンする期間が無いように、相補的にオン・オフ駆動する。
過電流保護装置１９００は、主スイッチング素子１９０１のドレイン−ソース間の電圧降下ΔＶ(t)と閾値ΔＶrefとを比較することによって、スイッチング素子に流れる電流を監視する。
図２０は、電源装置１９のＰＷＭ１周期にわたる通常動作を示すタイミングチャートである。図２０において、横軸は時間、縦軸は電流又は電圧を表す。また、本明細書において「Ｈ」はＨｉｇｈレベル、「Ｌ」はＬｏｗレベルを表すものとする。
波形２００１は制御信号の電圧レベル、波形２００２は転流用スイッチング素子１９０２のゲート電圧レベル、波形２００３は主スイッチング素子１９０１のゲート電圧レベル、波形２００４はコイル１９０５に流れる電流量、波形２００５はスイッチング素子１９０１、１９０２の出力電圧レベル、波形２００６は前記セット信号の電圧レベル、波形２００７は前記リセット信号の電圧レベル、波形２００８は前記反転出力／Ｑの電圧レベルを示す。
波形２００１は制御信号の電圧レベル、波形２００２は転流用スイッチング素子１９０２のゲート電圧レベル、波形２００３は主スイッチング素子１９０１のゲート電圧レベル、波形２００４はコイル１９０５に流れる電流量、波形２００５はスイッチング素子１９０１、１９０２の出力電圧レベル、波形２００６は前記セット信号の電圧レベル、波形２００７は前記リセット信号の電圧レベル、波形２００８は前記反転出力／Ｑの電圧レベルを示す。
さて、図２０に示されるように、制御信号が時刻ｔ190にＬからＨに切り替わると（波形２００１）、これに同期してリセット信号がＨに切り替わり（波形２００７）、反転出力／ＱがＨに切り替わる（波形２００８）。これにより、スイッチング素子１９０１、１９０２の毎周期のスイッチング動作が開始される。
遅延時間Ｔd191を経過後、転流用スイッチング素子１９０２がオフされる（波形２００２）。更に、遅延時間Ｔd192を経過後、主スイッチング素子１９０１がオンされる（波形２００３）。なお、遅延時間Ｔd191は素子制御部１９０３の回路により規定される。遅延時間Ｔd192も素子制御部１９０３の回路により規定される遅延時間であって、スイッチング素子１９０１、１９０２の同時オン防止期間である。
遅延時間Ｔd191を経過後、転流用スイッチング素子１９０２がオフされる（波形２００２）。更に、遅延時間Ｔd192を経過後、主スイッチング素子１９０１がオンされる（波形２００３）。なお、遅延時間Ｔd191は素子制御部１９０３の回路により規定される。遅延時間Ｔd192も素子制御部１９０３の回路により規定される遅延時間であって、スイッチング素子１９０１、１９０２の同時オン防止期間である。
その後、スイッチング素子１９０１、１９０２の出力電圧Ｖ(t)が立ち上がり時間Ｔd193で０からＶinまで立ち上がる（波形２００５）。これにより、コイル電流Ｉ(t)が流れて（波形２００４）、負荷回路に供給される。
この場合、コイル電流Ｉ(t)は、次式に示されるように、入力端子１９０８と出力端子１９０９との間の電位差（Ｖin−Ｖout）とコイル１９０５のインダクタンス値とで定まる傾きで増加する。
この場合、コイル電流Ｉ(t)は、次式に示されるように、入力端子１９０８と出力端子１９０９との間の電位差（Ｖin−Ｖout）とコイル１９０５のインダクタンス値とで定まる傾きで増加する。
Ｉ(t)＝（Ｖin−Ｖout）／Ｌ×（t−t191） ・・・（２）
ただし、時刻ｔ1は電流Ｉ(t)が増加し始めた時刻であり、式
t191＝t190＋Ｔd191＋Ｔd192
にて表わされる。
電流Ｉ(t)が主スイッチング素子１９０１に流れると、主スイッチング素子１９０１のオン抵抗Ｒon1901と電流Ｉ(t)とによるドレイン−ソース間の電圧降下ΔＶ(t)が発生する（波形２００５）。この電圧降下ΔＶ(t)は次式で与えられる。
ただし、時刻ｔ1は電流Ｉ(t)が増加し始めた時刻であり、式
t191＝t190＋Ｔd191＋Ｔd192
にて表わされる。
電流Ｉ(t)が主スイッチング素子１９０１に流れると、主スイッチング素子１９０１のオン抵抗Ｒon1901と電流Ｉ(t)とによるドレイン−ソース間の電圧降下ΔＶ(t)が発生する（波形２００５）。この電圧降下ΔＶ(t)は次式で与えられる。
ΔＶ(t) ＝ Ｖin−Ｖ(t) ・・・（３）
コンパレータ１９００ｂは電圧降下ΔＶ(t)と閾値ΔＶrefと比較する事により、主スイッチング素子１９０１に過電流が流れているか監視する。
図２０に示されるように、電圧降下ΔＶ(t)は時刻（t191＋Ｔd193）前はΔＶ(t)＞ΔＶrefとなり、時刻（t191＋Ｔd193）後、時刻（ｔ193＋Ｔd195）までΔＶ(t)≦ΔＶrefとなる（波形２００５）。従って、時刻（t191＋Ｔd193）前は、コンパレータ１９００ｂは過電流状態と判定してセット信号をＨとする。コンパレータ１９００ｂは、時刻（t191＋Ｔd193）後も、遅延時間Ｔd194を経過するまでセット信号をＨとする。遅延時間Ｔd194は、コンパレータ１９００ｂの回路遅延である。
コンパレータ１９００ｂは電圧降下ΔＶ(t)と閾値ΔＶrefと比較する事により、主スイッチング素子１９０１に過電流が流れているか監視する。
図２０に示されるように、電圧降下ΔＶ(t)は時刻（t191＋Ｔd193）前はΔＶ(t)＞ΔＶrefとなり、時刻（t191＋Ｔd193）後、時刻（ｔ193＋Ｔd195）までΔＶ(t)≦ΔＶrefとなる（波形２００５）。従って、時刻（t191＋Ｔd193）前は、コンパレータ１９００ｂは過電流状態と判定してセット信号をＨとする。コンパレータ１９００ｂは、時刻（t191＋Ｔd193）後も、遅延時間Ｔd194を経過するまでセット信号をＨとする。遅延時間Ｔd194は、コンパレータ１９００ｂの回路遅延である。
しかしながら、実際には過電流は発生していないので、ＰＷＭ動作を継続するために、エッジパルス生成器１９１０は、時刻t192後、余裕時間（マージン）Ｔm19を経過するまでリセット信号をＨとする（波形２００７）。時刻t190以後、リセット信号がＨとなっている期間を以下、「Ｔreset19」という。
時刻ｔ193に制御信号がＬに切り替わってから（波形２００１）、遅延時間Ｔd195を経過後、主スイッチング素子１９０１のゲート電圧がＨに切り替わって（波形２００３）、主スイッチング素子１９０１がオフされる。
時刻ｔ193に制御信号がＬに切り替わってから（波形２００１）、遅延時間Ｔd195を経過後、主スイッチング素子１９０１のゲート電圧がＨに切り替わって（波形２００３）、主スイッチング素子１９０１がオフされる。
更に遅延時間Ｔd197を経過後、転流用スイッチング素子１９０２のゲート電圧１０２がＨに切り替わって（波形２００２）、転流用スイッチング素子１９０２がオンされる。すると、コイル１９０５に蓄積されたエネルギーが転流用スイッチング素子１９０２を介して負荷回路に電流として供給される。
なお、上記遅延時間Ｔd195は素子制御部１９０３の回路遅延である。遅延時間Ｔd197も素子制御部１９０３の回路遅延であって、スイッチング素子１９０１、１９０２の同時オン防止期間である。
なお、上記遅延時間Ｔd195は素子制御部１９０３の回路遅延である。遅延時間Ｔd197も素子制御部１９０３の回路遅延であって、スイッチング素子１９０１、１９０２の同時オン防止期間である。
上記のようにして主スイッチング素子１９０１がオフされると、電圧降下ΔＶ(t)が閾値ΔＶrefを大きく越える（波形２００５）。従って、コンパレータ１９００ｂは過電流状態と判定し、回路遅延分を遅れてセット信号がＬからＨに切り替わる（波形２００６）。ここで、当該回路遅延は遅延時間Ｔd197よりも短い。
これにより、反転出力／ＱがＬに切り替わり（波形２００８）、制御信号が次にＨに切り替わるまでＬに保持される。以上が電源装置１９のＰＷＭ１周期にわたる通常動作である。
これにより、反転出力／ＱがＬに切り替わり（波形２００８）、制御信号が次にＨに切り替わるまでＬに保持される。以上が電源装置１９のＰＷＭ１周期にわたる通常動作である。
次に、図２１は電源装置１９の過電流発生時の動作を示すタイミングチャートである。図２１において、横軸は時間、縦軸は電流又は電圧を表す。波形２１０１は制御信号、波形２１０２は転流用スイッチング素子１９０２のゲート電圧、波形２１０３は主スイッチング素子１９０１のゲート電圧、波形２１０４はコイル電流、波形２１０５はスイッチング素子１９０１、１９０２の出力電圧、波形２１０６はセット信号、波形２１０７はリセット信号、波形２１０８は反転出力／Ｑの電圧を示す。
負荷回路の短絡等に起因して主スイッチング素子１９０１に過電流が流れて電圧降下ΔＶ(t)が閾値ΔＶrefを超えると（波形２１０５）、コンパレータ２４は過電流状態と判定してセット信号をＨとする（波形２１０６）。ここでは、コンパレータ１９００ｂがセット信号を常時Ｈとする場合について説明する（波形２１０６）。
上述のように、期間Ｔreset19においてはセット信号に関わらずＰＷＭ動作が継続する（波形２１０７）。期間Ｔreset19経過後、リセット信号がＨからＬに切り替わってＲＳ−フリップフロップ１９００ａがリセットされると、セット信号がＨなので反転出力／ＱがＨからＬに切り替わる。これによって、主スイッチング素子１９０１がオフされ、過電流が遮断されるので、主スイッチング素子１９０１が過電流による破壊から保護される。
特開２００２−２７７３７号公報
上述のように、期間Ｔreset19においてはセット信号に関わらずＰＷＭ動作が継続する（波形２１０７）。期間Ｔreset19経過後、リセット信号がＨからＬに切り替わってＲＳ−フリップフロップ１９００ａがリセットされると、セット信号がＨなので反転出力／ＱがＨからＬに切り替わる。これによって、主スイッチング素子１９０１がオフされ、過電流が遮断されるので、主スイッチング素子１９０１が過電流による破壊から保護される。
さて、上述のように、通常動作において過電流の誤検出を防止するためには、期間Ｔreset19が、時刻t190からt192までの期間よりも長くなければならない。この時刻t190からt192までの期間は、図２０に示されるように、遅延時間Ｔd191、Ｔd192、Ｔd193及びＴd194の総和に等しいので期間Ｔreset19は次式を満足する必要がある。
Ｔreset19＞Ｔd191＋Ｔd192＋Ｔd193＋Ｔd194 ・・・（４）
このように過電流の誤検出を防止する都合上、過電流が流れているか否かに関わらず主スイッチング素子１９０１をオンし続ける期間（以下、「最小オン期間」という。）Ｔon(min)19が生じる。この最小オン期間Ｔon(min)19は次式で与えられる。
Ｔreset19＞Ｔd191＋Ｔd192＋Ｔd193＋Ｔd194 ・・・（４）
このように過電流の誤検出を防止する都合上、過電流が流れているか否かに関わらず主スイッチング素子１９０１をオンし続ける期間（以下、「最小オン期間」という。）Ｔon(min)19が生じる。この最小オン期間Ｔon(min)19は次式で与えられる。
Ｔon(min)19＝Ｔreset19−Ｔd191−Ｔd192＋Ｔd196 ・・・（５）
ここで、Ｔd196はリセット信号がＨからＬへ切り替わってから主スイッチング素子１９０１がオフされるまでの時間である（図２１参照）。
式（４）、（５）から次式が得られる。
Ｔon(min)19＞Ｔd193＋Ｔd194＋Ｔd196 ・・・（６）
即ち、最小オン期間Ｔon(min)19には下限があり、常に式（６）の右辺で示される値よりも大きくなる。
ここで、Ｔd196はリセット信号がＨからＬへ切り替わってから主スイッチング素子１９０１がオフされるまでの時間である（図２１参照）。
式（４）、（５）から次式が得られる。
Ｔon(min)19＞Ｔd193＋Ｔd194＋Ｔd196 ・・・（６）
即ち、最小オン期間Ｔon(min)19には下限があり、常に式（６）の右辺で示される値よりも大きくなる。
しかしながら、期間Ｔreset19を規定するエッジパルス生成器１９１０のＣＲ時定数回路を半導体基板上に集積すると、拡散抵抗のばらつきと温度変動の大きさが＋２００％〜−５０％程度である為、期間Ｔreset19にばらつきが生じる。また、同様の理由により期間Ｔd191、Ｔd192、Ｔd193及びＴd194にも各々ばらつきが生じる。
期間Ｔreset19、Ｔd191、Ｔd192、Ｔd193及びＴd194のばらつきを各々δTreset19、δＴd191、δＴd192、δＴd193及びδＴd194とすると下記の不等式が成立する。
期間Ｔreset19、Ｔd191、Ｔd192、Ｔd193及びＴd194のばらつきを各々δTreset19、δＴd191、δＴd192、δＴd193及びδＴd194とすると下記の不等式が成立する。
δＴreset19＞δＴd191＋δＴd192＋δＴd193＋δＴd194 ・・・（７）
ただし、δＴreset19、δＴd191、δＴd192、δＴd193及びδＴd194はいずれも正数である。
このような、ばらつきに関わらず過電流の誤検出を防止するためには、期間Ｔreset19にマージンＴm19を見込む必要がある。
ただし、δＴreset19、δＴd191、δＴd192、δＴd193及びδＴd194はいずれも正数である。
このような、ばらつきに関わらず過電流の誤検出を防止するためには、期間Ｔreset19にマージンＴm19を見込む必要がある。
Ｔreset19＝Ｔd191＋Ｔd192＋Ｔd193＋Ｔd194＋Ｔm19 ・・・（８）
また、式（５）、（８）より、最小オン期間Ｔon(min)19について次式が成立する。
Ｔon(min)19＝Ｔd193＋Ｔd194＋Ｔd196＋Ｔm19 ・・・（９）
前記Ｔm19は少なくともδＴreset19より大きくなければならないので、Ｔm19は次式を満たす必要がある。
また、式（５）、（８）より、最小オン期間Ｔon(min)19について次式が成立する。
Ｔon(min)19＝Ｔd193＋Ｔd194＋Ｔd196＋Ｔm19 ・・・（９）
前記Ｔm19は少なくともδＴreset19より大きくなければならないので、Ｔm19は次式を満たす必要がある。
Ｔm19＞δＴd191＋δＴd192＋δＴd193＋δＴd194 ・・・（１０）
ここで、遅延時間Ｔd191、Ｔd192、Ｔd193、Ｔd194のばらつきの係数（相対誤差）α191、α192、α193、α194を、下記の式（１１）で定義すると、上記（１０）式は、下記の（１２）式の様に表される。
αi＝δＴdi／Ｔdi（i＝191、192、193、194） ・・・（１１）
Ｔm19＞α191・Ｔd191＋α192・Ｔd192＋α193・Ｔd193＋α194・Ｔd194 ・・・（１２）
すなわち、過電流の誤検出を防止しようとすると、最小オン期間Ｔon(min)19が、式（６）の右辺に示される最小値（Ｔd193＋Ｔd194＋Ｔd196）に比べて大幅に大きくなる。すると、過電流発生時に主スイッチング素子１９０１に流れる期間が長く、かつ電流Ｉ(t)のピーク電流が大きくなるので、主スイッチング素子１９０１が破壊される可能性が高くなる。
ここで、遅延時間Ｔd191、Ｔd192、Ｔd193、Ｔd194のばらつきの係数（相対誤差）α191、α192、α193、α194を、下記の式（１１）で定義すると、上記（１０）式は、下記の（１２）式の様に表される。
αi＝δＴdi／Ｔdi（i＝191、192、193、194） ・・・（１１）
Ｔm19＞α191・Ｔd191＋α192・Ｔd192＋α193・Ｔd193＋α194・Ｔd194 ・・・（１２）
すなわち、過電流の誤検出を防止しようとすると、最小オン期間Ｔon(min)19が、式（６）の右辺に示される最小値（Ｔd193＋Ｔd194＋Ｔd196）に比べて大幅に大きくなる。すると、過電流発生時に主スイッチング素子１９０１に流れる期間が長く、かつ電流Ｉ(t)のピーク電流が大きくなるので、主スイッチング素子１９０１が破壊される可能性が高くなる。
また、主スイッチング素子１９０１としてＭＯＳＦＥＴを用いると、そのオン抵抗Ｒon1901は正の温度特性を持つので、温度が高いほど電圧降下ΔＶ(t)が大きくなる。従って、閾値ΔＶrefが温度に依らず一定ならば、低温では過電流が検出され難くなる。これによっても、主スイッチング素子１９０１が過電流によって破壊される可能性が高くなる。
以上、ＰＷＭ方式の降圧型による電源装置を例にとって説明したが、同様の問題はスイッチング素子を周期的にオン・オフ制御して所定電圧を供給する電源装置一般に存在し、その解決が求められている。
以上、ＰＷＭ方式の降圧型による電源装置を例にとって説明したが、同様の問題はスイッチング素子を周期的にオン・オフ制御して所定電圧を供給する電源装置一般に存在し、その解決が求められている。
本発明は、上記問題に鑑みて為されたものであって、スイッチング素子を周期的にオン・オフ制御して所定電圧を供給する電源装置において、当該スイッチング素子に過電流によって破壊される可能性を更に低減することができる過電流保護装置を提供することを目的とする。
上記目的を達成するため、本発明に係る過電流保護装置は、電源端子間に主スイッチング素子と転流用スイッチング素子とを接続し、同時オン防止期間を有しながら制御信号に応じて周期的に前記主スイッチング素子と前記転流用スイッチング素子を交互にオン・オフさせる素子制御部を備え、オン、オフされる前記主スイッチング素子を介して負荷回路に給電する電源装置における前記主スイッチング素子を過電流から保護する過電流保護装置であって、
前記主スイッチング素子に過電流が流れているか否かを判定する判定手段と、
前記判定手段にて過電流が流れていると判断されると、前記主スイッチング素子をオフする前記素子制御部と、
前記制御信号が前記主スイッチング素子をオンさせる指示を行った後の第１期間中、前記素子制御部がオンさせた前記主スイッチング素子をオフするのを禁止する第１禁止手段と、
前記素子制御部の出力信号に応じて当該出力信号が前記転流用スイッチング素子をオフさせる指示を行った後の第２期間中、エッジパルスを生成するエッジパルス生成器と、
前記エッジパルスに応じて、前記第２期間中、前記素子制御部がオンさせた前記主スイッチング素子をオフするのを禁止する第２禁止手段と
を備えることを特徴とする。
前記主スイッチング素子に過電流が流れているか否かを判定する判定手段と、
前記判定手段にて過電流が流れていると判断されると、前記主スイッチング素子をオフする前記素子制御部と、
前記制御信号が前記主スイッチング素子をオンさせる指示を行った後の第１期間中、前記素子制御部がオンさせた前記主スイッチング素子をオフするのを禁止する第１禁止手段と、
前記素子制御部の出力信号に応じて当該出力信号が前記転流用スイッチング素子をオフさせる指示を行った後の第２期間中、エッジパルスを生成するエッジパルス生成器と、
前記エッジパルスに応じて、前記第２期間中、前記素子制御部がオンさせた前記主スイッチング素子をオフするのを禁止する第２禁止手段と
を備えることを特徴とする。
このようにすれば、前記第１期間は従来技術に係る期間Ｔreset19よりも短くすることができるので、時定数回路のばらつきに起因して見積もらなければならない余裕時間（マージン）を小さくすることができる。従って、過電流発生時にいち早く前記主スイッチング素子をオフすることができるので、当該主スイッチング素子が過電流によって破壊される可能性を更に低減することができる。
この場合において、前記判定手段は、前記主スイッチング素子に流れる電流に相当する電圧と基準電圧とを比較することによって、前記過電流が流れているか否かを判定するとしても良い。このようにすれば、前記主スイッチング素子がオンされて電流が流れ始めた当初、前記主スイッチング素子のドレイン−ソース間電位差が大きくなっているのを過電流と誤検出して、前記オフ手段が前記主スイッチング素子をオフするのを防止することができる。
また、本発明に係る過電流保護装置は、前記第２禁止手段が、抵抗素子を含まない時定数回路を用いて前記第２期間を計時することを特徴とする。
このようにすれば、時定数回路を構成する個々の回路素子の特性に起因する時定数のばらつきが抑えられるので、前記所定時間を掲示するに際して見込むべきマージンを削減して、前記所定時間を短縮することができる。従って、過電流時に前記主スイッチング素子をいち早くオフすることができる。当該主スイッチング素子が過電流により破壊される可能性を更に低減することができる。
このようにすれば、時定数回路を構成する個々の回路素子の特性に起因する時定数のばらつきが抑えられるので、前記所定時間を掲示するに際して見込むべきマージンを削減して、前記所定時間を短縮することができる。従って、過電流時に前記主スイッチング素子をいち早くオフすることができる。当該主スイッチング素子が過電流により破壊される可能性を更に低減することができる。
また、本発明に係る過電流保護装置は、前記判定手段が、電気的特性が前記主スイッチング素子と整合している比較用スイッチング素子と、前記比較用スイッチング素子に直列に接続された定電流源とを備え、前記主スイッチング素子による電圧降下と前記比較用スイッチング素子による電圧降下とを比較することにより、前記主スイッチング素子に過電流が流れているか否かを判定することを特徴とする。
或いは、本発明に係る過電流保護装置は、前記判定手段が、前記主スイッチング素子と同一の半導体基板上に集積されている比較用スイッチング素子と、前記比較用スイッチング素子に直列に接続された定電流源とを備え、前記主スイッチング素子による電圧降下と前記比較用スイッチング素子による電圧降下とを比較することにより、前記主スイッチング素子に過電流が流れているか否かを判定することを特徴とする。
このようにすれば、同一の半導体基板上に形成された前記主スイッチング素子と前記比較用スイッチング素子は電気的特性の整合性が良いため、前記主スイッチング素子と前記比較用スイッチング素子との間でオン抵抗のばらつきや温度特性を揃えることができ、精度良く過電流を検出することができる。
また、本発明に係る過電流保護装置は、前記判定手段が、電気的特性が前記主スイッチング素子と整合している比較用スイッチング素子と、前記比較用スイッチング素子に直列に接続された定電流源と、検出用抵抗素子と、前記主スイッチング素子と同時にオン、オフされる検出用スイッチング素子であって、前記検出用抵抗素子と直列回路をなし、当該直列回路が前記主スイッチング素子に並列接続されている検出用スイッチング素子とを備え、前記検出用抵抗素子による電圧降下と前記比較用スイッチング素子による電圧降下とを比較することにより、前記主スイッチング素子に過電流が流れているか否かを判定することを特徴とする。
また、本発明に係る過電流保護装置は、前記判定手段が、電気的特性が前記主スイッチング素子と整合している比較用スイッチング素子と、前記比較用スイッチング素子に直列に接続された定電流源と、検出用抵抗素子と、前記主スイッチング素子と同時にオン、オフされる検出用スイッチング素子であって、前記検出用抵抗素子と直列回路をなし、当該直列回路が前記主スイッチング素子に並列接続されている検出用スイッチング素子とを備え、前記検出用抵抗素子による電圧降下と前記比較用スイッチング素子による電圧降下とを比較することにより、前記主スイッチング素子に過電流が流れているか否かを判定することを特徴とする。
或いは、本発明に係る過電流保護装置は、前記判定手段が、前記主スイッチング素子と同一の半導体基板上に集積されている比較用スイッチング素子と、前記比較用スイッチング素子に直列に接続された定電流源と、検出用抵抗素子と、前記主スイッチング素子と同時にオン、オフされる検出用スイッチング素子であって、前記検出用抵抗素子と直列回路をなし、当該直列回路が前記主スイッチング素子に並列接続されている検出用スイッチング素子とを備え、前記検出用抵抗素子による電圧降下と前記比較用スイッチング素子による電圧降下とを比較することにより、前記主スイッチング素子に過電流が流れているか否かを判定することを特徴とする。
この場合において、前記検出用抵抗素子の抵抗値を前記検出用スイッチング素子のオン抵抗よりも十分に大きくすれば、過電流の発生をより正確に検出することができる。
また、本発明に係る過電流保護装置は、前記第２期間中、前記検出用スイッチング素子をオフする検出停止手段を備えることを特徴とする。このようにすれば、前記検出用抵抗素子による電圧降下の変動を抑えて、クロストークの少ない安定した過電流保護を行うことができる。
また、本発明に係る過電流保護装置は、前記第２期間中、前記検出用スイッチング素子をオフする検出停止手段を備えることを特徴とする。このようにすれば、前記検出用抵抗素子による電圧降下の変動を抑えて、クロストークの少ない安定した過電流保護を行うことができる。
このようにすれば、時定数回路のばらつきに起因して見積もらなければならない余裕時間（マージン）を小さくすることができるので、前記主スイッチング素子が過電流によって破壊される可能性を更に低減することができる。
また、前記主スイッチング素子がオンされる前に前記主スイッチング素子がオフされるのを確実に禁止することできる。従って、主スイッチング素子がオンされた直後に過電流を誤検出するのを確実に防止することができる。
また、前記主スイッチング素子がオンされる前に前記主スイッチング素子がオフされるのを確実に禁止することできる。従って、主スイッチング素子がオンされた直後に過電流を誤検出するのを確実に防止することができる。
以下、本発明に係る過電流保護装置の実施の形態について、図面を参照しながら説明する。
［１］ 第１の実施の形態
本実施の形態においては、同期整流型ＤＣ−ＤＣコンバータ（以下、単に「電源装置」という。）を例にとり、本発明に係る過電流保護装置について説明する。
［１］ 第１の実施の形態
本実施の形態においては、同期整流型ＤＣ−ＤＣコンバータ（以下、単に「電源装置」という。）を例にとり、本発明に係る過電流保護装置について説明する。
［１−１］ 構成
図１は、本実施の形態に係る電源装置の構成を示す回路図である。図１に示されるように、電源装置１は過電流保護装置１００、主スイッチング素子１０１、転流用スイッチング素子１０２、素子制御部１０３、ＡＮＤ回路１０４、コイル１０５、コンデンサ１０６、制御端子１０７、入力端子１０８、出力端子１０９及び第１禁止手段１１０を備えている。
図１は、本実施の形態に係る電源装置の構成を示す回路図である。図１に示されるように、電源装置１は過電流保護装置１００、主スイッチング素子１０１、転流用スイッチング素子１０２、素子制御部１０３、ＡＮＤ回路１０４、コイル１０５、コンデンサ１０６、制御端子１０７、入力端子１０８、出力端子１０９及び第１禁止手段１１０を備えている。
また、過電流保護装置１００はＲＳ−フリップフロップ１００ａ、判定手段１００ｂ、エッジパルス生成器１００ｃ、第２禁止手段１００ｄ及び基準電圧源１００ｅを備えている。基準電圧源１００ｅは抵抗素子１００ｅ１と定電流源１００ｅ２を備えている。判定手段１００ｂはコンパレータである。
図２は、図１と同じく電源装置１の構成を示す回路図であって、特に第１禁止手段１１０、エッジパルス生成器１００ｃ及び第２禁止手段１００ｄの詳細な構成を示す回路図である。
図２は、図１と同じく電源装置１の構成を示す回路図であって、特に第１禁止手段１１０、エッジパルス生成器１００ｃ及び第２禁止手段１００ｄの詳細な構成を示す回路図である。
図２に示されるように、第１禁止手段１１０はスイッチング素子１１０ａ、ＮＯＲ回路１１０ｂ、ＮＯＴ回路１１０ｃ、１１０ｆ、コンデンサ１１０ｄ及び抵抗素子１１０ｅを備えている。
エッジパルス生成器１００ｃはスイッチング素子１００ｃ１、１００ｃ５、ＮＯＴ回路１００ｃ２、定電流源１００ｃ３、１００ｃ６、コンデンサ１００ｃ４、１００ｃ７及びＮＯＲ回路１００ｃ８を備えている。このうち定電流源１００ｃ３、１００ｃ６及びコンデンサ１００ｃ４、１００ｃ７は時定数回路を構成している。当該時定数回路は抵抗素子を有さない事を特徴とする。また、スイッチング素子１００ｃ１はＦＥＴである。
エッジパルス生成器１００ｃはスイッチング素子１００ｃ１、１００ｃ５、ＮＯＴ回路１００ｃ２、定電流源１００ｃ３、１００ｃ６、コンデンサ１００ｃ４、１００ｃ７及びＮＯＲ回路１００ｃ８を備えている。このうち定電流源１００ｃ３、１００ｃ６及びコンデンサ１００ｃ４、１００ｃ７は時定数回路を構成している。当該時定数回路は抵抗素子を有さない事を特徴とする。また、スイッチング素子１００ｃ１はＦＥＴである。
エッジパルス生成器１００ｃは転流用スイッチング素子１０２のゲート端子に入力される信号からセット信号をＬとするための信号（以下、「禁止信号」という。）を生成し、これを第２禁止手段１００ｄに出力する。当該禁止信号は転流用スイッチング素子１０２のゲート電圧の立下りに同期して立上るパルスであり、そのパルス幅Ｔpulseは前記時定数回路の時定数により決まる。
第２禁止手段１００ｄはスイッチング素子１００ｄ１を備えている。スイッチング素子１００ｄ１はＦＥＴである。禁止信号がＨとされるとスイッチング素子１００ｄ１がオンされるので、ＲＳ−フリップフロップ１００ａのセット端子が接地される。するとセット信号がＬとされる。
［１−２］ 電源装置１の動作
次に、電源装置１の動作について説明する。
［１−２］ 電源装置１の動作
次に、電源装置１の動作について説明する。
（１） 通常動作
図３は、電源装置１のＰＷＭ１周期にわたる通常動作を示すタイミングチャートである。図３において、横軸は時間、縦軸は電圧又は電流を表す。また、波形３００は制御信号の電圧、波形３０１は転流用スイッチング素子１０２のゲート電圧、波形３０２は主スイッチング素子１０１のゲート電圧、波形３０３はコイル１０５に流れるコイル電流、波形３０４はスイッチング素子１０１、１０２の出力電圧、波形３０５はＲＳ−フリップフロップ１００ａのセット端子に入力されるセット信号、波形３０６はＲＳ−フリップフロップ１００ａのリセット端子に入力されるリセット信号、波形３０７はＲＳ−フリップフロップ１００ａの反転出力／Ｑの電圧、波形３０８は前記禁止信号の電圧を示す。
図３は、電源装置１のＰＷＭ１周期にわたる通常動作を示すタイミングチャートである。図３において、横軸は時間、縦軸は電圧又は電流を表す。また、波形３００は制御信号の電圧、波形３０１は転流用スイッチング素子１０２のゲート電圧、波形３０２は主スイッチング素子１０１のゲート電圧、波形３０３はコイル１０５に流れるコイル電流、波形３０４はスイッチング素子１０１、１０２の出力電圧、波形３０５はＲＳ−フリップフロップ１００ａのセット端子に入力されるセット信号、波形３０６はＲＳ−フリップフロップ１００ａのリセット端子に入力されるリセット信号、波形３０７はＲＳ−フリップフロップ１００ａの反転出力／Ｑの電圧、波形３０８は前記禁止信号の電圧を示す。
図３に示されるように、制御端子１０７に入力される制御信号が時刻ｔ10にＬからＨに切り替わると（波形３００）、これに同期してリセット信号がＬからＨに切り替わる（波形３０６）。これによって、反転出力／ＱがＬからＨに切り替わり（波形３０７）、スイッチング素子１０１、１０２の毎周期のスイッチング動作が開始される。
時刻t10から時間Ｔd11を経過後、転流用スイッチング素子１０２がオンからオフに切り替わり（波形３０１）、更に時間Ｔd12を経過後の時刻t11に主スイッチング素子１０１がオンされる（波形３０２）。なお、期間Ｔd11、Ｔd12は素子制御部１０３の回路遅延であって、特に期間Ｔd12はスイッチング素子１０１、１０２の同時オン防止期間である。
時刻t10から時間Ｔd11を経過後、転流用スイッチング素子１０２がオンからオフに切り替わり（波形３０１）、更に時間Ｔd12を経過後の時刻t11に主スイッチング素子１０１がオンされる（波形３０２）。なお、期間Ｔd11、Ｔd12は素子制御部１０３の回路遅延であって、特に期間Ｔd12はスイッチング素子１０１、１０２の同時オン防止期間である。
すると、主スイッチング素子１０１に電流が流れてコイル電流Ｉ(t)が増加し（波形３０３）、負荷回路（不図示）に供給される。当該コイル電流Ｉ(t)の大きさは前記式（２）で示される通りである。また時刻t12後の期間Ｔd13に、スイッチング素子１０１、１０２の出力電圧が０から入力電圧Ｖinまで立ち上がる（波形３０４）。
主スイッチング素子１０１に電流Ｉ(t)が流れると、そのオン抵抗による電圧降下（ドレイン−ソース間電圧）ΔＶ(t)が発生する。判定手段１００ｂは電圧降下ΔＶ(t)と所定の閾値ΔＶrefと比較して過電流を検出する。時刻t10から時刻（ｔ11＋Ｔd13）までは、電圧降下ΔＶ(t)が閾値ΔＶrefよりも大きいので、判定手段１００ｂは過電流状態と判定し出力電圧をＨとする。
主スイッチング素子１０１に電流Ｉ(t)が流れると、そのオン抵抗による電圧降下（ドレイン−ソース間電圧）ΔＶ(t)が発生する。判定手段１００ｂは電圧降下ΔＶ(t)と所定の閾値ΔＶrefと比較して過電流を検出する。時刻t10から時刻（ｔ11＋Ｔd13）までは、電圧降下ΔＶ(t)が閾値ΔＶrefよりも大きいので、判定手段１００ｂは過電流状態と判定し出力電圧をＨとする。
一方、時刻（t10＋Ｔd11）に、転流用スイッチング素子１０２のゲート電圧がＬとされると（波形３０１）、立下りパルス生成器１００ｃが禁止信号をＨとし、期間Ｔpulse1だけ保持し続ける（波形３０８）。第２禁止手段１００ｄは禁止信号がＨとされるとセット信号をＬとする（波形３０５）。このようにすれば、従来よりも大幅に早くセット信号をＬとすることができるので、次式のようにリセット信号のパルス幅Ｔreset1の下限を下げることができる（波形３０６）。
Ｔreset1＞Ｔd11＋Ｔd12 ・・・（１３）
前記期間Ｔpulse1が短過ぎると、リセット信号がＬに切り替わった後、まだΔＶ(t)＞ΔＶrefであるうちに禁止信号がＬとされる。すると、セット信号がＨとなって、反転出力／ＱがＬとなるので、過電流が誤検出され、主スイッチング素子１０１がオフする誤動作を生じる。このような誤動作を防止するには、期間Ｔpulse1は次式を満たす必要がある。
前記期間Ｔpulse1が短過ぎると、リセット信号がＬに切り替わった後、まだΔＶ(t)＞ΔＶrefであるうちに禁止信号がＬとされる。すると、セット信号がＨとなって、反転出力／ＱがＬとなるので、過電流が誤検出され、主スイッチング素子１０１がオフする誤動作を生じる。このような誤動作を防止するには、期間Ｔpulse1は次式を満たす必要がある。
Ｔpulse1＞Ｔd12＋Ｔd13 ・・・（１４）
上式の右辺に対する期間Ｔpulse1のマージンをＴm1とすると、期間Ｔpulse1は次式にて表わされる。
Ｔpulse1＝Ｔd12＋Ｔd13＋Ｔm1 ・・・（１５）
マージンＴm1は、エッジパルス生成器１００ｃの回路遅延のばらつきを吸収できるような長さに設定される必要がある。即ち、Ｔpulse1が式（１４）を満足するためには、マージンＴm1は次式を満足しなければならない。
上式の右辺に対する期間Ｔpulse1のマージンをＴm1とすると、期間Ｔpulse1は次式にて表わされる。
Ｔpulse1＝Ｔd12＋Ｔd13＋Ｔm1 ・・・（１５）
マージンＴm1は、エッジパルス生成器１００ｃの回路遅延のばらつきを吸収できるような長さに設定される必要がある。即ち、Ｔpulse1が式（１４）を満足するためには、マージンＴm1は次式を満足しなければならない。
Ｔm1＞α12・Ｔd12＋α13・Ｔd13 ・・・（１６）
ここで、α12、α13は遅延時間Ｔd12、Ｔd13のばらつきの係数である。上式と従来技術に係る式（１２）を比較すれば、マージンＴm1の下限がマージンＴm19の下限と比較して大幅に低減されていることが分かる。
これに併せてマージンＴm1を短縮するには、エッジパルス生成器１００ｃの回路遅延を抑えれば良い。本実施の形態においては、期間Ｔpulse1を決定する時定数回路を定電流源１００ｃ３、１００ｃ６及びコンデンサ１００ｃ４、１００ｃ７にて構成することによって期間Ｔpulse1のばらつきを±３０％以下に抑え、マージンＴm1を短縮している。
ここで、α12、α13は遅延時間Ｔd12、Ｔd13のばらつきの係数である。上式と従来技術に係る式（１２）を比較すれば、マージンＴm1の下限がマージンＴm19の下限と比較して大幅に低減されていることが分かる。
これに併せてマージンＴm1を短縮するには、エッジパルス生成器１００ｃの回路遅延を抑えれば良い。本実施の形態においては、期間Ｔpulse1を決定する時定数回路を定電流源１００ｃ３、１００ｃ６及びコンデンサ１００ｃ４、１００ｃ７にて構成することによって期間Ｔpulse1のばらつきを±３０％以下に抑え、マージンＴm1を短縮している。
以後の動作は図３に示されるように従来と同様である。
（２） 過電流発生時の動作
次に、過電流発生時の動作について説明する。過電流はその発生要因に応じて間欠的に発生する場合と連続的に発生する場合とがある。ここでは、過電流が連続的に発生する場合について説明する。
（２） 過電流発生時の動作
次に、過電流発生時の動作について説明する。過電流はその発生要因に応じて間欠的に発生する場合と連続的に発生する場合とがある。ここでは、過電流が連続的に発生する場合について説明する。
図４は、過電流が発生した場合の電源装置１の動作を示すタイミングチャートである。図４において、波形４００は制御信号の電圧、波形４０１は転流用スイッチング素子１０２のゲート電圧、波形４０２は主スイッチング素子１０１のゲート電圧、波形４０３はコイル電流、波形４０４はスイッチング素子１０１、１０２の出力電圧、波形４０５はセット信号の電圧、波形４０６はリセット信号の電圧、波形４０７は反転出力／Ｑの電圧、波形４０８は禁止信号の電圧を示す。
禁止信号が一旦Ｈとされてから期間Ｔpulse1後にＬに切り替わった時に（波形４０８）、ΔＶ(t)＞ΔＶrefならば（波形４０４）、セット信号がＨに切り替わって（波形４０５）主スイッチング素子１０１がオフされ（波形４０２）、過電流が遮断される。この場合において、主スイッチング素子１０１に過電流が流れる期間である最小オン期間Ｔon(min)1は次式で表わされる。
Ｔon(min)1＝Ｔpulse1−Ｔd12＋Ｔd14＋Ｔd16
＝Ｔd13＋Ｔd14＋Ｔd16＋Ｔm1 ・・・（１７）
最小オン期間Ｔon(min)1を短縮するためには、マージンＴm1をできるだけ小さくする必要がある。本実施の形態においてが、定電流源１００ｃ３、１００ｃ６及びコンデンサ１００ｃ４、１００ｃ７からなる時定数回路を用いることによって期間Ｔpulse1のばらつきを±３０％以下に抑える。このようにすれば、マージンＴm1を短縮することができるので、最小オン期間Ｔon(min)1を短縮することができる。
＝Ｔd13＋Ｔd14＋Ｔd16＋Ｔm1 ・・・（１７）
最小オン期間Ｔon(min)1を短縮するためには、マージンＴm1をできるだけ小さくする必要がある。本実施の形態においてが、定電流源１００ｃ３、１００ｃ６及びコンデンサ１００ｃ４、１００ｃ７からなる時定数回路を用いることによって期間Ｔpulse1のばらつきを±３０％以下に抑える。このようにすれば、マージンＴm1を短縮することができるので、最小オン期間Ｔon(min)1を短縮することができる。
以上述べたように、本実施の形態においては、期間Ｔreset1を短縮することにより、過電流を検出してから主スイッチング素子１０１をオフするまでの時間を短縮する。これによって、早期に過電流を遮断することができる。
また、主スイッチング素子１０１の最小オン期間Ｔon(min)1を短縮することによって、主スイッチング素子１０１に過電流が流れる期間を短縮する。これによって、スイッチング素子１０１、１０２を過電流による破壊から保護することができる。
また、主スイッチング素子１０１の最小オン期間Ｔon(min)1を短縮することによって、主スイッチング素子１０１に過電流が流れる期間を短縮する。これによって、スイッチング素子１０１、１０２を過電流による破壊から保護することができる。
更に、本実施の形態によれば、スイッチング素子の起動不良などが発生した場合にも、早期にＰＷＭ動作が停止されるので、電源装置の誤動作を防止することができる。
［２］ 第２の実施の形態
本実施の形態に係る電源装置は上記第１の実施の形態に係る電源装置と概ね同様の構成を備える一方、ＲＳ−フリップフロップに入力されるリセット信号の制御において相違している。以下、主として第１の実施の形態との相違点について説明する。
［２］ 第２の実施の形態
本実施の形態に係る電源装置は上記第１の実施の形態に係る電源装置と概ね同様の構成を備える一方、ＲＳ−フリップフロップに入力されるリセット信号の制御において相違している。以下、主として第１の実施の形態との相違点について説明する。
図５は、本実施の形態に係る電源装置の構成を示す回路図である。図５に示されるように、本実施の形態に係る電源装置５は過電流保護装置５００、主スイッチング素子５０１、転流用スイッチング素子５０２、素子制御部５０３、ＡＮＤ回路５０４、コイル５０５、コンデンサ５０６、制御端子５０７、入力端子５０８、出力端子５０９、第１禁止手段５１０を備えている。
過電流保護装置５００はＲＳ−フリップフロップ５００ａ、判定手段５００ｂ、エッジパルス生成器５００ｃ、第２禁止手段５００ｄ、基準電圧源５００ｅ及びＯＲ回路５００ｆを備えている。基準電圧源５００ｅは抵抗素子５００ｅ１と定電流源５００ｅ２を備えている。
さて、本実施の形態においては、第１禁止手段５１０の出力とエッジパルス生成器５００ｃの出力とがＯＲ回路５００ｆに入力されており、当該ＯＲ回路５００ｆの出力がＲＳ−フリップフロップ回路５００ａのリセット端子に入力されている。すなわち、第１禁止手段５１０の出力信号と禁止信号との論理和をリセット信号とする。他は上記第１の実施の形態と同様である。
さて、本実施の形態においては、第１禁止手段５１０の出力とエッジパルス生成器５００ｃの出力とがＯＲ回路５００ｆに入力されており、当該ＯＲ回路５００ｆの出力がＲＳ−フリップフロップ回路５００ａのリセット端子に入力されている。すなわち、第１禁止手段５１０の出力信号と禁止信号との論理和をリセット信号とする。他は上記第１の実施の形態と同様である。
［２−２］ 電源装置５の動作
電源装置５は前記第１の実施の形態に係る電源装置１と概ね同様の動作をする。禁止信号は転流用スイッチング素子５０２がＬに切り替わるのに同期してＨに切り替わる。このため、第１禁止手段５１０の出力信号がＨに保持される期間Ｔreset1が、制御信号がＨとされてから転流用スイッチング素子５０２のゲート電圧がＬとされるまでの期間Ｔd11よりも長ければ、過電流の誤検出を防止することができる。
電源装置５は前記第１の実施の形態に係る電源装置１と概ね同様の動作をする。禁止信号は転流用スイッチング素子５０２がＬに切り替わるのに同期してＨに切り替わる。このため、第１禁止手段５１０の出力信号がＨに保持される期間Ｔreset1が、制御信号がＨとされてから転流用スイッチング素子５０２のゲート電圧がＬとされるまでの期間Ｔd11よりも長ければ、過電流の誤検出を防止することができる。
Ｔreset1＞Ｔd11 ・・・（１８）
すなわち、Ｔreset1の下限を下げることができるので、期間Ｔreset1を短縮して、過電流を検出してから主スイッチング素子５０１をオフするまでの時間を短縮することができる。これによって、更に早期に過電流を遮断することができる。
［３］ 第３の実施の形態
本実施の形態に係る電源装置は前記第１の実施の形態に係る電源装置と概ね同様の構成を備える一方、前記転流用スイッチング素子１０１のゲート端子に入力される信号に代えてスイッチング素子の出力信号から禁止信号を生成することを特徴とする。以下、主として第１の実施の形態との相違点について説明する。
すなわち、Ｔreset1の下限を下げることができるので、期間Ｔreset1を短縮して、過電流を検出してから主スイッチング素子５０１をオフするまでの時間を短縮することができる。これによって、更に早期に過電流を遮断することができる。
［３］ 第３の実施の形態
本実施の形態に係る電源装置は前記第１の実施の形態に係る電源装置と概ね同様の構成を備える一方、前記転流用スイッチング素子１０１のゲート端子に入力される信号に代えてスイッチング素子の出力信号から禁止信号を生成することを特徴とする。以下、主として第１の実施の形態との相違点について説明する。
［３−１］ 電源装置の構成
図６は、本実施の形態に係る電源装置の構成を示す回路図である。図６に示されるように、電源装置６は過電流保護装置６００、主スイッチング素子６０１、転流用スイッチング素子６０２、素子制御部６０３、ＡＮＤ回路６０４、コイル６０５、コンデンサ６０６、制御端子６０７、入力端子６０８、出力端子６０９及び第１禁止手段６１０を備えている。なお、第１禁止手段６１０は第１の実施の形態に係る第１禁止手段１１０と同じ構成を備えている。
図６は、本実施の形態に係る電源装置の構成を示す回路図である。図６に示されるように、電源装置６は過電流保護装置６００、主スイッチング素子６０１、転流用スイッチング素子６０２、素子制御部６０３、ＡＮＤ回路６０４、コイル６０５、コンデンサ６０６、制御端子６０７、入力端子６０８、出力端子６０９及び第１禁止手段６１０を備えている。なお、第１禁止手段６１０は第１の実施の形態に係る第１禁止手段１１０と同じ構成を備えている。
過電流保護装置６００はＲＳ−フリップフロップ６００ａ、判定手段６００ｂ、エッジパルス生成器６００ｃ、第２禁止手段６００ｄ及び基準電圧源６００ｅを備えている。また、基準電圧源６００ｅは抵抗素子６００ｅ１と定電流源６００ｅ２を備えている。
エッジパルス生成器６００ｃは転流用スイッチング素子６０２のドレイン端子に接続されている。転流用スイッチング素子６０２がオフされると、そのドレイン電圧が上昇する。エッジパルス生成器６００ｃはこのドレイン電圧の立上りエッジに同期して禁止信号を出力する。
エッジパルス生成器６００ｃは転流用スイッチング素子６０２のドレイン端子に接続されている。転流用スイッチング素子６０２がオフされると、そのドレイン電圧が上昇する。エッジパルス生成器６００ｃはこのドレイン電圧の立上りエッジに同期して禁止信号を出力する。
図７は、エッジパルス生成器６００ｃの構成を示す回路図である。図７に示されるように、エッジパルス生成器６００ｃは前記エッジパルス生成器１００ｃと同一の構成を備えている。すなわち、エッジパルス生成器６００ｃはスイッチング素子６００ｃ１、６００ｃ５、ＮＯＴ回路６００ｃ２、定電流源６００ｃ３、６００ｃ６、コンデンサ６００ｃ４、６００ｃ７及びＮＯＲ回路６００ｃ８を備えている。定電流源６００ｃ３、６００ｃ６及びコンデンサ６００ｃ４、６００ｃ７は時定数回路を構成する。当該時定数回路は抵抗素子を含まないことを特徴とする。
本実施の形態においては、転流用スイッチング素子６０２のゲート電圧の立下りに代えて、ドレイン電圧の立上りを監視するので、転流用スイッチング素子６０２がオフするタイミングをより正確に同期して禁止信号をＨに切り替えることが出来る。従って、通常動作時と過電流発生時とを問わず安定した動作を実現することができる。
［３−２］ 変形例
図８は、本実施の形態の変形例に係る電源装置の構成を示す回路図である。図８に示されるように、本変形例に係る電源装置８は、上記第３の実施の形態に係る電源装置と概ね同様の構成を備える一方、第１禁止手段８１０の出力と第２エッジパルス生成器８００ｃの出力とがＯＲ回路８００ｆに入力され、ＯＲ回路８００ｆの出力がＲＳ−フリップフロップ８００ａのリセット端子に入力される点で相違している。この相違は上記第１の実施の形態と第２の実施の形態との間の相違に相当し、第２の実施の形態におけるのと同様の効果をもたらす。
［３−２］ 変形例
図８は、本実施の形態の変形例に係る電源装置の構成を示す回路図である。図８に示されるように、本変形例に係る電源装置８は、上記第３の実施の形態に係る電源装置と概ね同様の構成を備える一方、第１禁止手段８１０の出力と第２エッジパルス生成器８００ｃの出力とがＯＲ回路８００ｆに入力され、ＯＲ回路８００ｆの出力がＲＳ−フリップフロップ８００ａのリセット端子に入力される点で相違している。この相違は上記第１の実施の形態と第２の実施の形態との間の相違に相当し、第２の実施の形態におけるのと同様の効果をもたらす。
［４］ 第４の実施の形態
本実施の形態に係る電源装置は前記第１の実施の形態に係る電源装置と概ね同様の構成を備える一方、過電流の検出に用いる基準電圧源の構成に相違を有している。以下、専ら当該相違点に注目して本実施の形態について説明する。
［４−１］ 電源装置の構成
図９は本実施の形態に係る電源装置の構成を示す回路図である。図９に示されるように、本実施の形態に係る電源装置は、過電流保護装置９００、主スイッチング素子９０１、転流用スイッチング素子９０２、素子制御部９０３、ＡＮＤ回路９０４、コイル９０５、コンデンサ９０６、制御端子９０７、入力端子９０８、出力端子９０９及び第１禁止手段９１０を備えている。
本実施の形態に係る電源装置は前記第１の実施の形態に係る電源装置と概ね同様の構成を備える一方、過電流の検出に用いる基準電圧源の構成に相違を有している。以下、専ら当該相違点に注目して本実施の形態について説明する。
［４−１］ 電源装置の構成
図９は本実施の形態に係る電源装置の構成を示す回路図である。図９に示されるように、本実施の形態に係る電源装置は、過電流保護装置９００、主スイッチング素子９０１、転流用スイッチング素子９０２、素子制御部９０３、ＡＮＤ回路９０４、コイル９０５、コンデンサ９０６、制御端子９０７、入力端子９０８、出力端子９０９及び第１禁止手段９１０を備えている。
過電流保護装置９００はＲＳ−フリップフロップ９００ａ、判定手段９００ｂ、エッジパルス生成器９００ｃ、第２禁止手段９００ｄ及び基準電圧源９００ｅを備えている。また、基準電圧源９００ｅは比較用スイッチング素子９００ｅ１と定電流源９００ｅ２を備えている。ここで比較用スイッチング素子９００ｅ１はｐ−チャネルＭＯＳＦＥＴであって、ゲート接地されている。すなわち、上記第１の実施の形態に係る抵抗素子２５に代えて、比較用スイッチング素子９００ｅ１が接続されている点が本実施の形態に係る電源装置の特徴である。
過電流を検出するための閾値ΔＶrefは比較用スイッチング素子９００ｅ１のオン抵抗Ｒon900e1と定電流源９００ｅ２が供給する電流Ｉsによって生ずる比較用スイッチング素子９００ｅ１のドレイン−ソース間の電圧降下にて与えられる。すなわち、閾値ΔＶrefは次式にて与えられる。
ΔＶref＝Ｖin−Ｒon900e1×Ｉs ・・・（１９）
一方、主スイッチング素子９０１のドレイン−ソース間の電圧降下ΔＶ(t)は次式で表わされる。
ΔＶref＝Ｖin−Ｒon900e1×Ｉs ・・・（１９）
一方、主スイッチング素子９０１のドレイン−ソース間の電圧降下ΔＶ(t)は次式で表わされる。
ΔＶ(t)＝Ｖin−Ｒon901×Ｉ(t) ・・・（２０）
比較用スイッチング素子９００ｅ１は主スイッチング素子９０１と同じくｐ−チャネルＭＯＳＦＥＴであるので、比較用スイッチング素子９００ｅ１のオン抵抗は主スイッチング素子９０１のオン抵抗と同程度のばらつきと温度変動特性を有する。このため、主スイッチング素子９０１に過電流が流れているか否かをより高精度で判定することができる。
比較用スイッチング素子９００ｅ１は主スイッチング素子９０１と同じくｐ−チャネルＭＯＳＦＥＴであるので、比較用スイッチング素子９００ｅ１のオン抵抗は主スイッチング素子９０１のオン抵抗と同程度のばらつきと温度変動特性を有する。このため、主スイッチング素子９０１に過電流が流れているか否かをより高精度で判定することができる。
従って、スイッチング素子のオン抵抗のばらつきや温度変動を見込んでΔＶrefのマージンを大きめに設定する必要がないので、スイッチング素子や周辺部品への過電流によるストレスを減少させることができる。
［５］ 第５の実施の形態
本実施の形態に係る電源装置は上記第４の実施の形態に係る電源装置と概ね同様の構成を備える一方、過電流を検出するための構成において相違している。以下、主に当該相違点について説明する。
［５］ 第５の実施の形態
本実施の形態に係る電源装置は上記第４の実施の形態に係る電源装置と概ね同様の構成を備える一方、過電流を検出するための構成において相違している。以下、主に当該相違点について説明する。
［５−１］ 電源装置の構成
図１０は、本実施の形態に係る電源装置の構成を示す回路図である。図１０に示されるように、本実施の形態に係る電源装置は過電流保護装置１０００、主スイッチング素子１００１、転流用スイッチング素子１００２、素子制御部１００３、ＡＮＤ回路１００４、コイル１００５、コンデンサ１００６、制御端子１００７、入力端子１００８、出力端子１００９及び第１禁止手段１０１０を備えている。
図１０は、本実施の形態に係る電源装置の構成を示す回路図である。図１０に示されるように、本実施の形態に係る電源装置は過電流保護装置１０００、主スイッチング素子１００１、転流用スイッチング素子１００２、素子制御部１００３、ＡＮＤ回路１００４、コイル１００５、コンデンサ１００６、制御端子１００７、入力端子１００８、出力端子１００９及び第１禁止手段１０１０を備えている。
過電流保護装置１０００はＲＳ−フリップフロップ１０００ａ、判定手段１０００ｂ、エッジパルス生成器１０００ｃ、第２禁止手段１０００ｄ、基準電圧源１０００ｅ、抵抗素子１０００ｆ及び検出用スイッチング素子１０００ｇを備えている。また、基準電圧源１０００ｅは比較用スイッチング素子１０００ｅ１と定電流源１０００ｅ１を備えている。スイッチング素子１００１、１０００ｇは並列に接続されており、かつ、検出用スイッチング素子１０００ｇの入力端子側には抵抗素子１０００ｆが検出用スイッチング素子１０００ｇに直列に接続されている。スイッチング素子１００１、１０００ｇのゲート端子には素子制御部１００３から同一の信号が入力されており、検出用スイッチング素子１０００ｇは主スイッチング素子１００１に同期してオン、オフする。
上記実施の形態においては何れも主スイッチング素子１００１のドレイン−ゲート間の電圧降下ΔＶ(t)を監視するところ、本実施の形態においてはかかる構成によって抵抗素子１０００ｆの両端電圧ΔＶR1000fを監視することによって過電流を検出する。電圧ΔＶR1000fは次式で与えられる。
ΔＶR1000f ＝ ΔＶ(t)×Ｒ1000f／（Ｒ1000f＋Ｒon1000g） ・・・（２１）
ここで、Ｒon1000gは検出用スイッチング素子１０００ｇのオン抵抗、Ｒ1000fは抵抗素子１０００ｆの抵抗値である。抵抗値Ｒ1000fをオン抵抗Ｒon1000gに対して十分大きく設定すれば（例えば、５倍から１００倍程度）、ΔＶR1000fはΔＶ(t)で近似することができる。
ΔＶR1000f ＝ ΔＶ(t)×Ｒ1000f／（Ｒ1000f＋Ｒon1000g） ・・・（２１）
ここで、Ｒon1000gは検出用スイッチング素子１０００ｇのオン抵抗、Ｒ1000fは抵抗素子１０００ｆの抵抗値である。抵抗値Ｒ1000fをオン抵抗Ｒon1000gに対して十分大きく設定すれば（例えば、５倍から１００倍程度）、ΔＶR1000fはΔＶ(t)で近似することができる。
［５−２］ 電源装置の動作
次に、電源装置の動作について説明する。
（１） 通常時の動作
図１１は、本実施の形態に係る電源装置の通常時の動作を示すタイミングチャートである。図１１において、横軸は時間、縦軸は電圧又は電流を表す。また、波形１１０１は制御信号の電圧、波形１１０２は転流用スイッチング素子１００２のゲート電圧、波形１１０３はスイッチング素子１００１、１０００ｇのゲート電圧、波形１１０４はコイル電流、波形１１０５はスイッチング素子１００１、１００２の出力電圧、波形１１０６はセット信号、波形１１０７はリセット信号、波形１１０８は反転出力／Ｑ、波形１１０９は禁止信号、波形１１１０は両端電圧ΔＶR1000fを示す。
次に、電源装置の動作について説明する。
（１） 通常時の動作
図１１は、本実施の形態に係る電源装置の通常時の動作を示すタイミングチャートである。図１１において、横軸は時間、縦軸は電圧又は電流を表す。また、波形１１０１は制御信号の電圧、波形１１０２は転流用スイッチング素子１００２のゲート電圧、波形１１０３はスイッチング素子１００１、１０００ｇのゲート電圧、波形１１０４はコイル電流、波形１１０５はスイッチング素子１００１、１００２の出力電圧、波形１１０６はセット信号、波形１１０７はリセット信号、波形１１０８は反転出力／Ｑ、波形１１０９は禁止信号、波形１１１０は両端電圧ΔＶR1000fを示す。
図１１に示されるように、時刻ｔ100においては、スイッチング素子１００１、１０００ｇのゲート電圧がＨであり（波形１１０３）、検出用スイッチング素子１０００ｇがオフされているので、スイッチング素子１００１、１００２の出力電圧と抵抗１０００ｆの両端電圧ΔＶR1000fとが共に０Ｖとなる（波形１１０５、１１１０）。従って、ΔＶR1000f≦ΔＶrefなので、判定手段１０００ｂはＬを出力し、セット信号はＬとなる（波形１１０６）。
時刻ｔ101からｔ103まではスイッチング素子１００１、１０００ｇがオンされているため、両端電圧ΔＶR1000fはスイッチング素子１００１、１００２の出力電圧と電源電圧の差電圧ΔＶ(t)に等しくなる（波形１１１０）。また、過電流が発生しなければ常にΔＶR1000f＜ΔＶrefなのでセット信号はＬに保持される（波形１１０６）。その後、スイッチング素子１００１、１００２のゲート電圧がＨとなり（波形１１０２、１１０３）、スイッチング素子１００１、１０００ｇがオフされると、両端電圧ΔＶR1000fは０Ｖとなる（波形１１１０）。
このようにセット信号はＬに保持され続けるので、過電流は誤検出されない。
（２） 過電流発生時の動作
図１２は、過電流発生時における電源装置の動作を示すタイミングチャートである。図１２において、横軸は時間、縦軸は電圧又は電流を表す。また、波形１２０１は制御信号、波形１２０２は転流用スイッチング素子１００２のゲート電圧、波形１２０３はスイッチング素子１００１、１０００ｇのゲート電圧、波形１２０４はコイル電流、波形１２０５はスイッチング素子１００１、１００２の出力電圧、波形１２０６はセット信号、波形１２０７はリセット信号、波形１２０８は反転出力／Ｑ、波形１２０９は禁止信号、波形１２１０は両端電圧ΔＶR1000fを示す。
（２） 過電流発生時の動作
図１２は、過電流発生時における電源装置の動作を示すタイミングチャートである。図１２において、横軸は時間、縦軸は電圧又は電流を表す。また、波形１２０１は制御信号、波形１２０２は転流用スイッチング素子１００２のゲート電圧、波形１２０３はスイッチング素子１００１、１０００ｇのゲート電圧、波形１２０４はコイル電流、波形１２０５はスイッチング素子１００１、１００２の出力電圧、波形１２０６はセット信号、波形１２０７はリセット信号、波形１２０８は反転出力／Ｑ、波形１２０９は禁止信号、波形１２１０は両端電圧ΔＶR1000fを示す。
図１２に示されるように、スイッチング素子１００１、１０００ｇのゲート電圧がＬに切り替わって（波形１２０３）、スイッチング素子１００１、１０００ｇがオンされると、両端電圧ΔＶR1000fが上昇する（波形１２１０）。
禁止信号がＨに切り替わってから期間Ｔpulse10を経過した後、禁止信号がＬに切り替わると（波形１２０９）、過電流によって両端電圧ΔＶR1000fが閾値ΔＶrefより大きくなっているので、判定手段１０００ｂはセット信号をＨとする。これによって、ＲＳ−フリップフロップ１０００ａの反転出力／ＱがＬに切り替わり（波形１２０８）、スイッチング素子１００１、１０００ｇがオフされ、両端電圧ΔＶR1000fが０Ｖとなる（波形１２１０）。
禁止信号がＨに切り替わってから期間Ｔpulse10を経過した後、禁止信号がＬに切り替わると（波形１２０９）、過電流によって両端電圧ΔＶR1000fが閾値ΔＶrefより大きくなっているので、判定手段１０００ｂはセット信号をＨとする。これによって、ＲＳ−フリップフロップ１０００ａの反転出力／ＱがＬに切り替わり（波形１２０８）、スイッチング素子１００１、１０００ｇがオフされ、両端電圧ΔＶR1000fが０Ｖとなる（波形１２１０）。
本実施の形態によれば、主スイッチング素子１００１のオフ時は両端電圧ΔＶR1000fが０Ｖとなるので、過電流が誤検出されるのを防止することができる。
また、主スイッチング素子１００１がオン・オフする際に発生する高スルーレートかつ大振幅のスイッチング信号が判定手段１０００ｂに入力されなくなるため、クロストークの少ないより安定した過電流保護動作を行うことができる。
また、主スイッチング素子１００１がオン・オフする際に発生する高スルーレートかつ大振幅のスイッチング信号が判定手段１０００ｂに入力されなくなるため、クロストークの少ないより安定した過電流保護動作を行うことができる。
［６］ 第６の実施の形態
本実施の形態に係る電源装置は上記第５の実施の形態に係る電源装置と概ね同様の構成を備える一方、過電流を検出するための抵抗素子に電流を流すタイミングの制御において相違している。以下、主に相違点について説明する。
［６−１］ 電源装置の構成
図１３は、本実施の形態に係る電源装置の構成を示す回路図である。図１３に示されるように、本実施の形態に係る電源装置１３は過電流保護装置１３００、主スイッチング素子１３０１、転流用スイッチング素子１３０２、素子制御部１３０３、ＡＮＤ回路１３０４、コイル１３０５、コンデンサ１３０６、制御端子１３０７、入力端子１３０８、出力端子１３０９及び第１禁止手段１３１０を備えている。
本実施の形態に係る電源装置は上記第５の実施の形態に係る電源装置と概ね同様の構成を備える一方、過電流を検出するための抵抗素子に電流を流すタイミングの制御において相違している。以下、主に相違点について説明する。
［６−１］ 電源装置の構成
図１３は、本実施の形態に係る電源装置の構成を示す回路図である。図１３に示されるように、本実施の形態に係る電源装置１３は過電流保護装置１３００、主スイッチング素子１３０１、転流用スイッチング素子１３０２、素子制御部１３０３、ＡＮＤ回路１３０４、コイル１３０５、コンデンサ１３０６、制御端子１３０７、入力端子１３０８、出力端子１３０９及び第１禁止手段１３１０を備えている。
過電流保護装置１３００はＲＳ−フリップフロップ１３００ａ、判定手段１３００ｂ、エッジパルス生成器１３００ｃ、第２禁止手段１３００ｄ、基準電圧源１３００ｅ、抵抗素子１３００ｆ、検出用スイッチング素子１３００ｇ及び検出停止手段１３００ｈを備えている。また、基準電圧源１３００ｅは比較用スイッチング素子１３００ｅ１と定電流源１３００ｅ２を備えている。検出停止手段１３００ｈはＯＲ回路となっている。
エッジパルス生成器１３００ｃが出力する禁止信号は第２禁止手段１３００ｄに入力されると共に検出停止手段１３００ｈに入力される。検出停止手段１３００ｈには素子制御部１３０３から主スイッチング素子１３０１を制御する信号が入力されており、当該信号と禁止信号との論理和をとった信号が検出用スイッチング素子１３００ｇのゲート端子に入力される。
このような構成とすれば、主スイッチング素子１３０１をオンした後、スイッチング素子１３０１、１３０２の出力電圧が接地電位から電源電位に上昇するまでの間、検出用スイッチング素子１３００ｇをオフすることができる。一方、検出用スイッチング素子１３００ｇがオフされていれば、抵抗素子１３００ｆの両端電圧ΔＶR1300fが０Ｖとなる。従って、主スイッチング素子１３０１をオンした後、スイッチング素子１３０１、１３０２の出力電圧が接地電位から電源電位に上昇するまでの間に過電流が誤検出されるのを防止することができる。
［６−２］ 電源装置の動作
次に、電源装置の動作について説明する。
（１） 通常時の動作
図１４は、通常時における電源装置の動作を示すタイミングチャートである。図１４において、横軸は時間、縦軸は電圧又は電流を表す。また、波形１４０１は制御信号、波形１４０２は転流用スイッチング素子１３０２のゲート電圧、波形１４０３はスイッチング素子１３０１、１３００ｇのゲート電圧、波形１４０４はコイル電流、波形１４０５はスイッチング素子１３０１、１３０２の出力電圧、波形１４０６はセット信号、波形１４０７はリセット信号、波形１４０８は反転出力／Ｑ、波形１４０９は禁止信号、波形１４１０は両端電圧ΔＶR1300f、波形１４１１は検出用スイッチング素子１３００ｇのゲート電圧を示す。
次に、電源装置の動作について説明する。
（１） 通常時の動作
図１４は、通常時における電源装置の動作を示すタイミングチャートである。図１４において、横軸は時間、縦軸は電圧又は電流を表す。また、波形１４０１は制御信号、波形１４０２は転流用スイッチング素子１３０２のゲート電圧、波形１４０３はスイッチング素子１３０１、１３００ｇのゲート電圧、波形１４０４はコイル電流、波形１４０５はスイッチング素子１３０１、１３０２の出力電圧、波形１４０６はセット信号、波形１４０７はリセット信号、波形１４０８は反転出力／Ｑ、波形１４０９は禁止信号、波形１４１０は両端電圧ΔＶR1300f、波形１４１１は検出用スイッチング素子１３００ｇのゲート電圧を示す。
図１４に示されるように、時刻ｔ131に主スイッチング素子１３０１のゲート電圧がＬに切り替わり（波形１４０３）、主スイッチング素子１３０１がオンされる。しかしながら、禁止信号がＨである間は（波形１４０９）、検出用スイッチング素子１３００ｇのゲート電圧はＨに保持され（波形１４１１）、抵抗素子１３００ｆの両端電圧ΔＶR1300fは０Ｖに保持される（波形１４１０）。
検出用スイッチング素子１３００ｇのゲート電圧がＬに切り替わると（波形１４１１）、両端電圧ΔＶR1300fが０Ｖからスイッチング素子１３０１、１３０２の出力電圧と電源電圧との差電圧ΔＶ(t)に等しい大きさに変化する（波形１４１０）。
従って、スイッチング素子１３０１、１３０２の出力電圧がＬからＨに昇圧する期間中は、両端電圧ΔＶR1300fは０Ｖに保持されるので、判定手段１３００ｂが過電流を誤検出するのを防止することができる。
従って、スイッチング素子１３０１、１３０２の出力電圧がＬからＨに昇圧する期間中は、両端電圧ΔＶR1300fは０Ｖに保持されるので、判定手段１３００ｂが過電流を誤検出するのを防止することができる。
（２） 過電流発生時の動作
図１５は、過電流発生時における電源装置の動作を示すタイミングチャートである。図１５において、横軸は時間、縦軸は電圧又は電流を表す。また、波形１５０１は制御信号、波形１５０２は転流用スイッチング素子１３０２のゲート電圧、波形１５０３はスイッチング素子１３０１、１３００ｇのゲート電圧、波形１５０４はコイル電流、波形１５０５はスイッチング素子１３０１、１３０２の出力電圧、波形１５０６はセット信号、波形１５０７はリセット信号、波形１５０８は反転出力／Ｑ、波形１５０９は禁止信号、波形１５１０は両端電圧ΔＶR1300f、波形１５１１は検出用スイッチング素子１３００ｇのゲート電圧を示す。
図１５は、過電流発生時における電源装置の動作を示すタイミングチャートである。図１５において、横軸は時間、縦軸は電圧又は電流を表す。また、波形１５０１は制御信号、波形１５０２は転流用スイッチング素子１３０２のゲート電圧、波形１５０３はスイッチング素子１３０１、１３００ｇのゲート電圧、波形１５０４はコイル電流、波形１５０５はスイッチング素子１３０１、１３０２の出力電圧、波形１５０６はセット信号、波形１５０７はリセット信号、波形１５０８は反転出力／Ｑ、波形１５０９は禁止信号、波形１５１０は両端電圧ΔＶR1300f、波形１５１１は検出用スイッチング素子１３００ｇのゲート電圧を示す。
図１５に示されるように、時刻ｔ131に主スイッチング素子１３０１がオンされてから（波形１５０３）、禁止信号がＬに切り替わるまで（波形１５０９）、検出用スイッチング素子１３００ｇのゲート電圧はＨに保持される（波形１５１１）。従って、この間検出用スイッチング素子１３００ｇはオフされているので、両端電圧ΔＶR1300fは０Ｖに保持される（波形１５１０）。
検出用スイッチング素子１３００ｇのゲート電圧がＬに切り替わり（波形１５１１）、検出用スイッチング素子１３００ｇがオンされると、両端電圧ΔＶR1300fが昇圧し、スイッチング素子１３０１、１３０２の出力電圧と電源電圧との差電圧ΔＶ(t)に等しくなる（波形８１０）。
過電流発生時は、両端電圧ΔＶR1300fが閾値ΔＶrefよりも大きいので、判定手段１３００ｂはセット信号をＨとする（波形１５０６）。すると、反転出力／ＱがＬとなり（波形１５０８）、主スイッチング素子１３０１がオフされ、過電流が遮断される。これと共に検出用スイッチング素子１３００ｇもオフされるので、両端電圧ΔＶR1300fは０Ｖとなる（波形８１０）。
過電流発生時は、両端電圧ΔＶR1300fが閾値ΔＶrefよりも大きいので、判定手段１３００ｂはセット信号をＨとする（波形１５０６）。すると、反転出力／ＱがＬとなり（波形１５０８）、主スイッチング素子１３０１がオフされ、過電流が遮断される。これと共に検出用スイッチング素子１３００ｇもオフされるので、両端電圧ΔＶR1300fは０Ｖとなる（波形８１０）。
以上述べたように、本実施の形態に依れば、スイッチング素子１３０１、１３０２の出力電圧がＬからＨに立ち上がるまでの期間中、抵抗素子１３００ｆに電流が流れないので両端電圧ΔＶR1300fが０Ｖに保持される。従って、過電流が誤検出されるのを防止することができる。
［７］ 第７の実施の形態
上記各実施の形態においては専ら降圧型の電源装置を例にとって本発明を説明したが、本実施の形態においては昇圧型の電源装置を例にとって本発明を説明する。
［７］ 第７の実施の形態
上記各実施の形態においては専ら降圧型の電源装置を例にとって本発明を説明したが、本実施の形態においては昇圧型の電源装置を例にとって本発明を説明する。
［７−１］ 電源装置の構成
図１６は、本実施の形態に係る電源装置の構成を示す回路図である。図１６に示されるように、本実施の形態に係る電源装置１６は過電流保護装置１６００、主スイッチング素子１６０１、転流用スイッチング素子１６０２、素子制御部１６０３、ＡＮＤ回路１６０４、コイル１６０５、コンデンサ１６０６、制御端子１６０７、入力端子１６０８、出力端子１６０９及び第１禁止手段１６１０を備えている。なお、主スイッチング素子１６０１はｎ−チャネルＭＯＳＦＥＴであり、転流用スイッチング素子１６０２はｐ−チャネルＭＯＳＦＥＴである。主スイッチング素子１６０１のドレイン端子はコイル１６０５を介して入力端子１６０８に接続されると共に、転流用スイッチング素子１６０２のドレイン端子に接続されている。主スイッチング素子１６０１はソース接地されている。
図１６は、本実施の形態に係る電源装置の構成を示す回路図である。図１６に示されるように、本実施の形態に係る電源装置１６は過電流保護装置１６００、主スイッチング素子１６０１、転流用スイッチング素子１６０２、素子制御部１６０３、ＡＮＤ回路１６０４、コイル１６０５、コンデンサ１６０６、制御端子１６０７、入力端子１６０８、出力端子１６０９及び第１禁止手段１６１０を備えている。なお、主スイッチング素子１６０１はｎ−チャネルＭＯＳＦＥＴであり、転流用スイッチング素子１６０２はｐ−チャネルＭＯＳＦＥＴである。主スイッチング素子１６０１のドレイン端子はコイル１６０５を介して入力端子１６０８に接続されると共に、転流用スイッチング素子１６０２のドレイン端子に接続されている。主スイッチング素子１６０１はソース接地されている。
転流用スイッチング素子１６０２のドレイン端子はコイル１６０５を介して入力端子１６０８に接続されると共に、主スイッチング素子１６０１のドレイン端子及び後述する判定手段１６００ｂに接続されている。転流用スイッチング素子１６０２のソース端子は出力端子１６０９に接続されると共に、コンデンサ１６０６を介して接地されている。スイッチング素子１６０１、１６０２は何れも素子制御部１６０３からゲート端子に信号入力されている。
過電流保護装置１６００は、ＲＳ−フリップフロップ１６００ａ、判定手段１６００ｂ、エッジパルス生成器１６００ｃ、第２禁止手段１６００ｄ及び基準電圧源１６００ｅを備えている。また、基準電圧源１６００ｅはスイッチング素子１６００ｅ１と定電流源１６００ｅ２を備えている。スイッチング素子１６００ｅ１はｎ−チャネルＭＯＳＦＥＴである。スイッチング素子１６００ｅ１は定電流源１６００ｅ２に直列接続されると共に、そのゲート端子が入力端子１６０８に接続されている。
一般的に昇圧型の電源装置においては主スイッチング素子１６０１の毎周期のオン時間をＴon、オフ時間をＴoff、入力電圧をＶinとすると出力電圧Ｖoutは次式で与えられる。
Ｖout ＝（Ｔon＋Ｔoff）／Ｔoff・Ｖin ・・・（２２）
昇圧型の電源装置は主スイッチング素子１６０１のオン・オフの時間比を調整して出力電圧Ｖoutを一定に保つ。過電流発生時には、オン時間Ｔonを短縮することにより出力電圧Ｖoutを下げて出力電流を制限し、スイッチング素子を過電流による破壊から保護する。
Ｖout ＝（Ｔon＋Ｔoff）／Ｔoff・Ｖin ・・・（２２）
昇圧型の電源装置は主スイッチング素子１６０１のオン・オフの時間比を調整して出力電圧Ｖoutを一定に保つ。過電流発生時には、オン時間Ｔonを短縮することにより出力電圧Ｖoutを下げて出力電流を制限し、スイッチング素子を過電流による破壊から保護する。
［７−２］ 電源装置の動作
次に、電源装置の動作について説明する。
（１） 通常時の動作
図１７は、通常時における電源装置の動作を示すタイミングチャートである。図１７において、横軸は時間、縦軸は電圧又は電流を表す。また、波形１７０１は制御信号、波形１７０２は転流用スイッチング素子１６０２のゲート電圧、波形１７０３は主スイッチング素子１６０１のゲート電圧、波形１７０４はコイル電流、波形１７０５はスイッチング素子１６０１、１６０２の出力電圧、波形１７０６はセット信号、波形１７０７はリセット信号、波形１７０８は反転出力／Ｑ、波形１７０９は禁止信号を示す。
次に、電源装置の動作について説明する。
（１） 通常時の動作
図１７は、通常時における電源装置の動作を示すタイミングチャートである。図１７において、横軸は時間、縦軸は電圧又は電流を表す。また、波形１７０１は制御信号、波形１７０２は転流用スイッチング素子１６０２のゲート電圧、波形１７０３は主スイッチング素子１６０１のゲート電圧、波形１７０４はコイル電流、波形１７０５はスイッチング素子１６０１、１６０２の出力電圧、波形１７０６はセット信号、波形１７０７はリセット信号、波形１７０８は反転出力／Ｑ、波形１７０９は禁止信号を示す。
図１７に示されるように、時刻（ｔ160＋Ｔd161）に転流用スイッチング素子１６０２のゲート電圧がＨに切り替わり（波形１７０２）、転流用スイッチング素子１６０２がオフされる。スイッチング素子１６０１、１６０２の同時オン防止期間Ｔd162を経過後の時刻ｔ161に主スイッチング素子１６０１のゲート電圧がＨに切り替わり（波形１７０３）、主スイッチング素子１６０１がオンされる。
時刻ｔ160においては転流用スイッチング素子１６０２がオンされているので、スイッチング素子１６０１、１６０２の出力電圧は（波形１７０５）出力端子１６０９の電圧Ｖoとほぼ等しくなる。時刻ｔ161において主スイッチング素子１６０１がオンされると、当該出力電圧は立ち下がり期間Ｔd163にほぼ０Ｖまで立ち下がる。一方、コイル１６０５には電流Ｉ(t)が流れる（波形１７０４）。
コイル電流Ｉ(t)は次式にて与えられる。
Ｉ(t) ＝ Ｖin ／Ｌ×（ｔ−ｔ161） ・・・（２３）
すなわち、コイル電流Ｉ(t)は入力端子電圧Ｖinとコイル１６０５のインダクタンス値Ｌとで定まる傾きで増加する。
コイル電流Ｉ(t)が主スイッチング素子１６０１に流れると主スイッチング素子１６０１のオン抵抗Ｒon1601によるドレイン−ソース間の電圧降下ΔＶ(t)が発生する（波形１７０５）。この電圧降下ΔＶ(t)はスイッチング素子１６０１、１６０２の出力電圧Ｖ(t)に等しい。すなわち、
ΔＶ(t) ＝ Ｖ(t) ・・・（２４）
である。特に、主スイッチング素子１６０１がオンならば、
ΔＶ(t) ＝ Ｒon1601×Ｉ(t) ・・・（２５）
となる。
Ｉ(t) ＝ Ｖin ／Ｌ×（ｔ−ｔ161） ・・・（２３）
すなわち、コイル電流Ｉ(t)は入力端子電圧Ｖinとコイル１６０５のインダクタンス値Ｌとで定まる傾きで増加する。
コイル電流Ｉ(t)が主スイッチング素子１６０１に流れると主スイッチング素子１６０１のオン抵抗Ｒon1601によるドレイン−ソース間の電圧降下ΔＶ(t)が発生する（波形１７０５）。この電圧降下ΔＶ(t)はスイッチング素子１６０１、１６０２の出力電圧Ｖ(t)に等しい。すなわち、
ΔＶ(t) ＝ Ｖ(t) ・・・（２４）
である。特に、主スイッチング素子１６０１がオンならば、
ΔＶ(t) ＝ Ｒon1601×Ｉ(t) ・・・（２５）
となる。
また、判定手段１６００ｂに入力される閾値ΔＶrefはスイッチング素子１６００ｅ１のオン抵抗Ｒon1600e1と定電流源Ｉsによるドレイン・ソース間の電圧降下で与えられる。この電圧降下は次式で与えられる。
ΔＶref ＝ Ｒon1600e1×Ｉs ・・・（２６）
判定手段１６００ｂは、電圧降下ΔＶ(t)と閾値ΔＶrefと比較する事により、主スイッチング素子１６０１に過電流が流れているか監視する。
ΔＶref ＝ Ｒon1600e1×Ｉs ・・・（２６）
判定手段１６００ｂは、電圧降下ΔＶ(t)と閾値ΔＶrefと比較する事により、主スイッチング素子１６０１に過電流が流れているか監視する。
さて、時刻（ｔ163＋Ｔd165）において、主スイッチング素子１６０１のゲート電圧がＬに切り替わって（波形１７０３）、主スイッチング素子１６０１がオフされる。そして、スイッチング素子１６０１、１６０２の同時オン防止期間Ｔd167を経た後、転流用スイッチング素子１６０２のゲート電圧がＨに切り替わって（波形１７０２）、転流用スイッチング素子１６０２がオンされ、コイル１６０５に蓄積されたエネルギーが転流用スイッチング素子１６０２を介して負荷回路（不図示）に電流として供給される。
上記時刻ｔ163に制御信号がＬに切り替わってから遅延時間Ｔd165を経て後、主スイッチング素子１６０１がオフされることにより電圧ΔＶ(t)が閾値ΔＶrefを超過する（波形１７０５）。すると、判定手段の回路遅延（同時オン防止期間Ｔd167よりも短い時間）を経過後、判定手段１６００ｂの出力がＨに切り替わり、セット信号がＨに切り替わる（波形１７０６）。これによって、反転出力／ＱがＬに切り替わると（波形１７０８）、次に制御信号がＨに切り替わるまで（波形１７０１）、Ｌに保持される。
（２） 過電流発生時の動作
次に、過電流発生時の電源装置の動作について説明する。
過電流発生時における電圧降下ΔＶ(t)の変動の仕方には次の２通りがある。すなわち、一旦ΔＶ(t)≦ΔＶrefとなった後、Ｉ(t)が増大するに従ってΔＶ(t)＞ΔＶrefとなる場合と、ΔＶ(t)≦ΔＶrefとなる事なく、常時ΔＶ(t)＞ΔＶrefのままの場合である。ここでは後者を例にとって過電流発生時の動作を説明する。
次に、過電流発生時の電源装置の動作について説明する。
過電流発生時における電圧降下ΔＶ(t)の変動の仕方には次の２通りがある。すなわち、一旦ΔＶ(t)≦ΔＶrefとなった後、Ｉ(t)が増大するに従ってΔＶ(t)＞ΔＶrefとなる場合と、ΔＶ(t)≦ΔＶrefとなる事なく、常時ΔＶ(t)＞ΔＶrefのままの場合である。ここでは後者を例にとって過電流発生時の動作を説明する。
図１８は、過電流発生時における電源装置の動作を示すタイミングチャートである。図１８において、横軸は時間、縦軸は電圧又は電流を表す。また、波形１８０１は制御信号、波形１８０２は転流用スイッチング素子１６０２のゲート電圧、波形１８０３は主スイッチング素子１６０１のゲート電圧、波形１８０４はコイル電流、波形１８０５はスイッチング素子１６０１、１６０２の出力電圧、波形１８０６はセット信号、波形１８０７はリセット信号、波形１８０８は反転出力／Ｑ、波形１８０９は禁止信号を示す。
図１８に示されるように、主スイッチング素子１６０１のゲート電圧がＨに切り替わり（波形１８０３）、主スイッチング素子１６０１がオンされると、電流Ｉ(t)がコイル１６０５に流れる（波形１８０４）。これによって、主スイッチング素子１６０１のオン抵抗による電圧降下ΔＶ(t)が発生する（波形１８０５）。 時刻（ｔ160＋Ｔd161）に禁止信号がＨになってから時間Ｔpulse16を経過してＬに戻った時に（波形１８０９）、過電流によりΔＶ(t)が閾値ΔＶｒｅｆより大きくなっているので判定手段１６００ｂはセット信号をＬとすることにより（波形１８０６）、反転出力／ＱがＬに切り替わり（波形１８０８）、主スイッチング素子１６０１がオフされる。更に同時オン防止期間経過後、転流用スイッチング素子１６０２がオンされる（波形２０２）。以下は通常時と同様である。
以上、本実施の形態に依れば、上記第１の実施の形態と同様に、ＲＳ−フリップフロップ１６００ａのリセットパルス幅Ｔreset16を短縮するので、過電流を早期に遮断することができる。また、主スイッチング素子１６０１の最小オン期間Ｔon(min)を短縮して、主スイッチング素子１６０１のオン期間に流れる電流の総量を規制することができる。
更に、上記第４の本実施の形態と同様に、主スイッチング素子１６０１と同じ種類のＭＯＳＦＥＴを用いて閾値ΔＶrefを発生させれば、主スイッチング素子１６０１の過電流状態をより高精度に捉えることが出来る。従って、本発明に依れば昇圧型の電源装置においてもスイッチング素子を過電流による破壊からより確実に保護することができる。
更に、上記第４の本実施の形態と同様に、主スイッチング素子１６０１と同じ種類のＭＯＳＦＥＴを用いて閾値ΔＶrefを発生させれば、主スイッチング素子１６０１の過電流状態をより高精度に捉えることが出来る。従って、本発明に依れば昇圧型の電源装置においてもスイッチング素子を過電流による破壊からより確実に保護することができる。
［８］ 変形例
以上、本発明を実施の形態に基づいて説明してきたが、本発明が上述の実施の形態に限定されないのは勿論であり、以下のような変形例を実施することができる。
（１） 上記実施の形態においては専らＰＷＭ方式の電源装置を例にとって説明したが、本発明がこれに限定されないのは言うまでもなく、ＰＷＭ方式以外の電源装置に本発明を適用することによっても効果を得ることができる。すなわち、周期的にオン−オフされるスイッチング素子を介して負荷回路に電流を供給する電源装置でさえあれば本発明を適用することができる。
以上、本発明を実施の形態に基づいて説明してきたが、本発明が上述の実施の形態に限定されないのは勿論であり、以下のような変形例を実施することができる。
（１） 上記実施の形態においては専らＰＷＭ方式の電源装置を例にとって説明したが、本発明がこれに限定されないのは言うまでもなく、ＰＷＭ方式以外の電源装置に本発明を適用することによっても効果を得ることができる。すなわち、周期的にオン−オフされるスイッチング素子を介して負荷回路に電流を供給する電源装置でさえあれば本発明を適用することができる。
（２） 上記第１の実施の形態においては、ｐ−チャネルＭＯＳＦＥＴを主スイッチング素子１０１とする場合を例とって説明したが、本発明がこれに限定されないのは勿論であり、これに代えてｎ−チャネルＭＯＳＦＥＴやバイポーラトランジスタ等、ｐ−チャネルＭＯＳＦＥＴ以外のスイッチング素子を用いても同様の効果を奏することができる。これは第２から第６の実施の形態についても同様である。
なお、降圧型の電源装置においてスイッチング素子にｎ−チャネルＭＯＳＦＥＴを用いる場合には、素子制御部の駆動電圧を稼ぐためにブートストラップ回路が必要となる。しかしながら、かかる構成上の差異に関わらず本発明を適用して効果を得ることができる。
（３） 上記第１の実施の形態においては、転流用スイッチング素子１０２のゲート端子の入力する信号をエッジパルス生成器１００ｃに入力するとしたが、本発明がこれに限定されないのは言うまでもなく、他の信号をエッジパルス生成器１００ｃに入力するとしても良い。例えば、転流用スイッチング素子１０２のソース端子を接地する回路に抵抗素子を挿入し、当該抵抗素子による電圧降下をエッジパルス生成器１００ｃに入力するとしても良い。このように転流用スイッチング素子１０２のゲート端子やドレイン端子の信号と因果関係がある他の信号をエッジパルス生成器１００ｃに入力するとしても良く、このようにすることによっても、本発明の効果を得ることができる。
（３） 上記第１の実施の形態においては、転流用スイッチング素子１０２のゲート端子の入力する信号をエッジパルス生成器１００ｃに入力するとしたが、本発明がこれに限定されないのは言うまでもなく、他の信号をエッジパルス生成器１００ｃに入力するとしても良い。例えば、転流用スイッチング素子１０２のソース端子を接地する回路に抵抗素子を挿入し、当該抵抗素子による電圧降下をエッジパルス生成器１００ｃに入力するとしても良い。このように転流用スイッチング素子１０２のゲート端子やドレイン端子の信号と因果関係がある他の信号をエッジパルス生成器１００ｃに入力するとしても良く、このようにすることによっても、本発明の効果を得ることができる。
上記第２から第７の実施の形態についても同様に、エッジパルス生成器５００ｃやエッジパルス生成器６００ｃ等に制御信号や主スイッチング素子５０１等のゲート端子に入力される信号、ＡＮＤ回路５０４等の出力信号、ＲＳ−フリップフロップ５００ａ等の出力信号を遅延させたり、反転させたりして入力するとしても良い。このようにしても、本発明の効果に変わりはない。
（４） 上記第１の実施の形態においては、第２禁止手段１００ｄはスイッチング素子１００ｄ１を備え、当該スイッチング素子１００ｄ１のドレイン端子は判定手段１００ｂとＲＳ−フリップフロップ１００ａのセット端子を接続する回路に接続されている。そして、このスイッチング素子１００ｄ１をオフすることによってセット信号をＬとするとしたが、本発明がこれに限定されないのは言うまでもなく、これに代えて次のようにしても良い。
すなわち、判定手段１００ｂの出力端子にＭＯＳＦＥＴのドレイン端子を接続し、ＲＳ−フリップフロップ１００ａのセット端子に当該ＭＯＳＦＥＴのソース端子を接続して、当該ＭＯＳＦＥＴをオフすることによってセット信号をＬとするとしても良い。
また、セット信号をＬとするのに代えて、ＲＳ−フリップフロップ１００ａの反転出力／ＱやＡＮＤ回路１０４の出力、或いは素子制御部１０３の出力をＭＯＳＦＥＴ等によって適切な時期に遮断したり、反転させたりするとしても良い。
また、セット信号をＬとするのに代えて、ＲＳ−フリップフロップ１００ａの反転出力／ＱやＡＮＤ回路１０４の出力、或いは素子制御部１０３の出力をＭＯＳＦＥＴ等によって適切な時期に遮断したり、反転させたりするとしても良い。
このようにしても、本発明の効果を得ることができる。なお、第２から第７の実施の形態についても同様である。
（５） 上記第１の実施の形態においては、第１禁止手段１１０が出力するリセット信号をＨとする期間Ｔpulse1を決定する時定数回路はコンデンサと定電流源とからなり、抵抗素子を有さないとしたが、本発明がかかる構成に限定されないのは言うまでもなく、これに代えて次のようにしても良い。
（５） 上記第１の実施の形態においては、第１禁止手段１１０が出力するリセット信号をＨとする期間Ｔpulse1を決定する時定数回路はコンデンサと定電流源とからなり、抵抗素子を有さないとしたが、本発明がかかる構成に限定されないのは言うまでもなく、これに代えて次のようにしても良い。
すなわち、抵抗素子とコンデンサとを備えた所謂ＲＣ積分回路やシュミットトリガ回路を時定数回路として用いるとしても良い。また、これらにトランジスタやゲートＩＣ、コイル或いは水晶発振器等を加えて成る発振回路の出力を用いて期間Ｔpulse1を決定するとしても良い。更に、発振回路の出力をロジック回路で分周して期間Ｔpulse1を決定しても良い。
このようにすれば、時定数回路を構成する個々の回路素子の特性に起因する遅延時間Ｔpulse1のばらつきを抑えることができる。従って、前記マージンＴm1を短縮することができるので、過電流保護をより確実なものとすることができる。なお、これは第２から第７の実施の形態についても同様である。
（６） 上記各実施の形態並びに上記変形例を組み合わせて実施するとしても良く、かかる場合も本発明の効果を得ることができる。
（６） 上記各実施の形態並びに上記変形例を組み合わせて実施するとしても良く、かかる場合も本発明の効果を得ることができる。
本発明に係る過電流保護装置はスイッチング素子をオン・オフして直流電圧を負荷回路に供給する電源装置において、スイッチング素子を過電流から保護する技術として利用することができる。
１…電源装置
１００…過電流保護装置
１００ａ…ＲＳ−フリップフロップ
１００ｂ…判定手段
１００ｃ…エッジパルス生成器
１００ｃ１、１００ｃ５、１１０ａ，１００ｄ１…スイッチング素子
１００ｃ２、１１０ｃ、１１０ｆ…ＮＯＴ回路
１００ｃ３、１００ｃ６、１００ｅ２…定電流源
１００ｃ４、１００ｃ７、１０６、１１０ｄ…コンデンサ
１００ｃ８、１１０ｂ…ＮＯＲ回路
１００ｄ…第２禁止手段
１００ｅ…定電圧源
１００ｅ１、１１０ｅ…抵抗素子
１０１…主スイッチング素子
１０２…転流用スイッチング素子
１０３…素子制御部
１０４…ＡＮＤ回路
１０５…コイル
１０７…制御端子
１０８…入力端子
１０９…出力端子
１１０…第１禁止手段
３００〜３０８、４００〜４０８…波形
１００…過電流保護装置
１００ａ…ＲＳ−フリップフロップ
１００ｂ…判定手段
１００ｃ…エッジパルス生成器
１００ｃ１、１００ｃ５、１１０ａ，１００ｄ１…スイッチング素子
１００ｃ２、１１０ｃ、１１０ｆ…ＮＯＴ回路
１００ｃ３、１００ｃ６、１００ｅ２…定電流源
１００ｃ４、１００ｃ７、１０６、１１０ｄ…コンデンサ
１００ｃ８、１１０ｂ…ＮＯＲ回路
１００ｄ…第２禁止手段
１００ｅ…定電圧源
１００ｅ１、１１０ｅ…抵抗素子
１０１…主スイッチング素子
１０２…転流用スイッチング素子
１０３…素子制御部
１０４…ＡＮＤ回路
１０５…コイル
１０７…制御端子
１０８…入力端子
１０９…出力端子
１１０…第１禁止手段
３００〜３０８、４００〜４０８…波形
Claims (8)
- 電源端子間に主スイッチング素子と転流用スイッチング素子とを接続し、同時オン防止期間を有しながら制御信号に応じて周期的に前記主スイッチング素子と前記転流用スイッチング素子を交互にオン・オフさせる素子制御部を備え、オン、オフされる前記主スイッチング素子を介して負荷回路に給電する電源装置における前記主スイッチング素子を過電流から保護する過電流保護装置であって、
前記主スイッチング素子に過電流が流れているか否かを判定する判定手段と、
前記判定手段にて過電流が流れていると判断されると、前記主スイッチング素子をオフする前記素子制御部と、
前記制御信号が前記主スイッチング素子をオンさせる指示を行った後の第１期間中、前記素子制御部がオンさせた前記主スイッチング素子をオフするのを禁止する第１禁止手段と、
前記素子制御部の出力信号に応じて当該出力信号が前記転流用スイッチング素子をオフさせる指示を行った後の第２期間中、エッジパルスを生成するエッジパルス生成器と、
前記エッジパルスに応じて、前記第２期間中、前記素子制御部がオンさせた前記主スイッチング素子をオフするのを禁止する第２禁止手段と
を備えることを特徴とする過電流保護装置。 - 前記判定手段は、前記主スイッチング素子に流れる電流に相当する電圧と基準電圧とを比較することによって、前記過電流が流れているか否かを判定する
ことを特徴とする請求項１に記載の過電流保護装置。 - 前記第２禁止手段は、抵抗素子を含まない時定数回路を用いて前記第２期間を計時することを特徴とする請求項１に記載の過電流保護装置。
- 前記判定手段は、
電気的特性が前記主スイッチング素子と整合している比較用スイッチング素子と、
前記比較用スイッチング素子に直列に接続された定電流源とを備え、
前記主スイッチング素子による電圧降下と前記比較用スイッチング素子による電圧降下とを比較することにより、前記主スイッチング素子に過電流が流れているか否かを判定する
ことを特徴とする請求項１に記載の過電流保護装置。 - 前記判定手段は、
前記主スイッチング素子と同一の半導体基板上に集積されている比較用スイッチング素子と、
前記比較用スイッチング素子に直列に接続された定電流源とを備え、
前記主スイッチング素子による電圧降下と前記比較用スイッチング素子による電圧降下とを比較することにより、前記主スイッチング素子に過電流が流れているか否かを判定する
ことを特徴とする請求項１に記載の過電流保護装置。 - 前記判定手段は、
電気的特性が前記主スイッチング素子と整合している比較用スイッチング素子と、
前記比較用スイッチング素子に直列に接続された定電流源と、
検出用抵抗素子と、
前記主スイッチング素子と同時にオン、オフされる検出用スイッチング素子であって、前記検出用抵抗素子と直列回路をなし、当該直列回路が前記主スイッチング素子に並列接続されている検出用スイッチング素子とを備え、
前記検出用抵抗素子による電圧降下と前記比較用スイッチング素子による電圧降下とを比較することにより、前記主スイッチング素子に過電流が流れているか否かを判定する
ことを特徴とする請求項１に記載の過電流保護装置。 - 前記判定手段は、
前記主スイッチング素子と同一の半導体基板上に集積されている比較用スイッチング素子と、
前記比較用スイッチング素子に直列に接続された定電流源と、
検出用抵抗素子と、
前記主スイッチング素子と同時にオン、オフされる検出用スイッチング素子であって、前記検出用抵抗素子と直列回路をなし、当該直列回路が前記主スイッチング素子に並列接続されている検出用スイッチング素子とを備え、
前記検出用抵抗素子による電圧降下と前記比較用スイッチング素子による電圧降下とを比較することにより、前記主スイッチング素子に過電流が流れているか否かを判定する
ことを特徴とする請求項１に記載の過電流保護装置。 - 前記第２期間中、前記検出用スイッチング素子をオフする検出停止手段を備える
ことを特徴とする請求項６に記載の過電流保護装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004216457A JP4170268B2 (ja) | 2003-11-21 | 2004-07-23 | 過電流保護装置 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003391825 | 2003-11-21 | ||
| JP2004216457A JP4170268B2 (ja) | 2003-11-21 | 2004-07-23 | 過電流保護装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005176587A JP2005176587A (ja) | 2005-06-30 |
| JP4170268B2 true JP4170268B2 (ja) | 2008-10-22 |
Family
ID=34742013
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004216457A Expired - Fee Related JP4170268B2 (ja) | 2003-11-21 | 2004-07-23 | 過電流保護装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4170268B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4753723B2 (ja) | 2006-01-09 | 2011-08-24 | 富士通セミコンダクター株式会社 | Ｄｃ―ｄｃコンバータの制御回路及びその制御方法 |
| JP4820190B2 (ja) * | 2006-03-09 | 2011-11-24 | 株式会社リコー | 過電流検出回路 |
| JP4459918B2 (ja) | 2006-03-16 | 2010-04-28 | 富士通テン株式会社 | スイッチングレギュレータ |
| JP4934403B2 (ja) * | 2006-10-31 | 2012-05-16 | ローム株式会社 | 電源制御回路 |
| JP4974653B2 (ja) * | 2006-11-21 | 2012-07-11 | ローム株式会社 | 昇圧型スイッチングレギュレータの制御回路、それを用いた昇圧型スイッチングレギュレータ、およびそれらを用いた電子機器 |
| WO2008065941A1 (fr) * | 2006-11-30 | 2008-06-05 | Rohm Co., Ltd. | Circuit électronique |
| JP2009189170A (ja) * | 2008-02-07 | 2009-08-20 | Panasonic Corp | エネルギ変換装置およびそれに用いる半導体装置とスイッチ制御方法 |
| JP2010011566A (ja) * | 2008-06-25 | 2010-01-14 | Omron Corp | 電圧変換装置 |
| JP2010226916A (ja) | 2009-03-25 | 2010-10-07 | Sanken Electric Co Ltd | スイッチング電源装置、及びその制御回路 |
| JP5616266B2 (ja) * | 2011-03-28 | 2014-10-29 | 旭化成エレクトロニクス株式会社 | スイッチング電源回路 |
| JP6072585B2 (ja) * | 2013-03-28 | 2017-02-01 | ローム株式会社 | 半導体装置 |
| JP7458719B2 (ja) * | 2019-08-01 | 2024-04-01 | ローム株式会社 | 電流検出回路、およびトランジスタ駆動回路 |
-
2004
- 2004-07-23 JP JP2004216457A patent/JP4170268B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005176587A (ja) | 2005-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100801498B1 (ko) | 스위칭 제어 회로 및 자려형 ｄｃ―ｄｃ 컨버터 | |
| US7375987B2 (en) | Resonant switching power source apparatus | |
| US8872497B2 (en) | Switched-mode power supply | |
| US10063148B2 (en) | Switching power supply device having pulse-by-pulse type overcurrent protection function | |
| US7859864B2 (en) | Switching power supply device | |
| US8179105B2 (en) | Systems and methods for controlling output currents of power converters | |
| JP4170268B2 (ja) | 過電流保護装置 | |
| US20070120548A1 (en) | Switching regulator, and a circuit and method for controlling the switching regulator | |
| JP2009165316A (ja) | スイッチング電源装置、およびそのスイッチング電源装置に使用される半導体装置 | |
| US8310795B2 (en) | Power factor correction type switching power supply unit | |
| US20080174286A1 (en) | Quick response switching regulator and control method thereof | |
| US8912780B2 (en) | Switching control circuit | |
| JP2012039761A (ja) | スイッチング電源装置 | |
| US9740218B2 (en) | Limiting a current | |
| US20110194314A1 (en) | Switching power supply device | |
| JP2011030292A (ja) | 電源装置 | |
| JP2006340538A (ja) | スイッチング電源装置 | |
| US7355830B2 (en) | Overcurrent protection device | |
| CN111033999B (zh) | 功率因数改善电路及半导体装置 | |
| US7697310B2 (en) | Control apparatus for inhibiting synchronous-rectifier switching elements at low output current for a voltage transforming apparatus | |
| US20120200277A1 (en) | Instantaneous average current measurement method | |
| CN106558979B (zh) | 半导体装置 | |
| JP6794250B2 (ja) | 位相補償回路及びこれを用いたｄｃ／ｄｃコンバータ | |
| US11616445B2 (en) | Method for driving a switch in a power converter, drive circuit and power converter | |
| JP2020162248A (ja) | Ｄｃ／ｄｃコンバータの制御回路、制御方法および電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060628 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060718 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060919 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070403 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070604 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080401 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080430 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080715 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080806 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110815 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110815 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120815 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130815 Year of fee payment: 5 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |