JP5616266B2 - スイッチング電源回路 - Google Patents

Description

本発明は、例えば、太陽電池等の低電圧源の電圧を昇圧する、スイッチング電源回路に関する。

スイッチング電源回路は、電池等の電源電圧を電子機器等の負荷を駆動するための所要の電圧に変換するための回路であり、一般的には降圧型と昇圧型とに大別される。
降圧型のスイッチング電源回路は、例えば、パソコンにおいて、相対的に高電圧である蓄電池の出力電圧を、相対的に低電圧で駆動され大電流を消費するＣＰＵ等の集積回路用の電源電圧に変換するために利用される。

昇圧型のスイッチング電源回路は、例えば、太陽電池を用いた発電システムにおいて、相対的に低電圧である太陽電池の出力電圧を、相対的に高電圧である家庭用電源等の電源電圧に変換するために利用される。
スイッチング電源回路は、スイッチとインダクタにより構成され、パルス制御によるスイッチのオンオフとインダクタの逆起電力を利用して電圧の変換を行うため、ジュール熱を多く放出するシリーズ電源回路と比べて、変換効率が高いことが知られている。

その一方、スイッチング電源回路は、駆動する負荷が低インピーダンスのときや、入力側の電池から供給される電圧が変動して高くなったときに、スイッチやインダクタに過電流が流れることがある。スイッチやインダクタは、一定の限界を超えて電流が流れると発熱して高温になり、ひいては破壊に至るため、スイッチング電源回路では、これらの、スイッチやインダクタに過電流が流れないように制御する必要がある。

更に、スイッチング電源回路は、変換効率をもっと高めるために、スイッチやインダクタにおける電力損失を低減することが求められる。即ち、スイッチやインダクタに流れる電流を制御する必要がある。
スイッチやインダクタに流れる電流を制御するために、インダクタに流れる電流を監視して、その電流に応じてスイッチのオンオフを制御する降圧型のスイッチング電源回路は既に公知である（例えば、特許文献１参照）。

図６は、従来のスイッチング電源回路を示す回路図である。図６のスイッチング電源回路１０は、入力端子１４に接続された容量１８の電圧V_INを降圧するスイッチング回路１５と、出力端子１２に電圧V_OUTを出力するリアクタンスフィルタ３０と、スイッチング回路１５のスイッチをオンオフするためのパルス信号を生成する制御回路３５と、スイッチング回路１５のスイッチを駆動する駆動回路２０とを備えている。

上述のスイッチング回路１５は、スイッチであるＰチャネルＭＯＳトランジスタ１６とＮチャネルＭＯＳトランジスタ１７からなり、ＰチャネルＭＯＳトランジスタ１６のソースとバルクが入力端子１４に、ドレインがＮチャネルＭＯＳトランジスタ１７のドレインに接続されている。また、ＮチャネルＭＯＳトランジスタ１７のソースとバルクはグラウンドに接地され、この構成によって、既述の如く、電圧V_INを降圧する。

リアクタンスフィルタ３０は、インダクタ３２と容量３４とを含んで構成されている。インダクタ３２はその一端がスイッチング回路１５のＰチャネルＭＯＳトランジスタ１６のドレインに、他端が出力端子１２に接続されている。また、容量３４は、その一端が出力端子１２に、他端がグラウンドに接地されている。そして、出力端子１２には負荷１４が接続されている。この構成によって、降圧した電圧を平滑化して出力端子１２に電圧V_OUTを出力する。

制御回路３５は、抵抗３６Ａ、抵抗３６Ｂ、相互コンダクタンス増幅器３８、電流コンパレータ３９、一定オフ時間ワンショット回路２５を有し、出力端子１２とグラウンドとの間に直列接続された抵抗３６Ａと抵抗３６Ｂにより出力電圧V_OUTを分圧し、分圧した電圧ＶＦＢにより出力電圧V_OUTを監視している。また、相互コンダクタンス増幅器３８は、基準電圧ＶＲＥＦと分圧した電圧ＶＦＢを入力して、基準電圧ＶＲＥＦから分圧した電圧ＶＦＢを引いた電圧に応じた基準電流を出力する。そして、電流コンパレータ３９は、インダクタ３２に流れる電流を監視して、インダクタ３２に流れる電流に応じた電流ＩＦＢと相互コンダクタンス増幅器３８が出力する基準電流とを比較して、比較結果を一定オフ時間ワンショット回路２５に出力する。一定オフ時間ワンショット回路２５は、電流ＩＦＢが基準電流よりも大きいとき、ＰチャネルＭＯＳトランジスタ１６を一定時間オフするためのパルス信号を生成する。

駆動回路２０は、出力がＰチャネルＭＯＳトランジスタ１６のゲートに接続されたドライバ２６と、出力がＮチャネルＭＯＳトランジスタ１７のゲートに接続されたドライバ２７からなり、パルス信号に応じてスイッチング回路１５のスイッチのオンオフを行う。
上述した構成により、例えば、インダクタ３２に過電流が流れたとき、一定オフ時間ワンショット回路２５が生成するパルス信号により、ＰチャネルＭＯＳトランジスタ１６をオフしてインダクタ３２に流れる過電流を制限することができる。

特開平６−３０３７６６号公報

図６に示した従来のスイッチング電源回路１０は、太陽電池等の低電圧源の電圧を昇圧する昇圧型のスイッチング電源回路として応用することも考えられる。
その場合には、負荷１４を無くして、容量３４を太陽電池に置き換え、容量１８を出力側の容量として、一定オフ時間ワンショット回路２５のパルス信号の極性を反転する。このようにすることによって、インダクタ３２に流れる過電流を制限できる昇圧型のスイッチング電源回路を構成することができる。この構成では、ＮチャネルＭＯＳトランジスタ１７を一定時間オフすることができるため、太陽電池の出力からインダクタ３２を介して、グラウンドに流れる過電流を制限することができる。

しかしながら、図６に示した従来の降圧型のスイッチング電源回路を、上述のように昇圧型のスイッチング電源回路に応用すると、次のような問題がある。
即ち、一定オフ時間ワンショット回路２５が出力するパルス信号により、ＮチャネルＭＯＳトランジスタ１６をオフする時間は一定であるので、その時間が長いと、出力側の容量から太陽電池に電流が逆流するという問題がある。すなわち、太陽電池に電流が逆流すると、負担がかかり発熱が生じ、ひいては特性劣化を引き起こす。また、オフする時間が短いと、インダクタに流れる過電流を制限できなくなる。
本発明は上述のような状況に鑑みて行われたものであり、インダクタに流れる過電流を制限することができ、且つ、太陽電池等の相対的に低電圧の電源に電流が逆流することを防止できるスイッチング電源回路を提供することを目的とする。

上記課題を解決するために、ここに次に列挙する技術を提案する。
（１）入力端子に接続された電池の入力電圧を、一端が入力端子に接続されたインダクタを介して昇圧し、出力端子に接続された容量に該昇圧した電圧を出力するスイッチング電源回路であって、
前記入力電圧と既定の第１の基準電圧との差に応じたデューティの第１のＰＷＭ信号を生成する第１のＰＷＭ信号生成回路と、
前記インダクタの他端に非反転入力端子が接続され、前記インダクタに流れる電流の第１の限界電流値に応じた第２の基準電圧が反転入力端子に印加され、前記インダクタの他端の電圧と前記第２の基準電圧とを比較して第１の判定信号を出力する第１のコンパレータと、
前記第１のＰＷＭ信号、前記第１の判定信号、および、既定の第１のクロック信号を分周して生成された第２クロック信号が入力され、前記第１の判定信号が一方の論理値であるとき、前記第１のＰＷＭ信号を第２のＰＷＭ信号として出力し、前記第１の判定信号が他方の論理値であるとき、前記第１のＰＷＭ信号を反転した信号を第２のＰＷＭ信号として出力する第２のＰＷＭ信号生成回路と、
前記第１のクロック信号、前記第２のクロック信号、および、前記第２のＰＷＭ信号を反転した第３のＰＷＭ信号を入力し、前記第３のＰＷＭ信号をディレイさせたディレイ信号を生成するディレイ生成回路と、
一端が前記インダクタの他端に接続され、他端がグラウンドに接地され、前記第２のＰＷＭ信号に応じてオンオフを行い、ＭＯＳトランジスタで構成された前記第１のスイッチと、
一端が前記インダクタの他端に接続され、他端が前記出力端子に接続され、前記第２のＰＷＭ信号と、前記ディレイ信号との論理和をとった信号に応じてオンオフを行い、ＭＯＳトランジスタで構成された第２のスイッチとを備えたことを特徴とするスイッチング電源回路。

（２）前記ディレイ生成回路は、前記第１の限界電流値と前記インダクタの自己インダクタンス値との積を前記昇圧電圧で割った値だけ前記第３のＰＷＭ信号をディレイさせたディレイ信号を生成することを特徴とする（１）のスイッチング電源回路。
（３）前記インダクタの他端に非反転入力端子が接続され、前記インダクタに流れる電流の前記電池が低入力電力時における第２の限界電流値に応じた第３の基準電圧が反転入力端子に印加され、前記インダクタの他端の電圧と前記第３の基準電圧とを比較して第２の判定信号を出力する第２のコンパレータをさらに備え、
前記ディレイ生成回路は、前記第２の判定信号に基づいて、前記第３のＰＷＭ信号をディレイさせたディレイ信号を生成することを特徴とする（２）のスイッチング電源回路。

（４）前記ディレイ生成回路は、前記第２の判定信号に基づいて、前記第２の限界電流値と前記インダクタの自己インダクタンス値との積を前記昇圧電圧で割った値だけ前記第３のＰＷＭ信号をディレイさせたディレイ信号を生成することを特徴とする（３）のスイッチング電源回路。

本発明によれば、インダクタに流れる過電流を制限することができ、且つ太陽電池に電流が逆流することを防止できるので、過電流からインダクタを保護することができ、且つ逆流電流から太陽電池を保護することができるという効果を奏する。

発明の一つの実施形態としてのスイッチング電源回路の構成を示す回路図である。 図１のスイッチング電源回路におけるＰＷＭ信号生成回路の構成を示す回路図である。 図１のスイッチング電源回路におけるディレイ生成回路の構成を示す回路図である。 図１のスイッチング電源回路の過電流制限時の逆流防止動作を示すタイミングチャートである。 図１のスイッチング電源回路の低入力電力時の逆流防止動作を示すタイミングチャートである。 従来のスイッチング電源回路を示す回路図である。

以下に図面を参照して本発明の実施の形態につき詳述することにより本発明を明らかにする。
（構成）
図１は、本発明の一つの実施形態としてのスイッチング電源回路の構成を示す回路図である。
図１において、本発明の実施形態に係るスイッチング電源回路１００は、太陽電池Ｂ１からの電力を受ける入力端子１０１、インダクタＬ１、ＮチャネルＭＯＳトランジスタＳＷ１、ＰチャネルＭＯＳトランジスタＳＷ２、容量Ｃ１、差動増幅器ＡＭＰ１、鋸波生成回路ＳＡＷＧＥＮ、コンパレータＣＭＰ１〜ＣＭＰ３、発振回路ＯＳＣ、分周回路ＣＮＴ１、インバータＩＮＶ１、ＰＷＭ信号生成回路ＰＷＭＧＥＮ、ディレイ生成回路ＤＥＬＡＹ、および、オア回路ＯＲ１を図示のような接続関係で備えている。

太陽電池Ｂ１は、光エネルギーを電気エネルギーに変換して得た電力を入力端子１０１に供給する。インダクタＬ１は、一端が入力端子１０１に接続され、他端がＮチャネルＭＯＳトランジスタＳＷ１のドレインとＰチャネルＭＯＳトランジスタＳＷ２のドレインと、コンパレータＣＭＰ２の非反転入力端子との接続点に接続されると共に、コンパレータＣＭＰ３の非反転入力端子に接続されている。

ＮチャネルＭＯＳトランジスタＳＷ１は、ソースとバルクがグラウンドに接地され、ゲートがＰＷＭ信号生成回路ＰＷＭＧＥＮの出力端子１０６に接続されている。ＰチャネルＭＯＳトランジスタＳＷ２は、ソースとバルクが出力端子１０２に接続され、ゲートがオア回路ＯＲ１の出力に接続されている。
容量Ｃ１は、一端が出力端子１０２に接続され、他端がグラウンドに接地され、太陽電池Ｂ１の電圧を昇圧した電圧を充電する。

差動増幅器ＡＭＰ１は、反転入力端子が入力端子１０１に接続され、非反転入力端子には太陽電池Ｂ１が本来出力すべき電圧に対応した基準電圧V_INREFが与えられる。そして、出力端子はコンパレータＣＭＰ１の非反転入力端子に接続されている。
コンパレータＣＭＰ１は、反転入力端子が鋸波生成回路ＳＡＷＧＥＮの出力に接続され、出力端子がＰＷＭ信号生成回路ＰＷＭＧＥＮの入力端子１０４に接続されている。鋸波生成回路ＳＡＷＧＥＮは、マルチバイブレータで実現することができる。

コンパレータＣＭＰ２は、反転入力端子に、インダクタＬ１に流れる電流ＩＬ１の限界電流値に対応する基準電圧ＩＬＩＭＲＥＦが与えられる。そして、出力端子はＰＷＭ信号生成回路ＰＷＭＧＥＮの入力端子１０５に接続されている。
コンパレータＣＭＰ３は、反転入力端子に、光の照射が弱い低入力電力時において太陽電池Ｂ１が供給できる電流ＩＬ１の限界電流値に対応する基準電圧ＩＤＥＴＲＥＦが与えられる。そして、出力端子は、ディレイ生成回路ＤＥＬＡＹの入力端子１０９に接続されている。

発振回路ＯＳＣは、クロック信号ＣＬＫ１を生成し、生成したクロック信号ＣＬＫ１を分周回路ＣＮＴとディレイ発生回路ＤＥＬＡＹの入力端子１０８に入力する。
分周回路ＣＮＴ１は、クロック信号ＣＬＫ１を分周したクロック信号ＣＬＫ２を生成し、インバータＩＮＶ１に入力する。この分周回路ＣＮＴ１は、カウンタで実現することができる。
そして、インバータＩＮＶ１は、クロック信号ＣＬＫ２を反転したクロック信号ＣＬＫ２＿Ｂを生成し、ＰＷＭ信号生成回路ＰＷＭＧＥＮの入力端子１０３とディレイ生成回路ＤＥＬＡＹの入力端子１１２とにそれぞれ入力する。

また、ＰＷＭ信号生成回路ＰＷＭＧＥＮは、ＰＷＭ信号ＰＷＭ２を出力端子１０６から出力し、オア回路ＯＲ１の一方の入力端子とＮチャネルＭＯＳトランジスタＳＷ１のゲートに入力する。また、ＰＷＭ信号ＰＷＭ２を反転したＰＷＭ信号ＰＷＭ２＿Ｂを出力端子１０７から出力し、ディレイ生成回路ＤＥＬＡＹの入力端子１１０に入力する。
ディレイ生成回路ＤＥＬＡＹは、ＰＷＭ信号ＰＷＭ２＿Ｂを遅延させた遅延信号ＴＤを出力端子１１１から出力し、オア回路ＯＲ１の他方の入力端子に入力する。

（ＰＷＭ信号生成回路の構成）
次に、図面を参照してＰＷＭ信号生成回路について詳述する。
図２は、図１のスイッチング電源回路１００におけるＰＷＭ信号生成回路ＰＷＭＧＥＮの構成を示す回路図である。
図２において、ＰＷＭ信号生成回路ＰＷＭＧＥＮは、アンド回路ＡＮＤ１及びＡＮＤ２、ナンド回路ＮＡＮＤ１、ＮＡＮＤ２、ＮＡＮＤ３、インバータＩＮＶ２及びＩＮＶ３を図示のような接続関係で備えている。
入力端子１０３は、アンド回路ＡＮＤ１の一方の入力端子、ナンド回路ＮＡＮＤ１の一方の入力端子、ナンド回路ＮＡＮＤ３の一方の入力端子に接続されている。また、入力端子１０４は、アンド回路ＡＮＤ１の他方の入力端子に接続されている。そして、入力端子１０５は、ナンド回路ＮＡＮＤ１の他方の入力端子に接続されている。

アンド回路ＡＮＤ１の出力端子は、アンド回路ＡＮＤ２の一方の入力端子に接続されている。また、アンド回路ＡＮＤ２の出力端子は、出力端子１０６とインバータＩＮＶ３の入力端子に接続されている。そして、インバータＩＮＶ３の出力端子は、本ＰＷＭ信号生成回路ＰＷＭＧＥＮの出力端子１０７に接続されている。

また、ナンド回路ＮＡＮＤ１の出力端子は、ナンド回路ＮＡＮＤ２の一方の入力端子に接続され、ナンド回路ＮＡＮＤ２の出力端子は、ナンド回路ＮＡＮＤ３の他方の入力端子とインバータＩＮＶ２の入力端子に接続され、ナンド回路ＮＡＮＤ３の出力端子は、ナンド回路ＮＡＮＤ２の他方の入力端子に接続されている。ナンド回路ＮＡＮＤ１乃至３は、このような接続関係により、ラッチ回路を構成している。そして、インバータＩＮＶ２の出力端子は、アンド回路ＡＮＤ２の他方の入力端子に接続されている。

（ディレイ生成回路の構成）
次に、図面を参照してディレイ生成回路ＤＥＬＡＹについて詳述する。
図３は、図１のスイッチング電源回路１００におけるディレイ生成回路ＤＥＬＡＹの構成を示す回路図である。
図３において、ディレイ生成回路ＤＥＬＡＹは、フリップフロップＤ１乃至Ｄ９、セレクタＳ１、ナンド回路ＮＡＮＤ４乃至ＮＡＮＤ６を備えている。フリップフロップＤ１乃至Ｄ９は、クロック端子がそれぞれ本ディレイ生成回路ＤＥＬＡＹの入力端子１０８に接続され、この入力端子１０８を通してクロック信号ＣＬＫ１が入力される。

フリップフロップＤ１は、入力端子が本ディレイ生成回路ＤＥＬＡＹの入力端子１１０に接続され、出力端子がフリップフロップＤ２の入力端子に接続されている。フリップフロップＤ２の出力端子はフリップフロップＤ３の入力端子に、フリップフロップＤ３の出力端子はフリップフロップＤ４の入力端子に、フリップフロップＤ４の出力端子はフリップフロップＤ５の入力端子に、フリップフロップＤ５の出力端子はフリップフロップＤ６の入力端子に、フリップフロップＤ６の出力端子はフリップフロップＤ７の入力端子にそれぞれ接続されている。

フリップフロップＤ７の出力端子は、セレクタＳ１の制御端子の論理値が１でイネーブルとなる入力端子に接続されている。セレクタＳ１は、入力信号を選択するための制御端子がナンド回路ＮＡＮＤ５の出力端子に接続され、制御端子の論理値が０でイネーブルとなる入力端子が上記の入力端子１１０に接続され、出力端子がフリップフロップＤ８の入力端子に接続されている。

フリップフロップＤ８の出力端子は、フリップフロップＤ９の入力端子に接続され、フリップフロップＤ９の出力端子は、本ディレイ生成回路ＤＥＬＡＹの出力端子１１１に接続されている。
フリップフロップＤ１乃至Ｄ７は、クロック信号ＣＬＫ１に同期して、上記の入力端子１１０より入力される入力信号を順次転送していくシフトレジスタＳＲＥＧ１を構成している。
また、フリップフロップＤ８及びＤ９は、クロック信号ＣＬＫ１に同期して、セレクタＳ１の出力端子より入力される入力信号を順次転送していくシフトレジスタＳＲＥＧ２を構成している。

そして、ナンド回路ＮＡＮＤ４は、本ディレイ生成回路ＤＥＬＡＹの入力端子１０９に一方の入力端子が接続され、本ディレイ生成回路ＤＥＬＡＹの入力端子１１２およびナンド回路ＮＡＮＤ６の一方の入力端子に他方の入力端子が接続され、ナンド回路ＮＡＮＤ５の一方の入力端子に出力端子が接続されている。ナンド回路ＮＡＮＤ５の出力端子はナンド回路ＮＡＮＤ６の他方の入力端子に接続され、ナンド回路ＮＡＮＤ６の出力端子はナンド回路ＮＡＮＤ５の他方の入力端子に接続されている。ナンド回路ＮＡＮＤ４乃至６は、
このような接続関係により、ラッチ回路を構成している。

シフトレジスタＳＲＥＧ１及びＳＲＥＧ２は、クロック信号ＣＬＫ１に同期して、上記の入力端子１１０より入力される入力信号を順次転送していくので、入力信号をディレイ（遅延）させる役割がある。また、ディレイ時間の長さは、上記の入力端子１０９より入力され、上述のナンド回路ＮＡＮＤ４乃至６によるラッチ回路を経てセレクタＳ１の制御端子に供給される制御信号により変えることができる。

（動作）
次に、図１乃至図５を適宜参照しながら本発明の実施形態に係るスイッチング電源回路の動作を説明する。
まず、インダクタＬ１に過電流が流れておらず、且つ太陽電池Ｂ１に照射される光エネルギーが大きいとき、すなわち、高入力電力時の説明をする。
入力端子１０１には、太陽電池Ｂ１より安定した入力電圧V_INが供給される。この入力電圧V_INは、差動増幅器ＡＭＰ１の反転入力端子に入力され、差動増幅器ＡＭＰ１は、基準電圧V_INREFから入力電圧V_INを引いて増幅した誤差信号ＥＲＲを出力する。

基準電圧V_INREFは、太陽電池から最大電力を引き出したときの電圧、すなわち、入力電圧V_INが本来あるべき電圧である。誤差信号ＥＲＲは、入力電圧V_INの基準電圧V_INREFからの誤差情報を電圧信号として表した信号である。つまり、誤差信号ＥＲＲは、入力電圧V_INと基準電圧V_INREFとが等しくなるように制御するための制御電圧であり、入力電圧V_INが基準電圧V_INREFと等しいとき、誤差信号ＥＲＲは０となる。

一方、鋸波生成回路ＳＡＷＧＥＮは、鋸波ＳＡＷを生成する。そして、コンパレータＣＭＰ１は、非反転入力端子に誤差信号ＥＲＲを入力し、反転入力端子に鋸波ＳＡＷを入力して両入力の比較を行う。即ち、コンパレータＣＭＰ１は、デューティ（パルス信号の論理がローである区間の長さに対する論理がハイである区間の長さの比）が誤差信号ＥＲＲに対応したＰＷＭ信号ＰＷＭ１を出力する。この誤差信号ＥＲＲが大きいとき、ＰＷＭ信号ＰＷＭ１のデューティは相対的に小さくなり、誤差信号ＥＲＲが小さいとき、ＰＷＭ信号ＰＷＭ１のデューティは相対的に大きくなる。ＰＷＭ信号ＰＷＭ１は、ＰＷＭ信号生成回路ＰＷＭＧＥＮの入力端子１０４に入力される。

また、コンパレータＣＭＰ２の非反転入力端子には、インダクタＬ１とＮチャネルＭＯＳトランジスタＳＷ１のオン抵抗とで形成される低域通過フィルタにより、インダクタＬ１に流れる電流ＩＬ１に対応した電圧が入力される。反転入力端子には、インダクタＬ１に流れる電流ＩＬ１の限界電流値に対応する基準電圧ＩＬＩＭＲＥＦが与えられる。
コンパレータＣＭＰ２は、電流ＩＬ１に対応した電圧と基準電圧ＩＬＩＭＲＥＦとを比較して、電流ＩＬ１が過電流であるかどうかを判定して、判定信号ＩＬＩＭを出力する。

この判定信号ＩＬＩＭは、ＰＷＭ信号生成回路ＰＷＭＧＥＮの入力端子１０５に入力される。ここで、電流ＩＬ１は、過電流でないので、コンパレータＣＭＰ２の非反転入力端子の電圧は基準電圧ＩＬＩＭＲＥＦより小さくなる。よって、判定信号ＩＬＩＭは、論理値が０（すなわち、ローレベル）となる。
コンパレータＣＭＰ３の非反転入力端子には、コンパレータＣＭＰ２の非反転入力端子に入力される電圧と同じ電流ＩＬ１に対応した電圧が入力される。また、反転入力端子には、光の照射が弱い低入力電力時において太陽電池Ｂ１が供給できる電流ＩＬ１の限界電流値に対応する基準電圧ＩＤＥＴＲＥＦが与えられる。

ここで、ＩＤＥＴＲＥＦ＜ＩＬＩＭＲＥＦであり、光の照射が強い高入力電力時には、コンパレータＣＭＰ３が出力する判定信号ＩＤＥＴは、論理値が１となる。
一方、光の照射が弱い低入力電力時には、コンパレータＣＭＰ３が出力する判定信号ＩＤＥＴは、論理値が０となる。
発振回路ＯＳＣは、クロック信号ＣＬＫ１を分周回路ＣＮＴ１に出力する。そして、分周回路ＣＮＴ１は、クロック信号ＣＬＫ１を分周したクロック信号ＣＬＫ２をインバータＩＮＶ１に出力する。また、インバータＩＮＶ１は、クロック信号ＣＬＫ２を反転したクロック信号ＣＬＫ２＿Ｂを出力する。このクロック信号ＣＬＫ２＿Ｂは、ＮチャネルＭＯＳトランジスタＳＷ１とＰチャネルＭＯＳトランジスタＳＷ２を駆動するＰＷＭ信号のうち、デューティが最大のＰＷＭ信号であり、ＰＷＭ信号生成回路ＰＷＭＧＥＮの入力端子１０３に入力される。

ＰＷＭ信号生成回路ＰＷＭＧＥＮは、電流ＩＬ１が過電流であるかどうかを表す上述のコンパレータＣＭＰ２の判定出力として入力端子１０５に入力される判定信号ＩＬＩＭの論理値が０のとき、ＰＷＭ信号ＰＷＭ１（図４参照）を出力端子１０６より出力し、判定信号ＩＬＩＭの論理値が１のとき、クロック信号ＣＬＫ２＿Ｂを反転した信号（図４参照）を出力端子１０６より出力する。

アンド回路ＡＮＤ１（図２参照）において、クロック信号ＣＬＫ２＿ＢとＰＷＭ信号ＰＷＭ１との論理積がとられ、アンド回路ＡＮＤ２に出力される。そして、入力端子１０５に入力される判定信号ＩＬＩＭは、論理値が０であるので、ナンド回路ＮＡＮＤ１の出力は１となり、ナンド回路ＮＡＮＤ２及びＮＡＮＤ３、インバータＩＮＶ２で構成される回路はクロック信号ＣＬＫ２＿Ｂに対するバッファとなる。従って、インバータＩＮＶ２の出力信号は、ＣＬＫ２＿Ｂと同じとなる。よって、アンド回路ＡＮＤ２の出力信号は、アンド回路ＡＮＤ１の出力信号と同じとなる。

アンド回路ＡＮＤ１は、論理積をとるので、クロック信号ＣＬＫ２＿ＢとＰＷＭ信号ＰＷＭ１のうち、デューティの小さい方の信号を出力する。この場合、クロック信号ＣＬＫ２＿Ｂのデューティは最大であるので（図４参照）、アンド回路ＡＮＤ１の出力信号は、ＰＷＭ信号ＰＷＭ１となる。従って、アンド回路ＡＮＤ２の出力信号ＰＷＭ２は、ＰＷＭ信号ＰＷＭ１となる。このＰＷＭ信号ＰＷＭ２が出力端子１０６より出力される。

また、インバータＩＮＶ３によりＰＷＭ信号ＰＷＭ２を反転したＰＷＭ信号ＰＷＭ２＿Ｂが出力端子１０７より出力される。
出力端子１０６より出力されたＰＷＭ信号ＰＷＭ２は、ＮチャネルＭＯＳトランジスタＳＷ１のゲートに入力され、オア回路ＯＲ１を介してＰチャネルＭＯＳトランジスタＳＷ２のゲートに入力される。

ＰＷＭ信号ＰＷＭ２の論理値が１（すなわち、ハイレベル）のとき、ＮチャネルＭＯＳトランジスタＳＷ１はオンして、ＰチャネルＭＯＳトランジスタＳＷ２はオフする。よって、インダクタＬ１には、入力端子１０１からグラウンドに向けて電流ＩＬ１が流れ、インダクタＬ１は充電される。
次に、ＰＷＭ信号ＰＷＭ２の論理値が０となったとき、ＮチャネルＭＯＳトランジスタＳＷ１はオフして、ＰチャネルＭＯＳトランジスタＳＷ２はオンする。よって、インダクタＬ１は、充電された電流ＩＬ１を入力端子１０１から出力端子１０２に向けて流す。そして、電流ＩＬ１は、容量Ｃ１に充電される。

上述のように、ＰＷＭ信号ＰＷＭ２のデューティに応じて、ＮチャネルＭＯＳトランジスタＳＷ１をオンに且つＰチャネルＭＯＳトランジスタＳＷ２をオフにして、インダクタＬ１を充電する。また、ＮチャネルＭＯＳトランジスタＳＷ１をオフに且つＰチャネルＭＯＳトランジスタＳＷ２をオンにして、インダクタＬ１に充電された電流を容量Ｃ１に充電する。そして、このようにインダクタＬ１および容量Ｃ１を交互に充電する動作を繰り返すことで、太陽電池Ｂ１より供給される入力電圧V_INを昇圧した出力電圧V_OUTを得ることができる。

（過電流制限時の逆流防止動作）
次に、本発明の実施形態に係るスイッチング電源回路の過電流制限時の逆流防止動作を説明する。
図４は、図１のスイッチング電源回路の過電流制限時の逆流防止動作を示すタイミングチャートである。
図４において、発振回路ＯＳＣ（図１参照）より出力されるクロック信号ＣＬＫ１は、周波数が２０ＭＨｚのクロック信号である。また、クロック信号ＣＬＫ２は、クロック信号ＣＬＫ１を２０分周した周波数が１ＭＨｚのクロック信号である。そして、クロック信号ＣＬＫ２＿Ｂは、クロック信号ＣＬＫ２を反転した信号であり、周波数が１ＭＨｚ、デューティが９５パーセントのクロック信号である。

ＴＤは、ＰＷＭ信号ＰＷＭ２の反転信号ＰＷＭ２＿Ｂをディレイさせたディレイ信号である。ＰＧＡＴＥは、ＰＷＭ信号ＰＷＭ２とディレイ信号ＴＤとの論理和をとった信号であり、ＰチャネルＭＯＳトランジスタＳＷ２の入力信号である。また、ＩＬ１はインダクタＬ１に流れる電流であり、縦軸が電流量、横軸が時間である。
ここでは、図１のスイッチング電源回路１００において、インダクタＬ１に流れる電流ＩＬ１の限界電流値が１Ａ、インダクタＬ１の自己インダクタンス値が２．２５μＨ、昇圧した出力電圧V_OUTが５Ｖの場合について説明する。

電流ＩＬ１が限界電流値に達するまで、コンパレータＣＭＰ２の出力である既述の判定信号ＩＬＩＭは、論理値が０であり、上述のように、電流ＩＬ１は、ＰＷＭ信号ＰＷＭ２の論理値が１のとき、ＮチャネルＭＯＳトランジスタＳＷ１をオンに且つＰチャネルＭＯＳトランジスタＳＷ２をオフにして、インダクタＬ１に電流を充電する。また、ＰＷＭ信号ＰＷＭ２の論理値が０のとき、ＮチャネルＭＯＳトランジスタＳＷ１をオフに且つＰチャネルＭＯＳトランジスタＳＷ２をオンにしてインダクタＬ１に充電された電流ＩＬ１を容量Ｃ１に充電し、昇圧動作を行う。

ここで、電流ＩＬ１が増加して、限界電流値を超える瞬間、コンパレータＣＭＰ２が出力する判定信号ＩＬＩＭの論理値は１となる。判定信号ＩＬＩＭが１になると、ＰＷＭ信号生成回路ＰＷＭＧＥＮのナンド回路ＮＡＮＤ１乃至ＮＡＮＤ３で構成されるラッチによって、ラッチ動作、すなわちデータの保持動作が行われる。判定信号ＩＬＩＭがラッチされると、ＰＷＭ信号ＰＷＭ２は、論理値が０となる。一方、ＰＷＭ信号ＰＷＭ２＿Ｂは、論理値が１となる。

上述のようにして論理値が０となったＰＷＭ信号ＰＷＭ２はＮチャネルＭＯＳトランジスタＳＷ１に入力され、ＮチャネルＭＯＳトランジスタＳＷ１はオフされて電流ＩＬ１は、容量Ｃ１に電荷を放電して、限界電流値より減少していく。
一方、論理値が１となったＰＷＭ信号ＰＷＭ２＿Ｂは、ディレイ生成回路ＤＥＬＡＹの入力端子１１０に入力され、シフトレジスタＳＲＥＧ１を構成するフリップフロップＤ１の入力端子に入力される。

既述のように、光の照射が強い高入力電力時には、コンパレータＣＭＰ３が出力する判定信号ＩＤＥＴは論理値が１であり、この論理値が１の信号がディレイ生成回路ＤＥＬＡＹの入力端子１０９より入力される。そして、クロック信号ＣＬＫ２＿Ｂが、入力端子１１２より入力され、論理値が１となったとき、ディレイ生成回路ＤＥＬＡＹにおけるナンド回路ＮＡＮＤ４乃至６で構成されるラッチ回路（図３参照）により保持されて、セレクタＳ１の制御端子に入力される。

判定信号ＩＤＥＴは、論理値が１であるので、ディレイ生成回路ＤＥＬＡＹはフリップフロップＤ１乃至Ｄ９の各対応する入力端子と出力端子をそれぞれ接続したシフトレジスタとなる。即ち、ディレイ生成回路ＤＥＬＡＹは、ＰＷＭ信号ＰＷＭ２＿Ｂをクロック信号ＣＬＫ１の９周期分だけディレイさせたディレイ信号ＴＤを出力する。

上述のように、インダクタＬ１に流れる電流ＩＬ１の限界電流値が１Ａ、インダクタＬ１の自己インダクタンス値が２．２５μＨ、昇圧した出力電圧V_OUTが５Ｖであるので、電流ＩＬ１が限界電流値に達する瞬間から、インダクタＬ１が容量Ｃ１に電荷を放電し終えるまでの時間は、次式となる。
（限界電流値）×（自己インダクタンス値）／（昇圧電圧値）
＝１Ａ×２．２５μＨ／５Ｖ
＝４５０ｎｓ ………………………………（１）

式（１）より、２０ＭＨｚ（周期が５０ｎｓ）のクロック信号ＣＬＫ１の９周期分の時間となる。即ち、クロック信号ＣＬＫ１の９周期分の時間だけＰＷＭ信号ＰＷＭ２により、ＮチャネルＭＯＳトランジスタＳＷ１をオフにし且つＰチャネルＭＯＳトランジスタＳＷ２をオンにすることで、インダクタＬ１に充電された電流ＩＬ１を損失することなく、容量Ｃ１を充電できる。

クロック信号ＣＬＫ１の９周期分の時間が経過すると、ディレイ生成回路の出力端子１１１よりＰＷＭ信号ＰＷＭ２＿Ｂをディレイさせたディレイ信号ＴＤが出力され、オア回路ＯＲ１に入力される。ＰＷＭ信号ＰＷＭ２＿Ｂの論理値が１となってから、クロック信号ＣＬＫ１の９周期分の時間が経過すると、オア回路ＯＲ１には、論理値が１のディレイ信号ＴＤが入力されるので、ＰチャネルＭＯＳトランジスタＳＷ２のゲートに入力される入力信号ＰＧＡＴＥは、論理値が１となる。従って、ＰチャネルＭＯＳトランジスタＳＷ２はオフする。上述のようにしてＰチャネルＭＯＳトランジスタＳＷ２がオフすることによって、太陽電池Ｂ１に電流が逆流しなくなる。

仮に、クロック信号ＣＬＫ１の９周期分の時間が経過した後もＰチャネルＭＯＳトランジスタＳＷ２をオンしたままにすると、図４に示した電流ＩＬ１の破線グラフより、容量Ｃ１からインダクタＬ１を介して太陽電池Ｂ１に電流が逆流する。そして、昇圧動作ができなくなる。
上述のように、本発明の実施形態に係るスイッチング電源回路では、電流ＩＬ１が限界電流値に達する瞬間から、ＰＷＭ信号ＰＷＭ２＿Ｂをクロック信号ＣＬＫ１の９周期分の時間だけディレイさせたディレイ信号ＴＤとＰＷＭ信号ＰＷＭ２との論理和をとった信号ＰＧＡＴＥをＰチャネルＭＯＳトランジスタＳＷ２に入力することで、太陽電池Ｂ１に電流が逆流することを防止できる。

主として図４を参照して説明した上述の場合においては、スイッチング電源回路１００におけるクロック信号ＣＬＫ１の周波数が２０ＭＨｚ、インダクタＬ１に流れる電流ＩＬ１の限界電流値が１Ａ、インダクタＬ１の自己インダクタンス値が２．２５μＨ、昇圧した出力電圧V_OUTが５Ｖであるという仕様を設定した場合について説明したが、例えば、限界電流値が２Ａのときは、電流ＩＬ１が限界電流値に達する瞬間から、インダクタＬ１が容量Ｃ１に電荷を放電し終えるまでの時間は、次式となる。
（限界電流値）×（自己インダクタンス値）／（昇圧電圧値）
＝２Ａ×２．２５μＨ／５Ｖ
＝９００ｎｓ ………………………………（２）

式（２）より、クロック信号ＣＬＫ１の１８周期分の時間だけＰＷＭ信号ＰＷＭ２＿Ｂをディレイさせればよい。つまり、ディレイ生成回路ＤＥＬＡＹのシフトレジスタＳＲＥＧ１を構成するフリップフロップの数を７個から１６個にすればよい。すなわち、クロック信号ＣＬＫ１の周波数、電流ＩＬ１の限界電流値、インダクタＬ１の自己インダクタンス値、昇圧電圧値に応じて、フリップフロップの数を変更すれば、容易にインダクタに流れる過電流を制限することができ、且つ太陽電池に電流が逆流することを防止できるスイッチング電源回路を実現できる。

本発明の実施形態に係るスイッチング電源回路は、インダクタに流れる過電流を制限することができ、且つ太陽電池に電流が逆流することを防止できるので、過電流からインダクタを保護することができ、且つ逆流電流から太陽電池を保護することができるという効果を奏する。
また、本発明の実施形態に係るスイッチング電源回路は、インダクタに流れる電流が限界電流値に達する瞬間から逆流が起こるまでの間、ＰチャネルＭＯＳトランジスタをオンして、インダクタに充電された電流を出力側の容量に供給しこの容量を充電し続けることができるので、電力損失が小さい、すなわち、変換効率が高いという効果も奏する。

（低入力電力時の逆流防止動作）
太陽電池に入力される光の照射が弱い低入力電力時において、太陽電池が供給できる電流には限界がある。即ち、低入力電力時にも、限界電流値がある。低入力電力時において、限界電流値を超えると、光の照射量に対して電荷の供給量が過剰になり、入力電圧が下がって昇圧動作ができなくなる。そこで、低入力電力時においても、インダクタに流れる過電流を制限可能にし、且つ、太陽電池に電流が逆流することを防止する必要がある。
本発明の実施形態に係るスイッチング電源回路は、既述の構成により、太陽電池Ｂ１に入力される光の照射が弱い低入力電力時においても、インダクタに流れる過電流を制限することができ、且つ、太陽電池に電流が逆流することを防止することができる。

以下、本発明の実施形態に係るスイッチング電源回路の低入力電力時の逆流防止動作を説明する。
図５は、図１のスイッチング電源回路の低入力電力時の逆流防止動作を示すタイミングチャートである。
図５において、発振回路ＯＳＣ（図１参照）より出力されるクロック信号ＣＬＫ１は、周波数が２０ＭＨｚのクロック信号である。また、クロック信号ＣＬＫ２は、クロック信号ＣＬＫ１を２０分周した周波数が１ＭＨｚのクロック信号である。そして、クロック信号ＣＬＫ２＿Ｂは、クロック信号ＣＬＫ２を反転した信号であり、周波数が１ＭＨｚ、デューティが９５パーセントのクロック信号である。

ＴＤは、ＰＷＭ信号ＰＷＭ２の反転信号ＰＷＭ２＿Ｂをディレイさせたディレイ信号である。ＰＧＡＴＥは、ＰＷＭ信号ＰＷＭ２とディレイ信号ＴＤとの論理和をとった信号であり、ＰチャネルＭＯＳトランジスタＳＷ２の入力信号である。また、ＩＬ１はインダクタＬ１に流れる電流であり、縦軸が電流量、横軸が時間である。
ここでは、図１のスイッチング電源回路１００において、インダクタＬ１に流れる電流ＩＬ１の限界電流値が０．１Ａ、インダクタＬ１の自己インダクタンス値が２．２５μＨ、昇圧した出力電圧V_OUTが２．２５Ｖの場合について説明する。

低入力電力時において、コンパレータＣＭＰ３の出力である既述の判定信号ＩＤＥＴは、論理値が０である。上述のように、電流ＩＬ１は、ＰＷＭ信号ＰＷＭ２の論理値が１のとき、ＮチャネルＭＯＳトランジスタＳＷ１をオンにし且つＰチャネルＭＯＳトランジスタＳＷ２をオフにして、インダクタＬ１を充電する。一方、ＰＷＭ信号ＰＷＭ２の論理値が０のとき、ＮチャネルＭＯＳトランジスタＳＷ１をオフにし且つＰチャネルＭＯＳトランジスタＳＷ２をオンにしてインダクタＬ１に充電された電流ＩＬ１を容量Ｃ１に充電し、昇圧動作を行う。

ここで、判定信号ＩＤＥＴは、論理値が０であるので、ナンド回路ＮＡＮＤ４乃至６で構成されるラッチ回路（図３参照）により保持されて、ディレイ生成回路ＤＥＬＡＹのセレクタＳ１の制御端子には、０が入力される。従って、ディレイ生成回路ＤＥＬＡＹはフリップフロップＤ８及びＤ９で構成されるシフトレジスタＳＲＥＧ２となる。即ち、ディレイ生成回路ＤＥＬＡＹは、ＰＷＭ信号ＰＷＭ２＿Ｂをクロック信号ＣＬＫ１の２周期分だけディレイさせたディレイ信号ＴＤを出力する。

上述のように、インダクタＬ１に流れる電流ＩＬ１の限界電流値が０．１Ａ、インダクタＬ１の自己インダクタンス値が２．２５μＨ、昇圧した出力電圧V_OUTが２．２５Ｖであるので、電流ＩＬ１が限界電流値に達する瞬間から、インダクタＬ１が容量Ｃ１に電荷を放電し終えるまでの時間は、次式となる。
（限界電流値）×（自己インダクタンス値）／（昇圧電圧値）
＝０．１Ａ×２．２５μＨ／２．２５Ｖ
＝１００ｎｓ ………………………………（３）

式（３）より、２０ＭＨｚ（周期が５０ｎｓ）のクロック信号ＣＬＫ１の２周期分の時間となる。つまり、クロック信号ＣＬＫ１の２周期分の時間だけＰＷＭ信号ＰＷＭ２により、ＮチャネルＭＯＳトランジスタＳＷ１をオフして、ＰチャネルＭＯＳトランジスタＳＷ２をオンすることで、インダクタＬ１に充電された電流ＩＬ１を損失することなく、容量Ｃ１を充電できる。

クロック信号ＣＬＫ１の２周期分の時間が経過すると、ディレイ生成回路の出力端子１１１よりＰＷＭ信号ＰＷＭ２＿Ｂをディレイさせたディレイ信号ＴＤが出力され、オア回路ＯＲ１に入力される。ＰＷＭ信号ＰＷＭ２＿Ｂの論理値が１となってから、クロック信号ＣＬＫ１の２周期分の時間が経過すると、オア回路ＯＲ１には、論理値が１のディレイ信号ＴＤが入力されるので、ＰチャネルＭＯＳトランジスタＳＷ２のゲートに入力される入力信号ＰＧＡＴＥは、論理値が１となり、ＰチャネルＭＯＳトランジスタＳＷ２はオフする。ＰチャネルＭＯＳトランジスタＳＷ２が、オフすることで、太陽電池Ｂ１に電流が逆流しなくなる。

仮に、クロック信号ＣＬＫ１の２周期分の時間が経過した後もＰチャネルＭＯＳトランジスタＳＷ２をオンしたままにすると、図５に示した電流ＩＬ１の破線グラフより、容量Ｃ１からインダクタＬ１を介して太陽電池Ｂ１に電流が逆流する。そして、昇圧動作ができなくなる。
上述のように、本発明の実施形態に係るスイッチング電源回路では、電流ＩＬ１が限界電流値に達する瞬間から、ＰＷＭ信号ＰＷＭ２＿Ｂをクロック信号ＣＬＫ１の２周期分の時間だけディレイさせたディレイ信号ＴＤとＰＷＭ信号ＰＷＭ２との論理和をとった信号ＰＧＡＴＥをＰチャネルＭＯＳトランジスタＳＷ２に入力することで、太陽電池Ｂ１に電流が逆流することを防止できる。

主として図５を参照して説明した上述の場合においては、スイッチング電源回路１００におけるクロック信号ＣＬＫ１の周波数が２０ＭＨｚ、インダクタＬ１に流れる電流ＩＬ１の限界電流値が０．１Ａ、インダクタＬ１の自己インダクタンス値が２．２５μＨ、昇圧した出力電圧V_OUTが２．２５Ｖの場合について説明したが、例えば、限界電流値が０．２Ａのときは、電流ＩＬ１が限界電流値に達する瞬間から、インダクタＬ１が容量Ｃ１に電荷を放電し終えるまでの時間は、次式となる。
（限界電流値）×（自己インダクタンス値）／（昇圧電圧値）
＝０．２Ａ×２．２５μＨ／２．２５Ｖ
＝２００ｎｓ ………………………………（４）

式（４）より、クロック信号ＣＬＫ１の４周期分の時間だけＰＷＭ信号ＰＷＭ２＿Ｂをディレイさせればよい。つまり、ディレイ生成回路ＤＥＬＡＹのシフトレジスタＳＲＥＧ１を構成するフリップフロップの数を７個から５個にして、シフトレジスタＳＲＥＧ２を構成するフリップフロップの数を２個から４個にすればよい。すなわち、クロック信号ＣＬＫ１の周波数、電流ＩＬ１の限界電流値、インダクタＬ１の自己インダクタンス値、昇圧電圧値に応じて、フリップフロップの数を変更すれば、容易にインダクタに流れる過電流を制限することができ、且つ太陽電池に電流が逆流することを防止できるスイッチング電源回路を実現できる。

本発明の実施形態に係るスイッチング電源回路は、低入力電力時においても、インダクタに流れる過電流を制限することができ、且つ太陽電池に電流が逆流することを防止できるので、過電流からインダクタを保護することができ、且つ逆流電流から太陽電池を保護することができるという効果を奏する。
また、本発明の実施形態に係るスイッチング電源回路は、低入力電力時においても、インダクタに流れる電流が限界電流値に達する瞬間から逆流が起こるまでの間、ＰチャネルＭＯＳトランジスタをオンして、インダクタに充電された電流を出力側の容量に供給し続けることができるので、電力損失が小さい、すなわち、変換効率が高いという効果も奏する。

本発明のスイッチング電源回路は、蓄電システムの分野で好適に利用できる。

１００……………………………スイッチング電源回路
１０１……………………………（スイッチング電源回路の）入力端子
１０２……………………………（スイッチング電源回路の）出力端子
１０３……………………………（ＰＷＭ信号生成回路の）入力端子
１０４……………………………（ＰＷＭ信号生成回路の）入力端子
１０５……………………………（ＰＷＭ信号生成回路の）入力端子
１０６……………………………（ＰＷＭ信号生成回路の）出力端子
１０７……………………………（ＰＷＭ信号生成回路の）出力端子
１０８……………………………（ディレイ生成回路の）入力端子
１０９……………………………（ディレイ生成回路の）入力端子
１１０……………………………（ディレイ生成回路の）入力端子
１１１……………………………（ディレイ生成回路の）出力端子
１１２……………………………（ディレイ生成回路の）入力端子

Claims (4)

1. 入力端子に接続された電池の入力電圧を、一端が入力端子に接続されたインダクタを介して昇圧し、出力端子に接続された容量に該昇圧した電圧を出力するスイッチング電源回路であって、
   前記入力電圧と既定の第１の基準電圧との差に応じたデューティの第１のＰＷＭ信号を生成する第１のＰＷＭ信号生成回路と、
   前記インダクタの他端に非反転入力端子が接続され、前記インダクタに流れる電流の第１の限界電流値に応じた第２の基準電圧が反転入力端子に印加され、前記インダクタの他端の電圧と前記第２の基準電圧とを比較して第１の判定信号を出力する第１のコンパレータと、
   前記第１のＰＷＭ信号、前記第１の判定信号、および、既定の第１のクロック信号を分周して生成された第２のクロック信号が入力され、前記第１の判定信号が一方の論理値であるとき、前記第１のＰＷＭ信号を第２のＰＷＭ信号として出力し、前記第１の判定信号が他方の論理値であるとき、前記第１のＰＷＭ信号を反転した信号を第２のＰＷＭ信号として出力する第２のＰＷＭ信号生成回路と、
   前記第１のクロック信号、前記第２のクロック信号、および、前記第２のＰＷＭ信号を反転した第３のＰＷＭ信号を入力し、前記第３のＰＷＭ信号をディレイさせたディレイ信号を生成するディレイ生成回路と、
   一端が前記インダクタの他端に接続され、他端がグラウンドに接地され、前記第２のＰＷＭ信号に応じてオンオフを行い、ＭＯＳトランジスタで構成された前記第１のスイッチと、
   一端が前記インダクタの他端に接続され、他端が前記出力端子に接続され、前記第２のＰＷＭ信号と、前記ディレイ信号との論理和をとった信号に応じてオンオフを行い、ＭＯＳトランジスタで構成された第２のスイッチとを備えたことを特徴とするスイッチング電源回路。
2. 前記ディレイ生成回路は、前記第１の限界電流値と前記インダクタの自己インダクタンス値との積を前記昇圧電圧で割った値だけ前記第３のＰＷＭ信号をディレイさせたディレイ信号を生成することを特徴とする請求項１に記載のスイッチング電源回路。
3. 前記インダクタの他端に非反転入力端子が接続され、前記インダクタに流れる電流の前記電池が低入力電力時における第２の限界電流値に応じた第３の基準電圧が反転入力端子に印加され、前記インダクタの他端の電圧と前記第３の基準電圧とを比較して第２の判定信号を出力する第２のコンパレータをさらに備え、
   前記ディレイ生成回路は、前記第２の判定信号に基づいて、前記第３のＰＷＭ信号をディレイさせたディレイ信号を生成することを特徴とする請求項２に記載のスイッチング電源回路。
4. 前記ディレイ生成回路は、前記第２の判定信号に基づいて、前記第２の限界電流値と前記インダクタの自己インダクタンス値との積を前記昇圧電圧で割った値だけ前記第３のＰＷＭ信号をディレイさせたディレイ信号を生成することを特徴とする請求項３に記載のスイッチング電源回路。

Images