JP2020167634A - 送信装置、受信装置、及び伝送システム - Google Patents

Abstract

【課題】送信装置が発振回路を搭載することなく、受信装置と同一のクロックで動作し、低いエラーレートを実現する、送信装置、受信装置、及び伝送システムを提供する。【解決手段】第１の受信回路と、第１の送信回路と、を備える送信装置において、前記第１の受信回路が、受信装置からクロックを受信し、前記第１の送信回路が、前記受信されたクロックを用いて、前記第１の送信回路が保持する保持データの同期を取り、当該保持データを前記受信装置に送信する、送信装置を提供する。【選択図】図１

Description

本技術は、送信装置、受信装置、及び伝送システムに関する。

従来から、画像データを送信する伝送システムが知られている。伝送システムは、画像データを送信する送信装置と、送信された画像データを受信する受信装置とを有している。

送信装置と受信装置のそれぞれは、ＰＬＬ（Phase Locked Loop）を搭載しており、搭載するＰＬＬによってそれぞれの内部回路を駆動し、画像データの送受信を行っている。

ここで、従来の高速シリアルインターフェースでは、ソースシンクロナスのシステムの場合、データとクロックとを同じ方向に送信していた。また、クロックエンベデッドの場合は、データにクロックを重畳して送信していた。

近年、転送データの大容量化に伴い、伝送システムでは、信号処理ＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）に画像データを送信するインターフェースの転送速度の高速化に、様々な取り組みがなされている（例えば、特許文献１参照）。

特許５７６１５５１号公報

従来の高速シリアルインターフェースでは、送信装置側に発振回路を搭載し、水晶発振器やＰＬＬ等から参照クロックが供給されていた。しかしながら、送信装置側の発振回路は、配置するための一定の面積を要するため、送信装置の大型化を招いていた。

また、送信装置と受信装置とでは、異なるクロックで動作しているため、ランダムジッタの成分が大きくなり、エラーレートが高くなることが考えられた。

本技術は、このような状況に鑑みてなされたものであり、送信装置が発振回路を搭載することなく、受信装置と同一のクロックで動作し、低いエラーレートを実現する、送信装置、受信装置、及び伝送システムを提供することを主目的とする。

本発明者は、上述の目的を解決するために鋭意研究を行った結果、送信装置が発振回路を搭載することなく、受信装置と同一のクロックで動作し、低いエラーレートを実現することに成功し、本技術を完成するに至った。

即ち、本技術では、まず、第１の受信回路と、
第１の送信回路と、を備える送信装置において、
前記第１の受信回路が、受信装置からクロックを受信し、
前記第１の送信回路が、前記受信されたクロックを用いて、前記第１の送信回路が保持する保持データの同期を取り、当該保持データを前記受信装置に送信する、送信装置を提供する。

本技術に係る送信装置において、内部回路を備え、
前記受信されたクロックの動作周波数を変更しないで、前記第１の送信回路又は前記内部回路の少なくともいずれか一方を駆動してもよい。

本技術に係る送信装置において、前記第１の送信回路が、
第１の変換部と、
訂正符号化計算部と、
分割部と、
送信部と、を備えるとともに、
前記送信部が、複数の送信処理部を有し、
前記第１の変換部が、前記保持データを、所定のシンボルを構成する単位に変換して、前記単位毎に出力し、
前記訂正符号化計算部が、複数の前記単位毎のデータに、誤り訂正符号を計算し、
前記分割部が、前記複数の単位毎のデータに前記誤り訂正符号を付した符号語を、符号化データに分割し、分割された当該符号化データが、所定の数ずつであって、当該複数の前記符号化データが、複数の伝送路のそれぞれにおいて同一のデータ量となるように割り当てて、
前記複数の送信処理部のそれぞれが、割り当てられた前記同一のデータ量のデータをパケット化して、前記パケット化されたデータを、前記受信されたクロックを用いて、割り当てられた前記複数の伝送路を介して、前記受信装置に送信してもよい。

本技術に係る送信装置において、信号処理部を備え、
前記信号処理部が、前記受信されたクロックを用いて、前記保持データに加算処理を行い、
前記第１の変換部が、前記加算処理されたデータを、前記所定のシンボルを構成する単位に変換してもよい。

本技術に係る送信装置において、前記保持データが、画像データであるか、又は、撮像部を備え、前記保持データが、前記撮像部によって撮像された撮像画像であってもよい。

本技術に係る送信装置において、前記第１の受信回路が、単相クロックもしくは差動クロック、又は、外部装置が送信する外部データと前記受信装置が送信するクロックとが重畳された、単相信号もしくは差動信号のいずれかの信号を受信してもよい。

本技術に係る送信装置において、フィルタを備え、
前記フィルタが、外部装置が送信する外部データと前記受信装置が送信するクロックとが重畳された信号から、当該受信装置が送信したクロックを分離してもよい。

本技術に係る送信装置において、外部装置が送信する外部データと前記受信装置が送信するクロックとが重畳された信号、又は、前記外部装置が送信する外部データと前記受信装置が送信するクロックと前記保持データとが重畳されていてもよい。

本技術に係る送信装置において、第１の送信パターンキャンセルフィルタを更に備え、
前記第１の送信パターンキャンセルフィルタが、第１のミキサーを有し、
前記第１のミキサーが、前記保持データの差動信号と、外部装置が送信する外部データ、前記受信装置が送信するクロック、及び前記保持データが重畳された信号とを混合し、前記外部装置が送信する外部データ、前記受信装置が送信するクロック、及び前記保持データが重畳された信号から、当該保持データの波形を打ち消して、前記受信装置が送信するクロック及び前記外部データを分離してもよい。

本技術に係る送信装置において、第１の送信パターンキャンセルフィルタを更に備え、
前記第１の送信パターンキャンセルフィルタが、
第１の逆パターン生成部と、
第１のミキサーと、を有し、
前記第１の逆パターン生成部が、前記保持データの波形の逆の波形となる第１の逆パターンを生成し、
前記第１のミキサーが、生成された前記第１の逆パターンの波形を、外部装置が送信する外部データと前記受信装置が送信するクロックと前記保持データとが重畳された信号に混合し、前記外部装置が送信する外部データと前記受信装置が送信するクロックと前記保持データとが重畳された信号から、当該保持データの波形を打ち消して、前記受信装置が送信するクロック及び前記外部データを分離してもよい。

本技術に係る送信装置において、外部装置が送信する外部データと前記受信装置が送信するクロックと前記保持データとが重畳されており、当該外部データ、当該クロック、及び当該保持データの少なくともいずれか１つが差動化されていてもよい。

本技術に係る送信装置において、単相クロックを受信するとともに、
外部装置が送信する外部データと前記保持データと重畳されていてもよい。

また、本技術では、第２の送信回路と、第２の受信回路と、を備える受信装置において、
前記第２の送信回路が、送信装置にクロックを送信し、
前記第２の受信回路が、前記送信装置が保持する保持データを受信する、受信装置を提供する。

本技術に係る受信装置において、前記第２の送信回路が、単相クロック又は差動クロックを送信してもよい。

本技術に係る受信装置において、第２の送信パターンキャンセルフィルタを更に備え、
前記第２の送信パターンキャンセルフィルタが、第２のミキサーを有し、
前記第２のミキサーが、外部データの波形の差動信号及び前記受信装置が送信するクロックの差動信号と、外部装置が送信する前記外部データ、前記受信装置が送信するクロック、及び前記保持データが重畳された信号とを混合し、前記外部装置が送信する外部データ、前記受信装置が送信するクロック、及び前記保持データが重畳された信号から、当該外部データの波形及び当該受信装置が送信するクロックの波形を打ち消して、前記保持データを分離してもよい。

本技術に係る受信装置において、第２の送信パターンキャンセルフィルタを更に備え、
前記第２の送信パターンキャンセルフィルタが、
第２の逆パターン生成部と、
第２のミキサーと、を有し、
前記第２の逆パターン生成部が、外部データの波形の逆の波形となる第２の逆パターン及び前記受信装置が送信するクロックの波形の逆の波形となる第３の逆パターンを生成し、
前記第２のミキサーが、前記第２の逆パターンの波形及び前記第３の逆パターンの波形を、外部装置が送信する前記外部データと前記受信装置が送信するクロックと前記保持データとが重畳された信号に混合し、前記外部装置が送信する外部データと前記受信装置が送信するクロックと前記保持データとが重畳された信号から、当該外部データの波形及び当該受信装置が送信するクロックの波形を打ち消して、前記保持データを分離してもよい。

本技術に係る受信装置において、前記第２の受信回路が、
受信部と、
結合部と、
誤り訂正部と、
第２の変換部と、を備え、
前記受信部が、複数の受信処理部を有し、
前記第２の送信回路が、前記送信装置に前記クロックを送信し、
前記複数の受信処理部のそれぞれが、前記送信装置から送信されたパケット化されたデータを、伝送路ごとに対応して受信し、
前記結合部が、複数の前記受信したパケット化されたデータを、符号化データに基づいて符号語を生成し、
前記誤り訂正部が、前記符号語に含まれる前記誤り訂正符号に基づいて、情報語の誤り訂正を行い、
前記第２の変換部が、誤り訂正後の前記情報語を、シンボルのデータとして出力してもよい。

また、本技術では、送信装置と、受信装置とを含む伝送システムにおいて、
前記送信装置が、第１の受信回路と、第１の送信回路と、を備え、
前記受信装置が、第２の送信回路と、第２の受信回路と、を備え、
前記第２の送信回路が、前記送信装置にクロックを送信し、
前記第１の受信回路が、前記受信装置から前記クロックを受信し、
前記第１の送信回路が、前記受信されたクロックを用いて、前記第１の送信回路が保持する保持データを前記受信装置に送信し、
前記第２の受信回路が、前記保持データを受信する、伝送システムを提供する。

本技術に係る伝送システムにおいて、前記第１の送信回路が、第１の変換部と、訂正符号化計算部と、分割部と、送信部と、を備え、
前記送信部が、複数の送信処理部を有し、
前記第２の受信回路が、受信部と、結合部と、誤り訂正部と、第２の変換部と、を備え、
前記受信部が、複数の受信処理部を有し、
前記第２の送信回路が、前記送信装置にクロックを送信し、前記第１の受信回路が、前記受信装置から前記クロックを受信すると、
前記第１の変換部が、前記保持データを、所定のシンボルを構成する単位に変換して、前記単位毎に出力し、
前記訂正符号化計算部が、複数の前記単位毎のデータに、誤り訂正符号を計算し、
前記分割部が、前記複数の単位毎のデータに前記誤り訂正符号を付した符号語を、符号化データに分割し、分割された当該符号化データが、所定の数ずつであって、当該複数の前記符号化データが、複数の伝送路のそれぞれにおいて同一のデータ量となるように前記複数の伝送路のそれぞれに割り当てて、
前記複数の送信処理部のそれぞれが、割り当てられた前記同一のデータ量のデータをパケット化して、前記パケット化されたデータを、前記受信したクロックを用いて、割り当てられた前記複数の伝送路を介して、前記受信装置に送信し、
前記複数の受信処理部のそれぞれが、前記送信装置から送信されたパケット化されたデータを、前記複数の伝送路ごとに対応して受信し、
前記結合部が、複数の前記受信したパケット化されたデータを、符号化データに基づいて符号語を生成し、
前記誤り訂正部が、前記符号語に含まれる前記誤り訂正符号に基づいて、前記情報語の誤り訂正を行い、
前記第２の変換部が、誤り訂正後の前記情報語を、シンボルのデータとして出力してもよい。

本技術によれば、送信装置が発振回路を搭載することなく、受信装置と同一のクロックで動作し、低いエラーレートを実現する、送信装置、受信装置、及び伝送システムを提供することができる。なお、本技術の効果は、必ずしも上記の効果に限定されるものではなく、本技術に記載されたいずれかの効果であってもよい。

本技術に係る第１の実施形態の伝送システムの一例である伝送システムを示したブロック図である。 本技術に係る第２の実施形態の伝送システムの一例である伝送システムを示したブロック図である。 本技術に係る第３の実施形態の伝送システムの一例である伝送システムを示したブロック図である。 本技術に係る第４の実施形態の伝送システムの一例である伝送システムを示したブロック図である。 本技術に係る第４の実施形態の伝送システムのタイミングチャートを示した図である。 本技術に係る第５の実施形態の伝送システムの一例である伝送システムを示したブロック図である。 本技術に係る第５の実施形態の伝送システムのタイミングチャートを示した図である。 本技術に係る第６の実施形態の伝送システムの一例である伝送システムを示したブロック図である。 本技術に係る第６の実施形態の伝送システムのタイミングチャートを示した図である。 本技術に係る第７の実施形態の伝送システムの一例である伝送システムを示したブロック図である。 本技術に係る第８の実施形態の伝送システムの一例である伝送システムを示したブロック図である。 本技術に係る第９の実施形態の伝送システムの一例である伝送システムを示したブロック図である。 本技術に係る第１０の実施形態の伝送システムの一例である伝送システムを示したブロック図である。 本技術に係る第１１の実施形態の伝送システムの一例である伝送システムを示したブロック図である。 本技術に係る第１２の実施形態の伝送システムの一例である伝送システムを示したブロック図である。 本技術に係る第１３の実施形態の伝送システムの一例である伝送システムを示したブロック図である。 本技術に係る第１４の実施形態の伝送システムの一例である伝送システムを示したブロック図である。 本技術に係る第１５の実施形態の伝送システムの一例である伝送システムを示したブロック図である。 本技術に係る第１５の実施形態の伝送システムにおける、第１の送信回路（ＴＸ＿Ｔ）と、第２の受信回路（ＲＸ＿Ｒ）の詳細を示すブロック図である。 保持データ（送信データ）の並び替えの例を示す図である。 誤り訂正符号化の例を示す図である。 保持データ（送信データ）の伝送路分割の例を示す図である。 保持データ（送信データ）の伝送路分割の他の例を示す図である。 伝送フレームのフレーム構成を示す図である。 保持データ（送信データ）の伝送路結合の例を示す図である。 誤り訂正復号の例を示す図である。 送信装置（ＣＩＳ）の送信処理について説明するフローチャートである。 受信装置（受信ＬＳＩ）の受信処理について説明するフローチャートである。 伝送システムの構成の変形例を示す図である。 本技術に係る第１６の実施形態の伝送システムの一例である伝送システムを示したブロック図である。 本技術に係る第１７の実施形態の伝送システムの一例である伝送システムを示したブロック図である。 外部装置が送信する外部データと、受信装置の第２の送信回路の差動クロックとを重畳させて、重畳後のデータを生成していることを示す説明図である。 本技術に係る第１８の実施形態の伝送システムの一例である伝送システムを示したブロック図である。 外部装置が送信する外部データに、受信装置の第２の送信回路が送信するクロックを重畳させて、重畳後のデータを生成していることを示す説明図である。 本技術に係る第１９の実施形態の伝送システムの一例である伝送システムを示したブロック図である。 外部装置が送信する外部データ（ＳＤＡ）と、受信装置の第２の送信回路が送信するクロックと、外部データとクロックとが重畳させた重畳後の信号を示す説明図である。 本技術に係る第２０の実施形態の伝送システムの一例である伝送システムを示したブロック図である。 本技術に係る第２１の実施形態の伝送システムの一例である伝送システムを示したブロック図である。 本技術に係る第２２の実施形態の伝送システムの一例である伝送システムを示したブロック図である。 本技術に係る第２３の実施形態の伝送システムの一例である伝送システムを示したブロック図である。 本技術に係る第２４の実施形態の伝送システムの一例である伝送システムを示したブロック図である。 本技術に係る第２５の実施形態の伝送システムの一例である伝送システムを示したブロック図である。 既存の伝送システムのブロック図である。

以下、本技術を実施するための好適な形態について図面を参照しながら説明する。なお、以下に説明する実施形態は、本技術の代表的な実施形態の一例を示したものであり、これにより本技術の範囲が狭く解釈されることはない。

なお、説明は以下の順序で行う。
１．本技術の概要
２．第１の実施形態（伝送システムの例１）
３．第２の実施形態（伝送システムの例２）
４．第３の実施形態（伝送システムの例３）
５．第４の実施形態（伝送システムの例４）
６．第５の実施形態（伝送システムの例５）
７．第６の実施形態（伝送システムの例６）
８．第７の実施形態（伝送システムの例７）
９．第８の実施形態（伝送システムの例８）
１０．第９の実施形態（伝送システムの例９）
１１．第１０の実施形態（伝送システムの例１０）
１２．第１１の実施形態（伝送システムの例１１）
１３．第１２の実施形態（伝送システムの例１２）
１４．第１３の実施形態（伝送システムの例１３）
１５．第１４の実施形態（伝送システムの例１４）
１６．第１５の実施形態（伝送システムの例１５）
１７．第１６の実施形態（伝送システムの例１６）
１８．第１７の実施形態（伝送システムの例１７）
１９．第１８の実施形態（伝送システムの例１８）
２０．第１９の実施形態（伝送システムの例１９）
２１．第２０の実施形態（伝送システムの例２０）
２２．第２１の実施形態（伝送システムの例２１）
２３．第２２の実施形態（伝送システムの例２２）
２４．第２３の実施形態（伝送システムの例２３）
２５．第２４の実施形態（伝送システムの例２４）
２６．第２５の実施形態（伝送システムの例２５）

＜１．本技術の概要＞
まず、本技術の概要について説明する。本技術は、伝送システムにおける送信装置の構成に関するものである。本技術によれば、送信装置が発振回路を搭載しないため、送信装置の更なる小型化、低電力化、低ノイズ化、低エラーレートが可能となる。

また、ＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）そのものが搭載されないことにより、ＰＬＬ設計のための評価リソース、及びＩＰ（Ｉｎｔｅｌｌｅｃｔｕａｌ Ｐｒｏｐｅｒｔｙ）を購入するためのＩＰコストが不要になる。

ここで、既存の伝送システムについて説明する。図４３に、既存の伝送システムのブロック図を示す。図４３は、既存の伝送システムのブロック図である。

図４３に示すように、伝送システム３００ｐは、ＣＩＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｉｍａｇｅ Ｓｅｎｓｏｒ）１００ｐと、受信ＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ）２００ｐと、外部装置（Ｉ２Ｃ ＴＸ７１）と、クロック源７２と、クロック源７５とを備えて構成されている。

ＣＩＳ１００ｐは、外部装置（Ｉ２Ｃ ＴＸ７１）と接続されている。外部装置（Ｉ２Ｃ ＴＸ７１）は、ＣＩＳ１００ｐにＳＤＡ（シリアルデータ）とＳＣＬ（シリアルクロックライン）とを送信する高速インターフェース規格に沿った送信装置（マスタ）である。ＣＩＳ１００ｐは、外部装置（Ｉ２Ｃ ＴＸ７１）から外部データ（ＳＤＡ）とＳＣＬとをＩ２Ｃ ＲＣＶ１３で受信する。また、ＣＩＳ１００ｐは、クロック源７５と接続されている。ＣＩＳ１００ｐは、クロック源７５から参照クロックｒｅｆＣＬＫ＿Ｔを受信し、図示しない内部回路を駆動する。ＣＩＳ１００ｐは、ＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）７６を有し、ＰＬＬ７６においてクロック源７５から受信した参照クロックｒｅｆＣＬＫ＿Ｔを用いて、第１の送信回路（ＴＸ＿Ｔ）４２から受信ＬＳＩ２００ｐに、保持データ（ＤＡＴＡ、ＤＡＴＡＢ）を送信する。

受信ＬＳＩ２００ｐは、クロック源７２と接続されている。受信ＬＳＩ２００ｐは、クロック源７２から参照クロックｒｅｆＣＬＫ＿Ｒを受信し、内部回路を駆動する。受信ＬＳＩ２００ｐは、ＰＬＬ＿Ｒ８１を有し、ＰＬＬ８１においてクロック源７２から受信した参照クロックｒｅｆＣＬＫ＿Ｒを用いて、ＣＩＳ１００ｐから送信された保持データ（ＤＡＴＡ、ＤＡＴＡＢ）を、第２の受信回路（ＲＸ＿Ｒ）８４において受信する。

なお、外部装置（Ｉ２Ｃ ＴＸ７１）は、外部装置を構成しているが、受信ＬＳＩ２００ｐに搭載されてもよい。この場合、ＣＩＳ１００ｐは、受信ＬＳＩ２００ｐに搭載されたＩ２Ｃ ＴＸ７１から、外部データ（ＳＤＡ）とＳＣＬとを受信する。

ここで、第２の受信回路（ＲＸ＿Ｒ）８４は、例えば、ＰＬＬ＿Ｒ８１から供給されるクロックと同期を取る回路として、遅延回路やキャリブレーション付き遅延回路、又はクロックアンドデータリカバリ回路を含むことができる。なお、ＣＩＳ１００ｐの第１の送信回路（ＴＸ＿Ｔ）４２において特殊な変調が加えれた場合は、第２の受信回路（ＲＸ＿Ｒ）８４は、専用のデコード回路を備え、変調を復調する。

従来は、このような構成により、伝送システム３００ｐが構成されていた。即ち、ＣＩＳ１００ｐと受信ＬＳＩ２００ｐのそれぞれは、互いに別のクロック（参照クロックｒｅｆＣＬＫ＿Ｔ、参照クロックｒｅｆＣＬＫ＿Ｒ）で動作していたため、ランダムジッタの成分が大きくなり、エラーを生じることがあった。また、ＣＩＳ１００ｐと受信ＬＳＩ２００ｐは、互いに別のクロック（参照クロックＣＬＫ＿Ｔ、参照クロックＣＬＫ＿Ｒ）で動作していたため、送信される保持データ（ＤＡＴＡ，ＤＡＴＡＢ）の品質が高くなかった。

そこで、本技術では、ＣＩＳ１００ｐは、発振回路を搭載せず、受信ＬＳＩ２００ｐからクロックを取得する構成を採用することにより、伝送システム３００ｐ内で送受信する動作周波数が一致し、受信ＬＳＩ２００ｐが受信する保持データ（ＤＡＴＡ、ＤＡＴＡＢ）の品質を著しく向上させることができる。また、例えば、送受信のＰＬＬの中心周波数の差を吸収するためのエラスティックバッファや周波数変動調整用のパターンの挿抜が不要となる。

更に、ＣＩＳ１００ｐがＰＬＬ７６を搭載しないことにより、ＰＬＬ７６を制御する論理回路も削減することができる。同時に、ＣＩＳ１００ｐがＰＬＬ７６を搭載しないことにより、軽量化に加え、水晶発振素子が不要になり、ＣＩＳ１００ｐだけでなくＣＩＳ１００ｐを搭載する基板自体の軽量化を図ることができる。これにより、例えば、手ぶれ補正でＣＩＳ１００ｐが搭載された基板をフローティングさせ、デジタル１眼レフカメラに高い手ぶれノイズ耐性を与えることができる。

また、ＣＩＳ１００ｐが水晶発振素子の削減により、低コスト化も実現することができる。

＜２．第１の実施形態（伝送システムの例１）＞
本技術に係る第１の実施形態の伝送システムは、送信装置と、受信装置とを備えて構成されている。送信装置は、第１の受信回路と、第１の送信回路と、を備える送信装置において、第１の受信回路が、受信装置からクロックを受信し、第１の送信回路が、受信されたクロックを用いて、第１の送信回路が保持する保持データの同期を取り、当該保持データを受信装置に送信する、送信装置である。受信装置は、第２の送信回路と、第２の受信回路と、を備える受信装置において、第２の送信回路が、送信装置にクロックを送信し、第２の受信回路が、送信装置が保持する保持データを受信する、受信装置である。

本技術に係る第１の実施形態の伝送システムによれば、送信装置が発振回路を搭載しないため、送信装置の小型化、低電力化、低ノイズ化、低エラーレートが可能となる。

図１に、本技術に係る第１の実施形態の伝送システムの一例である伝送システム１を示す。図１は、本技術を適用した伝送システム１の構成例を示すブロック図である。なお、特に断りがない限り、「上」とは、図１中の上方向を意味し、「下」とは、図１中の下方向を意味するものとする。また、図４３に示した伝送システム３００ｐと共通する構成要素については同一の符号を付し、説明を適宜、省略する。

図１に示す伝送システム１は、送信装置（ＣＩＳ）１１と、受信装置（受信ＬＳＩ）１２と、外部装置（Ｉ２Ｃ ＴＸ７１）と、クロック源７２とを備えて構成されている。送信装置（ＣＩＳ）１１と、受信装置（受信ＬＳＩ）１２は、例えば、それぞれ異なるＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）により実現され、デジタルカメラ、携帯電話機、パーソナルコンピュータなどの情報を処理する装置内に設けられる。また、外部装置（Ｉ２Ｃ ＴＸ７１）は、受信装置（受信側ブロック）１２内に設けられていてもよい。この場合の構成については、図２を用いて説明する。

次に、送信装置（ＣＩＳ）１１の構成について説明する。送信装置（ＣＩＳ）１１は、Ｉ２Ｃ ＲＣＶ１３と、第１の受信回路（クロック受信回路）４１と、第１の送信回路（ＴＸ＿Ｔ）４２とを備えて構成されている。

Ｉ２Ｃ ＲＣＶ１３は、外部装置（Ｉ２Ｃ ＴＸ７１）から送信された外部データ（ＳＤＡ）とＳＣＬとを受信する。

第１の受信回路（クロック受信回路）４１は、受信装置（受信ＬＳＩ）１２からクロックを受信する。

第１の送信回路（ＴＸ＿Ｔ）４２は、後述する送信部（図１８）を有し、送信部が、受信されたクロックを用いて、送信装置（ＣＩＳ）１１又は第１の送信回路（ＴＸ＿Ｔ）４２が保持するデータ（保持データ）を受信装置（受信ＬＳＩ）１２に送信する。

なお、送信装置（ＣＩＳ）１１又は第１の送信回路（ＴＸ＿Ｔ）４２が保持するデータ（保持データ）は、例えば、画像データである。また、送信装置（ＣＩＳ）１１は、撮像部を備え、保持データが、撮像部によって撮像された撮像画像であってもよい。

次に、受信装置（ＬＳＩ）１２の構成について説明する。受信装置（受信ＬＳＩ）１２は、ＰＬＬ＿Ｒ８１、第２の送信回路（クロック送信回路）８２、及び第２の受信回路（ＲＸ＿Ｒ）８４を備えて構成されている。

ＰＬＬ＿Ｒ８１は、クロック源７２からクロックを受信する。ＰＬＬ＿Ｒ８１は、受信したクロックを、第２の送信回路（クロック送信回路）８２と、第２の受信回路（ＲＸ＿Ｒ）８４に供給する。

第２の送信回路（クロック送信回路）８２は、送信装置（ＣＩＳ）１１の第１の受信回路（クロック受信回路）４１にクロック（ＣＬＫ、ＣＬＫＢ）を送信する。

第２の受信回路（ＲＸ＿Ｒ）８４は、送信装置（ＣＩＳ）１１の第１の送信回路（ＴＸ＿Ｔ）４２から、送信装置（ＣＩＳ）１１又は第１の送信回路（ＴＸ＿Ｔ）４２が保持するデータ（保持データ）を受信する。

このような構成により、伝送システム１では、受信装置（受信ＬＳＩ）１２から送信装置（ＣＩＳ）１１にクロック（ＣＬＫ、ＣＬＫＢ）を送信する。送信装置（ＣＩＳ）１１は、第１の受信回路（クロック受信回路）４１において、受信装置（受信ＬＳＩ）１２から送信されたクロック（ＣＬＫ、ＣＬＫＢ）を受信し、第１の送信回路（ＴＸ＿Ｔ）４２が、受信されたクロック（ＣＬＫ、ＣＬＫＢ）を用いて、送信装置（ＣＩＳ）１１又は第１の送信回路（ＴＸ＿Ｔ）４２が保持する保持データ（ＤＡＴＡ、ＤＡＴＡＢ）を受信装置（受信ＬＳＩ）１２に送信する。

これにより、送信装置（ＣＩＳ）１１は、受信したクロックの動作周波数を変更しないで、第１の送信回路（ＴＸ＿Ｔ）４２を駆動することができる。

以上説明したように、本技術に係る第１の実施形態の伝送システム１は、送信装置（ＣＩＳ）１１が、発振回路を搭載することなく、受信装置（受信ＬＳＩ）１２と同一のクロックで動作し、低いエラーレートを実現することができるので、ＰＬＬ設計のための設計評価リソースやＩＰ（Ｉｎｔｅｌｌｅｃｔｕａｌ Ｐｒｏｐｅｒｔｙ）を購入するためのＩＰコストを削減することができる。

また、受信装置（受信ＬＳＩ）１２の第２の受信回路（ＲＸ＿Ｒ）８４は、遅延回路、キャリブレーション付き遅延回路、クロックアンドデータリカバリ回路等を含んで構成することができ、第２の受信回路（ＲＸ＿Ｒ）８４で受信したデータの位相を揃えることもできる。

なお、受信装置（受信ＬＳＩ）１２の第２の送信回路（クロック送信回路）８２は、図１では、差動クロック（ＣＬＫ、ＣＬＫＢ）を送信するようになっていたが、送信するクロックは、単相クロックでも適用することができる。なお、単相クロックについては、図３を用いて説明する。

＜３．第２の実施形態（伝送システムの例２）＞
図２に、本技術に係る第２の実施形態の伝送システムの一例である伝送システム１ａを示す。図２は、本技術を適用した伝送システム１ａの構成例を示すブロック図である。なお、特に断りがない限り、「上」とは、図２中の上方向を意味し、「下」とは、図２中の下方向を意味するものとする。また、図１に示した伝送システム１と共通する構成要素については同一の符号を付し、説明を適宜、省略する。

図２に示す本技術に係る第２の実施形態の伝送システム１ａは、図１に示した本技術に係る第１の実施形態の伝送システム１の送信装置（ＣＩＳ）１１が、内部回路を示す画素及び処理回路１１０を更に備え、受信装置（受信ＬＳＩ）１２が、画像データ処理回路１２０と、外部装置（Ｉ２Ｃ ＴＸ７１）とを更に備えるようになっている。

この場合、送信装置（ＣＩＳ）１１ａは、第１の受信回路（クロック受信回路）４１において受信されたクロック（ＣＬＫ、ＣＬＫＢ）の動作周波数を変更しないで、第１の送信回路（ＴＸ＿Ｔ）４２、又は、画素及び処理回路１１０の少なくともいずれか一方を駆動することができる。

受信装置（受信ＬＳＩ）１２ａは、外部装置（Ｉ２ＣＴＸ７１）を有しているため、受信装置（受信ＬＳＩ）１２ａが、送信装置（ＣＩＳ）１１ａに、外部データ（ＳＤＡ）とＳＣＬとを送信することができる。送信装置（ＣＩＳ）１１ａは、画素及び処理回路１１０を有しており、第１の受信回路（クロック受信回路）４１で受信したクロックにより画素を処理することができる。また、受信装置（受信ＬＳＩ）１２ａは、画像データ処理部１２０を有しており、送信装置（ＣＩＳ）１１ａから送信された保持データを、画像データ処理部１２０で処理することができる。

これにより、送信装置（ＣＩＳ）１１ａと受信装置（受信ＬＳＩ）１２ａのそれぞれは、同一の動作周波数で動作し、画素及び処理回路１１０、又は画像データ処理回路１２０で処理することができるので、ランダムジッタの成分が大きくならず、エラーレートを低くすることができる。

＜４．第３の実施形態（伝送システムの例３）＞
図３に、本技術に係る第３の実施形態の伝送システムの一例である伝送システム１ｂを示す。図３は、本技術を適用した伝送システム１ｂの構成例を示すブロック図である。なお、特に断りがない限り、「上」とは、図３中の上方向を意味し、「下」とは、図３中の下方向を意味するものとする。また、上述した伝送システム１、１ａと共通する構成要素については同一の符号を付し、説明を適宜、省略する。

図３に示すように、本技術に係る第３の実施形態の伝送システム１ｂは、受信装置（受信ＬＳＩ）１２ｂの第２の送信回路（クロック送信回路）８２ａが、単相クロック（ＣＬＫ）を送信し、送信装置（ＣＩＳ）１１ｂの第１の受信回路（クロック受信回路）４１ａが、その単相クロック（ＣＬＫ）を受信する。また、送信装置（ＣＩＳ）１１ｂは、第１の送信回路（ＴＸ＿Ｔ）４２ａが保持データ（ＤＡＴＡ）を受信装置（受信ＬＳＩ）１２ｂに送信し、受信装置（受信ＬＳＩ）１２ｂの第２の受信回路（ＲＸ＿Ｒ）８４ａが、その保持データ（ＤＡＴＡ）を受信する。

このように、本技術に係る第３の実施形態の伝送システム１ｂは、単相クロック（ＣＬＫ）を送受信することができるとともに、保持データ（ＤＡＴＡ）を受信装置（受信ＬＳＩ）１２ｂに送信することができる。

なお、この場合、送信装置（ＣＩＳ）１１と受信装置（受信ＬＳＩ）１２との間での電位差がジッタを生じさせることがある。そのため、例えば、送信装置（送信側ブロック）１１ｂと受信装置（受信側ブロック）１２ｂのグランドを共通化したり、低抵抗化を図ったり、送信装置（送信側ブロック）１１ｂと受信装置（受信側ブロック）１２ｂの交流同士をＡＣ結合する。また、送信装置（送信側ブロック）１１ｂと受信装置（受信側ブロック）１２ｂのグランドの値が異なることがあるため、ＡＣ結合を行う。又は、送信装置（送信側ブロック）１１ｂと受信装置（受信側ブロック）１２ｂとの閾値が異なることも想定されるため、ＡＣ結合を行う。

ＡＣ結合した場合、信号の正負のバランスが取れないと、信号が“Ｈ”か“Ｌ”のどちらかに偏ることがある。これを回避するためには、８Ｂ１０Ｂやマンチェスタ符号化を行うことが望ましい。

また、送信装置（ＣＩＳ）１１ｂは、単相クロックもしくは差動クロックだけでなく、外部装置（Ｉ２Ｃ ＴＸ７１）が送信する外部データと受信装置（受信ＬＳＩ）１２ｂが送信するクロックとが重畳された、単相信号もしくは差動信号のいずれかの信号を受信してもよい。

＜５．第４の実施形態（伝送システムの例４）＞
図４に、本技術に係る第４の実施形態の伝送システムの一例である伝送システム１ｃを示す。図４は、本技術を適用した伝送システム１ｃの構成例を示すブロック図である。なお、特に断りがない限り、「上」とは、図４中の上方向を意味し、「下」とは、図４中の下方向を意味するものとする。また、上述した伝送システム１〜１ｂと共通する構成要素については同一の符号を付し、説明を適宜、省略する。

図５に、本技術に係る第４の実施形態の伝送システムの一例である伝送システム１ｃのタイミングチャートを示す。図５は、外部装置（Ｉ２Ｃ ＴＸ７１）が送信する外部データ（ＳＤＡ）と、受信装置（受信側ブロック）１２ｃの第２の送信回路（ＴＸ＿Ｒ）８２のクロック（ＣＬＫ、ＣＬＫＢ）と、外部データ（ＳＤＡ）とクロック（ＣＬＫ、ＣＬＫＢ）とを重畳させた重畳後の信号ＡＡＡを示す説明図である。

図４に示すように、本技術に係る第４の実施形態の伝送システム１ｃは、送信装置（ＣＩＳ）１１ｃにフィルタ４４を更に備えている。本技術に係る第４の実施形態の伝送システム１ｃは、第２の送信回路（クロック送信回路）８２が送信するクロック（ＣＬＫ、ＣＬＫＢ）と外部装置（Ｉ２Ｃ ＴＸ７１）の外部データ（ＳＤＡ）とを差動のコモンレベルで震動させている。第４の実施形態では、受信装置（受信ＬＳＩ）１２ｃの外部でコモンレベルに外部装置（Ｉ２Ｃ ＴＸ７１）の外部データ（ＳＤＡ）を重畳させることができるので、受信装置（受信ＬＳＩ）１２ｃに特別な仕組みが不要となる。

これにより、送信装置（ＣＩＳ）１１ｃは、外部装置（Ｉ２Ｃ ＴＸ７１）が送信する外部データ（ＳＤＡ）と受信装置（受信ＬＳＩ）１２ｂが送信するクロック（ＣＬＫ、ＣＬＫＢ）とが重畳された差動信号を受信することができる。

送信装置（ＣＩＳ）１１ｃは、フィルタ４４を備え、フィルタ４４が、外部装置（Ｉ２Ｃ ＴＸ７１）が送信する外部データ（ＳＤＡ）と受信装置（受信ＬＳＩ）１２ｃが送信するクロック（ＣＬＫ、ＣＬＫＢ）とが重畳された信号ＡＡＡから、当該受信装置（受信ＬＳＩ）１２ｃが送信したクロック（ＣＬＫ、ＣＬＫＢ）を分離する。また、フィルタ４４は、その分離したクロック（ＣＬＫ、ＣＬＫＢ）を第１の受信回路（クロック受信回路）４１ｂに送信し、外部データ（ＳＤＡ）をＩ２ＣＲＣＶ１３に送信する。

なお、クロック（ＣＬＫ、ＣＬＫＢ）に外部装置（Ｉ２Ｃ ＴＸ７１）の外部データ（ＳＤＡ）を重畳させる期間をブランキング期間に実施することにより、重畳された信号ＡＡＡの品質に影響を与えない。そのため、クロック（ＣＬＫ、ＣＬＫＢ）に外部データ（ＳＤＡ）を重畳する場合は、送信装置（ＣＩＳ）１１ｃが保持データ（ＤＡＴＡ、ＤＡＴＡＢ）を送信するブランキング期間を使用することが望ましい。

また、第４の実施形態の伝送システム１ｃでは、クロック（ＣＬＫ、ＣＬＫＢ）に外部装置（Ｉ２Ｃ ＴＸ７１）の外部データ（ＳＤＡ）を重畳させたが、これに限定されるものではなく、例えば、参照クロックｒｅｆＣＬＫ＿Ｒと外部装置（Ｉ２Ｃ ＴＸ７１）のＳＣＬを一体化させてもよい。この場合、受信装置（受信ＬＳＩ）１２ｃは、受信装置（受信ＬＳＩ）１２ｃ内部で外部装置（Ｉ２Ｃ ＴＸ７１）のＳＣＬを生成することができ、クロック源７２の水晶発振子を基準にすることができるため、送受信のクロックのジッタ差を低減させることができる。

なお、図４では、受信装置（受信ＬＳＩ）１２ｃの外側に、クロック（ＣＬＫ、ＣＬＫＢ）に外部装置（Ｉ２Ｃ ＴＸ７１）の外部データ（ＳＤＡ）を重畳する回路が配置されているが、受信装置（受信ＬＳＩ）１２ｃが備えるようにしてもよい。

＜６．第５の実施形態（伝送システムの例５）＞
図６に、本技術に係る第５の実施形態の伝送システムの一例である伝送システム１ｄを示す。図６は、本技術を適用した伝送システム１ｄの構成例を示すブロック図である。なお、特に断りがない限り、「上」とは、図６中の上方向を意味し、「下」とは、図６中の下方向を意味するものとする。また、上述した伝送システム１〜１ｃと共通する構成要素については同一の符号を付し、説明を適宜、省略する。

図７に、本技術に係る第５の実施形態の伝送システムの一例である伝送システム１ｄのタイミングチャートを示す。図７は、外部装置（Ｉ２Ｃ ＴＸ７１）が送信する外部データ（ＳＤＡ）と、受信装置（受信側ブロック）１２ｄの第２の送信回路（ＴＸ＿Ｒ）８２ａのクロック（ＣＬＫ）と、外部データ（ＳＤＡ）とクロック（ＣＬＫ）とを重畳させた重畳後の信号ＢＢＢを示す説明図である。

図６に示すように、本技術に係る第５の実施形態の伝送システム１ｄは、フィルタ４４ａを備えている。本技術に係る第５の実施形態の伝送システム１ｄは、クロック（ＣＬＫ）に、外部装置（Ｉ２Ｃ ＴＸ７１）の外部データ（ＳＤＡ）をワイヤードＯＲすることにより重畳させている。これにより、送信装置（ＣＩＳ）１１ｄは、外部装置（Ｉ２Ｃ ＴＸ７１）が送信する外部データ（ＳＤＡ）と受信装置（受信ＬＳＩ）１２ｄが送信するクロック（ＣＬＫ）とが重畳された、単相信号を受信する。

このように、送信装置（ＣＩＳ）１１ｄは、外部装置（Ｉ２ＣＴＸ７１）が送信する外部データ（ＳＤＡ）と受信装置（受信ＬＳＩ）１２ｄが送信するクロックとが重畳された信号を受信することができる。

また、送信装置（ＣＩＳ）１１ｄは、フィルタ４４ａを備え、フィルタ４４ａが、外部装置（Ｉ２Ｃ ＴＸ７１）が送信する外部データ（ＳＤＡ）と受信装置（受信ＬＳＩ）１２ｄが送信するクロック（ＣＬＫ）とが重畳された信号から、当該受信装置（受信ＬＳＩ）１２ｄが送信したクロック（ＣＬＫ）を分離する。また、フィルタ４４ａは、その分離したクロック（ＣＬＫ）を第１の受信回路（クロック受信回路）４１ｂに送信し、外部データ（ＳＤＡ）をＩ２ＣＲＣＶ１３に送信する。

送信装置（ＣＩＳ）１１ｄは、第１の送信回路（ＴＸ＿Ｔ）４２ａを備え、第１の送信回路（ＴＸ＿Ｔ）４２ａは、保持データ（ＤＡＴＡ）を受信装置（受信ＬＳＩ）１２ｄに送信する。受信装置（受信ＬＳＩ）１２ｄは、第２の受信回路（ＲＸ＿Ｒ）８４ａにおいて、送信装置（ＣＩＳ）１１ｄの第１の送信回路（ＴＸ＿Ｔ）４２ａから送信された保持データ（ＤＡＴＡ）を受信する。

＜７．第６の実施形態（伝送システムの例６）＞
図８に、本技術に係る第６の実施形態の伝送システムの一例である伝送システム１ｅを示す。図８は、本技術を適用した伝送システム１ｅの構成例を示すブロック図である。なお、特に断りがない限り、「上」とは、図８中の上方向を意味し、「下」とは、図８中の下方向を意味するものとする。また、上述した伝送システム１〜１ｄと共通する構成要素については同一の符号を付し、説明を適宜、省略する。

図９に、本技術に係る第６の実施形態の伝送システムの一例である伝送システム１ｅのタイミングチャートを示す。図９は、外部装置（Ｉ２Ｃ ＴＸ７１）が送信する外部データ（ＳＤＡ）と、受信装置（受信側ブロック）１２ｅの第２の送信回路（ＴＸ＿Ｒ）８２ｂが送信するクロック（ＣＬＫ）と、送信装置（ＣＩＳ）１１ｄの第１の送信回路（ＴＸ＿Ｔ）４２ａが送信する保持データ（ＤＡＴＡ）と、外部データ（ＳＤＡ）とクロック（ＣＬＫ）と保持データ（ＤＡＴＡ）とが重畳させた重畳後の信号ＣＣＣを示す説明図である。

図８に示すように、本技術に係る第６の実施形態の伝送システム１ｅは、送信装置（ＣＩＳ）１１ｅに第１の送信パターンキャンセルフィルタ４７と、受信装置（受信ＬＳＩ）１２ｅに第２の送信パターンキャンセルフィルタ８７を更に備えている。本技術に係る第６の実施形態の伝送システム１ｅは、第５の実施形態の伝送システム１ｄにおいて、外部装置（Ｉ２Ｃ ＴＸ７１）が送信する外部データ（ＳＤＡ）に受信装置（受信ＬＳＩ）１２ｄの第２の送信回路（ＴＸ＿Ｒ）８２ｂが送信するクロック（ＣＬＫ）が重畳された信号に、更に、送信装置（ＣＩＳ）１１ｄの第１の送信回路（ＴＸ＿Ｔ）４２ａが送信する保持データ（ＤＡＴＡ）も重畳するようになっている。

送信装置（ＣＩＳ）１１ｅは、外部装置（Ｉ２Ｃ ＴＸ７１）が送信する外部データ（ＳＤＡ）と受信装置（受信ＬＳＩ）１２ｅが送信するクロック（ＣＬＫ）と送信装置（ＣＩＳ）１１ｅが受信装置（受信ＬＳＩ）１２ｅに送信する保持データ（ＤＡＴＡ）とが重畳された信号ＣＣＣを受信する。

この場合、送信装置（ＣＩＳ）１１ｅは、第１の送信パターンキャンセルフィルタ４７を備え、第１の送信パターンキャンセルフィルタ４７が、第１の逆パターン生成部４５と、 第１のミキサー４６と、フィルタ４４ｅとを有している。第１の逆パターン生成部４５は、保持データ（ＤＡＴＡ）の波形の逆の波形となる第１の逆パターンを生成する。第１のミキサー４６は、生成された第１の逆パターンを、外部装置（Ｉ２ＣＴＸ７１）が送信する外部データ（ＳＤＡ）と受信装置（受信ＬＳＩ）１２ｅが送信するクロック（ＣＬＫ）と保持データ（ＤＡＴＡ）とが重畳された信号ＣＣＣに混合し、外部装置（Ｉ２ＣＴＸ７１）が送信する外部データ（ＳＤＡ）と受信装置（受信ＬＳＩ）１２ｅが送信するクロック（ＣＬＫ）と保持データ（ＤＡＴＡ）とが重畳された信号ＣＣＣから、当該保持データ（ＤＡＴＡ）の波形を打ち消して、受信装置（受信ＬＳＩ）１２ｅが送信するクロック（ＣＬＫ）及び外部データ（ＳＤＡ）を分離する。このように、第１のミキサー４６は、受信装置（受信ＬＳＩ）１２ｅが送信するクロック（ＣＬＫ）及び外部データ（ＳＤＡ）を分離することができる。

フィルタ４４ｅは、クロック（ＣＬＫ）及び外部データ（ＳＤＡ）が重畳された信号から、クロック（ＣＬＫ）と外部データ（ＳＤＡ）とに分離する。第１の送信パターンキャンセルフィルタ４７は、フィルタ４４ｅによって分離された外部データ（ＳＤＡ）をＩ２ＣＲＣＶ１３に送信し、クロック（ＣＬＫ）を第１の受信回路（クロック受信回路）４１ｂに送信する。なお、フィルタ４４ｅは、例えば、周波数フィルタや電圧検知フィルタなどにより構成される。例えば、クロック（ＣＬＫ）と外部データ（ＳＤＡ）との周波数帯が異なる場合、フィルタ４４ｅを周波数フィルタで構成することができる。この場合、フィルタ４４ｅは、クロック（ＣＬＫ）と外部データ（ＳＤＡ）との周波数帯が異なるため、周波数帯に応じてクロック（ＣＬＫ）と外部データ（ＳＤＡ）とに分離することができる。

また、クロック（ＣＬＫ）と外部データ（ＳＤＡ）との周波数帯が同一の場合は、フィルタ４４ｅは、周波数フィルタの代わりに、電圧検知フィルタで構成されていてもよい。この場合、フィルタ４４ｅは、電圧検知フィルタによって検知される電圧値によって、外部データ（ＳＤＡ）をクロック（ＣＬＫ）から分離することができる。

なお、第１の送信パターンキャンセルフィルタ４７は、保持データ（ＤＡＴＡ）の差動信号を取得することができる場合は、第１のミキサー４６が、保持データ（ＤＡＴＡ）の差動信号と、外部装置（Ｉ２ＣＴＸ７１）が送信する外部データ（ＳＤＡ）、受信装置（受信ＬＳＩ）１２ｅが送信するクロック（ＣＬＫ）、及び保持データ（ＤＡＴＡ）が重畳された信号とを混合し、外部装置（Ｉ２ＣＴＸ７１）が送信する外部データ（ＳＤＡ）、受信装置（受信ＬＳＩ）１２ｅが送信するクロック（ＣＬＫ）、及び保持データ（ＤＡＴＡ）が重畳された信号から、当該保持データ（ＤＡＴＡ）の波形を打ち消して、受信装置（受信ＬＳＩ）１２ｅが送信するクロック（ＣＬＫ）及び外部データ（ＳＤＡ）を分離してもよい。この場合、第１の逆パターン生成部４５が無くても、第１の送信パターンキャンセルフィルタ４７は、クロック（ＣＬＫ）及び外部データ（ＳＤＡ）を分離する処理を、一体化して実現することができる。

また、受信装置（受信ＬＳＩ）１２ｅは、第２の送信パターンキャンセルフィルタ８７を備え、第２の送信パターンキャンセルフィルタ８７が、第２の逆パターン生成部８５と、第２のミキサー８６と、を有している。第２の逆パターン生成部８５は、外部データ（ＳＤＡ）の波形の逆の波形となる第２の逆パターン及び受信装置（受信ＬＳＩ）１２ｅが送信するクロック（ＣＬＫ）の波形の逆の波形となる第３の逆パターンを生成する。第２のミキサー８６は、生成された、第２の逆パターンの波形及び第３の逆パターンの波形を、外部装置（Ｉ２ＣＴＸ７１）が送信する外部データ（ＳＤＡ）と受信装置（受信ＬＳＩ）１２ｅが送信するクロック（ＣＬＫ）と保持データ（ＤＡＴＡ）とが重畳された信号ＣＣＣに混合し、外部装置（Ｉ２ＣＴＸ７１）が送信する外部データ（ＳＤＡ）と受信装置（受信ＬＳＩ）１２ｅが送信するクロックと保持データ（ＤＡＴＡ）とが重畳された信号ＣＣＣから、当該外部データ（ＳＤＡ）の波形及び当該受信装置（受信ＬＳＩ）１２ｅが送信するクロック（ＣＬＫ）の波形を打ち消して、保持データ（ＤＡＴＡ）を分離する。このように、第２の送信パターンキャンセルフィルタ８７は、保持データ（ＤＡＴＡ）を分離することができる。

なお、第２の送信パターンキャンセルフィルタ８７は、外部データ（ＳＤＡ）の波形の差動信号及び受信装置（受信ＬＳＩ）１２が送信するクロックの差動信号を取得することができる場合は、外部データ（ＳＤＡ）の波形の差動信号及び受信装置（受信ＬＳＩ）１２ｅが送信するクロック（ＣＬＫ）の差動信号と、外部装置（Ｉ２ＣＴＸ７１）が送信する外部データ（ＳＤＡ）、受信装置（受信ＬＳＩ）１２ｅが送信するクロック（ＣＬＫ）、及び保持データ（ＤＡＴＡ）が重畳された信号とを混合し、外部装置（Ｉ２ＣＴＸ７１）が送信する外部データ（ＳＤＡ）、受信装置（受信ＬＳＩ）１２ｅが送信するクロック（ＣＬＫ）、及び保持データ（ＤＡＴＡ）が重畳された信号から、当該外部データ（ＳＤＡ）の波形及び当該受信装置（受信ＬＳＩ）１２ｅが送信するクロック（ＣＬＫ）の波形を打ち消して、保持データ（ＤＡＴＡ）を分離してもよい。この場合、第２の逆パターン生成部８５が無くても、第２の送信パターンキャンセルフィルタ８７は、保持データ（ＤＡＴＡ）を分離する処理を、一体化して実現することができる。

なお、第２の送信パターンキャンセルフィルタ８７は、クロック（ＣＬＫ）と外部データ（ＳＤＡ）との周波数帯が異なる場合、周波数フィルタを含んで構成されていてもよい。第２の送信パターンキャンセルフィルタ８７が、例えば、周波数フィルタを含んで構成されていた場合、第２の逆パターン生成部８５において、外部データ（ＳＤＡ）の波形の逆の波形となる第２の逆パターンを生成しなくても、クロック（ＣＬＫ）と外部データ（ＳＤＡ）との周波数帯が異なるため、周波数帯に応じてクロック（ＣＬＫ）と外部データ（ＳＤＡ）とに分離することができる。

また、クロック（ＣＬＫ）と外部データ（ＳＤＡ）との周波数帯が同一の場合は、第２の送信パターンキャンセルフィルタ８７は、周波数フィルタの代わりに、電圧検知フィルタを含んで構成されていてもよい。この場合、第２の送信パターンキャンセルフィルタ８７は、電圧検知フィルタによって検知される電圧値によって、外部データ（ＳＤＡ）をクロック（ＣＬＫ）から分離することができる。

そして、第２の送信パターンキャンセルフィルタ８７は、第２のミキサー８６によって分離された保持データ（ＤＡＴＡ）を第２の受信回路（ＲＸ＿Ｒ）８４ａに送信する。

なお、本技術に係る第６の実施形態は、外部装置（Ｉ２ＣＴＸ７１）が送信する外部データ（ＳＤＡ）と受信装置（受信ＬＳＩ）１２が送信するクロック（ＣＬＫ）と保持データ（ＤＡＴＡ）とが重畳されていたが、当該外部データ（ＳＤＡ）、当該クロック（ＣＬＫ）、及び当該保持データ（ＤＡＴＡ、ＤＡＴＡＢ）の少なくともいずれか１つが差動化されていてもよい。

例えば、保持データ（ＤＡＴＡ、ＤＡＴＡＢ）とクロック（ＣＬＫ、ＣＬＫＢ）のそれぞれが、差動化された実施形態を第７の実施形態に示し、保持データ（ＤＡＴＡ、ＤＡＴＡＢ）が差動化された実施形態を第８の実施形態に示し、外部データ（ＳＤＡ、ＳＤＡＢ）、クロック（ＣＬＫ、ＣＬＫＢ）、及び保持データ（ＤＡＴＡ、ＤＡＴＡＢ）が差動化された実施形態を第９の実施形態に示す。

＜８．第７の実施形態（伝送システムの例７）＞
図１０に、本技術に係る第７の実施形態の伝送システムの一例である伝送システム１ｆを示す。図１０は、本技術を適用した伝送システム１ｆの構成例を示すブロック図である。なお、特に断りがない限り、「上」とは、図１０中の上方向を意味し、「下」とは、図１０中の下方向を意味するものとする。また、上述した伝送システム１〜１ｅと共通する構成要素については同一の符号を付し、説明を適宜、省略する。

図１０に示すように、本技術に係る第７の実施形態の伝送システム１ｆは、第６の実施形態の伝送システム１ｅと同様に、外部データ（ＳＤＡ）、クロック（ＣＬＫ）、及び保持データ（ＤＡＴＡ、ＤＡＴＡＢ）が重畳されている。

第７の実施形態の伝送システム１ｆが、第６の実施形態の伝送システム１ｅと異なる点は、外部データ（ＳＤＡ）が単相化されており、外部データ（ＳＤＡ）がクロック（ＣＬＫ、ＣＬＫＢ）にコモンモードによる変調がかけられている。また、クロック（ＣＬＫ、ＣＬＫＢ）と保持データ（ＤＡＴＡ、ＤＡＴＡＢ）とがワイヤードＯＲで変調されるとともに、差動化されている。

＜９．第８の実施形態（伝送システムの例８）＞
図１１に、本技術に係る第８の実施形態の伝送システムの一例である伝送システム１ｇを示す。図１１は、本技術を適用した伝送システム１ｇの構成例を示すブロック図である。なお、特に断りがない限り、「上」とは、図１１中の上方向を意味し、「下」とは、図１１中の下方向を意味するものとする。また、上述した伝送システム１〜１ｆと共通する構成要素については同一の符号を付し、説明を適宜、省略する。

図１１に示すように、本技術に係る第８の実施形態の伝送システム１ｇは、第７の実施形態の伝送システム１ｆと同様に、外部データ（ＳＤＡ）、クロック（ＣＬＫ）、及び保持データ（ＤＡＴＡ、ＤＡＴＡＢ）が重畳されている。

第８の実施形態の伝送システム１ｇが、第７の実施形態の伝送システム１ｆと異なる点は、外部データ（ＳＤＡ）とクロック（ＣＬＫ）が単相化されており、保持データ（ＤＡＴＡ、ＤＡＴＡＢ）が差動化されている点である。この場合、外部データ（ＳＤＡ）とクロック（ＣＬＫ）は、ワイヤードＯＲで変調がかけられ、その変調のかけられた信号に保持データ（ＤＡＴＡ、ＤＡＴＡＢ）をコモンモードによる変調をかける構成になっている。

＜１０．第９の実施形態（伝送システムの例９）＞
図１２に、本技術に係る第９の実施形態の伝送システムの一例である伝送システム１ｈを示す。図１２は、本技術を適用した伝送システム１ｈの構成例を示すブロック図である。なお、特に断りがない限り、「上」とは、図１１中の上方向を意味し、「下」とは、図１２中の下方向を意味するものとする。また、上述した伝送システム１〜１ｇと共通する構成要素については同一の符号を付し、説明を適宜、省略する。

図１２に示すように、本技術に係る第９の実施形態の伝送システム１ｈは、外部データ（ＳＤＡ、ＳＤＡＢ）、クロック（ＣＬＫ、ＣＬＫＢ）、及び保持データ（ＤＡＴＡ、ＤＡＴＡＢ）が重畳されている。

第９の実施形態の伝送システム１ｈが、第７の実施形態の伝送システム１ｆと異なる点は、外部データ（ＳＤＡ、ＳＤＡＢ）、クロック（ＣＬＫ、ＣＬＫＢ）、及び保持データ（ＤＡＴＡ、ＤＡＴＡＢ）が、全て差動化されている点である。この場合、外部データ（ＳＤＡ）、クロック（ＣＬＫ）、及び保持データ（ＤＡＴＡ）がワイヤードＯＲで変調がかけられるとともに、外部データ（ＳＤＡＢ）、クロック（ＣＬＫＢ）、及び保持データ（ＤＡＴＡＢ）がワイヤードＯＲで変調がかけられている。

＜１１．第１０の実施形態（伝送システムの例１０）＞
図１３に、本技術に係る第１０の実施形態の伝送システムの一例である伝送システム１ｉを示す。図１３は、本技術を適用した伝送システム１ｉの構成例を示すブロック図である。なお、特に断りがない限り、「上」とは、図１３中の上方向を意味し、「下」とは、図１３中の下方向を意味するものとする。また、上述した伝送システム１〜１ｈと共通する構成要素については同一の符号を付し、説明を適宜、省略する。

図１３に示すように、本技術に係る第１０の実施形態の伝送システム１ｉは、外部データ（ＳＤＡ）と保持データ（ＤＡＴＡ、ＤＡＴＡＢ）とが重畳されており、外部データ（ＳＤＡ）は、単相信号である。また、受信装置（受信ＬＳＩ）１２ｇが送信するクロック（ＣＬＫ、ＣＬＫＢ）と保持データ（ＤＡＴＡ、ＤＡＴＡＢ）は、差動信号を構成している。なお、外部データ（ＳＤＡ）は、保持データ（ＤＡＴＡ、ＤＡＴＡＢ）にコモンモードの変調をかける構成になっている。

フィルタ４４ｂは、外部装置（Ｉ２ＣＴＸ７１）が送信する外部データ（ＳＤＡ）と保持データ（ＤＡＴＡ、ＤＡＴＡＢ）とが重畳された信号から、外部データ（ＳＤＡ）を分離する。

＜１２．第１１の実施形態（伝送システムの例１１）＞
図１４に、本技術に係る第１１の実施形態の伝送システムの一例である伝送システム１ｊを示す。図１４は、本技術を適用した伝送システム１ｊの構成例を示すブロック図である。なお、特に断りがない限り、「上」とは、図１４中の上方向を意味し、「下」とは、図１４中の下方向を意味するものとする。また、上述した伝送システム１〜１ｉと共通する構成要素については同一の符号を付し、説明を適宜、省略する。

図１４に示すように、本技術に係る第１１の実施形態の伝送システム１ｊは、外部装置（Ｉ２Ｃ ＴＸ７１ａ）が送信する外部データ（ＳＤＡ、ＳＤＡＢ）と保持データ（ＤＡＴＡ、ＤＡＴＡＢ）とが重畳されている。また、外部データ（ＳＤＡ、ＳＤＡＢ）と受信装置（受信ＬＳＩ）１２ｇが送信するクロック（ＣＬＫ、ＣＬＫＢ）と保持データ（ＤＡＴＡ、ＤＡＴＡＢ）のそれぞれは、差動信号を構成している。外部データ（ＳＤＡ、ＳＤＡＢ）は、保持データ（ＤＡＴＡ、ＤＡＴＡＢ）にワイヤードＯＲで変調をかける構成になっている。

フィルタ４４ｂは、外部装置（Ｉ２ＣＴＸ７１ａ）が送信する外部データ（ＳＤＡ、ＳＤＡＢ）と保持データ（ＤＡＴＡ、ＤＡＴＡＢ）とが重畳された信号から、外部データ（ＳＤＡ、ＳＤＡＢ）を分離する。

＜１３．第１２の実施形態（伝送システムの例１２）＞
図１５に、本技術に係る第１２の実施形態の伝送システムの一例である伝送システム１ｋを示す。図１５は、本技術を適用した伝送システム１ｋの構成例を示すブロック図である。なお、特に断りがない限り、「上」とは、図１５中の上方向を意味し、「下」とは、図１５中の下方向を意味するものとする。また、上述した伝送システム１〜１ｊと共通する構成要素については同一の符号を付し、説明を適宜、省略する。

図１５に示すように、本技術に係る第１２の実施形態の伝送システム１ｋは、外部装置（Ｉ２Ｃ ＴＸ７１）が送信する外部データ（ＳＤＡ）と保持データ（ＤＡＴＡ）とが重畳されている。外部データ（ＳＤＡ）と保持データ（ＤＡＴＡ）のそれぞれは、単相信号である。この場合、外部データ（ＳＤＡ）は、保持データ（ＤＡＴＡ）にワイヤードＯＲで変調をかける構成になっている。なお、受信装置（受信ＬＳＩ）１２ｈは、第２の送信回路（クロック送信回路）８２ａが送信するクロック（ＣＬＫ）が、単相クロックで構成されているが、差動クロックを構成してもよい。

フィルタ４４ｃは、外部装置（Ｉ２ＣＴＸ７１）が送信する外部データ（ＳＤＡ）と保持データ（ＤＡＴＡ）とが重畳された信号から、外部データ（ＳＤＡ）を分離する。

＜１４．第１３の実施形態（伝送システムの例１３）＞
図１６に、本技術に係る第１３の実施形態の伝送システムの一例である伝送システム１ｌを示す。図１６は、本技術を適用した伝送システム１ｌの構成例を示すブロック図である。なお、特に断りがない限り、「上」とは、図１６中の上方向を意味し、「下」とは、図１６中の下方向を意味するものとする。また、上述した伝送システム１〜１ｋと共通する構成要素については同一の符号を付し、説明を適宜、省略する。

図１６に示すように、本技術に係る第１３の実施形態の伝送システム１ｌは、外部装置（Ｉ２Ｃ ＴＸ７１）が送信する外部データ（ＳＤＡ）と受信装置（受信ＬＳＩ）１２ｈが送信するクロック（ＣＬＫ）と保持データ（ＤＡＴＡ）とが重畳されている。外部データ（ＳＤＡ）は、受信装置（受信ＬＳＩ）１２ｈが送信するクロック（ＣＬＫ）にワイヤードＯＲで変調をかける。その変調がかけられた信号は、保持データ（ＤＡＴＡ）がワイヤードＯＲで変調がかけられる構成になっている。なお、受信装置（受信ＬＳＩ）１２ｈが送信するクロック（ＣＬＫ）は、差動クロックであってもよい。

フィルタ４４ｄは、外部装置（Ｉ２ＣＴＸ７１）が送信する外部データ（ＳＤＡ）と受信装置（受信ＬＳＩ）１２ｈが送信するクロック（ＣＬＫ）とが重畳された信号から、当該外部データ（ＳＤＡ）を分離する。フィルタ４４ｄは、その分離した外部データ（ＳＤＡ）を、Ｉ２ＣＲＣＶ１３に送信する。

送信装置（ＣＩＳ）１１ｉは、第１の送信パターンキャンセルフィルタ４７ｂを備え、第１の送信パターンキャンセルフィルタ４７ｂが、第１の逆パターン生成部４５ｂと、第１のミキサー４６ｂと、を有している。第１の逆パターン生成部４５ｂは、保持データ（ＤＡＴＡ）の波形の逆の波形となる第１の逆パターンを生成する。第１のミキサー４６ｂは、生成された第１の逆パターンを、外部装置（Ｉ２ＣＴＸ７１）が送信する外部データ（ＳＤＡ）と受信装置（受信ＬＳＩ）１２ｈが送信するクロック（ＣＬＫ）と保持データ（ＤＡＴＡ）とが重畳された信号に混合し、外部装置（Ｉ２ＣＴＸ７１）が送信する外部データ（ＳＤＡ）と受信装置（受信ＬＳＩ）１２ｈが送信するクロック（ＣＬＫ）と保持データ（ＤＡＴＡ）とが重畳された信号から、当該保持データ（ＤＡＴＡ）の波形を打ち消して、受信装置（受信ＬＳＩ）１２ｈが送信するクロック（ＣＬＫ）及び外部データ（ＳＤＡ）を分離する。このように、第１の送信パターンキャンセルフィルタ４７ｂは、受信装置（受信ＬＳＩ）１２ｈが送信するクロック（ＣＬＫ）及び外部データ（ＳＤＡ）を分離することができる。

なお、第１の送信パターンキャンセルフィルタ４７ｂは、保持データ（ＤＡＴＡ）の差動信号を取得することができる場合は、第１のミキサー４６ｂが、保持データ（ＤＡＴＡ）の差動信号と、外部装置（Ｉ２ＣＴＸ７１）が送信する外部データ（ＳＤＡ）、受信装置（受信ＬＳＩ）１２ｉが送信するクロック（ＣＬＫ）、及び保持データ（ＤＡＴＡ）が重畳された信号とを混合し、外部装置（Ｉ２ＣＴＸ７１）が送信する外部データ（ＳＤＡ）、受信装置（受信ＬＳＩ）１２ｅが送信するクロック（ＣＬＫ）、及び保持データ（ＤＡＴＡ）が重畳された信号から、当該保持データ（ＤＡＴＡ）の波形を打ち消して、受信装置（受信ＬＳＩ）１２ｅが送信するクロック（ＣＬＫ）及び外部データ（ＳＤＡ）を分離してもよい。この場合、第１の逆パターン生成部４５ｂが無くても、第１の送信パターンキャンセルフィルタ４７ｂは、クロック（ＣＬＫ）及び外部データ（ＳＤＡ）を分離する処理を、一体化して実現することができる。

＜１５．第１４の実施形態（伝送システムの例１４）＞
図１７に、本技術に係る第１４の実施形態の伝送システムの一例である伝送システム１ｍを示す。図１７は、本技術を適用した伝送システム１ｍの構成例を示すブロック図である。なお、特に断りがない限り、「上」とは、図１７中の上方向を意味し、「下」とは、図１７中の下方向を意味するものとする。また、上述した伝送システム１〜１ｌと共通する構成要素については同一の符号を付し、説明を適宜、省略する。

図１７に示すように、本技術に係る第１４の実施形態の伝送システム１ｍは、信号を重畳する箇所（又は回路）又は分岐して配線する箇所（又は回路）を、送信装置（ＣＩＳ）１１ｊ又は受信装置（受信ＬＳＩ）１２ｉに取り込むようになっている。

第１４の実施形態の伝送システム１ｍが、第１３の実施形態の伝送システム１ｌと異なる点は、受信装置（受信ＬＳＩ）１２ｉが、外部データ（ＳＤＡ）とクロック（ＣＬＫ）と保持データ（ＤＡＴＡ）を重畳し、送信装置（ＣＩＳ）１１ｊが、外部データ（ＳＤＡ）とクロック（ＣＬＫ）と保持データ（ＤＡＴＡ）とが重畳された信号を、分岐する点である。

このように、第１４の実施形態の伝送システム１ｍは、信号を重畳する箇所（又は回路）、又は分岐して配線する箇所（又は回路）を、送信装置（ＣＩＳ）１１ｊや受信装置（受信ＬＳＩ）１２ｉに設けることができる。

＜１６．第１５の実施形態（伝送システムの例１５）＞
本技術に係る第１の実施形態の伝送システムは、送信装置と、受信装置とを備えて構成されている。受信装置は、第２の送信回路と、第２の受信回路とを備え、第２の送信回路が、送信装置にクロックを送信し、第２の受信回路が、送信装置が保持する保持データを受信する。送信装置は、第１の受信回路と、第１の送信回路と、を備え、第１の受信回路が、受信装置からクロックを受信し、第１の送信回路が、受信されたクロックを用いて、第１の送信回路が保持するデータを受信装置に送信する。

本技術に係る第１５の実施形態の伝送システムによれば、送信装置が発振回路を搭載しないため、送信装置のさらなる小型化、低電力化、低ノイズ化、低エラーレートが可能となる。

図１８に、本技術に係る第１５の実施形態の伝送システムの一例である伝送システム１ｎを示す。図１８は、本技術を適用した伝送システムの構成例を示すブロック図である。なお、特に断りがない限り、「上」とは、図１８中の上方向を意味し、「下」とは、図１８中の下方向を意味するものとする。また、上述した伝送システム１〜１ｍと共通する構成要素については同一の符号を付し、説明を適宜、省略する。

図１８に示す伝送システム１ｎは、送信装置（ＣＩＳ）１１ｋと、受信装置（受信ＬＳＩ）１２ｋと、外部装置（Ｉ２Ｃ ＴＸ７１）と、クロック源７２とを備えて構成されている。送信装置（ＣＩＳ）１１ｋと、受信装置（受信ＬＳＩ）１２ｋは、例えば、それぞれ異なるＬＳＩにより実現され、デジタルカメラ、携帯電話機、パーソナルコンピュータなどの情報を処理する同じ装置内に設けられる。

図１８の例においては、送信装置（ＣＩＳ）１１ｋと受信装置（受信ＬＳＩ）１２ｋは、伝送路Ｃ１乃至Ｃ４の４本の伝送路を介して接続されている。伝送路Ｃ１乃至Ｃ４は有線の伝送路であってもよいし、また、無線の伝送路であってもよい。また、送信装置（ＣＩＳ）１１ｋと受信装置（受信ＬＳＩ）１２ｋの間の伝送路の数を５以上の所定の数にすることも可能である。

送信装置（ＣＩＳ）１１ｋの構成について説明する。送信装置（ＣＩＳ）１１ｋは、Ｉ２Ｃ ＲＣＶ１３、第１の受信回路（クロック受信回路）４１、信号処理部２１、及び第１の送信回路（ＴＸ＿Ｔ）４２を備えている。

Ｉ２Ｃ ＲＣＶ１３は、外部装置（Ｉ２Ｃ ＴＸ７１）から送信された外部データ（ＳＤＡ）、ＳＣＬ（シリアルクロックライン）を受信する。

第１の受信回路（ＲＸ＿Ｔ）４１は、受信装置（受信ＬＳＩ）１２ｋの第２の送信回路（クロック送信回路）８２からクロック（ＣＬＫ、ＣＬＫＢ）を受信する。なお、クロック（ＣＬＫ、ＣＬＫＢ）は、差動クロックに限定されるものではなく、単相クロックであってもよい。

信号処理部２１は、各種の信号処理を行い、信号処理を行うことによって得られた画像データ、テキストデータ、又はオーディオデータなどの送信対象のデータである送信データ（保持データ）を、第１の送信回路（ＴＸ＿Ｔ）４２に出力する。なお、送信データは、送信装置（ＣＩＳ）１１ｋに撮像部を備え、撮像部によって撮像された撮像画像であってもよい。また、送信データには、第１の送信回路（ＴＸ＿Ｔ）４２によって保持される保持データ（ＤＡＴＡ）が含まれる。

第１の送信回路（ＴＸ＿Ｔ）４２は、送信部２５（図１９に示す複数の送信処理部２５−１乃至２５−４）を有し、送信部２５（図１９に示す複数の送信処理部２５−１乃至２５−４のそれぞれ）が、受信されたクロックを用いて、送信装置（ＣＩＳ）１１ｋが保持する保持データ（送信データ）を受信装置（受信ＬＳＩ）１２ｋに送信する。

また、第１の送信回路（ＴＸ＿Ｔ）４２は、第１の変換部としての並べ替え処理部２２、訂正符号化計算部としてのＥＣＣ処理部２３、分割部２４、及び送信部２５から構成される。なお、並べ替え処理部２２、ＥＣＣ処理部２３、分割部２４、及び送信部２５については、図１９を用いて詳述する。

受信装置（受信ＬＳＩ）１２ｋの構成について説明する。受信装置（受信ＬＳＩ）１２ｋは、ＰＬＬ＿Ｒ８１、第２の送信回路（ＴＸ＿Ｒ）８２、第２の受信回路（ＲＸ＿Ｒ）８４、及び信号処理部５５を備えている。

ＰＬＬ＿Ｒ８１は、クロック源７２から参照クロックｒｅｆＣＬＫ＿Ｒを受信する。ＰＬＬ＿Ｒ８１は、受信した参照クロックｒｅｆＣＬＫ＿Ｒを第２の送信回路（クロック送信回路）８２と、第２の受信回路（ＲＸ＿Ｒ）８４に供給する。

第２の受信回路（ＲＸ＿Ｒ）８４は、遅延回路、キャリブレーション付き遅延回路、クロックアンドデータリカバリ回路等を含んで構成することができ、第２の受信回路（ＲＸ＿Ｒ）８４で受信したデータの位相を揃えることもできる。

第２の受信回路（ＲＸ＿Ｒ）８４は、受信部５１（図１９に示す複数の受信処理部５１−１乃至５１−４）を有し、受信部５１（図１９に示す複数の受信処理部５１−１乃至５１−４のそれぞれ）が、送信装置（送信側ブロック）１１ｋから送信された保持データ（ＤＡＴＡ、ＤＡＴＡＢ）を、伝送路（伝送路Ｃ１乃至Ｃ４）ごとに対応して受信する。

また、第２の受信回路（ＲＸ＿Ｒ）８４は、受信部５１、結合部５２、誤り訂正部としてのＥＣＣ処理部５３、及び、第２の変換部としての並び替え処理部５４から構成される。なお、受信部５１、結合部５２、ＥＣＣ処理部５３、及び並び替え処理部５４については、図１９を用いて詳述する。

信号処理部５５は、第２の受信回路（ＲＸ＿Ｒ）８４から送信された保持データ（ＤＡＴＡ、ＤＡＴＡＢ）を用いて各種の処理を行う。例えば、保持データ（ＤＡＴＡ、ＤＡＴＡＢ）が画像を構成する画素データである場合、信号処理部５５においては、画素データに基づいて１フレームの画像が生成され、画像データの圧縮、画像の表示、記録媒体に対する画像データの記録などの各種の処理が行われる。

このような構成により、伝送システム１ｎは、受信装置（受信ＬＳＩ）１２ｋから送信装置（ＣＩＳ）１１ｋにクロック（ＣＬＫ、ＣＬＫＢ）を送信する。送信装置（ＣＩＳ）１１ｋは、第１の受信回路（クロック受信回路）４１において、受信装置（受信ＬＳＩ）１２ｋからのクロック（ＣＬＫ、ＣＬＫＢ）を受信し、送信装置（ＣＩＳ）１１ｋの第１の送信回路（ＴＸ＿Ｔ）４２が、受信されたクロックを用いて、送信装置（送信側ブロック）１１が保持する保持データを受信装置（受信側ブロック）１２に送信する。

この場合、送信装置（ＣＩＳ）１１ｋは、受信したクロックの動作周波数を変更しないで、第１の送信回路（ＴＸ＿Ｔ）４２又は内部回路（例えば、信号処理部２１等）の少なくともいずれか一方を駆動することができる。

以上説明したように、本技術に係る第１５の実施形態の伝送システム１ｎは、送信装置（ＣＩＳ）１１ｋが、発振回路を搭載することなく、受信装置（受信ＬＳＩ）１２ｋと同一のクロックで動作し、低いエラーレートを実現することができるので、ＰＬＬ設計のための設計評価リソースやＩＰを購入するためのＩＰコストを削減することができる。

第２の送信回路（クロック送信回路）８２は、差動クロック（ＣＬＫ、ＣＬＫＢ）を送信するようになっていたが、送信するクロックは、差動クロック（ＣＬＫ、ＣＬＫＢ）に限定されるものではなく、単相クロックでも適用することができる。

なお、単相クロックを適用した場合、送信装置（ＣＩＳ）１１ｋと受信装置（受信ＬＳＩ）１２ｋとの間での電位差がジッタを生じさせることがある。このため、例えば、送信装置（ＣＩＳ）１１ｋと受信装置（受信ＬＳＩ）１２ｋのグランドを共通化したり、低抵抗化を図ったり、送信装置（ＣＩＳ）１１ｋと受信装置（受信ＬＳＩ）１２ｋの交流同士をＡＣ結合する。また、送信装置（ＣＩＳ）１１ｋと受信装置（受信ＬＳＩ）１２ｋのグランドの値が異なることがあるため、ＡＣ結合を行う。又は、送信装置（ＣＩＳ）１１ｋと受信装置（受信ＬＳＩ）１２ｋとの閾値が異なることも想定されるため、ＡＣ結合を行う。

この場合、信号の正負のバランスが取れないときには、信号が“Ｈ”か“Ｌ”のどちらかに偏ることがある。これを回避するためには、８Ｂ１０Ｂやマンチェスタ符号化を行うことが望ましい。

次に、図１９に、本技術に係る第１５の実施形態の伝送システム１ｎにおける、第１の送信回路（ＴＸ＿Ｔ）４２と、第２の受信回路（ＲＸ＿Ｒ）８４の詳細を示す。図１９は、本技術に係る第１５の実施形態の伝送システム１ｎにおける、第１の送信回路（ＴＸ＿Ｔ）４２と、第２の受信回路（ＲＸ＿Ｒ）８４の詳細を示すブロック図である。

なお、特に断りがない限り、「上」とは、図１９中の上方向を意味し、「下」とは、図１９中の下方向を意味するものとする。また、図１８に示した伝送システム１ｎと共通する構成要素については同一の符号を付し、説明を適宜、省略する。

図１９を用いて、第１の送信回路（ＴＸ＿Ｔ）４２の構成について説明する。第１の送信回路（ＴＸ＿Ｔ）４２は、並べ替え処理部２２、ＥＣＣ処理部２３、分割部２４、及び送信処理部２５−１乃至２５−４を備えて構成されている。

送信処理部２５−１は、フレーム化部３１−１、変調部３２−１、ＤＡＣ３３−１、及び送信アンプ３４−１から構成され、送信処理部２５−２は、フレーム化部３１−２、変調部３２−２、ＤＡＣ３３−２、及び送信アンプ３４−２から構成される。送信処理部２５−３は、フレーム化部３１−３、変調部３２−３、ＤＡＣ３３−３、及び送信アンプ３４−３から構成され、送信処理部２５−４は、フレーム化部３１−４、変調部３２−４、ＤＡＣ３３−４、及び送信アンプ３４−４から構成される。

このように、送信装置（ＣＩＳ）１１ｋには、伝送路に近い構成を下位の構成とすると、ＥＣＣ処理部２３より下位の位置に分割部２４が設けられる。また、分割部２４より下位の位置に、伝送路Ｃ１乃至Ｃ４に対応して、フレーム化部（３１−１〜３１−４）、変調部（３２−１〜３２−４）、ＤＡＣ（３３−１〜３３−４）、及び送信アンプ（３４−１〜３４−４）を有する送信処理部２５（２５−１〜２５−４）が設けられる。

なお、送信装置（ＣＩＳ）１１ｋは、外部の回路から並べ替え処理部２２にデータを入力されるようにすることも可能である。例えば、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）などの外部の撮像素子により撮像された画像を構成する画素データが、１画素のデータずつ順に送信データとして入力されるようにしてもよい。

並べ替え処理部２２は、信号処理部２１から供給された保持データ（送信データ）を取得し、取得した保持データ（送信データ）の並び替えを行う。例えば、保持データ（送信データ）が１２ビットなどの所定の数のビットで１シンボルを構成するデータである場合、並べ替え処理部２２においては、データの並び替えが行われることによって８ビット単位のデータに変換される。例えば、信号処理部２１が、受信されたクロックを用いて、保持データ（送信データ）に加算処理を行い、並べ替え処理部２２が、加算処理されたデータを、所定のシンボルを構成する単位に変換する。

図２０は、保持データ（送信データ）の並び替えの例を示す図である。

図２０の左側に示す縦長の４つのブロックは、それぞれ１２ビットのデータであるシンボルＳ１乃至Ｓ４を表す。各ブロックの縦方向の長さが１２ビットを表す。

例えば、シンボルＳ１乃至Ｓ４が保持データ（送信データ）として入力された場合、並べ替え処理部２２においては、入力された順に８ビットずつ集められ、矢印の先に示すような８ビット単位のデータであるシンボルｓ１乃至ｓ６に並び替えられる。

シンボルｓ１は、シンボルＳ１の１ビット目から８ビット目までの８ビットにより構成される。シンボルｓ２は、シンボルＳ１の９ビット目から１２ビット目までの４ビットと、シンボルＳ２の１ビット目から４ビット目までの４ビットとの８ビットにより構成される。シンボルｓ３は、シンボルＳ２の５ビット目から１２ビット目までの８ビットにより構成される。シンボルｓ４は、シンボルＳ３の１ビット目から８ビット目までの８ビットにより構成される。シンボルｓ５は、シンボルＳ３の９ビット目から１２ビット目までの４ビットと、シンボルＳ４の１ビット目から４ビット目までの４ビットとの８ビットにより構成される。シンボルｓ６は、シンボルＳ４の５ビット目から１２ビット目までの８ビットにより構成される。

保持データ（送信データ）を構成する各シンボルが１２ビット以外のビット数で表されることもある。並べ替え処理部２２においては、保持データ（送信データ）の各シンボルがどのようなビット数で表される場合であっても後段の処理部において同じ処理で伝送フレームを生成できるように、保持データ（送信データ）を８ビット単位のデータに区切り直す処理が行われる。並べ替え処理部２２は、並び替えを行うことによって得られた８ビット単位の送信データをＥＣＣ処理部２３に出力する。

ＥＣＣ（Ｅｒｒｏｒ Ｃｏｒｒｅｃｔｉｎｇ Ｃｏｄｅ）処理部２３は、並べ替え処理部２２から供給された８ビット単位の保持データ（送信データ）に基づいて、保持データ（送信データ）の誤り訂正に用いられる誤り訂正符号を計算する。また、ＥＣＣ処理部２３は、計算により求めた誤り訂正符号であるパリティを送信データに付加することによって誤り訂正符号化を行う。誤り訂正符号として例えばＲｅｅｄ Ｓｏｌｏｍｏｎ符号が用いられる。

図２１は、ＥＣＣ処理部２３による誤り訂正符号化の例を示す図である。

ＥＣＣ処理部２３は、所定の数の８ビット単位の送信データを情報語として生成多項式に適用し、パリティの計算を行う。例えば、ＥＣＣ処理部２３により求められるパリティも８ビット単位のデータとされる。ＥＣＣ処理部２３は、白抜き矢印の先に示すように、計算により求めたパリティを情報語に付加し、符号語を生成する。ＥＣＣ処理部２３は、生成した符号語のデータである符号化データを８ビット単位で分割部２４に出力する。

分割部２４は、ＥＣＣ処理部２３から供給された８ビット単位の符号化データを、先頭のデータから順に伝送路Ｃ１乃至Ｃ４の各伝送路に割り当てることによって伝送路分割を行う。分割部２４は、ある符号化データを伝送路Ｃ４に割り当てたとき、それ以降の符号化データを伝送路Ｃ１以降の各伝送路に順に割り当てるようにして伝送路分割を行う。

図２２は、伝送路分割の例を示す図である。

数字を付して示す各ブロックは８ビット単位の送信データまたはパリティを表す。ブロック１乃至３、ブロック４乃至６、ブロック７乃至９、ブロック１０乃至１２のそれぞれの２４ビットのデータから１符号語が構成され、ブロック１乃至１２の符号化データが順に供給された場合について説明する。

この場合、分割部２４は、同じ符号語を構成する符号化データが同じ伝送路を使って伝送されないように、ＥＣＣ処理部２３から供給された符号化データを供給された順に伝送路Ｃ１乃至Ｃ４に割り当てる。図２２の例においては、符号語１を構成するブロック１，２，３の符号化データがそれぞれ伝送路Ｃ１，Ｃ２，Ｃ３に割り当てられ、符号語２を構成するブロック４，５，６の符号化データが伝送路Ｃ４，Ｃ１，Ｃ２に割り当てられている。符号語３を構成するブロック７，８，９の符号化データがそれぞれ伝送路Ｃ３，Ｃ４，Ｃ１に割り当てられ、符号語４を構成するブロック１０，１１，１２の符号化データが伝送路Ｃ２，Ｃ３，Ｃ４に割り当てられている。

伝送路Ｃ１に割り当てられたブロック１，５，９の符号化データは、その順番でフレーム化部３１−１に供給され、伝送路Ｃ２に割り当てられたブロック２，６，１０の符号化データは、その順番でフレーム化部３１−２に供給される。伝送路Ｃ３に割り当てられたブロック３，７，１１の符号化データは、その順番でフレーム化部３１−３に供給され、伝送路Ｃ４に割り当てられたブロック４，８，１２の符号化データは、その順番でフレーム化部３１−４に供給される。

図２３は、伝送路分割の他の例を示す図である。

図２３を参照して、図２２において説明したブロック１乃至１２を伝送路Ｃ１乃至Ｃ５の５つの伝送路に割り当てる場合について説明する。図２３に示す伝送路分割は、送信装置（ＣＩＳ）１１ｋと受信装置（受信ＬＳＩ）１２ｋが５本の伝送路で接続される場合に行われる。

この場合も同様に、分割部２４は、同じ符号語を構成する符号化データが同じ伝送路を使って伝送されないように、ＥＣＣ処理部２３から供給された符号化データを供給された順に伝送路Ｃ１乃至Ｃ５に割り当てる。図２３の例においては、符号語１を構成するブロック１，２，３の符号化データがそれぞれ伝送路Ｃ１，Ｃ２，Ｃ３に割り当てられ、符号語２を構成するブロック４，５，６の符号化データが伝送路Ｃ４，Ｃ５，Ｃ１に割り当てられている。符号語３を構成するブロック７，８，９の符号化データがそれぞれ伝送路Ｃ２，Ｃ３，Ｃ４に割り当てられ、符号語４を構成するブロック１０，１１，１２の符号化データが伝送路Ｃ５，Ｃ１，Ｃ２に割り当てられている。

分割部２４は、全ての符号化データを各伝送路に割り当てた後、各伝送路に割り当てられる符号化データのデータ量が同じ量になるように、符号化データの割り当て量の少ない伝送路に対してパディングデータを割り当てる。パディングデータも８ビットのデータであり、“００００００００”などの所定の値を有する。

図２３の例においては、割り当てられた符号化データのデータ量の少ない伝送路である伝送路Ｃ３，Ｃ４，Ｃ５に対してパディングデータが１つずつ割り当てられている。図２３において斜線を付して示すブロックはパディングデータを表す。

伝送路Ｃ１に割り当てられたブロック１，６，１１の符号化データは、その順番でフレーム化部３１−１に供給され、伝送路Ｃ２に割り当てられたブロック２，７，１２の符号化データは、その順番でフレーム化部３１−２に供給される。伝送路Ｃ３に割り当てられたブロック３，８、および、ブロック８の符号化データに続けて伝送路Ｃ３に割り当てられたパディングデータＰ１は、その順番でフレーム化部３１−３に供給される。伝送路Ｃ４に割り当てられたブロック４，９、および、ブロック９の符号化データに続けて伝送路Ｃ４に割り当てられたパディングデータＰ２は、その順番でフレーム化部３１−４に供給される。伝送路Ｃ５に割り当てられたブロック５，１０、および、ブロック１０の符号化データに続けて伝送路Ｃ５に割り当てられたパディングデータＰ３は、その順番で、伝送路Ｃ５を介して送信されるデータの処理を行う図示せぬ送信処理部に供給される。

このように、各伝送路に割り当てられる符号化データのデータ量が異なる場合、分割部２４によりパディングデータが割り当てられる。割り当てられるパディングデータ全体の数（バイト数）は、符号化データの数を伝送路の数で割った余りを、伝送路の数から引いて得られた数になる。各伝送路に割り当てられるデータのサイズが同じサイズになることによって、送信処理部２５−１乃至２５−４において並列に行われる処理の同期を取ることが可能になる。

送信処理部２５−１のフレーム化部３１−１は、分割部２４から供給された符号化データをペイロードに格納し、送信データに関する情報を含むヘッダとフッタを付加することによってパケットを生成する。伝送路Ｃ１にパディングデータが割り当てられている場合、フレーム化部３１−１においては、符号化データと同様にパディングデータもパケットのペイロードに格納される。

また、フレーム化部３１−１は、パケットの先頭にパケットデータの開始位置を表す開始コードを付加し、パケットの末尾にパケットデータの終了位置を表す終了コードを付加することによって伝送フレームを生成する。

図２４は、伝送フレームのフレーム構成を示す図である。

図２４に示すように、符号化データが格納されたペイロードにヘッダとフッタが付加されることによって１パケットが構成される。また、パケットに開始コードと終了コードが付加されることによって伝送フレームが構成される。

フレーム化部３１−１は、図２４に示されるようなフレーム構成を有する伝送フレームのデータであるフレームデータを先頭のデータから順に変調部３２−１に出力する。

変調部３２−１は、フレーム化部３１−１から供給されたフレームデータを所定の方式で変調し、変調後のフレームデータをＤＡＣ３３−１に出力する。

ＤＡＣ（Ｄｉｇｉｔａｌ Ａｎａｌｏｇ Ｃｏｎｖｅｒｔｅｒ）３３−１は、変調部３２−１から供給されたフレームデータに対してＤ／Ａ変換を施し、Ｄ／Ａ変換を施すことによって得られたアナログ信号を送信アンプ３４−１に出力する。

送信アンプ３４−１は、ＤＡＣ３３−１から供給された信号の信号電圧を調整し、調整後の信号を、伝送路Ｃ１を介して受信側ブロック１２に送信する。

送信処理部２５−２乃至２５−４においても、送信処理部２５−１の各部において行われる処理と同様の処理が行われる。すなわち、送信処理部２５−２においては、伝送路Ｃ２に割り当てられた符号化データを対象としてフレーム化、変調、Ｄ／Ａ変換が施され、フレームデータを表す信号が伝送路Ｃ２を介して送信される。また、送信処理部２５−３においては、伝送路Ｃ３に割り当てられた符号化データを対象としてフレーム化、変調、Ｄ／Ａ変換が施され、フレームデータを表す信号が伝送路Ｃ３を介して送信される。送信処理部２５−４においては、伝送路Ｃ４に割り当てられた符号化データを対象としてフレーム化、変調、Ｄ／Ａ変換が施され、フレームデータを表す信号が伝送路Ｃ４を介して送信される。

次に、第２の受信回路（ＲＸ＿Ｒ）８４の構成について説明する。第２の受信回路（ＲＸ＿Ｒ）８４は、受信処理部５１−１乃至５１−４、結合部５２、ＥＣＣ処理部５３、及び並べ替え処理部５４から構成される。

受信処理部５１−１（図１９）は、受信アンプ６１−１、クロック再生部６２−１、ＡＤＣ（Ａｎａｌｏｇ Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｅｒ）６３−１、復調部６４−１、およびフレーム同期部６５−１から構成される。受信処理部５１−２は、受信アンプ６１−２、クロック再生部６２−２、ＡＤＣ６３−２、復調部６４−２、およびフレーム同期部６５−２から構成される。受信処理部５１−３は、受信アンプ６１−３、クロック再生部６２−３、ＡＤＣ６３−３、復調部６４−３、及びフレーム同期部６５−３から構成される。受信処理部５１−４は、受信アンプ６１−４、クロック再生部６２−４、ＡＤＣ６３−４、復調部６４−４、およびフレーム同期部６５−４から構成される。

送信装置（ＣＩＳ）１１ｋの送信アンプ３４−１から送信された信号は、受信アンプ６１−１に入力され、送信アンプ３４−２から送信された信号は、受信アンプ６１−２に入力される。送信アンプ３４−３から送信された信号は、受信アンプ６１−３に入力され、送信アンプ３４−４から送信された信号は受信アンプ６１−４に入力される。

このように、受信装置（受信ＬＳＩ）１２ｋには、伝送路に近い構成を下位の構成とすると、ＥＣＣ処理部５３より下位の位置に結合部５２が設けられる。また、結合部５２より下位の位置に、伝送路Ｃ１乃至Ｃ４に対応して、受信アンプ（６１−１〜６１−４）、クロック再生部（６２−１〜６２−４）、ＡＤＣ（６３−１〜６３−４）、復調部（６４−１〜６４−４）、及びフレーム同期部（６５−１〜６５−４）を有する受信処理部５１（５１−１〜５１−４）が設けられる。

受信処理部５１−１の受信アンプ６１−１は、送信装置（ＣＩＳ）１１ｋから送信されてきた信号を受信し、信号電圧を調整して出力する。受信アンプ６１−１から出力された信号は、クロック再生部６２−１とＡＤＣ６３−１に入力される。

クロック再生部６２−１は、入力信号のエッジを検出することによってビット同期をとり、エッジの検出周期に基づいてクロック信号を再生する。クロック再生部６２−１は、再生したクロック信号をＡＤＣ６３−１に出力する。

ＡＤＣ６３−１は、クロック再生部６２−１により再生されたクロック信号に従って入力信号のサンプリングを行い、サンプリングによって得られたフレームデータを復調部６４−１に出力する。

復調部６４−１は、送信側ブロック１１の変調部３２−１における変調方式に対応する方式でフレームデータの復調を行い、復調後のフレームデータをフレーム同期部６５−１に出力する。

フレーム同期部６５−１は、復調部６４−１から供給されたフレームデータから開始コードと終了コードを検出し、フレーム同期をとる。フレーム同期部６５−１は、開始コードから終了コードまでのデータをパケットデータとして検出し、ペイロードに格納されている符号化データを結合部５２に出力する。

受信処理部５１−２乃至５１−４においても、受信処理部５１−１の各部において行われる処理と同様の処理が行われる。すなわち、受信処理部５１−２においては、伝送路Ｃ２を介して送信されてきた信号のサンプリング、サンプリングにより得られたフレームデータの復調、およびフレーム同期処理が行われ、符号化データが結合部５２に出力される。受信処理部５１−３においては、伝送路Ｃ３を介して送信されてきた信号のサンプリング、サンプリングにより得られたフレームデータの復調、およびフレーム同期処理が行われ、符号化データが結合部５２に出力される。受信処理部５１−４においては、伝送路Ｃ４を介して送信されてきた信号のサンプリング、サンプリングにより得られたフレームデータの復調、およびフレーム同期処理が行われ、符号化データが結合部５２に出力される。

結合部５２は、受信処理部５１−１乃至５１−４から供給された符号化データを、送信装置（ＣＩＳ）１１ｋの分割部２４による各伝送路への割り当て順と逆順で並び替えることによって伝送路結合（統合）を行う。

図２５は、保持データ（送信データ）の伝送路結合の例を示す図である。

ブロック１乃至１２の符号化データの伝送路分割が、図２２において説明したように、行われているものとする。この場合、結合部５２においては、伝送路分割時の各伝送路への割り当て順と逆順で符号化データが並び替えられ、図２５の白抜き矢印の先に示すような、ＥＣＣ処理部２３からの出力順と同じ並びの符号化データが生成される。結合部５２は、並び替えを行うことによって生成した各符号語を構成するブロック１乃至１２の符号化データを順にＥＣＣ処理部５３に出力する。

符号化データに続けてパディングデータが受信処理部５１−１乃至５１−４から供給された場合、結合部５２はパディングデータを除去し、符号化データのみを出力する。

ＥＣＣ処理部５３は、結合部５２から供給された符号化データに含まれるパリティに基づいて誤り訂正演算を行うことによって送信データの誤りを検出し、検出した誤りの訂正を行う。

図２６は、ＥＣＣ処理部５３による誤り訂正復号の例を示す図である。

例えば、図２６の上段に示す符号語のデータが符号化データとして、送信装置（ＣＩＳ）１１ｋから送信され、白抜き矢印＃１１の先に示すようなデータが受信された場合について説明する。図２６の受信データ中のビットＥ１，Ｅ２は、誤りのあるビットを表す。

この場合、ＥＣＣ処理部５３においては、パリティに基づく誤り訂正演算が行われることによってビットＥ１，Ｅ２が検出され、白抜き矢印＃１２の先に示すように訂正される。ＥＣＣ処理部５３は、各符号語を対象として誤り訂正復号を行い、誤り訂正後の送信データを並べ替え処理部５４に出力する。

並べ替え処理部５４は、ＥＣＣ処理部５３から供給された８ビット単位の送信データを、送信装置（ＣＩＳ）１１ｋの並べ替え処理部２２による並び替えの順番と逆順で並び替える。すなわち、並べ替え処理部５４においては、図２０を参照して説明した処理と逆の処理が行われることによって、８ビット単位の送信データが、１２ビットなどの所定のビット数単位の送信データに変換される。並べ替え処理部５４は、並び替えを行うことによって得られた送信データを信号処理部５５に出力する。

信号処理部５５は、並べ替え処理部５４から供給された送信データを用いて各種の処理を行う。例えば、送信データが画像を構成する画素データである場合、信号処理部５５においては、画素データに基づいて１フレームの画像が生成され、画像データの圧縮、画像の表示、記録媒体に対する画像データの記録などの各種の処理が行われる。

次に、送信装置（ＣＩＳ）１１ｋと受信装置（受信ＬＳＩ）１２ｋの一連の処理について説明する。まず、図２７のフローチャートを参照して、送信装置（ＣＩＳ）１１ｋの送信処理について説明する。

ステップＳ１において、信号処理部２１は信号処理を行い、信号処理を行うことによって得られた保持データ（送信データ）を出力する。

ステップＳ２において、並べ替え処理部２２は、信号処理部２１から供給された保持データ（送信データ）を取得し、図２０を参照して説明したようにしてデータの並び替えを行う。

ステップＳ３において、ＥＣＣ処理部２３は、並び替えによって得られた８ビット単位の送信データに基づいてパリティを計算し、送信データに付加することによって誤り訂正符号化を行う。

ステップＳ４において、分割部２４は、誤り訂正符号化によって得られた符号化データの伝送路分割を行う。ステップＳ５乃至Ｓ８の処理は、送信処理部２５−１乃至２５−４において並行して行われる。

すなわち、ステップＳ５において、フレーム化部３１−１乃至３１−４は、それぞれ、誤り訂正符号化によって得られた符号化データをペイロードに格納し、ヘッダとフッタを付加することによってパケットを生成する。また、フレーム化部３１−１乃至３１−４は、パケットの先頭に開始コードを付加し、末尾に終了コードを付加することによってフレーム化を行う。

ステップＳ６において、変調部３２−１乃至３２−４は、それぞれ、フレーム化によって得られた伝送フレームを構成するフレームデータを対象として変調処理を行う。

ステップＳ７において、ＤＡＣ３３−１乃至３３−４は、それぞれ、変調処理を行うことによって得られたフレームデータにＤ／Ａ変換を施す。

ステップＳ８において、送信アンプ３４−１乃至３４−４は、それぞれ、Ｄ／Ａ変換によって得られた信号を受信装置（受信ＬＳＩ）１２ｋに送信する。ステップＳ２乃至Ｓ８の処理は、信号処理部２１から出力された全ての保持データ（送信データ）を対象として繰り返し行われ、全ての保持データ（送信データ）を対象とした処理が終わったとき、終了される。

次に、図２８のフローチャートを参照して、受信装置（受信ＬＳＩ）１２ｋの受信処理について説明する。

ステップＳ１１乃至Ｓ１５の処理は、受信処理部５１−１乃至５１−４において並行して行われる。すなわち、ステップＳ１１において、受信アンプ６１−１乃至６１−４は、それぞれ、送信装置（ＣＩＳ）１１ｋから送信されてきた保持データ（送信データ）を受信し、信号電圧を調整する。

ステップＳ１２において、クロック再生部６２−１乃至６２−４は、それぞれ、受信アンプ６１−１乃至６１−４から供給された信号のエッジを検出し、クロック信号を再生する。

ステップＳ１３において、ＡＤＣ６３−１乃至６３−４は、クロック再生部６２−１乃至６２−４により再生されたクロック信号に従ってサンプリングを行う。

ステップＳ１４において、復調部６４−１乃至６４−４は、サンプリングにより得られたフレームデータを対象として復調処理を行う。

ステップＳ１５において、フレーム同期部６５−１乃至６５−４は、復調部６４−１乃至６４−４から供給されたフレームデータから開始コードと終了コードを検出することによってフレーム同期をとる。フレーム同期部６５−１乃至６５−４は、ペイロードに格納されている符号化データを結合部５２に出力する。

ステップＳ１６において、結合部５２は、フレーム同期部６５−１乃至６５−４から供給された符号化データを、伝送路分割時の各伝送路への割り当て順と逆順で並び替えることによって伝送路結合を行う。

ステップＳ１７において、ＥＣＣ処理部５３は、符号化データにより構成される符号語に含まれるパリティに基づいて誤り訂正復号を行い、保持データ（送信データ）の誤りを訂正する。

ステップＳ１８において、並べ替え処理部５４は、誤り訂正後の送信データの並び替えを行い、保持データ（送信データ）ｋにおいて信号処理部２１から出力されたデータと同じ所定のビット数単位の信号を生成する。ステップＳ１１乃至Ｓ１８の処理は、送信装置（ＣＩＳ）１１ｋから送信された信号を対象とした処理が終了するまで繰り返し行われる。

送信装置（ＣＩＳ）１１ｋから送信されてきた保持データ（送信データ）を対象とした処理が終了したとき、ステップＳ１９において、信号処理部５５は、並べ替え処理部５４から供給された保持データ（送信データ）に基づいて信号処理を行う。信号処理部５５は、信号処理が終了したとき、処理を終了する。

以上のように、伝送システム１ｎにおいては、伝送路上において生じた保持データ（送信データ）の誤りが、送信データに付加されている誤り訂正符号を用いて訂正される。これにより、保持データ（送信データ）の誤りが生じた場合に保持データ（送信データ）の再送を送信装置（ＣＩＳ）１１ｋに対して要求する必要がないため、エラー対策を確保しつつ、データ伝送のリアルタイム性を確保することができる。また、再送要求用の伝送路を設ける必要がないため、回路構成の簡易化、コストの削減を図ることができる。回路構成を簡易なものにすることができることによって消費電力を削減することもできる。

さらに、符号化データを分割し、分割後の処理を並列に行った上で、複数の伝送路を用いて符号化データを並列に伝送することによって高速なデータ伝送が可能になる。

また、伝送路分割／結合をＥＣＣ処理部２３、５３より下位の位置で行うことによって、ＥＣＣ処理部２３、５３を送信装置（ＣＩＳ）１１ｋと受信装置（受信ＬＳＩ）１２ｋのそれぞれに１つずつ設ければ済み、回路規模を削減することが可能になる。

例えば、誤り訂正符号化を行うＥＣＣ処理部２３より上位で伝送路分割を行うとした場合、伝送路数と同じ数のＥＣＣ処理部２３を用意する必要があり、送信装置（ＣＩＳ）１１ｋの回路規模が大きくなってしまうが、そのようなことを防ぐことが可能になる。また、誤り訂正復号を行うＥＣＣ処理部５３より上位で伝送路結合を行うとした場合、伝送路数と同じ数のＥＣＣ処理部５３を用意する必要があり、受信装置（受信ＬＳＩ）１２ｋの回路規模が大きくなってしまうがそのようなことを防ぐことが可能になる。

誤り訂正符号化を伝送路分割後に行う送信装置（ＣＩＳ）１１ｌの構成と、誤り訂正復号を伝送路結合前に行う受信装置（受信ＬＳＩ）１２ｌの構成を図２９に示す。図２９の送信装置（ＣＩＳ）１１ｌには、分割部２４より下位の位置に、伝送路数と同じ数のＥＣＣ処理部であるＥＣＣ処理部２３−１乃至２３−４が設けられている。また、受信装置（受信ＬＳＩ）１２ｌには、結合部５２より下位の位置に、伝送路数と同じ数のＥＣＣ処理部であるＥＣＣC処理部５３−１乃至５３−４が設けられている。

また、伝送路分割前に誤り訂正符号化を行い、同じ符号語を構成する符号化データを異なる伝送路で伝送することによって、伝送路で生じたバースト誤り（連続誤り）を復号後の符号語中に分散させることができ、誤り訂正能力を向上させることが可能になる。

例えば、図２５の左側に示すように伝送路Ｃ２において２バイトのバースト誤りが生じた場合を考える。伝送路Ｃ２において続けて伝送されたブロック６の符号化データとブロック１０の符号化データは誤りのあるデータである。図２５に示すブロックのうち、斜線を付しているブロックは誤りが生じた符号化データのブロックを表し、斜線を付していないブロックは誤りが生じていない符号化データのブロックを表す。

この場合、白抜き矢印の先に示すように、伝送路結合後の符号化データにおいては、伝送路Ｃ２を介して伝送されたブロック６の符号化データとブロック１０の符号化データが異なる符号語中に分散することになる。一般に、誤り訂正符号ではバースト誤りに弱いものが多い。例えばＲｅｅｄ Ｓｏｌｏｍｏｎ符号では１符号語あたりに訂正できる誤り数が決まっているため、１符号語に集中するバースト誤りを符号語間で分散させることができれば、誤り訂正能力を高めることができることになる。

＜１７．第１６の実施形態（伝送システムの例１６）＞
本技術に係る第１６の実施形態の伝送システムは、第１５の実施形態の伝送システムにおいて、第１の受信回路が単相クロックを受信する、伝送システムである。この場合、受信装置が、送信装置に単相クロックを送信することにより、送信装置の第１の受信回路は、単相クロックを受信するようになっている。

本技術に係る第１６の実施形態の伝送システムによれば、受信装置が単相クロックを送信することにより、送信装置は、その受信された単相クロックにより駆動することができる。

図３０に、本技術に係る第１６の実施形態の伝送システムの一例である伝送システム１ｐを示す。図３０は、本技術を適用した伝送システムの構成例を示すブロック図である。なお、特に断りがない限り、「上」とは、図３０中の上方向を意味し、「下」とは、図３０中の下方向を意味するものとする。また、上述した伝送システム１〜１ｏと共通する構成要素については同一の符号を付し、説明を適宜、省略する。

図３０に示す伝送システム１ｐが、図１８に示す伝送システム１ｎと異なる点は、受信装置（受信ＬＳＩ）１２ｍの第２の送信回路（クロック送信回路）８２ａが、送信装置（ＣＩＳ）１１ｍに単相クロック送信している点である。これにより、送信装置（ＣＩＳ）１１ｍの第１の受信回路（クロック受信回路）４１ａは、単相クロックを受信することができる。また、送信装置（ＣＩＳ）１１ｍは、第１の送信回路（ＴＸ＿Ｔ）４２ａから、受信装置（受信ＬＳＩ）１２ｍの第２の受信回路（ＲＸ＿Ｒ）８４ａに、保持データ（ＤＡＴＡ）を送信する。

なお、本技術に係る第１６の実施形態の伝送システム１ｐは、図３に示した本技術に係る第３の実施形態の伝送システム１ｂに、第１の送信回路（ＴＸ＿Ｔ）４２ａと、信号処理部２１と、第２の受信回路（ＲＸ＿Ｒ）８４ａと、信号処理部５５を付加したものである。

以上説明したように、本技術に係る第１６の実施形態の伝送システム１ｐによれば、受信装置（受信ＬＳＩ）１２ｍが送信装置（ＣＩＳ）１１ｍに単相クロックを送信することにより、送信装置（ＣＩＳ）１１ｍの第１の受信回路（クロック受信回路）４１ａは、単相クロックを受信する。また、送信装置（ＣＩＳ）１１ｍの第１の送信回路（ＴＸ＿Ｔ）４２ａは、保持データ（ＤＡＴＡ）を単相で送信する。この場合、実施形態の伝送システム１ｐは、送信装置（ＣＩＳ）１１ｍと受信装置（受信ＬＳＩ）１２ｍとの間で、ＡＣ結合をしてもよく、また、８Ｂ１０Ｂやマンチェスタ符号化を行うようにしてもよい。

＜１８．第１７の実施形態（伝送システムの例１７）＞
図３１に、本技術に係る第１７の実施形態の伝送システムの一例である伝送システム１ｑを示す。図３１は、本技術を適用した伝送システム１ｑの構成例を示すブロック図である。なお、特に断りがない限り、「上」とは、図３１中の上方向を意味し、「下」とは、図３１中の下方向を意味するものとする。また、上述した伝送システム１〜１ｑと共通する構成要素については同一の符号を付し、説明を適宜、省略する。

図３２に、本技術に係る第１７の実施形態の伝送システムの一例である伝送システム１ｑのタイミングチャートを示す。図３２は、外部装置（Ｉ２Ｃ ＴＸ７１）が送信する外部データ（ＳＤＡ）と、受信装置（受信ＬＳＩ）１２ｎの第２の送信回路（クロック送信回路）８２の差動クロック（ＣＬＫ、ＣＬＫＢ）と、外部データ（ＳＤＡ）とクロック（ＣＬＫ、ＣＬＫＢ）とを重畳させた重畳後の信号ＡＡＡを示す説明図である。

本技術に係る第１７の実施形態の伝送システム１ｑは、図４に示した本技術に係る第４の実施形態の伝送システム１ｃに、第１の送信回路（ＴＸ＿Ｔ）４２と、信号処理部２１と、第２の受信回路（ＲＸ＿Ｒ）８４と、信号処理部５５を付加したものである。

図３１に示す伝送システム１ｑが、図１８に示す伝送システム１ｎと異なる点は、第２の送信回路（クロック送信回路）８２が送信するクロック（ＣＬＫ、ＣＬＫＢ）と外部装置（Ｉ２Ｃ ＴＸ７１）の外部データ（ＳＤＡ）とを差動のコモンレベルで震動させている点である。第１７の実施形態では、受信装置（受信ＬＳＩ）１２ｎの外部でクロック（ＣＬＫ、ＣＬＫＢ）に外部装置（Ｉ２Ｃ ＴＸ７１）の外部データ（ＳＤＡ）を重畳させているので、受信装置（受信ＬＳＩ）１２ｎに特別な仕組みが不要となる。

これにより、送信装置（ＣＩＳ）１１ｎは、外部装置（Ｉ２Ｃ ＴＸ７１）が送信する外部データ（ＳＤＡ）と受信装置（受信ＬＳＩ）１２ｎが送信するクロック（ＣＬＫ、ＣＬＫＢ）とが重畳された、差動信号を受信することができる。

送信装置（ＣＩＳ）１１ｎは、フィルタ４４を備え、フィルタ４４が、外部装置（Ｉ２Ｃ ＴＸ７１）が送信する外部データ（ＳＤＡ）と受信装置（受信ＬＳＩ）１２ｎが送信するクロック（ＣＬＫ、ＣＬＫＢ）とが重畳された信号ＡＡＡから、当該受信装置（受信ＬＳＩ）１２ｎが送信したクロック（ＣＬＫ、ＣＬＫＢ）を分離する。また、フィルタ４４は、その分離したクロック（ＣＬＫ、ＣＬＫＢ）を第１の受信回路（クロック受信回路）４１ｂに送信し、外部データ（ＳＤＡ）をＩ２ＣＲＣＶ１３に送信する。

なお、クロック（ＣＬＫ、ＣＬＫＢ）に外部装置（Ｉ２Ｃ ＴＸ７１）の外部データ（ＳＤＡ）を重畳させる期間をブランキング期間に実施することにより、重畳された信号ＡＡＡの品質に影響を与えない。そのため、クロック（ＣＬＫ、ＣＬＫＢ）に外部データ（ＳＤＡ）を重畳する場合は、送信装置（ＣＩＳ）１１ｃが保持データ（ＤＡＴＡ、ＤＡＴＡＢ）を送信するブランキング期間を使用することが望ましい。

また、第１７の実施形態の伝送システム１ｑでは、クロック（ＣＬＫ、ＣＬＫＢ）に外部装置（Ｉ２Ｃ ＴＸ７１）の外部データ（ＳＤＡ）を重畳させたが、これに限定されるものではなく、例えば、参照クロックｒｅｆＣＬＫ＿Ｒと外部装置（Ｉ２Ｃ ＴＸ７１）のＳＣＬを一体化させてもよい。この場合、受信装置（受信ＬＳＩ）１２ｎは、受信装置（受信ＬＳＩ）１２ｎ内部で外部装置（Ｉ２Ｃ ＴＸ７１）のＳＣＬを生成することにより、クロック源７２の水晶発振子を基準にすることができるため、送受信のクロックのジッタ差を低減させることができる。

なお、図３１では、受信装置（受信ＬＳＩ）１２ｎの外側に、クロック（ＣＬＫ、ＣＬＫＢ）に外部装置（Ｉ２Ｃ ＴＸ７１）の外部データ（ＳＤＡ）を重畳する回路が配置されているが、受信装置（受信ＬＳＩ）１２ｎが備えるようにしてもよい。

＜１９．第１８の実施形態（伝送システムの例１８）＞
図３３に、本技術に係る第１８の実施形態の伝送システムの一例である伝送システム１ｒを示す。図１８は、本技術を適用した伝送システム１ｒの構成例を示すブロック図である。なお、特に断りがない限り、「上」とは、図３３中の上方向を意味し、「下」とは、図３３中の下方向を意味するものとする。また、上述した伝送システム１〜１ｑと共通する構成要素については同一の符号を付し、説明を適宜、省略する。

図３４に、本技術に係る第１８の実施形態の伝送システムの一例である伝送システム１ｒのタイミングチャートを示す。図３４は、外部装置（Ｉ２Ｃ ＴＸ７１）が送信する外部データ（ＳＤＡ）と、受信装置（受信側ブロック）１２ｄの第２の送信回路（ＴＸ＿Ｒ）８２ａのクロック（ＣＬＫ）と、外部データ（ＳＤＡ）とクロック（ＣＬＫ）とを重畳させた重畳後の信号ＢＢＢを示す説明図である。

本技術に係る第１８の実施形態の伝送システム１ｒは、図６に示した本技術に係る第５の実施形態の伝送システム１ｄに、第１の送信回路（ＴＸ＿Ｔ）４２ａと、信号処理部２１と、第２の受信回路（ＲＸ＿Ｒ）８４ａと、信号処理部５５を付加したものである。

図３３に示すように、本技術に係る第１８の実施形態の伝送システム１ｒは、フィルタ４４ａを備えている。本技術に係る第１８の実施形態の伝送システム１ｒは、クロック（ＣＬＫ）に、外部装置（Ｉ２Ｃ ＴＸ７１）の外部データ（ＳＤＡ）をワイヤードＯＲすることにより重畳させている。これにより、送信装置（ＣＩＳ）１１ｏは、外部装置（Ｉ２Ｃ ＴＸ７１）が送信する外部データ（ＳＤＡ）と受信装置（受信ＬＳＩ）１２ｏが送信するクロック（ＣＬＫ）とが重畳された、単相信号を受信する。

このように、送信装置（ＣＩＳ）１１ｏは、外部装置（Ｉ２ＣＴＸ７１）が送信する外部データ（ＳＤＡ）と受信装置（受信ＬＳＩ）１２ｏが送信するクロックとが重畳された信号を受信することができる。

また、送信装置（ＣＩＳ）１１ｏは、フィルタ４４ａを備え、フィルタ４４ａが、外部装置（Ｉ２Ｃ ＴＸ７１）が送信する外部データ（ＳＤＡ）と受信装置（受信ＬＳＩ）１２ｏが送信するクロック（ＣＬＫ）とが重畳された信号から、当該受信装置（受信ＬＳＩ）１２ｏが送信したクロック（ＣＬＫ）を分離する。また、フィルタ４４ａは、その分離したクロック（ＣＬＫ）を第１の受信回路（クロック受信回路）４１ｂに送信し、外部データ（ＳＤＡ）をＩ２ＣＲＣＶ１３に送信する。

送信装置（ＣＩＳ）１１ｏは、第１の送信回路（ＴＸ＿Ｔ）４２ａを備え、第１の送信回路（ＴＸ＿Ｔ）４２ａは、保持データ（ＤＡＴＡ）を受信装置（受信ＬＳＩ）１２ｏに送信する。受信装置（受信ＬＳＩ）１２ｏは、第２の受信回路（ＲＸ＿Ｒ）８４ａにおいて、送信装置（ＣＩＳ）１１ｏの第１の送信回路（ＴＸ＿Ｔ）４２ａから送信された保持データ（ＤＡＴＡ）を受信する。

＜２０．第１９の実施形態（伝送システムの例１９）＞
図３５に、本技術に係る第１９の実施形態の伝送システムの一例である伝送システム１ｓを示す。図３５は、本技術を適用した伝送システム１ｓの構成例を示すブロック図である。なお、特に断りがない限り、「上」とは、図３５中の上方向を意味し、「下」とは、図３５中の下方向を意味するものとする。また、上述した伝送システム１〜１ｒと共通する構成要素については同一の符号を付し、説明を適宜、省略する。

図３６に、本技術に係る第１９の実施形態の伝送システムの一例である伝送システム１ｓのタイミングチャートを示す。図３６は、外部装置（Ｉ２Ｃ ＴＸ７１）が送信する外部データ（ＳＤＡ）と、受信装置（受信側ブロック）１２ｐの第２の送信回路（ＴＸ＿Ｒ）８２ｂが送信するクロック（ＣＬＫ）と、送信装置（ＣＩＳ）１１ｐの第１の送信回路（ＴＸ＿Ｔ）４２ａが送信する保持データ（ＤＡＴＡ）と、外部データ（ＳＤＡ）とクロック（ＣＬＫ）と保持データ（ＤＡＴＡ）とが重畳させた重畳後の信号ＣＣＣを示す説明図である。

本技術に係る第１９の実施形態の伝送システム１ｓは、図８に示した本技術に係る第６の実施形態の伝送システム１ｅに、第１の送信回路（ＴＸ＿Ｔ）４２ａと、信号処理部２１と、第２の受信回路（ＲＸ＿Ｒ）８４ａと、信号処理部５５を付加したものである。

図３５に示すように、本技術に係る第１９の実施形態の伝送システム１ｓは、送信装置（ＣＩＳ）１１ｐに第１の送信パターンキャンセルフィルタ４７と、受信装置（受信ＬＳＩ）１２ｐに第２の送信パターンキャンセルフィルタ８７を更に備えている。本技術に係る第１９の実施形態の伝送システム１ｓは、第１８の実施形態の伝送システム１ｒにおいて、外部装置（Ｉ２Ｃ ＴＸ７１）が送信する外部データ（ＳＤＡ）に受信装置（受信ＬＳＩ）１２ｐの第２の送信回路（クロック送信回路）８２ｂが送信するクロック（ＣＬＫ）が重畳された信号に、更に、送信装置（ＣＩＳ）１１ｐの第１の送信回路（ＴＸ＿Ｔ）４２ａが送信する保持データ（ＤＡＴＡ）が重畳されるようになっている。

送信装置（ＣＩＳ）１１ｐは、外部装置（Ｉ２Ｃ ＴＸ７１）が送信する外部データ（ＳＤＡ）と受信装置（受信ＬＳＩ）１２ｐが送信するクロック（ＣＬＫ）と送信装置（ＣＩＳ）１１ｐが受信装置（受信ＬＳＩ）１２ｐに送信する保持データ（ＤＡＴＡ）とが重畳された信号ＣＣＣを受信する。

この場合、送信装置（ＣＩＳ）１１ｐは、第１の送信パターンキャンセルフィルタ４７を備え、第１の送信パターンキャンセルフィルタ４７が、第１の逆パターン生成部４５と、 第１のミキサー４６と、フィルタ４４ｅとを有している。第１の逆パターン生成部４５は、保持データ（ＤＡＴＡ）の波形の逆の波形となる第１の逆パターンを生成する。第１のミキサー４６は、生成された第１の逆パターンを、外部装置（Ｉ２ＣＴＸ７１）が送信する外部データ（ＳＤＡ）と受信装置（受信ＬＳＩ）１２ｐが送信するクロック（ＣＬＫ）と保持データ（ＤＡＴＡ）とが重畳された信号ＣＣＣに混合し、外部装置（Ｉ２ＣＴＸ７１）が送信する外部データ（ＳＤＡ）と受信装置（受信ＬＳＩ）１２ｐが送信するクロック（ＣＬＫ）と保持データ（ＤＡＴＡ）とが重畳された信号ＣＣＣから、当該保持データ（ＤＡＴＡ）の波形を打ち消して、受信装置（受信ＬＳＩ）１２ｐが送信するクロック（ＣＬＫ）及び外部データ（ＳＤＡ）を分離する。このように、第１のミキサー４６は、受信装置（受信ＬＳＩ）１２ｅが送信するクロック（ＣＬＫ）及び外部データ（ＳＤＡ）を分離することができる。

フィルタ４４ｅは、クロック（ＣＬＫ）及び外部データ（ＳＤＡ）が重畳された信号から、クロック（ＣＬＫ）と外部データ（ＳＤＡ）とに分離する。第１の送信パターンキャンセルフィルタ４７は、フィルタ４４ｅによって分離された外部データ（ＳＤＡ）をＩ２ＣＲＣＶ１３に送信し、クロック（ＣＬＫ）を第１の受信回路（クロック受信回路）４１ｂに送信する。なお、フィルタ４４ｅは、例えば、周波数フィルタや電圧検知フィルタなどにより構成される。例えば、クロック（ＣＬＫ）と外部データ（ＳＤＡ）との周波数帯が異なる場合、フィルタ４４ｅを周波数フィルタで構成することができる。この場合、フィルタ４４ｅは、クロック（ＣＬＫ）と外部データ（ＳＤＡ）との周波数帯が異なるため、周波数帯に応じてクロック（ＣＬＫ）と外部データ（ＳＤＡ）とに分離することができる。

また、クロック（ＣＬＫ）と外部データ（ＳＤＡ）との周波数帯が同一の場合は、フィルタ４４ｅは、周波数フィルタの代わりに、電圧検知フィルタで構成されていてもよい。この場合、フィルタ４４ｅは、電圧検知フィルタによって検知される電圧値によって、外部データ（ＳＤＡ）をクロック（ＣＬＫ）から分離することができる。

なお、第１の送信パターンキャンセルフィルタ４７は、保持データ（ＤＡＴＡ）の差動信号を取得することができる場合は、第１のミキサー４６が、保持データ（ＤＡＴＡ）の差動信号と、外部装置（Ｉ２ＣＴＸ７１）が送信する外部データ（ＳＤＡ）、受信装置（受信ＬＳＩ）１２ｅが送信するクロック（ＣＬＫ）、及び保持データ（ＤＡＴＡ）が重畳された信号とを混合し、外部装置（Ｉ２ＣＴＸ７１）が送信する外部データ（ＳＤＡ）、受信装置（受信ＬＳＩ）１２ｅが送信するクロック（ＣＬＫ）、及び保持データ（ＤＡＴＡ）が重畳された信号から、当該保持データ（ＤＡＴＡ）の波形を打ち消して、受信装置（受信ＬＳＩ）１２ｅが送信するクロック（ＣＬＫ）及び外部データ（ＳＤＡ）を分離してもよい。この場合、第１の逆パターン生成部４５が無くても、第１の送信パターンキャンセルフィルタ４７は、クロック（ＣＬＫ）及び外部データ（ＳＤＡ）を分離する処理を、一体化して実現することができる。

また、受信装置（受信ＬＳＩ）１２ｐは、第２の送信パターンキャンセルフィルタ８７を備え、第２の送信パターンキャンセルフィルタ８７が、第２の逆パターン生成部８５と、第２のミキサー８６と、を有している。第２の逆パターン生成部８５は、外部データ（ＳＤＡ）の波形の逆の波形となる第２の逆パターン及び受信装置（受信ＬＳＩ）１２ｐが送信するクロック（ＣＬＫ）の波形の逆の波形となる第３の逆パターンを生成する。第２のミキサー８６は、生成された、第２の逆パターンの波形及び第３の逆パターンの波形を、外部装置（Ｉ２ＣＴＸ７１）が送信する外部データ（ＳＤＡ）と受信装置（受信ＬＳＩ）１２ｐが送信するクロック（ＣＬＫ）と保持データ（ＤＡＴＡ）とが重畳された信号ＣＣＣに混合し、外部装置（Ｉ２ＣＴＸ７１）が送信する外部データ（ＳＤＡ）と受信装置（受信ＬＳＩ）１２ｐが送信するクロックと保持データ（ＤＡＴＡ）とが重畳された信号ＣＣＣから、当該外部データ（ＳＤＡ）の波形及び当該受信装置（受信ＬＳＩ）１２ｐが送信するクロック（ＣＬＫ）の波形を打ち消して、保持データ（ＤＡＴＡ）を分離する。このように、第２の送信パターンキャンセルフィルタ８７は、保持データ（ＤＡＴＡ）を分離することができる。

なお、第２の送信パターンキャンセルフィルタ８７は、外部データ（ＳＤＡ）の波形の差動信号及び受信装置（受信ＬＳＩ）１２が送信するクロックの差動信号を取得することができる場合は、外部データ（ＳＤＡ）の波形の差動信号及び受信装置（受信ＬＳＩ）１２ｅが送信するクロック（ＣＬＫ）の差動信号と、外部装置（Ｉ２ＣＴＸ７１）が送信する外部データ（ＳＤＡ）、受信装置（受信ＬＳＩ）１２ｅが送信するクロック（ＣＬＫ）、及び保持データ（ＤＡＴＡ）が重畳された信号とを混合し、外部装置（Ｉ２ＣＴＸ７１）が送信する外部データ（ＳＤＡ）、受信装置（受信ＬＳＩ）１２ｅが送信するクロック（ＣＬＫ）、及び保持データ（ＤＡＴＡ）が重畳された信号から、当該外部データ（ＳＤＡ）の波形及び当該受信装置（受信ＬＳＩ）１２ｅが送信するクロック（ＣＬＫ）の波形を打ち消して、保持データ（ＤＡＴＡ）を分離してもよい。この場合、第２の逆パターン生成部８５が無くても、第２の送信パターンキャンセルフィルタ８７は、保持データ（ＤＡＴＡ）を分離する処理を、一体化して実現することができる。

なお、第２の送信パターンキャンセルフィルタ８７は、クロック（ＣＬＫ）と外部データ（ＳＤＡ）との周波数帯が異なる場合、周波数フィルタを含んで構成されていてもよい。第２の送信パターンキャンセルフィルタ８７が、例えば、周波数フィルタを含んで構成されていた場合、第２の逆パターン生成部８５において、外部データ（ＳＤＡ）の波形の逆の波形となる第２の逆パターンを生成しなくても、クロック（ＣＬＫ）と外部データ（ＳＤＡ）との周波数帯が異なるため、周波数帯に応じてクロック（ＣＬＫ）と外部データ（ＳＤＡ）とに分離することができる。

また、クロック（ＣＬＫ）と外部データ（ＳＤＡ）との周波数帯が同一の場合は、第２の送信パターンキャンセルフィルタ８７は、周波数フィルタの代わりに、電圧検知フィルタを含んで構成されていてもよい。この場合、第２の送信パターンキャンセルフィルタ８７は、電圧検知フィルタによって検知される電圧値によって、外部データ（ＳＤＡ）をクロック（ＣＬＫ）から分離することができる。

そして、第２の送信パターンキャンセルフィルタ８７は、第２のミキサー８６によって分離された保持データ（ＤＡＴＡ）を第２の受信回路（ＲＸ＿Ｒ）８４ａに送信する。

なお、本技術に係る第１９の実施形態は、外部装置（Ｉ２ＣＴＸ７１）が送信する外部データ（ＳＤＡ）と受信装置（受信ＬＳＩ）１２が送信するクロック（ＣＬＫ）と保持データ（ＤＡＴＡ）とが重畳されていたが、当該外部データ（ＳＤＡ）、当該クロック（ＣＬＫ）、及び当該保持データ（ＤＡＴＡ、ＤＡＴＡＢ）の少なくともいずれか１つが差動化されていてもよい。

例えば、保持データ（ＤＡＴＡ、ＤＡＴＡＢ）とクロック（ＣＬＫ、ＣＬＫＢ）のそれぞれが、差動化された実施形態を第２０の実施形態に示し、保持データ（ＤＡＴＡ、ＤＡＴＡＢ）が差動化された実施形態を第２１の実施形態に示し、外部データ（ＳＤＡ、ＳＤＡＢ）、クロック（ＣＬＫ、ＣＬＫＢ）、及び保持データ（ＤＡＴＡ、ＤＡＴＡＢ）が差動化された実施形態を第２１の実施形態に示す。

＜２１．第２０の実施形態（伝送システムの例２０）＞
図３７に、本技術に係る第２０の実施形態の伝送システムの一例である伝送システム１ｔを示す。図３７は、本技術を適用した伝送システム１ｔの構成例を示すブロック図である。なお、特に断りがない限り、「上」とは、図３７中の上方向を意味し、「下」とは、図３７中の下方向を意味するものとする。また、上述した伝送システム１〜１ｓと共通する構成要素については同一の符号を付し、説明を適宜、省略する。

本技術に係る第２０の実施形態の伝送システム１ｔは、図１０に示した本技術に係る第７の実施形態の伝送システム１ｆに、第１の送信回路（ＴＸ＿Ｔ）４２と、信号処理部２１と、第２の受信回路（ＲＸ＿Ｒ）８４と、信号処理部５５を付加したものである。

図３７に示すように、本技術に係る第２０の実施形態の伝送システム１ｔは、第１９の実施形態の伝送システム１ｓと同様に、外部データ（ＳＤＡ）、クロック（ＣＬＫ）、及び保持データ（ＤＡＴＡ、ＤＡＴＡＢ）が重畳されている。

第２０の実施形態の伝送システム１ｔが、第１９の実施形態の伝送システム１ｓと異なる点は、外部装置（Ｉ２Ｃ ＴＸ７１）の外部データ（ＳＤＡ）が単相化されており、クロック（ＣＬＫ、ＣＬＫＢ）に外部データ（ＳＤＡ）がコモンモードによる変調がかけられている点である。また、クロック（ＣＬＫ、ＣＬＫＢ）と保持データ（ＤＡＴＡ、ＤＡＴＡＢ）とがワイヤードＯＲで変調されるとともに、差動化されている。

＜２２．第２１の実施形態（伝送システムの例２１）＞
図３８に、本技術に係る第２１の実施形態の伝送システムの一例である伝送システム１ｕを示す。図３８は、本技術を適用した伝送システム１ｕの構成例を示すブロック図である。なお、特に断りがない限り、「上」とは、図３８中の上方向を意味し、「下」とは、図３８中の下方向を意味するものとする。また、上述した伝送システム１〜１ｔと共通する構成要素については同一の符号を付し、説明を適宜、省略する。

本技術に係る第２１の実施形態の伝送システム１ｕは、図１１に示した本技術に係る第８の実施形態の伝送システム１ｇに、第１の送信回路（ＴＸ＿Ｔ）４２と、信号処理部２１と、第２の受信回路（ＲＸ＿Ｒ）８４と、信号処理部５５を付加したものである。

図３８に示すように、本技術に係る第２１の実施形態の伝送システム１ｕは、第２０の実施形態の伝送システム１ｔと同様に、外部データ（ＳＤＡ）、クロック（ＣＬＫ）、及び保持データ（ＤＡＴＡ、ＤＡＴＡＢ）が重畳されている。

第２１の実施形態の伝送システム１ｕが、第２０の実施形態の伝送システム１ｔと異なる点は、外部データ（ＳＤＡ）とクロック（ＣＬＫ）が単相化されており、保持データ（ＤＡＴＡ、ＤＡＴＡＢ）が差動化されている点である。この場合、外部データ（ＳＤＡ）とクロック（ＣＬＫ）は、ワイヤードＯＲで変調がかけられ、その変調のかけられた信号に保持データ（ＤＡＴＡ、ＤＡＴＡＢ）をコモンモードによる変調をかける構成になっている。

＜２３．第２２の実施形態（伝送システムの例２２）＞
図３９に、本技術に係る第２２の実施形態の伝送システムの一例である伝送システム１ｖを示す。図３９は、本技術を適用した伝送システム１ｖの構成例を示すブロック図である。なお、特に断りがない限り、「上」とは、図３９中の上方向を意味し、「下」とは、図３９中の下方向を意味するものとする。また、上述した伝送システム１〜１ｕと共通する構成要素については同一の符号を付し、説明を適宜、省略する。

本技術に係る第２２の実施形態の伝送システム１ｖは、図１２に示した本技術に係る第９の実施形態の伝送システム１ｈに、第１の送信回路（ＴＸ＿Ｔ）４２と、信号処理部２１と、第２の受信回路（ＲＸ＿Ｒ）８４と、信号処理部５５を付加したものである。

図３９に示すように、本技術に係る第２２の実施形態の伝送システム１ｖは、外部データ（ＳＤＡ、ＳＤＡＢ）、クロック（ＣＬＫ、ＣＬＫＢ）、及び保持データ（ＤＡＴＡ、ＤＡＴＡＢ）が重畳されている。

第２２の実施形態の伝送システム１ｖが、第２１の実施形態の伝送システム１ｕと異なる点は、外部データ（ＳＤＡ、ＳＤＡＢ）、クロック（ＣＬＫ、ＣＬＫＢ）、及び保持データ（ＤＡＴＡ、ＤＡＴＡＢ）が、全て差動化されている点である。この場合、外部データ（ＳＤＡ）、クロック（ＣＬＫ）、保持データ（ＤＡＴＡ）がワイヤードＯＲで変調がかけられるとともに、外部データ（ＳＤＡＢ）、クロック（ＣＬＫＢ）、保持データ（ＤＡＴＡＢ）がワイヤードＯＲで変調がかけられている。

＜２４．第２３の実施形態（伝送システムの例２３）＞
図４０に、本技術に係る第２３の実施形態の伝送システムの一例である伝送システム１ｗを示す。図４０は、本技術を適用した伝送システム１ｗの構成例を示すブロック図である。なお、特に断りがない限り、「上」とは、図４０中の上方向を意味し、「下」とは、図４０中の下方向を意味するものとする。また、上述した伝送システム１〜１ｖと共通する構成要素については同一の符号を付し、説明を適宜、省略する。

本技術に係る第２３の実施形態の伝送システム１ｗは、図１３に示した本技術に係る第１０の実施形態の伝送システム１ｉに、第１の送信回路（ＴＸ＿Ｔ）４２と、信号処理部２１と、第２の受信回路（ＲＸ＿Ｒ）８４と、信号処理部５５を付加したものである。

図４０に示すように、本技術に係る第２３の実施形態の伝送システム１ｗは、外部データ（ＳＤＡ）と保持データ（ＤＡＴＡ、ＤＡＴＡＢ）とが重畳されており、外部データ（ＳＤＡ）は、単相信号である。また、受信装置（受信ＬＳＩ）１２ｔが送信するクロック（ＣＬＫ、ＣＬＫＢ）と保持データ（ＤＡＴＡ、ＤＡＴＡＢ）は、差動信号を構成している。なお、外部データ（ＳＤＡ）は、保持データ（ＤＡＴＡ、ＤＡＴＡＢ）にコモンモードの変調をかける構成になっている。

フィルタ４４ｂは、外部装置（Ｉ２ＣＴＸ７１）が送信する外部データ（ＳＤＡ）と保持データ（ＤＡＴＡ、ＤＡＴＡＢ）とが重畳された信号から、外部データ（ＳＤＡ）を分離する。

＜２５．第２４の実施形態（伝送システムの例２４）＞
図４１に、本技術に係る第２４の実施形態の伝送システムの一例である伝送システム１ｘを示す。図４１は、本技術を適用した伝送システム１ｘの構成例を示すブロック図である。なお、特に断りがない限り、「上」とは、図４１中の上方向を意味し、「下」とは、図４１中の下方向を意味するものとする。また、上述した伝送システム１〜１ｗと共通する構成要素については同一の符号を付し、説明を適宜、省略する。

本技術に係る第２４の実施形態の伝送システム１ｘは、図１４に示した本技術に係る第１１の実施形態の伝送システム１ｊに、第１の送信回路（ＴＸ＿Ｔ）４２と、信号処理部２１と、第２の受信回路（ＲＸ＿Ｒ）８４と、信号処理部５５を付加したものである。

図４１に示すように、本技術に係る第２４の実施形態の伝送システム１ｘは、外部装置（Ｉ２Ｃ ＴＸ７１ａ）が送信する外部データ（ＳＤＡ、ＳＤＡＢ）と保持データ（ＤＡＴＡ、ＤＡＴＡＢ）とが重畳されている。また、外部データ（ＳＤＡ、ＳＤＡＢ）と受信装置（受信ＬＳＩ）１２ｕが送信するクロック（ＣＬＫ、ＣＬＫＢ）と保持データ（ＤＡＴＡ、ＤＡＴＡＢ）のそれぞれは、差動信号を構成している。外部データ（ＳＤＡ、ＳＤＡＢ）は、保持データ（ＤＡＴＡ、ＤＡＴＡＢ）にワイヤードＯＲで変調をかける構成になっている。

フィルタ４４ｂは、外部装置（Ｉ２ＣＴＸ７１ａ）が送信する外部データ（ＳＤＡ、ＳＤＡＢ）と保持データ（ＤＡＴＡ、ＤＡＴＡＢ）とが重畳された信号から、外部データ（ＳＤＡ、ＳＤＡＢ）を分離する。

＜２６．第２５の実施形態（伝送システムの例２５）＞
図４２に、本技術に係る第２５の実施形態の伝送システムの一例である伝送システム１ｙを示す。図４２は、本技術を適用した伝送システム１ｙの構成例を示すブロック図である。なお、特に断りがない限り、「上」とは、図４２中の上方向を意味し、「下」とは、図４２中の下方向を意味するものとする。また、上述した伝送システム１〜１ｘと共通する構成要素については同一の符号を付し、説明を適宜、省略する。

本技術に係る第２５の実施形態の伝送システム１ｙは、図１５に示した本技術に係る第１２の実施形態の伝送システム１ｋに、第１の送信回路（ＴＸ＿Ｔ）４２ａと、信号処理部２１と、第２の受信回路（ＲＸ＿Ｒ）８４ａと、信号処理部５５を付加したものである。

図４２に示すように、本技術に係る第２５の実施形態の伝送システム１ｙは、外部装置（Ｉ２Ｃ ＴＸ７１）が送信する外部データ（ＳＤＡ）と保持データ（ＤＡＴＡ）とが重畳されている。外部データ（ＳＤＡ）と保持データ（ＤＡＴＡ）のそれぞれは、単相信号である。この場合、外部データ（ＳＤＡ）は、保持データ（ＤＡＴＡ）にワイヤードＯＲで変調をかける構成になっている。なお、受信装置（受信ＬＳＩ）１２ｖは、第２の送信回路（クロック送信回路）８２ａが送信するクロック（ＣＬＫ）が単相クロックで構成されているが、差動クロックを構成してもよい。

フィルタ４４ｃは、外部装置（Ｉ２ＣＴＸ７１）が送信する外部データ（ＳＤＡ）と保持データ（ＤＡＴＡ）とが重畳された信号から、外部データ（ＳＤＡ）を分離する。

なお、本技術に係る第１乃至第２５の実施形態は、上述した実施形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。

例えば、外部データ（ＳＤＡ、ＳＤＡＢ）、保持データ（ＤＡＴＡ、ＤＡＴＡＢ）及びクロック（ＣＬＫ、ＣＬＫＢ）において、単相信号と差動信号について説明したが、差動化されている信号の片側を単相信号として使用しても、本技術において含まれるものとする。

また、受信装置（受信ＬＳＩ）１２は、第２の送信回路（クロック送信回路）８２から送信装置（ＣＩＳ）１１にクロック（ＣＬＫ、ＣＬＫＢ）を送信するようになっていたが、これに限定されるものではない。例えば、画像データ処理回路１２０で処理した画像データを送り返すようにしてもよく、また、プロジェクタで使用する制御信号を送信するようにしてもよい。

また、本明細書に記載された効果はあくまでも例示であって限定されるものではなく、また他の効果があってもよい。

また、本技術は、以下のような構成を取ることができる。
（１）第１の受信回路と、
第１の送信回路と、を備える送信装置において、
前記第１の受信回路が、受信装置からクロックを受信し、
前記第１の送信回路が、前記受信されたクロックを用いて、前記第１の送信回路が保持する保持データの同期を取り、当該保持データを前記受信装置に送信する、送信装置。
（２）内部回路を備え、
前記受信されたクロックの動作周波数を変更しないで、前記第１の送信回路又は前記内部回路の少なくともいずれか一方を駆動する、前記（１）に記載の送信装置。
（３）前記第１の送信回路が、
第１の変換部と、
訂正符号化計算部と、
分割部と、
送信部と、を備えるとともに、
前記送信部が、複数の送信処理部を有し、
前記第１の変換部が、前記保持データを、所定のシンボルを構成する単位に変換して、前記単位毎に出力し、
前記訂正符号化計算部が、複数の前記単位毎のデータに、誤り訂正符号を計算し、
前記分割部が、前記複数の単位毎のデータに前記誤り訂正符号を付した符号語を、符号化データに分割し、分割された当該符号化データが、所定の数ずつであって、当該複数の前記符号化データが、複数の伝送路のそれぞれにおいて同一のデータ量となるように割り当てて、
前記複数の送信処理部のそれぞれが、割り当てられた前記同一のデータ量のデータをパケット化して、前記パケット化されたデータを、前記受信されたクロックを用いて、割り当てられた前記複数の伝送路を介して、前記受信装置に送信する、前記（１）又は（２）に記載の送信装置。
（４）信号処理部を備え、
前記信号処理部が、前記受信されたクロックを用いて、前記保持データに加算処理を行い、
前記第１の変換部が、前記加算処理されたデータを、前記所定のシンボルを構成する単位に変換する、前記（３）に記載の送信装置。
（５）前記保持データが、画像データである、又は、撮像部を備え、前記保持データが、前記撮像部によって撮像された撮像画像である、前記（１）乃至（４）のいずれか１つに記載の送信装置。
（６）前記第１の受信回路が、単相クロックもしくは差動クロック、又は、外部装置が送信する外部データと前記受信装置が送信するクロックとが重畳された、単相信号もしくは差動信号のいずれかの信号を受信する、前記（１）乃至（５）のいずれか１つに記載の送信装置。
（７）フィルタを備え、
前記フィルタが、外部装置が送信する外部データと前記受信装置が送信するクロックとが重畳された信号から、当該受信装置が送信したクロックを分離する、前記（１）乃至（６）のいずれか１つに記載の送信装置。
（８）外部装置が送信する外部データと前記受信装置が送信するクロックとが重畳された信号、又は、前記外部装置が送信する外部データと前記受信装置が送信するクロックと前記保持データとが重畳されている、前記（１）乃至（７）のいずれか１つに記載の送信装置。
（９）第１の送信パターンキャンセルフィルタを更に備え、
前記第１の送信パターンキャンセルフィルタが、第１のミキサーを有し、
前記第１のミキサーが、前記保持データの差動信号と、外部装置が送信する外部データ、前記受信装置が送信するクロック、及び前記保持データが重畳された信号とを混合し、前記外部装置が送信する外部データ、前記受信装置が送信するクロック、及び前記保持データが重畳された信号から、当該保持データの波形を打ち消して、前記受信装置が送信するクロック及び前記外部データを分離する、前記（１）乃至（８）のいずれか１つに記載の送信装置。
（１０）第１の送信パターンキャンセルフィルタを更に備え、
前記第１の送信パターンキャンセルフィルタが、
第１の逆パターン生成部と、
第１のミキサーと、を有し、
前記第１の逆パターン生成部が、前記保持データの波形の逆の波形となる第１の逆パターンを生成し、
前記第１のミキサーが、生成された前記第１の逆パターンの波形と、外部装置が送信する外部データ、前記受信装置が送信するクロック、及び前記保持データが重畳された信号とを混合し、前記外部装置が送信する外部データ、前記受信装置が送信するクロック、及び前記保持データが重畳された信号から、当該保持データの波形を打ち消して、前記受信装置が送信するクロック及び前記外部データを分離する、前記（１）乃至（８）のいずれか１つに記載の送信装置。
（１１）外部装置が送信する外部データと前記受信装置が送信するクロックと前記保持データとが重畳されており、当該外部データ、当該クロック、及び当該保持データの少なくともいずれか１つが差動化されている、前記（１）乃至（１０）のいずれか１つに記載の送信装置。
（１２）単相クロックを受信するとともに、
外部装置が送信する外部データと前記保持データと重畳されている、前記（１）乃至（１１）のいずれか１つに記載の送信装置。
（１３）第２の送信回路と、第２の受信回路と、を備える受信装置において、
前記第２の送信回路が、送信装置にクロックを送信し、
前記第２の受信回路が、前記送信装置が保持する保持データを受信する、受信装置。
（１４）前記第２の送信回路が、単相クロック又は差動クロックを送信する、前記（１３）に記載の受信装置。
（１５）第２の送信パターンキャンセルフィルタを更に備え、
前記第２の送信パターンキャンセルフィルタが、第２のミキサーと、を有し、
前記第２のミキサーが、外部データの波形の差動信号及び前記受信装置が送信するクロックの差動信号と、外部装置が送信する前記外部データ、前記受信装置が送信するクロック、及び前記保持データが重畳された信号とを混合し、前記外部装置が送信する外部データ、前記受信装置が送信するクロック、及び前記保持データが重畳された信号から、当該外部データの波形及び当該受信装置が送信するクロックの波形を打ち消して、前記保持データを分離する、前記（１３）又は（１４）に記載の受信装置。
（１６）第２の送信パターンキャンセルフィルタを更に備え、
前記第２の送信パターンキャンセルフィルタが、
第２の逆パターン生成部と、
第２のミキサーと、を有し、
前記第２の逆パターン生成部が、外部データの波形の逆の波形となる第２の逆パターン及び前記受信装置が送信するクロックの波形の逆の波形となる第３の逆パターンを生成し、
前記第２のミキサーが、前記第２の逆パターンの波形及び前記第３の逆パターンの波形を、外部装置が送信する前記外部データと前記受信装置が送信するクロックと前記保持データとが重畳された信号に混合し、前記外部装置が送信する外部データと前記受信装置が送信するクロックと前記保持データとが重畳された信号から、当該外部データの波形及び当該受信装置が送信するクロックの波形を打ち消して、前記保持データを分離する、前記（１３）又は（１４）に記載の受信装置。
（１７）前記第２の受信回路が、
受信部と、
結合部と、
誤り訂正部と、
第２の変換部と、を備え、
前記受信部が、複数の受信処理部を有し、
前記第２の送信回路が、前記送信装置に前記クロックを送信し、
前記複数の受信処理部のそれぞれが、前記送信装置から送信されたパケット化されたデータを、伝送路ごとに対応して受信し、
前記結合部が、複数の前記受信したパケット化されたデータを、符号化データに基づいて符号語を生成し、
前記誤り訂正部が、前記符号語に含まれる前記誤り訂正符号に基づいて、情報語の誤り訂正を行い、
前記第２の変換部が、誤り訂正後の前記情報語を、シンボルのデータとして出力する、前記（１３）乃至（１６）のいずれか１つに記載の受信装置。
（１８）送信装置と、受信装置とを含む伝送システムにおいて、
前記送信装置が、第１の受信回路と、第１の送信回路と、を備え、
前記受信装置が、第２の送信回路と、第２の受信回路と、を備え、
前記第２の送信回路が、前記送信装置にクロックを送信し、
前記第１の受信回路が、前記受信装置から前記クロックを受信し、
前記第１の送信回路が、前記受信されたクロックを用いて、前記第１の送信回路が保持する保持データを前記受信装置に送信し、
前記第２の受信回路が、前記保持データを受信する、伝送システム。
（１９）前記第１の送信回路が、第１の変換部と、訂正符号化計算部と、分割部と、送信部と、を備え、
前記送信部が、複数の送信処理部を有し、
前記第２の受信回路が、受信部と、結合部と、誤り訂正部と、第２の変換部と、を備え、
前記受信部が、複数の受信処理部を有し、
前記第２の送信回路が、前記送信装置にクロックを送信し、前記第１の受信回路が、前記受信装置から前記クロックを受信すると、
前記第１の変換部が、前記保持データを、所定のシンボルを構成する単位に変換して、前記単位毎に出力し、
前記訂正符号化計算部が、複数の前記単位毎のデータに、誤り訂正符号を計算し、
前記分割部が、前記複数の単位毎のデータに前記誤り訂正符号を付した符号語を、符号化データに分割し、分割された当該符号化データが、所定の数ずつであって、当該複数の前記符号化データが、複数の伝送路のそれぞれにおいて同一のデータ量となるように前記複数の伝送路のそれぞれに割り当てて、
前記複数の送信処理部のそれぞれが、割り当てられた前記同一のデータ量のデータをパケット化して、前記パケット化されたデータを、前記受信したクロックを用いて、割り当てられた前記複数の伝送路を介して、前記受信装置に送信し、
前記複数の受信処理部のそれぞれが、前記送信装置から送信されたパケット化されたデータを、前記複数の伝送路ごとに対応して受信し、
前記結合部が、複数の前記受信したパケット化されたデータを、符号化データに基づいて符号語を生成し、
前記誤り訂正部が、前記符号語に含まれる前記誤り訂正符号に基づいて、前記情報語の誤り訂正を行い、
前記第２の変換部が、誤り訂正後の前記情報語を、シンボルのデータとして出力する、前記（１８）に記載の伝送システム。

１１ 送信装置（ＣＩＳ）
１２ 受信装置（受信ＬＳＩ）
２１ 信号処理部
２２ 並び替え処理部
２３ ＥＣＣ処理部
２４ 分割部
２５ 送信部
４１ 第１の受信回路（クロック受信回路）
４２ 第１の送信回路（ＴＸ＿Ｔ）
４４、４４ａ、４４ｂ、４４ｃ フィルタ
４５、４５ａ 第１の逆パターン生成部
４６、４６ａ ミキサー
４７、４７ａ 第１の送信パターンキャンセルフィルタ
５１ 受信部
５２ 結合部
５３ ＥＣＣ処理部
５４ 並び替え処理部
５５ 信号処理部
８１ ＰＬＬ＿Ｒ
８２ 第２の送信回路（クロック送信回路）
８５、８５ａ 第２の逆パターン生成部
８６、８６ａ ミキサー
８７、８７ａ 第２の送信パターンキャンセルフィルタ
７１ Ｉ２Ｃ ＴＸ

Claims (19)

1. 第１の受信回路と、
   第１の送信回路と、を備える送信装置において、
   前記第１の受信回路が、受信装置からクロックを受信し、
   前記第１の送信回路が、前記受信されたクロックを用いて、前記第１の送信回路が保持する保持データの同期を取り、当該保持データを前記受信装置に送信する、送信装置。
2. 内部回路を備え、
   前記受信されたクロックの動作周波数を変更しないで、前記第１の送信回路又は前記内部回路の少なくともいずれか一方を駆動する、請求項１に記載の送信装置。
3. 前記第１の送信回路が、
   第１の変換部と、
   訂正符号化計算部と、
   分割部と、
   送信部と、を備えるとともに、
   前記送信部が、複数の送信処理部を有し、
   前記第１の変換部が、前記保持データを、所定のシンボルを構成する単位に変換して、前記単位毎に出力し、
   前記訂正符号化計算部が、複数の前記単位毎のデータに、誤り訂正符号を計算し、
   前記分割部が、前記複数の単位毎のデータに前記誤り訂正符号を付した符号語を、符号化データに分割し、分割された当該符号化データが、所定の数ずつであって、当該複数の前記符号化データが、複数の伝送路のそれぞれにおいて同一のデータ量となるように割り当てて、
   前記複数の送信処理部のそれぞれが、割り当てられた前記同一のデータ量のデータをパケット化して、前記パケット化されたデータを、前記受信されたクロックを用いて、割り当てられた前記複数の伝送路を介して、前記受信装置に送信する、請求項１に記載の送信装置。
4. 信号処理部を備え、
   前記信号処理部が、前記受信されたクロックを用いて、前記保持データに加算処理を行い、
   前記第１の変換部が、前記加算処理されたデータを、前記所定のシンボルを構成する単位に変換する、請求項３に記載の送信装置。
5. 前記保持データが、画像データである、又は、撮像部を備え、前記保持データが、前記撮像部によって撮像された撮像画像である、請求項１に記載の送信装置。
6. 前記第１の受信回路が、単相クロックもしくは差動クロック、又は、外部装置が送信する外部データと前記受信装置が送信するクロックとが重畳された、単相信号もしくは差動信号のいずれかの信号を受信する、請求項１に記載の送信装置。
7. フィルタを備え、
   前記フィルタが、外部装置が送信する外部データと前記受信装置が送信するクロックとが重畳された信号から、当該受信装置が送信したクロックを分離する、請求項１に記載の送信装置。
8. 外部装置が送信する外部データと前記受信装置が送信するクロックとが重畳された信号、又は、前記外部装置が送信する外部データと前記受信装置が送信するクロックと前記保持データとが重畳されている、請求項１に記載の送信装置。
9. 第１の送信パターンキャンセルフィルタを更に備え、
   前記第１の送信パターンキャンセルフィルタが、第１のミキサーを有し、
   前記第１のミキサーが、前記保持データの差動信号と、外部装置が送信する外部データ、前記受信装置が送信するクロック、及び前記保持データが重畳された信号とを混合し、前記外部装置が送信する外部データ、前記受信装置が送信するクロック、及び前記保持データが重畳された信号から、当該保持データの波形を打ち消して、前記受信装置が送信するクロック及び前記外部データを分離する、請求項１に記載の送信装置。
10. 第１の送信パターンキャンセルフィルタを更に備え、
    前記第１の送信パターンキャンセルフィルタが、
    第１の逆パターン生成部と、
    第１のミキサーと、を有し、
    前記第１の逆パターン生成部が、前記保持データの波形の逆の波形となる第１の逆パターンを生成し、
    前記第１のミキサーが、生成された前記第１の逆パターンの波形と、外部装置が送信する外部データ、前記受信装置が送信するクロック、及び前記保持データが重畳された信号とを混合し、前記外部装置が送信する外部データ、前記受信装置が送信するクロック、及び前記保持データが重畳された信号から、当該保持データの波形を打ち消して、前記受信装置が送信するクロック及び前記外部データを分離する、請求項１に記載の送信装置。
11. 外部装置が送信する外部データと前記受信装置が送信するクロックと前記保持データとが重畳されており、当該外部データ、当該クロック、及び当該保持データの少なくともいずれか１つが差動化されている、請求項１に記載の送信装置。
12. 単相クロックを受信するとともに、
    外部装置が送信する外部データと前記保持データと重畳されている、請求項１に記載の送信装置。
13. 第２の送信回路と、第２の受信回路と、を備える受信装置において、
    前記第２の送信回路が、送信装置にクロックを送信し、
    前記第２の受信回路が、前記送信装置が保持する保持データを受信する、受信装置。
14. 前記第２の送信回路が、単相クロック又は差動クロックを送信する、請求項１３に記載の受信装置。
15. 第２の送信パターンキャンセルフィルタを更に備え、
    前記第２の送信パターンキャンセルフィルタが、第２のミキサーを有し、
    前記第２のミキサーが、外部データの波形の差動信号及び前記受信装置が送信するクロックの差動信号と、外部装置が送信する前記外部データ、前記受信装置が送信するクロック、及び前記保持データが重畳された信号とを混合し、前記外部装置が送信する外部データ、前記受信装置が送信するクロック、及び前記保持データが重畳された信号から、当該外部データの波形及び当該受信装置が送信するクロックの波形を打ち消して、前記保持データを分離する、請求項１３に記載の受信装置。
16. 第２の送信パターンキャンセルフィルタを更に備え、
    前記第２の送信パターンキャンセルフィルタが、
    第２の逆パターン生成部と、
    第２のミキサーと、を有し、
    前記第２の逆パターン生成部が、外部データの波形の逆の波形となる第２の逆パターン及び前記受信装置が送信するクロックの波形の逆の波形となる第３の逆パターンを生成し、
    前記第２のミキサーが、前記第２の逆パターンの波形及び前記第３の逆パターンの波形を、外部装置が送信する前記外部データと前記受信装置が送信するクロックと前記保持データとが重畳された信号に混合し、前記外部装置が送信する外部データと前記受信装置が送信するクロックと前記保持データとが重畳された信号から、当該外部データの波形及び当該受信装置が送信するクロックの波形を打ち消して、前記保持データを分離する、請求項１３に記載の受信装置。
17. 前記第２の受信回路が、
    受信部と、
    結合部と、
    誤り訂正部と、
    第２の変換部と、を備え、
    前記受信部が、複数の受信処理部を有し、
    前記第２の送信回路が、前記送信装置に前記クロックを送信し、
    前記複数の受信処理部のそれぞれが、前記送信装置から送信されたパケット化されたデータを、伝送路ごとに対応して受信し、
    前記結合部が、複数の前記受信したパケット化されたデータを、符号化データに基づいて符号語を生成し、
    前記誤り訂正部が、前記符号語に含まれる前記誤り訂正符号に基づいて、情報語の誤り訂正を行い、
    前記第２の変換部が、誤り訂正後の前記情報語を、シンボルのデータとして出力する、請求項１３に記載の受信装置。
18. 送信装置と、受信装置とを含む伝送システムにおいて、
    前記送信装置が、第１の受信回路と、第１の送信回路と、を備え、
    前記受信装置が、第２の送信回路と、第２の受信回路と、を備え、
    前記第２の送信回路が、前記送信装置にクロックを送信し、
    前記第１の受信回路が、前記受信装置から前記クロックを受信し、
    前記第１の送信回路が、前記受信されたクロックを用いて、前記第１の送信回路が保持する保持データを前記受信装置に送信し、
    前記第２の受信回路が、前記保持データを受信する、伝送システム。
19. 前記第１の送信回路が、第１の変換部と、訂正符号化計算部と、分割部と、送信部と、を備え、
    前記送信部が、複数の送信処理部を有し、
    前記第２の受信回路が、受信部と、結合部と、誤り訂正部と、第２の変換部と、を備え、
    前記受信部が、複数の受信処理部を有し、
    前記第２の送信回路が、前記送信装置にクロックを送信し、前記第１の受信回路が、前記受信装置から前記クロックを受信すると、
    前記第１の変換部が、前記保持データを、所定のシンボルを構成する単位に変換して、前記単位毎に出力し、
    前記訂正符号化計算部が、複数の前記単位毎のデータに、誤り訂正符号を計算し、
    前記分割部が、前記複数の単位毎のデータに前記誤り訂正符号を付した符号語を、符号化データに分割し、分割された当該符号化データが、所定の数ずつであって、当該複数の前記符号化データが、複数の伝送路のそれぞれにおいて同一のデータ量となるように前記複数の伝送路のそれぞれに割り当てて、
    前記複数の送信処理部のそれぞれが、割り当てられた前記同一のデータ量のデータをパケット化して、前記パケット化されたデータを、前記受信したクロックを用いて、割り当てられた前記複数の伝送路を介して、前記受信装置に送信し、
    前記複数の受信処理部のそれぞれが、前記送信装置から送信されたパケット化されたデータを、前記複数の伝送路ごとに対応して受信し、
    前記結合部が、複数の前記受信したパケット化されたデータを、符号化データに基づいて符号語を生成し、
    前記誤り訂正部が、前記符号語に含まれる前記誤り訂正符号に基づいて、情報語の誤り訂正を行い、
    前記第２の変換部が、誤り訂正後の前記情報語を、シンボルのデータとして出力する、請求項１８に記載の伝送システム。