JPH0563754A

JPH0563754A - 信号伝送装置

Info

Publication number: JPH0563754A
Application number: JP3244133A
Authority: JP
Inventors: Takehiko Shimizu; 竹彦清水
Original assignee: Kansei Corp
Current assignee: Marelli Corp
Priority date: 1991-08-30
Filing date: 1991-08-30
Publication date: 1993-03-12

Abstract

(57)【要約】【目的】信号線の本数が少なくてすみ、受信回路の受
信状態を送信回路からモニターできるようにすると共
に、伝送される信号の誤りチェックが行われるようなシ
ステムにすることにより通信の信頼性を向上させ、更に
またクロック同期式シリアルインターフェースが内蔵さ
れているワンチップマイクロコンピュータを利用するこ
とにより、専用ハードウェアを使用せずにソフトウェア
だけで対応でき、しかもソフトウェアに負担がかからな
いような信号伝送装置を得ることである。【構成】送信回路からのＮＲＺ信号列をクロック信号
に同期させてシリアルに受信回路に伝送する信号伝送装
置において、水平，垂直パリティチェックを行うように
し、さらにヘッダー検知を示すヘッダー検知信号と、受
信エラー信号あるいは受信を終了したことを示す受信終
了信号と有することを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、制御部と操作表示部
とが分離した例えば自動車に搭載された分離型オートエ
アコン等の自動車用空気調和装置に用いて好適な、前記
制御部と前記操作表示部との間で信号の伝送を行う信号
伝送装置に関する。

【０００２】

【従来の技術】自動車に搭載された、従来の分離型オー
トエアコンおよびその信号伝送方式を、図１９〜図２３
に基づいて説明する。図１９は分離型オートエアコン１
００の全体ブロック図である。この図において、オート
アンプ部１０１にはマイクロコンピュータが内蔵されて
おり、入力ポートには、外気温センサー、内気センサ
ー、水温センサー、日射センサ，ダクトセンサー等によ
り構成されるセンサー回路１０２が接続されている。ま
た、オートアンプ部１０１の入出力ポートにはコントロ
ールパネル部１０３が接続されている。オートアンプ部
１０１の出力ポートにはアクチュエータ回路１０４が接
続されている。このアクチュエータ回路１０４の駆動部
には、さらにエアーミックスドア等の被駆動部１０５が
接続されている。

【０００３】図２０はオートアンプ部１０１とコントロ
ールパネル部１０３との接続関係を示す図である。この
図において、表示部１０３ａは４本のインジケータコン
トロール信号線１０７等によりオートアンプ部１０１と
接続されている。表示部１０３ａは温度表示等を行う。
エアコンスイッチ部１０３ｂは、「ＡＵＴＯ」，「Ｈ
Ｉ」，「ＤＯＷＮ」等の９個のパネルスイッチからなる
スイッチ群であり、３本のエアコンスイッチ出力信号線
１０８ａ，１０８ｂ，１０８ｃと３本のエアコンスイッ
チ入力信号線１０９ａ，１０９ｂ，１０９ｃとによりオ
ートアンプ部１０１と接続されている。イルミネーショ
ンランプ１０３ｃは、エアコンスイッチ部１０３ｂを照
す光源である。

【０００４】図２１は前記表示部１０３ａの詳細を示す
ブロック図、図２２は、オートアンプ部１０１から表示
部１０３ａへ転送される表示データＳＩを示すタイミン
グチャートである。図２１において、２１ビットシフト
レジスタ１１０は、２１段のフリップフロップＳ０，Ｓ
１，Ｓ２・・・Ｓ２０により構成されている。この２１
ビットシフトレジスタ１１０には、図２２に示すシフト
クロックＳＣＫの立上がりのタイミングでオートアンプ
部１０１から表示データＳＩがシリアルに転送される。
表示バッファレジスタ１１１は、２１段のフリップフロ
ップＰ０，Ｐ１，・・・Ｐ２０により構成されている。
この表示バッファレジスタ１１１には、図２２に示す
‘Ｈ’レベルのラッチ信号ＬＨが供給されるタイミング
で前記２１ビットシフトレジスタ１１０に格納されたそ
れぞれの表示データＳＩがパラレルに転送される。これ
により表示バッファレジスタ１１１の表示データが更新
される。アンドゲート１１２は、前記表示バッファレジ
スタ１１１の各レジスタＳ０，Ｓ１，Ｓ２・・・Ｓ２０
に格納された表示データを図示していない蛍光表示管ド
ライバに供給するゲートである。アンドゲート１１２の
一方の入力端子には調光信号ＢＩが入力されている。図
２２に示す調光信号ＢＩのパルス幅が可変されると、こ
れに応じて蛍光表示管の明るさが調整される。

【０００５】図２３は、オートアンプ部１０１とエアコ
ンスイッチ部１０３ｂ間の送受信信号を示す波形図であ
る。（イ）は、エアコンスイッチ入力信号線１０９ａ，１０
９ｂ，１０９ｃを介してオートアンプ部１０１からエア
コンスイッチ部１０３ｂに常時出力されている信号であ
り、信号Ａ，信号Ｂ，信号Ｃは互に１／３周期の位相差
を有している。（ロ）は、エアコンスイッチ出力信号線１０８ａ，１０
８ｂ，１０８ｃを介してエアコンスイッチ部１０３ｂか
らオートアンプ部１０１に出力される信号であり、信号
Ｄは「ＡＵＴＯ」スイッチがオンされた時にエアコンス
イッチ出力信号線１０８ａを介してオートアンプ部１０
１に出力される信号である。信号Ｅは「ＨＩ」スイッチ
がオンされた時にエアコンスイッチ出力信号線１０８ｂ
を介してオートアンプ部１０１に出力される信号であ
る。また、信号Ｆは「ＤＯＷＮ」スイッチがオンされた
時にエアコンスイッチ出力信号線１０８ｃを介してオー
トアンプ部１０１に出力される信号である。以上、説明したように分離型オートエアコンのオートア
ンプ部１０１とコントロールパネル部１０３とは多数の
信号線により接続されており、これらの信号線を介して
信号の送受信を行い機能している。

【０００６】

【発明が解決しようとする課題】以上述べた、従来の分
離型オートエアコンのオートアンプ部とコントロールパ
ネル部間の信号の伝送は、オートアンプ部，表示部間の
４本のインジケータコントロール信号線１０７とオート
アンプ部，エアコンスイッチ部間の６本のエアコンスイ
ッチ入出力信号線の合計１０本の信号線が必要であり、
信号線の本数が多くなってしまう問題点がある。また、
伝送された信号の誤りチェックが行われるようなシステ
ムにはなっていないので、通信の信頼性が低いという問
題点がある。

【０００７】この発明は以上述べた問題点に着目してな
されたもので、信号線の本数が少なくてすむと共に、伝
送される信号の誤りチェックが行われるようなシステム
にすることにより通信の信頼性を向上させ、更に受信回
路の受信状態を送信回路からモニターできるようにし、
またクロック同期式シリアルインターフェースが内蔵さ
れているワンチップマイクロコンピュータを利用するこ
とにより、専用ハードウェアを使用せずにソフトウェア
だけで対応でき、しかもソフトウェアに負担がかからな
いような信号伝送装置を得ることを目的とする。

【０００８】

【課題を解決するための手段】この請求項１の発明に係
る信号伝送装置は、送信回路からのＮＲＺ信号列をクロ
ック信号に同期させてシリアルに受信回路に伝送する信
号伝送装置において、前記ＮＲＺ信号列が所定ビット数
の‘Ｈ’レベルビットおよび所定ビット数の‘Ｌ’レベ
ルビットからなるヘッダーフレームと、所定ビット数の
データビットおよび１ビットのパリティビットからなる
複数のデータフレームと、前記データフレームの同順位
ビットのパリティチェックを行うパリティビット列から
なるパリティフレームとから構成され、さらに前記受信
回路が前記送信回路から送出されたヘッダーフレームを
検知したときに前記受信回路から前記送信回路に送出さ
れるヘッダー検知を示すヘッダー検知信号と、前記受信
回路において受信エラーが発生したときに前記受信回路
から前記送信回路に送出される受信エラーが発生したこ
とを示す受信エラー信号、あるいは受信を終了したとき
に前記受信回路から前記送信回路に送出される受信終了
を示す受信終了信号を有するようにしたものである。

【０００９】この請求項２の発明に係る信号伝送装置
は、上記送信回路および上記受信回路がクロック同期式
シリアルインターフェースが内蔵されているワンチップ
マイクロコンピュータから構成され、上記ヘッダーフレ
ームが、１５ビット数以上の‘Ｈ’レベルビットおよび
１ビットの‘Ｌ’レベルビットからなるヘッダーフレー
ムであり、上記データフレームが、７ビット数のデータ
ビットおよび１ビットの奇パリティの垂直パリティビッ
トからなるデータフレームであり、上記パリティフレー
ムが、前記データフレームの同順位ビットのパリティチ
ェックを行うパリティビット列からなる水平パリティフ
レームであり、さらに前記受信回路が前記送信回路から
送出されたヘッダーフレームを検知したときに前記受信
回路から前記送信回路に送出されるヘッダー検知を示す
‘Ｌ’レベルのヘッダー検知信号と、前記受信回路にお
いて受信エラーが発生したときに前記受信回路から前記
送信回路に送出される受信エラーが発生したことを示す
‘Ｈ’レベルの受信エラー信号、あるいは受信を終了し
たときに前記受信回路から前記送信回路に送出される受
信を終了したことを示す‘Ｈ’レベルの受信終了信号を
有するようにしたものである。

【００１０】

【作用】この請求項１〜２の発明における信号伝送装置
は、クロック同期式シリアルインターフェースが内蔵さ
れているワンチップマイクロコンピュータを使用するの
で専用のハードウェアーを用いることがなくシリアル・
データ転送を行うに際してソフトウェアーにかかる負担
が低減され、また送信回路からのＮＲＺ信号列をクロッ
ク信号に同期させてシリアルに受信回路に伝送するので
信号線の本数が少なくてすみ、さらに伝送された信号に
対し水平パリティチェック、垂直パリティチェックが行
われるので通信の信頼性が向上する。また、前記受信回
路が前記送信回路から送出されたヘッダーフレームを検
知したときに前記受信回路から前記送信回路にヘッダー
検知を示すヘッダー検知信号が送出され、前記受信回路
において受信エラーが発生したときに前記受信回路から
前記送信回路に受信エラーが発生したことを示す受信エ
ラー信号、あるいは受信を終了したときに前記受信回路
から前記送信回路に受信終了を示す受信終了信号が送出
されるので通信の信頼性がさらに向上する。さらに、垂
直パリティチェックは奇パリティなのでハードウェアー
の故障により送信データがオール「１」，オール「０」
となるような状態を容易に発見できる。

【００１１】

【実施例】以下、この発明の信号伝送装置の一実施例を
自動車に搭載された分離型オートエアコン等の自動車用
空気調和装置に用いた場合について、図１〜図１８を参
照して説明する。図１は、この実施例の信号伝送装置１
の構成を示すブロック図である。この信号伝送装置１に
おける通信方式は、半２重，クロック同期式のポーリン
グ方式であり、使用する伝送符号形式はＮＲＺ形式であ
る。制御部２はクロック同期式シリアルインターフェー
スが内蔵されているワンチップマイクロコンピュータに
より構成されている。制御部２の入力ポートには、図示
していない外気温センサー回路，内気センサー回路，水
温センサー回路，日射センサ回路，ダクトセンサー回路
等が接続されている。また、制御部２の出力ポートには
図示していないアクチュエータ回路が接続されている。
このアクチュエータ回路の駆動部には、さらにエアーミ
ックスドア等の被駆動部が接続されている。一方、この
制御部２にはシリアルデータ用クロック出力端子ＳＣＫ
とシリアルデータ送信端子ＴＸ，シリアルデータ受信端
子ＰＸが設けられている。端子機３はクロック同期式シ
リアルインターフェースが内蔵されているワンチップマ
イクロコンピュータにより構成されており、運転席に設
けられたコントロールパネル部内に設置されている。こ
の端末機３のシリアルデータ用クロック受信端子ＳＣＫ
は、通信バスＢＬ１を介して前記制御部２のシリアルデ
ータ用クロック出力端子ＳＣＫに接続されている。ま
た、シリアルデータ受信端子ＲＸは通信バスＢＬ２を介
して前記制御部２のシリアルデータ送信端子ＴＸに接続
されている。さらに、シリアルデータ送信端子ＴＸは通
信バスＢＬ３を介して制御部２のシリアルデータ受信端
子ＲＸに接続されている。端末機３には、さらにＶＤＤ
にプルアップされているアドレス設定端子Ａ０，Ａ１が
設けられている。ＶＤＤにプルアップされているアドレ
ス設定端子Ａ０，Ａ１とグランド間にはアドレス設定ス
イッチＳ０，Ｓ１がそれぞれ接続されている。端末機３
にはまた、コントロールパネル部上の表示器およびスイ
ッチ群が接続されている。端末機４はクロック同期式シ
リアルインターフェースが内蔵されているワンチップマ
イクロコンピュータにより構成されており、後部座席に
設けられたコントロールパネル部内に設置されている。
この端末機４のシリアルデータ用クロック受信端子ＳＣ
Ｋは、通信バスＢＬ１を介して前記制御部２のシリアル
データ用クロック出力端子ＳＣＫに接続されている。ま
た、シリアルデータ受信端子ＲＸは通信バスＢＬ２を介
して前記制御部２のシリアルデータ送信端子ＴＸに接続
されている。さらに、シリアルデータ送信端子ＴＸは通
信バスＢＬ３を介して制御部２のシリアルデータ受信端
子ＲＸに接続されている。端末機４には、さらにＶＤＤ
にプルアップされているアドレス設定端子Ａ０，Ａ１が
設けられている。ＶＤＤにプルアップされているアドレ
ス設定端子Ａ０，Ａ１とグランド間にはアドレス設定ス
イッチＳ００，Ｓ１１がそれぞれ接続されている。端末
機４にはまた、コントロールパネル部上の表示部および
パネルスイッチ，ロータリースイッチ等のスイッチ群が
接続されている。

【００１２】図２は、前記端末機の機能ブロック図であ
る。コントロールパネル部上のスイッチ群ＭＳＷは、ス
イッチマトリックス制御端子ＭＡ０〜ＭＡ４とスイッチ
マトリックス入力端子ＳＷ０〜ＳＷ３に接続され、ロー
タリースイッチ群ＲＳＷはロータリースイッチ入力端子
ＲＳ０〜ＲＳ５に接続されている。ここで、スイッチ群
ＭＳＷは、「ＡＵＴＯ」，「ＨＩ」，「ＤＯＷＮ」等を
選定操作するためのエアコンスイッチである。また、ロ
ータリースイッチ群ＲＳＷは温度選定用のスイッチであ
る。ＳＷマトリックス回路５は、ＳＷマトリックス入力
端子ＳＷ０〜ＳＷ３からＳＷマトリックス信号を入力
し、このＳＷマトリックス信号に対して二連照合を行い
スイッチ部でのチャタリングを排除し、その後デコード
し、スイッチマトリックス回路５に設けられた該当する
ＳＷデータラッチ（図示せず）を反転させる。

【００１３】ここで、スイッチ群ＭＳＷに対する入力回
路を図３に示す。この図において、ＳＷマトリックス入
力端子ＳＷ０の入力回路５ａは、シュミットトリガイン
バータにより構成されており、ディジタルフィルタＤＦ
１を介してＳＷマトリックス回路５に接続されている。
ＳＷマトリックス入力端子ＳＷ１の入力回路５ｂは、シ
ュミットトリガインバータにより構成されており、同様
にディジタルフィルタＤＦ１を介してＳＷマトリックス
回路５に接続されている。ＳＷマトリックス入力端子Ｓ
Ｗ２，ＳＷ３，の入力回路５ｃ，５ｄも同様であり、シ
ュミットトリガインバータにより構成されて、ディジタ
ルフィルタＤＦ１を介してスイッチマトリックス回路５
に接続されている。

【００１４】図２に戻り、タイミング発生回路６は、ス
イッチマトリックスタイミング信号ＳＷＴ，ＶＦＴ（蛍
光表示管）駆動信号ＶＤＳ，出力調光信号ＯＣＳを出力
すると共に、ＳＷマトリックス制御端子ＭＡ０〜ＭＡ４
を介してスイッチ群ＭＳＷへ、図４に示すＳＷマトリッ
クス制御信号を出力する。ヘッダー検知回路７は、受信
データのヘッダーを検知しヘッダー検出信号ＨＤＳを出
力する回路である。エラーチェック回路８は、受信デー
タのアドレスチェック，垂直パリティチェックおよび送
信時の垂直パリティの付加を行う回路である。水平パリ
ティチェック回路９は、受信データの水平パリティチェ
ックおよび送信データの水平パリティの付加を行う。送
信データセレクタ回路１０は、送信時のデータをフレー
ム毎に選択して次に述べる通信用シフトレジスタ回路１
１に送る回路である。２連照合回路１０ａは、ロータリ
ースイッチ群ＲＳＷから入力されるロータリースイッチ
入力信号に対し２連照合を行い、ロータリースイッチで
のチャタリング除去する。

【００１５】ロータリースイッチ群ＲＳＷに対する入力
回路を図５に示す。この図において、ロータリースイッ
チ入力端子ＲＳ０，ＲＳ１，ＲＳ２，ＲＳ３，ＲＳ４，
ＲＳ５の入力回路１０ｂ，１０ｃ，１０ｄ，１０ｅ，１
０ｆ，１０ｇは、シュミットトリガインバータにより構
成され、これら入力回路の出力は２連照合回路１０ａに
加えられる。図２に戻り、通信用シフトレジスタ回路１
１は、送信時パラレル／シリアル変換，受信時シリアル
／パラレル変換を行う７ｂｉｔのシフトレジスタであ
る。ここで、端末機３，４における通信用シフトレジス
タ回路１１の周辺の回路構成を図６に示す。この図にお
いて、１５ａはコンパレータを含むシリアルデータ受信
回路、１５ｂはディジタルフィルタ、１５ｃは通信用ク
ロック信号受信回路、１５ｄはディジタルフィルタ、１
５ｅは制御部２へ送信されるデータの送信データ出力回
路であり、シフトレジスタ１１からの送信データとタイ
ミング発生回路２（１２）からの送信イネーブル信号
（送信開始でＨレベル）を入力するアンドゲート、該送
信イネーブル信号の反転信号とヘッダー検知回路７から
のヘッダー検知信号（ヘッダ検知でＬレベル、エラー発
生又は受信終了でＨレベル）を入力するアンドゲート、
及び２つのアンドゲート出力を入力するオアゲート、並
びにＭＯＳＦＥＴからなる。シリアルデータ受信回路１
５ａおよび通信用クロック信号受信回路１５ｃは、シリ
アルデータ受信端子ＲＸから入力される受信データ及び
シリアルデータ用クロック入力端子ＳＣＫから入力され
る通信用クロック信号ＳＣＫをそれぞれ基準電圧と比較
し、波形整形を行う。波形整形された受信データと通信
用クロック信号ＳＣＫはディジタルフィルタ１５ｂ，１
５ｄによりノイズ除去の処理が行われ、ヘッダー検知回
路７に供給される。ヘッダーフレームが検出されると、
ヘッダー検知回路７は‘Ｌ’レベルのヘッダーフレーム
検知信号ＨＤＳを出力する。このヘッダーフレーム検知
信号ＨＤＳと通信用シフトレジスタ１１の出力する送信
データとの間で論理和演算処理が行われ、送信データ出
力回路１５ｅから通信バスＢＬ３にヘッダーフレームを
検出したことを示すヘッダー検出信号が出力され、制御
部２に送出される。またアドレスエラー，パリティエラ
ー等の受信エラーが検出されたときには、シリアルデー
タ送信端子ＴＸは即座にハイインピーダンスとなり受信
エラー信号が制御部２に送出され、また正常に受信が終
了した場合は図８に示すフレーム２８〜フレーム３２を
送信した後ハイインピーダンスとなり正常受信完了信号
が制御部２に送出される。なお、端末機が複数ある場合
にはヘッダフレームが制御部２から出力された直後には
すべての端末機からヘッダー検出信号が制御部２へ送出
されることになるが、指定されたアドレス以外の端末機
はアドレスエラーとなるので、指定されたアドレス以外
の端末機のシリアルデータ送信端子ＴＸはすべて即座に
ハイインピーダンスとなり、指定された端末機のシリア
ルデータ送信端末ＴＸからのみヘッダーフレームを検出
したことを示すヘッダー検出信号が出力され、制御部２
に送出される。シリアルデータ送信端子ＴＸから送出さ
れる出力は、図７に示すように、制御回路から送られて
きたデータのヘッダーフレームが検出されると２ｂｉｔ
目で‘Ｌ’レベルとなり、受信したデータのアドレスエ
ラー，パリティエラーが検出されると即座に‘Ｈ’レベ
ルになる。したがって、制御部２は通信バスＢＬ３上に
出力される信号の‘Ｈ’レベルから‘Ｌ’レベルへの変
化、および‘Ｌ’レベルから‘Ｈ’レベルの変化をモニ
ターすることにより端末機の受信状態を把握することが
出来る。以上述べたシリアルデータ送信端子ＴＸから出
力される送信データは、図１２に示すように通信用クロ
ック信号ＳＣＫに立ち下がりに同期して通信バスＢＬ３
に出力され制御部２に送出される。

【００１６】図２に戻り、タイミング発生回路１２は、
通信機能に関係する各タイミング信号を発生する。受信
データラッチ回路１３は、受信データを水平パリティチ
ェック終了まで一時的にラッチする回路である。ＶＦＴ
ドライバ回路１４は、コントロールパネル部上に設けら
れる図示していない蛍光表示管の駆動回路である。クロ
ック発生回路１６は、基準クロック信号を発生する回路
である。表示データラッチ回路１７は、入力されるラッ
チ信号を基に表示データをラッチする回路である。

【００１７】図８は、制御部２と端末機３，４間の送受
信データの通信フォーマットを示す図である。この図に
おいて、１８は１５ｂｉｔ以上の‘Ｈ’レベルの連続と
１ｂｉｔの‘Ｌ’レベルのパルス列からなるヘッダーフ
レーム、１９〜２７は８ｂｉｔからなるフレームであ
る。１９ａは２ｂｉｔよりなるアドレスビット、１９ｂ
は５ｂｉｔよりなるデータビット、１９ｃは１ｂｉｔの
垂直パリティビットである。２０ａはフレーム２０の７
ｂｉｔよりなるデータビット、２０ｂは垂直パリティビ
ットである。２１ａはフレーム２１の７ｂｉｔよりなる
データビット、２１ｂは垂直パリティビットである。２
２ａはフレーム２２の７ｂｉｔよりなるデータビット、
２２ｂは垂直パリティビットである。２３ａはフレーム
２３の７ｂｉｔよりなるデータビット、２３ｂは垂直パ
リティビットである。２４ａはフレーム２４の７ｂｉｔ
よりなるデータビット、２４ｂは垂直パリティビットで
ある。２５ａはフレーム２５の７ｂｉｔよりなるデータ
ビット、２５ｂは垂直パリティビットである。２６ａは
フレーム２６の７ｂｉｔよりなるデータビット、２６ｂ
は垂直パリティビットである。２７ａは、７ｂｉｔより
なる水平パリティフレーム、２７ｂはフレーム２７の垂
直パリティビットである。以上１８〜２７までの各フレ
ームは、制御部２から送信され端末機３あるいは端末機
４が受信する、受信データのフレームである。また、２
８〜３２はそれぞれ１フレームを示し、端末機３あるい
は端末機４から制御部２に送られる送信データである。
２８ａは２ｂｉｔよりなるアドレスビットであり、どの
端末機から送信されたかを識別するためのビットであ
る。２８ｂ，２９ａ，３０ａ，３１ａは、スイッチ群Ｍ
ＳＷとロータリースイッチ群ＲＳＷの押下情報あるいは
回転情報を示すデータビット、２８ｃ，２９ｂ，３０
ｂ，３１ｂ，３２ｂは垂直パリティビットである。

【００１８】図９は、受信データラッチ回路１３内のフ
レーム１９からフレーム２７までの受信データの割り当
てを示す図である。

【００１９】図１０は、制御部２に送信されたフレーム
２８からフレーム３２により構成される送信データの割
り当てを示す図である。

【００２０】図１１は端末機３，４におけるシリアルデ
ータの入力するタイミングを示すタイミングチャートで
ある。この図において、シリアルデータ受信端子ＲＸに
供給されるデータのサンプリングはシリアルデータ用ク
ロック入力端子ＳＣＫに供給される通信用クロック信号
ＳＣＫの立上がりに同期して行われ、端末機に取り込ま
れる。

【００２１】図１２は端末機３，４から送出される送信
データのタイミングを示すタイミングチャートである。
この図において、シリアルデータ送信端子ＴＸから送出
されるデータはシリアルデータ用クロック入力端子ＳＣ
Ｋに供給される通信用クロック信号ＳＣＫの立下がりに
同期して行われる。

【００２２】図１３、端末機３，４における受信データ
のエラー検出方式を示す図である。この図において、５
１は図８に示すフレーム１９の垂直パリティビット、５
２は同様にフレーム２０の垂直パリティビット、５３は
フレーム２１の垂直パリティビット、５３はフレーム２
１の垂直パリティビット、５４はフレーム２２の垂直パ
リティビット、５５はフレーム２３の垂直パリティビッ
ト、５６はフレーム２４の垂直パリティビット、５７は
フレーム２５の垂直パリティビット、５８はフレーム２
６の垂直パリティビット、５９はフレーム２７の垂直パ
リティビットである。６０は図８に示すフレーム２７の
水平パリティフレームである。この受信データのエラー
検出方式では垂直パリティおよび水平パリティは共に奇
パリティチェックとし、アドレスエラー，垂直パリティ
エラー，水平パリティエラー検出する。この場合、５１
〜５９（ＶＰ０〜ＶＰ８）のそれぞれの垂直パリティビ
ットＶＰｍは、次に示す演算式を基に求められる。

【００２３】

【数１】

【００２４】一方、６０（ＨＰ０〜ＨＰ６）のそれぞれ
の水平パリティビットＨＰｍは、次に示す演算式を基に
求められる。

【００２５】

【数２】

【００２６】図１４は、制御部２における送信されてき
たデータに対するエラー検出方式を示す図である。この
図において、６１は図８に示すフレーム２８の垂直パリ
ティビット、６２は同様にフレーム２９の垂直パリティ
ビット、６３はフレーム３０の垂直パリティビット、６
４はフレーム３１の垂直パリティビット、６５はフレー
ム３２の垂直パリティビットである。６６は図８に示す
フレーム３２の水平パリティフレームである。この送信
データのエラー検出方式では垂直パリティおよび水平パ
リティは共に奇パリティチェックとし、アドレスエラ
ー，垂直パリティエラー，水平パリティエラーを検出す
る。この場合、６１〜６５（ＶＰ０〜ＶＰ４）のそれぞ
れの垂直パリティビットＶＰｍは、次に示す演算式を基
に求められる。

【００２７】

【数３】

【００２８】一方、６６（ＨＰ０〜ＨＰ６）のそれぞれ
の水平パリティビットＨＰｍは、次に示す演算式を基に
求められる。

【００２９】

【数４】

【００３０】図１５は、スイッチマトリックス回路５に
おけるＳＷマトリックス信号を基に２連照合を行い、押
下されたスイッチを検出する際のタイミングチャートで
ある。

【００３１】図１６は、ロータリースイッチ入力信号に
対し２連照合を行う際のタイミングチャートである。

【００３２】次に、図１７，図１８を参照して、この実
施例における信号伝送装置１の動作について説明する。
図１７は、制御部２の動作を説明するためのフローチャ
ート、図１８は端末機の動作を説明するためのフローチ
ャートである。この信号伝送装置１において電源が投入
されると、制御部２および端末機３，４は図１７，図１
８に示すフローチャートにしたがって動作を開始する。
まずステップＳＴ１において、制御部２では転送クロッ
ク，転送クロックレートの内部設定等のイニシャライズ
が行われる。続くステップＳＴ２では、図８に示す送信
データの作成が行われる。すなわち、図８のデータビッ
ト１９ｂ，２０ａ，２１ａ，２２ａ，２３ａ，２４ａ，
２５ａ，２６ａに対し送信先アドレスのアドレスビット
１９ａの設定、垂直パリティビット１９ｃ，２０ｂ，２
１ｂ，２２ｂ，２３ｂ，２４ｂ，２５ｂ，２６ｂ，２７
ｂの付加、フレーム２７に示す水平パリティフレーム２
７ａの付加等である。ステップＳＴ３では、ステップＳ
Ｔ２で作成したデータが端末機へ送信され、つづくステ
ップＳＴ４において、端末機から送られてくるヘッダー
検出信号，正常受信完了信号等の受信可能な状態とな
る。一方、端末機は、図１８のステップＳＴ１１におい
て制御部２から送られてくるヘッダーフレームを検出す
るとステップＳＴ１２に進み、端末機から制御部２へヘ
ッダーフレームを検出した事を示すヘッダー検出信号を
出力する。制御部２では、このヘッドー検出信号を検出
し端末機において受信が開始されたことを知る。ステッ
プＳＴ１３では、アドレスビット１９ａにより指定され
るアドレスが、図１に示すアドレス設定スイッチＳ０，
Ｓ１あるいはＳ００，Ｓ１１により予め自らに対し設定
されたアドレスと一致するか否かが判断される。一致す
ると、ステップＳＴ１４に進みデータを受信する。受信
データは、受信データラッチ回路１３（図２に示す）に
図９に示すような割り当てで格納される。一方、ステッ
プＳＴ１３においてアドレスが一致しないと判断された
ときは、ステップＳＴ１５に進みアドレスエラーとして
ヘッダー検出信号をオフにして、シリアルデータ送信端
子ＴＸをハイインピーダンスにし、ステップＳＴ１１に
戻り、ヘッダーフレームの検出待機の状態となる。ステ
ップＳＴ１６では、受信データに対し垂直パリティチェ
ック，水平パリティチェックが行われる。このパリティ
チェックは

【数１】，

【数２】に示す演算を基に行われる。垂直パリティチェ
ック，水平パリティチェックにおいてエラーが検知され
なければステップＳＴ１７に進み、表示データを更新
し、ステップＳＴ１８では端末機から制御部２へ転送す
るデータを送信する。一方、制御部２では、端末機から
送られてくるデータ（図８のフレーム２８〜３２）の受
信が行われる。この結果、制御部２のデータラッチ回路
には図１０に示すように受信データがラッチされる。ス
テップＳＴ５に進むと、受信データに対しアドレスチェ
ック，垂直パリティチェック，水平パリティチェックが
行われる。このパリティチェックは

【数３】，

【数４】に示す演算を基に行われる。アドレスチェッ
ク，垂直パリティチェック，水平パリティチェックにお
いてエラーが検知されなければステップＳＴ６に進み、
受信データを有効としてステップＳＴ２に戻る。一方、
ステップＳＴ５において、エラーが検知されるとステッ
プＳＴ７に進み、受信データを無効として破棄し、ステ
ップＳＴ２に戻る。一方、端末機では、ステップＳＴ１
９に進み正常受信完了信号を制御部２へ送出する。制御
部２は、端末機から送られてきた正常受信完了信号によ
り受信が正常に完了したことを知る。一方、端末機のス
テップＳＴ１６においてパリティエラーが検出される
と、ステップＳＴ２０に進む。ステップＳＴ２０では、
端末機は受信エラー信号を制御部２に送出し、ステップ
ＳＴ１１に戻る。端末機から送出された受信エラー信号
により、制御部２は受信エラーが発生したことを知り、
これにより同一端末機へのデータの再送を行う。なお、
データを制御部２に送信中に制御部２から送られてくる
データのヘッダーフレームを検出したときは、端末機
３，４は直ちに送信を中止して受信を開始する。

【００３３】

【発明の効果】以上のように、この請求項１〜２の発明
によれば、クロック同期式シリアルインターフェースが
内蔵されているワンチップマイクロコンピュータを使用
するので、専用のハードウェアーを用いる必要がなく経
済的であり、また、ＮＲＺ信号列をクロック信号に同期
させてシリアルに受信回路に伝送するので信号線の本数
が少なくてすみ、さらに伝送された信号に対し水平パリ
ティチェック，垂直パリティチェックが行われるので通
信の信頼性が向上する。また、垂直パリティチェックは
奇パリティであるのでハードウェアーの故障により送信
データがオール「１」，オール「０」となるような状態
を容易に発見できる。クロック同期式シリアルインター
フェースが内蔵されているワンチップマイクロコンピュ
ータを使用するのでシリアル・データ転送を行うに際し
てソフトウェアーにかかる負担が低減され、また、受信
回路が送信回路から送出されたヘッダーフレームを検知
したときにヘッダー検知を示すヘッダー検知信号が送信
回路へ送出され、受信回路において受信エラーが発生し
たときには受信エラー信号が、受信を終了したときには
受信終了を示す受信終了信号が送信回路に送出されるの
で通信の信頼性がさらに向上する。

【図面の簡単な説明】

【図１】この発明の一実施例の信号伝送装置の構成を示
すブロック図である。

【図２】この発明の一実施例の信号伝送装置における端
末機の機能ブロック図である。

【図３】スイッチ群ＭＳＷに対する入力回路を示す電気
回路図である。

【図４】ＳＷマトリックス制御信号を示す波形図であ
る。

【図５】ロータリースイッチ群ＲＳＷに対する入力回路
の構成を示す電気回路図である。

【図６】通信用シフトレジスタ回路周辺の回路構成を示
す電気回路図である。

【図７】送信データ出力回路の出力説明するためのタイ
ミングチャートである。

【図８】制御部と端末機間の送受信データの通信フォー
マットを示す図である。

【図９】受信データラッチ回路内にラッチした受信デー
タの割り当てを示す図である。

【図１０】制御部に送信された送信データの割り当てを
示す図である。

【図１１】受信データのサンプリングされるタイミング
を示すタイミングチャートである。

【図１２】データの送出されるタイミングを示すタイミ
ングチャートである。

【図１３】端末機における受信データのエラー検出方式
を示す図である。

【図１４】制御部における送信されてきたデータに対す
るエラー検出方式を示す図である。

【図１５】スイッチマトリックス回路における２連照合
および押下されたスイッチを検出する際のタイミングチ
ャートである。

【図１６】ロータリースイッチ入力信号に対し２連照合
を行う際のタイミングチャートである。

【図１７】制御部の動作を説明するためのフローチャー
トである。

【図１８】端末機の動作を説明するためのフローチャー
トである。

【図１９】従来の分離型オートエアコンの全体ブロック
図である。

【図２０】オートアンプ部とコントロールパネル部との
接続関係を示す図である。

【図２１】表示部の詳細を示すブロック図である。

【図２２】オートアンプ部から表示部へ転送される表示
データを示すタイミングチャートである

【図２３】オートアンプ部とエアコンスイッチ部間の送
受信信号を示す波形図である。

【符号の説明】

１信号伝送装置２制御部３端末機４端末機５ＳＷマトリックス回路６タイミング発生回路７ヘッダー検知回路８エラーチェック回路９水平パリティチェック回路１０送信データセレクタ回路１１通信用シフトレジスタ回路１２タイミング発生回路１３受信データラッチ回路１４ＶＦＴドライバ回路１５ａシリアルデータ受信回路１５ｂディジタルフィルタ１５ｃ通信用クロック信号受信回路１５ｄディジタルフィルタ１５ｅ送信データ出力回路１６クロック発生回路１７表示データラッチ回路１８ヘッダーフレーム１９〜２７端末機が受信する受信データのフレーム１９ａアドレスビット１９ｂ，２０ａ，２１ａ，２２ａ，２３ａ，２４ａ，２
５ａ，２６ａデータビット１９ｃ，２０ｂ，２１ｂ，２２ｂ，２３ｂ，２４ｂ，２
５ｂ，２６ｂ，２７ｂ垂直パリティビット２７ａ水平パリティビット２８〜３２端末機から送信する送信データのフレーム２８ａアドレスビット２８ｂ，２９ａ，３０ａ，３１ａデータビット２８ｃ，２９ｂ，３０ｂ，３１ｂ，３２ｂ垂直パリテ
ィビット３２ａ水平パリティビットＢＬ１通信バスＢＬ２通信バスＳ０アドレス設定スイッチＳ１アドレス設定スイッチＳ１１アドレス設定スイッチＳ００アドレス設定スイッチ

Claims

【特許請求の範囲】

【請求項１】送信回路からのＮＲＺ信号列をクロック
信号に同期させてシリアルに受信回路に伝送する信号伝
送装置において、前記ＮＲＺ信号列が所定ビット数の
‘Ｈ’レベルビットおよび所定ビット数の‘Ｌ’レベル
ビットからなるヘッダーフレームと、所定ビット数のデ
ータビットおよび１ビットのパリティビットからなる複
数のデータフレームと、前記データフレームの同順位ビ
ットのパリティチェックを行うパリティビット列からな
るパリティフレームとから構成され、さらに前記受信回
路が前記送信回路から送出されたヘッダーフレームを検
知したときに前記受信回路から前記送信回路に送出され
るヘッダー検知を示すヘッダー検知信号と、前記受信回
路において受信エラーが発生したときに前記受信回路か
ら前記送信回路に送出される受信エラーが発生したこと
を示す受信エラー信号、あるいは受信を終了したときに
前記受信回路から前記送信回路に送出される受信を終了
したことを示す受信終了信号とを有することを特徴とす
る信号伝送装置。
【請求項２】上記送信回路および上記受信回路がクロ
ック同期式シリアルインターフェースが内蔵されている
ワンチップマイクロコンピュータから構成され、上記ヘ
ッダーフレームが、１５ビット数以上の‘Ｈ’レベルビ
ットおよび１ビットの‘Ｌ’レベルビットからなるヘッ
ダーフレームであり、上記データフレームが、７ビット
数のデータビットおよび１ビットの奇パリティの垂直パ
リティビットからなるデータフレームであり、上記パリ
ティフレームが、前記データフレームの同順位ビットの
パリティチェックを行うパリティビット列からなる水平
パリティフレームであり、さらに前記受信回路が前記送
信回路から送出されたヘッダーフレームを検知したとき
に前記受信回路から前記送信回路に送出されるヘッダー
検知を示す‘Ｌ’レベルのヘッダー検知信号と、前記受
信回路において受信エラーが発生したときに前記受信回
路から前記送信回路に送出される受信エラーが発生した
ことを示す‘Ｈ’レベルの受信エラー信号、あるいは受
信を終了したときに前記受信回路から前記送信回路に送
出される受信を終了したことを示す‘Ｈ’レベルの受信
終了信号とを有することを特徴とする請求項１記載の信
号伝送装置。