JP5040587B2 - 高周波回路装置 - Google Patents
高周波回路装置 Download PDFInfo
- Publication number
- JP5040587B2 JP5040587B2 JP2007278219A JP2007278219A JP5040587B2 JP 5040587 B2 JP5040587 B2 JP 5040587B2 JP 2007278219 A JP2007278219 A JP 2007278219A JP 2007278219 A JP2007278219 A JP 2007278219A JP 5040587 B2 JP5040587 B2 JP 5040587B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor memory
- terminator
- wiring
- thevenin
- transmission line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
図20に、回路配線基板上にメモリコントローラを内蔵するLSI(大規模半導体集積回路)と、複数、例えば4つの半導体メモリ装置とを搭載してなる半導体メモリ回路装置の参考例を示す。回路配線基板1上の伝送線路2の一端にLSI3が実装され、伝送線路2の他端側に4つに分岐した分岐伝送線路4〔4a,4b,4c,4d〕の夫々に半導体メモリ装置5〔5a,5b,5c,5d〕が接続されるように実装されている。
このようなグリッジ発生、シュート発生の原因は、図20に示すLSI3からの高周波のデジタル信号12が各半導体メモリ装置5a〜5dに供給したときの、各半導体メモリ装置5a〜5dで反射したそれぞれの反射信号13がLSI3からの信号12との干渉によるものと4a〜4dの伝送線路途中の特性インピーダンスの不連続点(例えばスルーホール(ビア)など )での信号の伝搬特性の変化などとされている。
また、本発明に係る高周波回路装置は、高周波信号を送信する第1の半導体装置と、高周波信号を受信する第2の半導体装置が、回路配線基板上に伝送線路を介して互いに接続されるように搭載され、第2の半導体装置側から分岐されたスタブ配線にテブナン終端器が接続され、テブナン終端器の第1及び第2の抵抗器の抵抗値が高周波信号の位相雑音を抑制するような抵抗値に設定され、第1の半導体装置がメモリコントローラを内蔵する半導体集積回路であり、第2の半導体装置が半導体メモリ装置であり、半導体メモリ装置が複数設けられ、複数の半導体メモリ装置のそれぞれが伝送線路から分岐したそれぞれの分岐伝送線路に接続され、それぞれの半導体メモリ装置側から分岐したそれぞれのスタブ配線に前記テブナン終端器が接続されて成ることを特徴とする。
本実施の形態では、実質的に分布定数回路として扱えるスタブ配線を分岐点に取付け、分岐による分圧効果によって、インピーダンス成分を低減させることができる。同時にスタブ配線の分岐点とは半体側に終端器を取付けることにより、伝送線路の線路損失を低減させることができる。そして、スタブ配線の線路長、終端器の第1、第2の抵抗器の抵抗値の制御とが相俟って、位相雑音、オーバーシュート、アンダーシュート、グリッジ等の信号品質を改善することができる。
LSI12は、回路配線基板に形成された分布定数回路として扱うことのできる配線、つまり伝送線路16の一端に接続され、伝送線路16の他端側に分岐点17より分岐された複数、本例では4本の分布定数回路として扱うことのできる配線、つまり分岐伝送線路18〔18a,18b,18c,18d〕が接続される。さらに、分岐点17より分岐された1本の、スタブとなる分布定数回路として扱われる配線、つまり伝送線路(以下スタブ配線という)19が形成され、このスタブ配線19の端部に2つの抵抗器Rt1、Rt2を有するテブナン終端器21が接続される。
Claims (8)
- 高周波信号を送信する第1の半導体装置と、前記高周波信号を受信する第2の半導体装
置が、回路配線基板上に伝送線路を介して互いに接続されるように搭載され、
前記第2の半導体装置側から分岐されたスタブ配線にテブナン終端器が接続され、
前記テブナン終端器の第1及び第2の抵抗器の抵抗値が前記高周波信号の位相雑音を抑
制するような抵抗値に設定され、
前記第1の半導体装置がメモリコントローラを内蔵する半導体集積回路であり、
前記第2の半導体装置が半導体メモリ装置であり、
前記半導体メモリ装置が複数設けられ、
前記複数の半導体メモリ装置のそれぞれが前記伝送線路から分岐したそれぞれの分岐伝送線路に接続され、
前記伝送線路の分岐点から分岐された共通のスタブ配線に前記テブナン終端器が接続されて成り、
前記スタブ配線の線路長が、前記第2の半導体装置と前記伝送線路の特性インピーダンスの不連続点により反射した前記高周波信号の反射波を抑制するような長さに選定されて成り、
前記スタブ配線の線路長が、前記分岐点の近傍までの長さから前記各分岐伝送線路の平均値の近傍の線路長までの範囲に設定されて成る
ことを特徴とする高周波回路装置。 - 前記テブナン終端器の第1及び第2の抵抗器の抵抗値が50Ω〜1kΩに設定されて成
る
ことを特徴とする請求項1記載の高周波回路装置。 - 前記スタブ配線の線路長が、前記各分岐伝送線路の平均値の線路長、もしくは該平均値の近傍の線路長に設定されて成る
ことを特徴とする請求項1記載の高周波回路装置。 - 高周波信号を送信する第1の半導体装置と、前記高周波信号を受信する第2の半導体装置が、回路配線基板上に伝送線路を介して互いに接続されるように搭載され、
前記第2の半導体装置側から分岐されたスタブ配線にテブナン終端器が接続され、
前記テブナン終端器の第1及び第2の抵抗器の抵抗値が前記高周波信号の位相雑音を抑制するような抵抗値に設定され、
前記第1の半導体装置がメモリコントローラを内蔵する半導体集積回路であり、
前記第2の半導体装置が半導体メモリ装置であり、
前記半導体メモリ装置が複数設けられ、
前記複数の半導体メモリ装置のそれぞれが前記伝送線路から分岐したそれぞれの分岐伝送線路に接続され、
前記それぞれの半導体メモリ装置側から分岐したそれぞれのスタブ配線に前記テブナン終端器が接続されて成る
ことを特徴とする高周波回路装置。 - 前記テブナン終端器の第1及び第2の抵抗器の抵抗値が50Ω〜1kΩに設定されて成
る
ことを特徴とする請求項4記載の高周波回路装置。 - 前記スタブ配線の線路長が、前記第2の半導体装置と前記伝送線路の特性インピーダンスの不連続点により反射した前記高周波信号の反射波を抑制するような長さに選定されて成る
ことを特徴とする請求項4記載の高周波回路装置。 - 前記スタブ配線の線路長が、前記分岐点の近傍までの長さから前記各分岐伝送線路の平均値の近傍の線路長までの範囲に設定されて成る
ことを特徴とする請求項6記載の高周波回路装置。 - 前記スタブ配線の線路長が、前記各分岐伝送線路の平均値の線路長、もしくは該平均値の近傍の線路長に設定されて成る
ことを特徴とする請求項6記載の高周波回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007278219A JP5040587B2 (ja) | 2007-10-25 | 2007-10-25 | 高周波回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007278219A JP5040587B2 (ja) | 2007-10-25 | 2007-10-25 | 高周波回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009105347A JP2009105347A (ja) | 2009-05-14 |
JP5040587B2 true JP5040587B2 (ja) | 2012-10-03 |
Family
ID=40706723
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007278219A Expired - Fee Related JP5040587B2 (ja) | 2007-10-25 | 2007-10-25 | 高周波回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5040587B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6091239B2 (ja) * | 2013-02-13 | 2017-03-08 | キヤノン株式会社 | プリント回路板、プリント配線板および電子機器 |
JP6379754B2 (ja) * | 2014-07-07 | 2018-08-29 | 日立金属株式会社 | プリント配線基板 |
JP2021082791A (ja) * | 2019-11-22 | 2021-05-27 | 本田技研工業株式会社 | 半導体装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5311083A (en) * | 1993-01-25 | 1994-05-10 | Standard Microsystems Corporation | Very low voltage inter-chip CMOS logic signaling for large numbers of high-speed output lines each associated with large capacitive loads |
JP3821678B2 (ja) * | 2001-09-06 | 2006-09-13 | エルピーダメモリ株式会社 | メモリ装置 |
JP4507099B2 (ja) * | 2004-07-09 | 2010-07-21 | エルピーダメモリ株式会社 | 半導体装置モジュール |
-
2007
- 2007-10-25 JP JP2007278219A patent/JP5040587B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009105347A (ja) | 2009-05-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7274583B2 (en) | Memory system having multi-terminated multi-drop bus | |
US5945886A (en) | High-speed bus structure for printed circuit boards | |
US7035116B2 (en) | Memory system and memory subsystem | |
US7633147B2 (en) | Semiconductor unit having two device terminals for every one input/output signal | |
US8279690B1 (en) | Optimal channel design for memory devices for providing a high-speed memory interface | |
JP4685486B2 (ja) | Odtを効果的に制御するメモリモジュールシステム | |
KR100340285B1 (ko) | 복수의 인쇄회로기판이 상호 직렬 접속된 메모리 모듈 | |
US7113418B2 (en) | Memory systems and methods | |
JP2004152131A (ja) | メモリモジュール、メモリチップ、及びメモリシステム | |
US7542305B2 (en) | Memory module having on-package or on-module termination | |
JP2001256772A (ja) | メモリモジュール | |
US8526267B2 (en) | Electronic device | |
US9456489B2 (en) | Printed circuit board and printed wiring board | |
TWI459867B (zh) | 電子裝置 | |
KR20140121181A (ko) | 인쇄회로기판 및 이를 포함하는 메모리 모듈 | |
KR100913711B1 (ko) | 인쇄 회로 보드 | |
CN106409332B (zh) | 电子器件 | |
JP5040587B2 (ja) | 高周波回路装置 | |
US8861215B2 (en) | Semiconductor device | |
TWI684992B (zh) | 終端電阻電路及其控制方法 | |
US7495975B2 (en) | Memory system including on-die termination unit having inductor | |
US9767859B2 (en) | Printed circuit board and printed wiring board | |
JP2008282882A (ja) | 部品内蔵実装基板 | |
JP4912830B2 (ja) | 伝送装置、およびこれを用いたフリップチップ、モジュール | |
US8587097B2 (en) | Semiconductor device that suppresses malfunctions due to noise generated in internal circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101012 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110728 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110809 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110913 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120612 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120625 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150720 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |