JP2011035525A - プリント配線基板及びプリント配線方法 - Google Patents
プリント配線基板及びプリント配線方法 Download PDFInfo
- Publication number
- JP2011035525A JP2011035525A JP2009177743A JP2009177743A JP2011035525A JP 2011035525 A JP2011035525 A JP 2011035525A JP 2009177743 A JP2009177743 A JP 2009177743A JP 2009177743 A JP2009177743 A JP 2009177743A JP 2011035525 A JP2011035525 A JP 2011035525A
- Authority
- JP
- Japan
- Prior art keywords
- printed wiring
- transmission
- lsi chip
- side lsi
- line width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Structure Of Printed Boards (AREA)
- Dc Digital Transmission (AREA)
Abstract
【解決手段】送信側LSIチップ21から受信側LSIチップ22に信号を伝送する伝送路をプリント配線13a、13bで形成する際に、そのインピーダンスを一定に保ちつつ、送信側LSIチップ21の近傍の線幅が太く、受信側LSIチップ22の近傍の線幅が細くなるようにプリント配線13a、13bの配線パターンを形成している。これにより、プリント配線13a、13bに設けられたスルーホール14a、14bによる容量性反射の影響を低減させ、波形歪みの低減や伝送性能の向上を図ることができる。
【選択図】図1
Description
−10dB×2=−20dB
となる。すなわち、伝送路3全体の減衰量を例えば−20dBで一定とした場合、反射波は1/10(−20dB)の減衰を受けることになる。
−12dB×2=−24dB
となる。すなわち、a点とb点との間の減衰量を−8dBとし、b点とc点との間の減衰量を−12dBとすることで、反射波の減衰量は1/16(−24dB)の減衰となり、伝送路の減衰量を一定とした場合の反射波の減衰量(1/10(−20dB))に比べて反射波が約60%になり、本来の信号の減衰量を一定としたまま、反射波の減衰量を大きくすることができる。
例えば、本発明では、プリント配線13a及び13bが差動信号を伝送する平衡伝送路であり、その線幅と差動信号線の間隔とによりインピーダンスを一定に保つ場合を説明したが、これに限られず、例えば、プリント配線の線幅と基板の絶縁層厚とによりインピーダンスを一定に保つようにしても良い。すなわち、線幅を太くした場合には絶縁層厚を厚くし、線幅を細くした場合には絶縁層厚を薄くすることで、線幅が異なっても同一のインピーダンスに保つことが可能である。
2:受信側LSIチップ
3:伝送路
10:プリント配線基板
11a,11b,12a,12b,111a,111b,112a,112b,211a,211b,212a,212b:パッド
13a,13b,113a,113b,213a,213b:プリント配線
14a,14b:スルーホール
21:送信側LSIチップ
22:受信側LSIチップ
Claims (6)
- 信号を出力する送信側回路チップの送信端を装着する送信端パッドと、
前記信号を受信する受信側回路チップの受信端を装着する受信端パッドと、
前記送信端パッドと前記受信端パッドとを接続するプリント配線とを有し、
前記プリント配線の配線パターンは、そのインピーダンスを一定に保ちつつ、前記送信端パッドの近傍の線幅が太く、前記受信端パッドの近傍の線幅が細くなるように形成されている、
ことを特徴とするプリント配線基板。 - 前記プリント配線の配線パターンは、その線幅を段階的に変化させることを特徴とする請求項1に記載のプリント配線基板。
- 前記プリント配線の配線パターン中にはスルーホール、パッド又はコネクタを有し、
前記線幅を段階的に変化させる位置は、前記スルーホール、パッド又はコネクタにより生じる容量の位置に対応させることを特徴とする請求項2に記載のプリント配線基板。 - 前記プリント配線の配線パターンは、その線幅を連続的に変化させることを特徴とする請求項1に記載のプリント配線基板。
- 前記プリント配線の配線パターンは、差動信号を伝送する平衡伝送路であり、その線幅と差動信号線の間隔とにより前記インピーダンスを一定に保つことを特徴とする請求項1に記載のプリント配線基板。
- プリント配線基板のプリント配線方法であって、
信号を出力する送信側回路チップの送信端を装着する送信端パッド及び前記信号を受信する受信側回路チップの受信端を装着する受信端パッドを形成し、
前記送信端パッドと前記受信端パッドとを接続するプリント配線を形成し、
前記プリント配線の配線パターンは、そのインピーダンスを一定に保ちつつ、前記送信側回路チップの近傍の線幅が太く、前記受信側回路チップの近傍の線幅が細い
ことを特徴とするプリント配線方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009177743A JP5487779B2 (ja) | 2009-07-30 | 2009-07-30 | プリント配線基板及びプリント配線方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009177743A JP5487779B2 (ja) | 2009-07-30 | 2009-07-30 | プリント配線基板及びプリント配線方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011035525A true JP2011035525A (ja) | 2011-02-17 |
JP5487779B2 JP5487779B2 (ja) | 2014-05-07 |
Family
ID=43764189
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009177743A Expired - Fee Related JP5487779B2 (ja) | 2009-07-30 | 2009-07-30 | プリント配線基板及びプリント配線方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5487779B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8957325B2 (en) | 2013-01-15 | 2015-02-17 | Fujitsu Limited | Optimized via cutouts with ground references |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06163652A (ja) * | 1992-11-18 | 1994-06-10 | Hitachi Ltd | 配線基板 |
JPH0951209A (ja) * | 1995-08-08 | 1997-02-18 | Nippon Telegr & Teleph Corp <Ntt> | 誘電体基板および配線基板 |
JP2001110942A (ja) * | 1999-08-30 | 2001-04-20 | Texas Instr Inc <Ti> | 高性能集積回路パッケージの一定インピーダンス配路 |
JP2005340506A (ja) * | 2004-05-27 | 2005-12-08 | Fuji Xerox Co Ltd | プリント配線基板 |
JP2006173239A (ja) * | 2004-12-14 | 2006-06-29 | Matsushita Electric Ind Co Ltd | 配線基板およびその製造方法とそれを用いた電子機器 |
JP2006245291A (ja) * | 2005-03-03 | 2006-09-14 | Nec Corp | 伝送線路及び配線形成方法 |
JP2008064780A (ja) * | 2006-09-04 | 2008-03-21 | Funai Electric Co Ltd | フラットパネルディスプレイおよびプリント配線板 |
-
2009
- 2009-07-30 JP JP2009177743A patent/JP5487779B2/ja not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06163652A (ja) * | 1992-11-18 | 1994-06-10 | Hitachi Ltd | 配線基板 |
JPH0951209A (ja) * | 1995-08-08 | 1997-02-18 | Nippon Telegr & Teleph Corp <Ntt> | 誘電体基板および配線基板 |
JP2001110942A (ja) * | 1999-08-30 | 2001-04-20 | Texas Instr Inc <Ti> | 高性能集積回路パッケージの一定インピーダンス配路 |
JP2005340506A (ja) * | 2004-05-27 | 2005-12-08 | Fuji Xerox Co Ltd | プリント配線基板 |
JP2006173239A (ja) * | 2004-12-14 | 2006-06-29 | Matsushita Electric Ind Co Ltd | 配線基板およびその製造方法とそれを用いた電子機器 |
JP2006245291A (ja) * | 2005-03-03 | 2006-09-14 | Nec Corp | 伝送線路及び配線形成方法 |
JP2008064780A (ja) * | 2006-09-04 | 2008-03-21 | Funai Electric Co Ltd | フラットパネルディスプレイおよびプリント配線板 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8957325B2 (en) | 2013-01-15 | 2015-02-17 | Fujitsu Limited | Optimized via cutouts with ground references |
Also Published As
Publication number | Publication date |
---|---|
JP5487779B2 (ja) | 2014-05-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4371065B2 (ja) | 伝送線路、通信装置及び配線形成方法 | |
JP5582248B2 (ja) | 伝送システムとバックプレーンシステム構築方法 | |
JP5242605B2 (ja) | 配線構造 | |
TW201138563A (en) | Reducing far-end crosstalk in chip-to-chip communication systems and components | |
JP6388667B2 (ja) | 差動データ信号を送信するための装置及び方法 | |
JP6385075B2 (ja) | プリント配線板、プリント回路板及び電子機器 | |
US7595546B2 (en) | Printed circuit board | |
WO2016105782A1 (en) | Two-part electrical connector | |
JP5487779B2 (ja) | プリント配線基板及びプリント配線方法 | |
JP5561428B2 (ja) | 伝送システムとバックプレーンシステム構築方法 | |
JP6385316B2 (ja) | 伝送装置 | |
JP4371766B2 (ja) | プリント配線板 | |
US20120262885A1 (en) | Signal transfer circuit | |
CN112911788A (zh) | 一种高速信号走线的阻抗优化方法、结构及一种pcb | |
US20150294712A1 (en) | Printed circuit board and printed wiring board | |
JP5506719B2 (ja) | フィルタ回路 | |
US20200067163A1 (en) | Transmission line structure | |
JP2007150803A (ja) | インピーダンス変成器 | |
JP2009224491A (ja) | 多層基板 | |
CN115413117B (zh) | 一种用于电子系统设备中差分信号高速板间互联装置 | |
US10952313B1 (en) | Via impedance matching | |
CN114501778B (zh) | 一种高速差分信号耦合传输的pcb和服务器 | |
TWI812914B (zh) | 濾波器及其等效濾波電路 | |
JP5440085B2 (ja) | 高速伝送配線構造 | |
TWI439188B (zh) | 印刷電路板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120607 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130701 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130709 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130830 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130924 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131031 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140128 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140210 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5487779 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |