JP2793390B2 - 同期分離回路 - Google Patents
同期分離回路Info
- Publication number
- JP2793390B2 JP2793390B2 JP3234244A JP23424491A JP2793390B2 JP 2793390 B2 JP2793390 B2 JP 2793390B2 JP 3234244 A JP3234244 A JP 3234244A JP 23424491 A JP23424491 A JP 23424491A JP 2793390 B2 JP2793390 B2 JP 2793390B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- video signal
- input terminal
- composite video
- inverting input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/08—Separation of synchronising signals from picture signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/003—Changing the DC level
- H03K5/007—Base line stabilisation
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Synchronizing For Television (AREA)
- Amplifiers (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【０００１】
【産業上の利用分野】本発明は同期分離回路に関し、特
にテレビ，ビデオの複合映像信号から同期信号を取り出
す同期分離回路に関する。
にテレビ，ビデオの複合映像信号から同期信号を取り出
す同期分離回路に関する。
【０００２】
【従来の技術】図３は従来の同期分離回路を示す回路図
である。図４は図３の回路の動作を示す波形図である。
である。図４は図３の回路の動作を示す波形図である。
【０００３】図３，図４において、従来例では、入力端
子５１とコンデンサ５２の一端を接続し、コンデンサ５
２の他端と、抵抗５７と抵抗５８の接続点と、コンパレ
ータ５３の非反転入力（＋）端子を接続し、コンパレー
タ５３の反転入力（−）端子をバイアス電圧ＶＢ電源６
１に接続し、コンパレータ５３の出力を出力端子５４と
ＰチャネルＭＯＳトランジスタ５６とＮチャネルＭＯＳ
トランジスタ５９のゲートに接続し、ＰチャネルＭＯＳ
トランジスタ５６のソースを定電圧ＶＤＤ電源５５に接
続し、ＰチャネルＭＯＳトランジスタ５６のドレインと
抵抗５７の他端を接続し、ＮチャネルＭＯＳトランジス
タ５９のソースとグランド６０を接続し、ＮチャネルＭ
ＯＳトランジスタ５９のドレインと抵抗５８の他端に接
続する構成となっていた。
子５１とコンデンサ５２の一端を接続し、コンデンサ５
２の他端と、抵抗５７と抵抗５８の接続点と、コンパレ
ータ５３の非反転入力（＋）端子を接続し、コンパレー
タ５３の反転入力（−）端子をバイアス電圧ＶＢ電源６
１に接続し、コンパレータ５３の出力を出力端子５４と
ＰチャネルＭＯＳトランジスタ５６とＮチャネルＭＯＳ
トランジスタ５９のゲートに接続し、ＰチャネルＭＯＳ
トランジスタ５６のソースを定電圧ＶＤＤ電源５５に接
続し、ＰチャネルＭＯＳトランジスタ５６のドレインと
抵抗５７の他端を接続し、ＮチャネルＭＯＳトランジス
タ５９のソースとグランド６０を接続し、ＮチャネルＭ
ＯＳトランジスタ５９のドレインと抵抗５８の他端に接
続する構成となっていた。
【０００４】
【発明が解決しようとする課題】入力される複合映像信
号を、図４に示す。図４において、従来の同期分離回路
は、複合映像信号７０の同期期間ｔ１と他の期間ｔ２と
に於て、期間ｔ１にコンデンサ５２を充電する電荷と、
期間ｔ２にコンデンサ５２を放電する電荷が等しいとき
に、正常な同期分離動作をする。即ち、次式のとき、同
期分離動作をする。
号を、図４に示す。図４において、従来の同期分離回路
は、複合映像信号７０の同期期間ｔ１と他の期間ｔ２と
に於て、期間ｔ１にコンデンサ５２を充電する電荷と、
期間ｔ２にコンデンサ５２を放電する電荷が等しいとき
に、正常な同期分離動作をする。即ち、次式のとき、同
期分離動作をする。
【０００５】
【０００６】ここで、ｉC ：ｉD は、Ｒ５８：Ｒ５７に
近似できる為、ｔ１：ｔ２≒Ｒ５７：Ｒ５８に設定する
事により、同期分離動作をしていた。
近似できる為、ｔ１：ｔ２≒Ｒ５７：Ｒ５８に設定する
事により、同期分離動作をしていた。
【０００７】しかし、ｉC ：ｉD ≒Ｒ５８：Ｒ５７の近
似である為、映像信号が白のときと黒のときでは、期間
ｔ２にコンデンサ５２を放電する電荷が異なり、同期分
離された出力パルス幅が変化するという欠点があった。
似である為、映像信号が白のときと黒のときでは、期間
ｔ２にコンデンサ５２を放電する電荷が異なり、同期分
離された出力パルス幅が変化するという欠点があった。
【０００８】本発明の目的は、前記欠点を解決し、同期
分離された出力パルス幅が変化しないようにした同期分
離回路を提供することにある。
分離された出力パルス幅が変化しないようにした同期分
離回路を提供することにある。
【０００９】本発明の同期分離回路は、コンパレータの
反転入力端子をバイアス電源に、非反転入力端子を容量
素子を介して入力端子に、出力端子を同期分離出力端子
にそれぞれ接続し、第１および第２の定電圧源間に第１
の抵抗と第１のトランジスタとの直列体と、第２トラン
ジスタと第２の抵抗と第３のトランジスタとの直列体と
を接続し、前記出力端子を前記第２のトランジスタのゲ
ートに接続し、前記第３のトランジスタのドレイン又は
ソースを前記非反転入力端子に接続し、前記第１のトラ
ンジスタのドレイン又はソースをゲートに接続し、前記
第１および第３のトランジスタのゲートを互いに接続し
た構成とするとともに、複合映像信号の同期パルス期間
に前記容量素子を充電し、次の同期パルスまでの期間に
前記容量素子から放電し、かつ前記充電期間と前記放電
期間との比を、前記第１の抵抗素子の関数となる放電電
流と前記第２の抵抗素子の関数となる充電電流との比に
整合させることにより、複合映像信号の白信号、黒信号
に係わらず分離したパルス幅が一定となるように前記複
合映像信号から同期パルスのみを分離することを特徴と
する。
反転入力端子をバイアス電源に、非反転入力端子を容量
素子を介して入力端子に、出力端子を同期分離出力端子
にそれぞれ接続し、第１および第２の定電圧源間に第１
の抵抗と第１のトランジスタとの直列体と、第２トラン
ジスタと第２の抵抗と第３のトランジスタとの直列体と
を接続し、前記出力端子を前記第２のトランジスタのゲ
ートに接続し、前記第３のトランジスタのドレイン又は
ソースを前記非反転入力端子に接続し、前記第１のトラ
ンジスタのドレイン又はソースをゲートに接続し、前記
第１および第３のトランジスタのゲートを互いに接続し
た構成とするとともに、複合映像信号の同期パルス期間
に前記容量素子を充電し、次の同期パルスまでの期間に
前記容量素子から放電し、かつ前記充電期間と前記放電
期間との比を、前記第１の抵抗素子の関数となる放電電
流と前記第２の抵抗素子の関数となる充電電流との比に
整合させることにより、複合映像信号の白信号、黒信号
に係わらず分離したパルス幅が一定となるように前記複
合映像信号から同期パルスのみを分離することを特徴と
する。
【００１０】
【実施例】図１は本発明の一実施例の同期分離回路を示
す回路図である。図２は図１の回路の動作を示す波形図
である。
す回路図である。図２は図１の回路の動作を示す波形図
である。
【００１１】図１，図２において、本発明の一実施例
は、入力端子１をコンデンサ２の一端と接続し、コンデ
ンサ２の他端をコンパレータ３の非反転入力と抵抗７の
一端とＮチャネルＭＯＳトランジスタ８のドレインと接
続し、コンパレータ３の反転入力をバイアス電圧ＶＢ電
源４に接続し、コンパレータ３の出力を出力端子５とＰ
チャネルＭＯＳトランジスタ６のゲートと接続し、Ｐチ
ャネルＭＯＳトランジスタ６のソースを電源１１に接続
し、このドレインを抵抗７の他端と接続し、Ｎチャネレ
ＭＯＳトランジスタ８及び９のソースを各々グランド１
２に接続し、ＮチャネルＭＯＳトランジスタ８のゲート
とＮチャネルＭＯＳトランジスタ９のゲートとドレイン
と抵抗１０の一端とを接続し、抵抗１０の他端を定電圧
ＶＤＤ電源１１に接続する構成となっている。
は、入力端子１をコンデンサ２の一端と接続し、コンデ
ンサ２の他端をコンパレータ３の非反転入力と抵抗７の
一端とＮチャネルＭＯＳトランジスタ８のドレインと接
続し、コンパレータ３の反転入力をバイアス電圧ＶＢ電
源４に接続し、コンパレータ３の出力を出力端子５とＰ
チャネルＭＯＳトランジスタ６のゲートと接続し、Ｐチ
ャネルＭＯＳトランジスタ６のソースを電源１１に接続
し、このドレインを抵抗７の他端と接続し、Ｎチャネレ
ＭＯＳトランジスタ８及び９のソースを各々グランド１
２に接続し、ＮチャネルＭＯＳトランジスタ８のゲート
とＮチャネルＭＯＳトランジスタ９のゲートとドレイン
と抵抗１０の一端とを接続し、抵抗１０の他端を定電圧
ＶＤＤ電源１１に接続する構成となっている。
【００１２】本実施例の同期分離回路は、図２に示す複
合映像信号２０の同期期間ｔ１１と他の期間ｔ１２に於
て、期間ｔ１１にコンデンサ２を充電する電荷と期間ｔ
１２にコンデンサ２を放電する電荷が等しいときに、正
常な同期分離動作をする。即ち、次のとき同期分離動作
をする。
合映像信号２０の同期期間ｔ１１と他の期間ｔ１２に於
て、期間ｔ１１にコンデンサ２を充電する電荷と期間ｔ
１２にコンデンサ２を放電する電荷が等しいときに、正
常な同期分離動作をする。即ち、次のとき同期分離動作
をする。
【００１３】
【００１４】ここで、ｉc ，ｉd は次の関係がある。
【００１５】
【００１６】従って、ｉd は映像信号２０の白黒によら
ず、一定の電流値となる。よって、本実施例によれば、
映像信号２０の白黒によらず、出力パルスが一定の同期
分離回路が実現できる。
ず、一定の電流値となる。よって、本実施例によれば、
映像信号２０の白黒によらず、出力パルスが一定の同期
分離回路が実現できる。
【００１７】
【発明の効果】以上説明したように、本発明は、例えば
コンパレータの反転入力をバイアス電源に接続し、非反
転入力にはコンデンサを介して複合映像信号を入力する
と同時に、コンパレータの出力により電源との接続がス
イッチされる抵抗と、第１のＮチャネルＭＯＳトランジ
スタのドレインに接続し、第１及び第２のＮチャネルＭ
ＯＳトランジスタのソースをグランドに接続し、第１の
ＭＯＳトランジスタのゲートと第２のＭＯＳトランジス
タのゲートとドレインと第２の抵抗の一端を接続し、第
２の抵抗の他端を電源に接続することにより、複合映像
信号が白，黒に変化しても、出力パルス幅が変化しない
同期分離出力が得られる効果がある。
コンパレータの反転入力をバイアス電源に接続し、非反
転入力にはコンデンサを介して複合映像信号を入力する
と同時に、コンパレータの出力により電源との接続がス
イッチされる抵抗と、第１のＮチャネルＭＯＳトランジ
スタのドレインに接続し、第１及び第２のＮチャネルＭ
ＯＳトランジスタのソースをグランドに接続し、第１の
ＭＯＳトランジスタのゲートと第２のＭＯＳトランジス
タのゲートとドレインと第２の抵抗の一端を接続し、第
２の抵抗の他端を電源に接続することにより、複合映像
信号が白，黒に変化しても、出力パルス幅が変化しない
同期分離出力が得られる効果がある。
【図面の簡単な説明】
【図１】本発明の一実施例の同期分離回路を示す回路図
である。
である。
【図２】図１の回路の複合映像信号を示す波形図であ
る。
る。
【図３】従来の同期分離回路を示す回路図である。
【図４】図３の回路の複合映像信号を示す波形図であ
る。
る。
１，５１ 複合映像信号入力端子 ２，５２ コンデンサ ３，５３ コンパレータ ４，６１ バイアス電源 ５，５４ 同期分離出力端子 ６，８，９，５６，５９ ＭＯＳトランジスタ ７，１０，５７，５８ 抵抗 １１，５５ 電源 １２，６０ グランド
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭61−248675（ＪＰ，Ａ) 特開 昭56−80965（ＪＰ，Ａ) 特開 平１−309470（ＪＰ，Ａ) 特開 昭62−65566（ＪＰ，Ａ) 実開 昭59−180564（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.6，ＤＢ名) H04N 5/08
Claims (2)
- 【請求項１】 コンパレータの反転入力端子をバイアス
電源に、非反転入力端子を容量素子を介して入力端子
に、出力端子を同期分離出力端子にそれぞれ接続し、第
１および第２の定電圧源間に第１の抵抗と第１のトラン
ジスタとの直列体と、第２トランジスタと第２の抵抗と
第３のトランジスタとの直列体とを接続し、前記出力端
子を前記第２のトランジスタのゲートに接続し、前記第
３のトランジスタのドレイン又はソースを前記非反転入
力端子に接続し、前記第１のトランジスタのドレイン又
はソースをゲートに接続し、前記第１および第３のトラ
ンジスタのゲートを互いに接続した構成とするととも
に、複合映像信号の同期パルス期間に前記容量素子を充
電し、次の同期パルスまでの期間に前記容量素子から放
電し、かつ前記充電期間と前記放電期間との比を、前記
第１の抵抗素子の関数となる放電電流と前記第２の抵抗
素子の関数となる充電電流との比に整合させることによ
り、複合映像信号の白信号、黒信号に係わらず分離した
パルス幅が一定となるように前記複合映像信号から同期
パルスのみを分離することを特徴とする同期分離回路。 - 【請求項２】 前記第１および前記第３のトランジスタ
がそれぞれＮチャネル型電界効果トランジスタ、前記第
２のトランジスタがＰチャネル型電界効果トランジスタ
である請求項１記載の同期分離回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3234244A JP2793390B2 (ja) | 1991-09-13 | 1991-09-13 | 同期分離回路 |
| US07/943,481 US5345117A (en) | 1991-09-13 | 1992-09-11 | Synchronous separating circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3234244A JP2793390B2 (ja) | 1991-09-13 | 1991-09-13 | 同期分離回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0575893A JPH0575893A (ja) | 1993-03-26 |
| JP2793390B2 true JP2793390B2 (ja) | 1998-09-03 |
Family
ID=16967940
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3234244A Expired - Fee Related JP2793390B2 (ja) | 1991-09-13 | 1991-09-13 | 同期分離回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5345117A (ja) |
| JP (1) | JP2793390B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020091850A1 (en) | 1992-10-23 | 2002-07-11 | Cybex Corporation | System and method for remote monitoring and operation of personal computers |
| US5510739A (en) * | 1994-03-28 | 1996-04-23 | Motorola, Inc. | Circuit and method for enhancing logic transitions appearing on a line |
| JPH098637A (ja) * | 1995-06-21 | 1997-01-10 | Fujitsu Ltd | 半導体装置 |
| US5721842A (en) | 1995-08-25 | 1998-02-24 | Apex Pc Solutions, Inc. | Interconnection system for viewing and controlling remotely connected computers with on-screen video overlay for controlling of the interconnection switch |
| US6130719A (en) * | 1998-09-04 | 2000-10-10 | Telecruz Technology, Inc. | Method and apparatus for accurately recovering the synchronization signals contained in composite video signals |
| US6633905B1 (en) | 1998-09-22 | 2003-10-14 | Avocent Huntsville Corporation | System and method for accessing and operating personal computers remotely |
| US7034579B2 (en) * | 2003-12-22 | 2006-04-25 | Texas Instruments Incorporated | High-speed signal level detector |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4064541A (en) * | 1976-03-19 | 1977-12-20 | Rca Corporation | Constant pulse width sync regenerator |
| JPS5947909B2 (ja) * | 1978-11-10 | 1984-11-22 | 松下電器産業株式会社 | 同期分離装置 |
| JPS5680965A (en) * | 1979-12-04 | 1981-07-02 | Seiko Epson Corp | Synchronizing signal separating circuit |
| JPS59180564U (ja) * | 1983-05-18 | 1984-12-03 | 東芝オ−デイオ・ビデオエンジニアリング株式会社 | 同期信号分離回路 |
| JPS60198972A (ja) * | 1984-03-22 | 1985-10-08 | Nec Corp | 同期分離回路 |
| JPS61248675A (ja) * | 1985-04-26 | 1986-11-05 | Matsushita Electric Ind Co Ltd | テレビジヨン受像機の同期分離回路 |
| JPS6265566A (ja) * | 1985-09-17 | 1987-03-24 | Toshiba Corp | 同期信号分離回路 |
| JP2815865B2 (ja) * | 1988-06-07 | 1998-10-27 | 株式会社東芝 | 同期信号分離回路 |
-
1991
- 1991-09-13 JP JP3234244A patent/JP2793390B2/ja not_active Expired - Fee Related
-
1992
- 1992-09-11 US US07/943,481 patent/US5345117A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0575893A (ja) | 1993-03-26 |
| US5345117A (en) | 1994-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2897795B2 (ja) | サンプルホールド型位相比較回路 | |
| CA1214263A (en) | Pulse signal processing circuit | |
| EP0076733B1 (en) | Cmos circuitry for dynamic translation of input signals at ttl levels into corresponding output signals at cmos levels | |
| KR20100083738A (ko) | 지연 회로 | |
| JP2793390B2 (ja) | 同期分離回路 | |
| JPS6144414B2 (ja) | ||
| US6833753B2 (en) | Method and system for signal dependent boosting in sampling circuits | |
| JPH067647B2 (ja) | パルス発生回路 | |
| US5045943A (en) | Synchronous signal separation circuit | |
| JP2613964B2 (ja) | 同期分離回路 | |
| JP3384045B2 (ja) | シンクチップクランプ／同期分離回路 | |
| JP2761136B2 (ja) | 出力回路 | |
| JPS5829891B2 (ja) | Ａ／ｄ変換回路 | |
| US5874842A (en) | Sample and hold circuit having quick resetting function | |
| JPH0642623B2 (ja) | 電圧制御発振器 | |
| US5977802A (en) | Circuit for processing vertical synchronization signals including a polarity detection circuit | |
| JPH0568154B2 (ja) | ||
| JPS61248675A (ja) | テレビジヨン受像機の同期分離回路 | |
| JPS6129188B2 (ja) | ||
| JPS62252592A (ja) | 半導体記憶装置 | |
| JPH0823478A (ja) | 固体撮像装置の出力回路 | |
| US5376906A (en) | CCD filter having comb-shaped characteristics | |
| KR970005108Y1 (ko) | 모니타용 모드 선택회로 | |
| JP2812269B2 (ja) | 昇圧回路 | |
| KR20200098754A (ko) | Cds 회로, 이미지 센서 및 cds 회로의 출력 신호 분산 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980602 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080619 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090619 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |