KR970005108Y1 - 모니타용 모드 선택회로 - Google Patents

Abstract

내용없음.

Description

모니타용 모드 선택회로

제1도는 본 고안의 일 실시예를 나타내는 상세 회로도.

* 도면의 주요부분에 대한 부호의 설명

1,4,6,9,11,12,18 : 저항 2,7 : 트랜지스터

3,8,13,14 : 배타적 OR 게이트 5,10,19 : 컨덴서

14내지 17 : 낸드 게이트

본 고안은 모니타에 적용되는 모드 선택회로에 관한 것으로서, 입력되는 수평 및 수직 동기신호의 극성을 이용하여 각 모드를 선택하는 모니타용 모드 선택회로에 관한 것이다.

종래에는 모니타용 각 모드를 선택하기 위한 회로의 구성이 매우 복잡하였고 가격이 비싸서 소비자에게 부담을 주는 문제점이 있었다.

따라서 본 고안은 회로의 구성을 단순화하고 저렴한 가격의 모니타용 모드 선택회로를 제공함에 그 목적이 있다.

이하, 첨부된 제1도를 참조하여 본 고안을 상세히 설명한다.

제1도는 본 고안의 일 실시예를 나타내는 상세 회로도이다.

도면에서 1,4,6,9,11,12 및 18은 저항, 2와 7은 트랜지스터, 3과 8과 13 및 14는 배타적 OR 게이트, 5와 10 및 19는 컨덴서, 14 내지 17은 낸드 게이트를 나타낸다.

본 고안의 구성은 다음과 같다.

수평 동기 신호가 인가되는 저항(1)에 신호 증폭을 위한 트랜지스터(2)의 베이스단을 연결하고, 상기 트랜지스터(2)의 콜렉터단에 배타적 OR 게이트(3)의 입력 일단을 연결하며, 상기 트랜지스터(2)의 콜렉터단과 배타적 OR 게이트(3)의 입력 타단 사이에 저항(4)을 연결한 후 상기 저항(4)과 배타적 OR 게이트(3)사이에 컨덴서(5)의 일단을 연결하고 상기 컨덴서(5)의 타단을 접지 시킨다.

또한 수직 동기 신호가 인가되는 저항(6)에 신호 증폭을 위한 트랜지스터(7)의 베이스단을 연결하고, 상기 트랜지스터(7)의 콜렉터단에 배타적 OR 게이트(8)의 입력 일단을 연결하며, 상기 트랜지스터(7)의 콜렉터단과 배타적 OR 게이트(8)의 입력 타단 사이에 저항(9)을 연결한 후 상기 저항(9)과 배타적 OR 게이트(8)사이에 컨데서(10)의 일단을 연결하고 상기 컨덴서(10)의 타단을 접지 시킨다.

그리고 상기 트랜지스터(2,7)의 콜렉터단에 각각 저항(11,12)을 연결한 후 상기 저항(11,12)에 전압을 인가한다.

상기 배타적 OR 게이트(3)의 입력 타단에 배타적 OR 게이트(13)의 입력 일단과 낸드 게이트(15,16)의 입력 일단을 연결하고, 배타적 OR 게이트(8)의 입력 타단에 배타적 OR 게이트(14)의 입력 일단과 낸드 게이트(15,16)의 입력 타단을 연결하며, 상기 배타적 OR 게이트(13)의 입력 타단과 상기 배타적 OR 게이트(14)의 입력 타단에 상기 낸드 게이트(15)의 출력단을 연결한 후 수평과 수직동기 신호가 인가되는 낸드 게이트(17)의 출력단에 저항(18)의 일단을 연결하여 구성하고, 상기 저항(18)의 타단에 컨덴서(19)의 일단을 연결하며 상기 컨덴서(19)의 타단을 접지 시켜 구성한다.

상기와 같이 구성된 본 고안은 동작은 다음과 같다.

수평 동기 신호 입력이 부 상태(negative state) 펄스 신호이면 상기 트랜지스터(2)의 베이스단에 부 상태 펄스 신호가 인가되는 시간 동안에 상기 트랜지스터(2)는 동작 불능 상태가 되므로 상기 트랜지스터(2)의 콜렉터단의 전압은 하이(high)상태가 되며 따라서 상기 배타적 OR 게이트(3)의 입력 일단에는 하이 전압이 인가된다.

그러나 상기 배타적 OR 게이트(3)의 입력 타단에는 상기 컨덴서(5)에 전압이 충전되는 시간만큼 지연된 전압이 인가되기 때문에 상기 배타적 OR 게이트(3)의 일단에 하이 전압이 인가될때 상기 배타적 OR 게이트(3)의 타단에는 로우(low)의 전압이 인가되어 상기 배타적 OR 게이트(3)의 출력은 정 상태 펄스 신호가 출력된다.

또한, 수평 동기 신호 입력이 정 상태(positive state)펄스 신호이면 상기 트랜지스터(2)의 베이단에 정 상태 펄스 신호가 인가되는 시간 동안에 상기 트랜지스터(2)는 동작 상태가 되므로 상기 트랜지스터(2)의 콜렉터단의 전압은 로우 상태가 되며 따라서 상기 배타적 OR 게이트(3)의 입력 일단에는 로우 전압이 인가된다.

그러나 상기 배타적 OR 게이트(3)의 입력 타단에는 상기 칸덴서(5)에 충전된 전압이 방전되기 때문에 상기 배타적 OR 게이트(3)의 일단에 로우 전압이 인가될 때 상기 배타적 OR 게이트(3)의 타단에는 하이 전압이 인가되어 상기 배타적 OR 게이트(3)의 출력은 정 상태 펄스 신호가 출력된다.

결국 상기 배타적 OR 게이트(3)의 출력, 즉 수평 동기 신호 출력은 입력에 관계없이 항상 정 상태 펄스 신호가 출력된다.

상기 배타적 OR 게이트(8)의 출력, 즉 수직 동기 신호 출력을 위한 구성도 상기 수평 동기 신호 출력을 위한 구성과 같기 때문에 결국 상기 배타적 OR 게이트(8)의 출력은 입력 신호의 정, 부여부에 관계없이 항상 정상태 펄스 신호가 출력된다.

수평 동기 신호 입력과 수직 동기 신호 입력이 모두 부 상태 펄스 신호이면 상기 낸드 게이트(15)의 출력은 하이 상태이며 따라서 상기 배타적 OR 게이트(13,14)의 출력은 모두 하이상태가 된다.

그리고 상기 낸드 게이트(16)의 출력은 하이 상태가 되며 상기 저항(18)의 출력은 로우가 된다.

상기한 바와 같이 수평 동기 신호 입력과 수직 동기 신호 입력에 따라 상기 배타적 OR 게이트(13,14)와 낸드 게이트(15,16,17)의 출력은 일정하게 변화하기 때문에 변화된 출력에 VGA(Video Grapic Array), CGA(Color Grapic Array) 모드를 선택할 수 있다.

입력의 변화에 따른 출력 기준으로 상기 VGA(Video Grapic Array), CGA(Color Grapic Array) 모드를 선택하는 방식은 표1에 나타나 있다.

[표 1]

상기한 바와 같이 본 고안은 VGA와 CGA 모드를 선택하는데 있어서 가격이 저렴하고 구성이 간단한 효과가 있다.

Claims (1)

1. 모니타용 모드 선택회로에 있어서, 수평 동기 신호가 인가되는 제1 트랜지스터(2), 상기 제1 트랜지스터(2)의 콜렉터단에 입력 일단이 연결된 제1 배타적 논리합 수단(3), 상기 제1 배타적 논리합 수단(3)의 입력 타단에 일단이 연결되고 타단은 접지된 제1 컨덴서(5), 수직 동기 신호가 인가되는 제2 트랜지스터(7), 상기 제2 트랜지스터(7)의 콜렉터단에 입력 일단이 연결된 제2 배타적 논리합 수단(8), 상기 제2 배타적 논리합 수단(8)의 입력 타단에 일단이 연결되고 타단은 접지된 제2컨덴서(10), 상기 제1 및 제2 배타적 논리합 수단(3, 8)의 입력 타단에 입력단이 연결된 제1 부정 논리곱 수단(15), 상기 제1 및 제2 배타적 논리합 수단(3, 8)의 입력 타단에 입력단이 연결된 제2 부정 논리곱 수단(16), 상기 제1 배타적 논리합 수단(3)의 입력 타단과 상기 제1 부정 논리곱 수단(15)의 출력단에 입력단이 연결된 제3 배타적 논리합 수단(13), 상기 제2 배타적 논리합 수단(8)의 입력 타단과 상기 제1 부정 논리곱 수단(15)의 출력단에 입력단이 연결된 제4 배타적 논리합 수단(14), 수평 동기 신호와 수직 동기 신호를 입력으로 하는 제3 부정 논리곱 수단(17), 상기 제3 부정 논리곱 수단(17)의 출력단에 연결된 제3 컨덴서(18)로 구성됨을 특징으로 하는 모니타용 모드 선택회로.