KR930000481Y1 - 다입력 동기신호에 대한 동기신호 검출회로 - Google Patents
다입력 동기신호에 대한 동기신호 검출회로 Download PDFInfo
- Publication number
- KR930000481Y1 KR930000481Y1 KR2019900011791U KR900011791U KR930000481Y1 KR 930000481 Y1 KR930000481 Y1 KR 930000481Y1 KR 2019900011791 U KR2019900011791 U KR 2019900011791U KR 900011791 U KR900011791 U KR 900011791U KR 930000481 Y1 KR930000481 Y1 KR 930000481Y1
- Authority
- KR
- South Korea
- Prior art keywords
- input
- signal
- logic
- nand gate
- output
- Prior art date
Links
Landscapes
- Synchronizing For Television (AREA)
Abstract
내용 없음.
Description
제1도는 이 고안에 따른 다입력 동기신호에 대한 동기신호 검출회로를 나타낸 블럭도.
제2도는 이 고안에 따른 다입력 동기신호에 대한 동기신호 검출회로도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : +5V전압공급단 2 : BNC수직동기신호 입력단
3 : D-SUB수직동기신호 입력단 4 : BNC수평동기신호 입력단
5 : D-SUB수평동기신호 입력단 6 : 동기신호 입력단
10 : 트랜지스터와 게이트를 이용한 신호처리부
20 : 게이트를 이용한 신호처리부 30 : 스위치
40 : 제1네가티브 수직 동기신호 출력부
50 : 제2네가티브 수직 동기신호 출력부
60 : 포지티브 수평동기신호 출력부
Q1 : 트랜지스터 R1∼R8 : 저항
C1∼C4 : 콘덴서 A1∼A4 : 2입력 낸드게이트
B1∼B4 : 2입력 낸드게이트
G1∼G3 : 2입력 익스클루시브 노아(EX-NOR)게이트
이 고안은 모니터에 관한 것으로서, 더욱 상세하게는 입력동기신호가 여러개 있을때 이 신호들이 일정한 극성을 출력하도록 하는 다입력 동기신호에 대한 검출회로에 관한 것이다.
종래에는 모니터에 있어서, D-SUB신호중에 각 비데오 카드에 따른 판별회로는 있었지만 BNC신호와 D-SUB신호를 수용하는 모니터가 없었기 때문에 이에 따른 모니터의 종속성이 심하다는 문제점이 있었다.
이 고안은 이러한 문제점을 해결하기 위한 것으로서, 이 고안의 목적은 캐드/캠(CAD/CAM)용 피스털 컴퓨터에 사용되는 BNC 입력과 퍼스널 컴퓨터용 D-SUB입력을 동시에 수용할 수 있는 모니터에 있어서 동기신호 입력과 선택과 극성의 차이에 관계없이 항상 일정한 출력포트와 극성을 나타내는 다입력 동기신호에 대한 동기신호 검출회로를 제공하는 데 있다.
이러한 목적을 달성하기 위한 이 고안의 목적은 BNC 또는 D-SUB를 선택하는 절환스위치와, 상기 절환스위치 및 +5V전압공급단에 연결되어 입력되는 두 신호 모두가 로직 "하이"일때만 출력이 로직 "로우"가 되도록 하는 2입력 낸드게이트와, 상기 낸드게이트 및 +5V전압공급단에 연결되어 D-SUB수직동기신호 또는 BNC 수직동기신호에 선택됨에 따라 네가티브 수직동기신호를 출력시키는 제1네가티브 수직동기신호 출력부와, 상기 낸드게이트 및 +5V전압공급단에 연결되어 D-SUB수평동기신호 또는 BNC수평동기신호가 선택됨에 따라 네가티브 수직동기신호를 출력하는 제2네가티브 수직동기신호 출력부와, 동기신호 입력단에 연결되어 네가티브 동기신호를 입력으로 하여 항상 포지티브 수평동기신호 출력부로 구성되는 다입력 동기신호에 대한 동기신호 검출회로에 있다.
이하, 이 고안의 바람직한 실시예를 첨부도면을 참조로 하여 상세히 설명한다.
제2도는 이 고안에 따른 다입력 동기신호에 대한 동기신호 검출회로도로서, BNC또는 D-SUB를 선택하는 절환스위치(30)에 2입력 낸드게이트(A1)를 연결시킨다. 상기 제2입력 낸드게이트(A1)는 BNC 또는 D-SUB 가 선택됨에 따라 로직 "로우" 또는 로직 "하이"를 출력한다.
그리고 상기 낸드게이트(A1 및 +5V전압공급단(1)에는 D-SUB수직동기신호 또는 BNC수직동기신호가 선택됨에 따라 네가티브 수직동기신호를 출력시키는 제1네가티브 수직동기신호 출력부(40)을 연결시킨다.
상기 제1네가티브 수직동기신호 출력부(40)는 상기 낸드게이트(A1) 및 D-SUB수직동기신호 입력단(#)에 연결되어 입력되는 두신호 모두가 로직 "하이"일 때만 출력이 조직 "로우"가 되도록 하는 2입력 낸드게이트(B1) 및 상기 +5V전압공급단(1) 및 BNC수직동기신호 입력단(2)에 연결되어 입력되는 두신호 모두가 로직 "하이" 일때만 출력이 로직 "로우"가 되도록 하는 낸드게이트(B2)를 통한다.
그리고 상기 낸드게이트(B1), (B2)에 연결되어 입력되는 두신호 모두 로직 "하이" 일때만 로직 "로우"가 되도록 하는 2입력 낸드게이트(A3)와 상기 2입력 낸드게이트(A3)에 연결된 레벨 조정용 저항(R1) 및 콘덴서(C1)와 상기 레젤 조정용 저항(R1) 및 콘덴서(C1)에 연결된 2입력 익스클루시브 노아(이하 "EX-NOR"라 한다.) 게이트(G1)를 통하여 연결된다.
또한, 상기 낸드게이트(A1) 및 +5V전압공급단(1)에 D-SUB수평동기신호 또는 BNC수평동기신호가 선택됨에 따라 네가티브 수직동기신호를 출력시키는 제2네가티브 수직동기신호 출력부(50)돌 연결시킨다.
상기 제2네가티브 수직동기신호 출력부(5)는 상기 낸드게이트(A1) 및 D-SUB수평동기신호 입력단(5)에 연결되어 입력되는 두신호가 모두 로직 "하이" 일때만 출력이 로직 "로우"가 되도록 하는 2입력 낸드게이트(B3) 및 상기 +5V전압공급단(1) 및 BNC수평동기신호 입력단(4)에 연결되어 입력되는 두신호 모두가 로직 "하이"일 때만 출력이 로직 "로우"가 되도록 하는 2입력 낸드게이트(B4)를 통한다.
그리고 상기 2입력 낸드게이트(B3), (B4)에 연결되어 입력되는 두신호 모두 로직 "하이" 일때만 출력이 로직 "로우"가 되도록 하는 2입력 낸드게이트(A3) 및 상기 2입력 낸드게이트(A3)에 연결되어 신호레벨을 조정하는 저항(R3) 및 콘덴서(C2)를 통한다. 그리고 상기 신호레벨 조정용 저항(R3) 및 콘덴서(C2)에 연결되어 입력되는 두신호중 하나만이 로직 "하이"일때 출력이 로직 "로우"가 되도록 하는 2입력 EX-NOR게이트(G2)를 통하여 연결된다.
한편, 동기신호 입력단(6)으로부터 네가티브 동기신호를 입력받아 항상 포지티브 수평동기신호를 출력시키는 포지티브 수평동기신호 출력부(60)를 상기 제2네가티브 수직동기신호 출력부(50) 및 동기신호 입력단(6)에 연결시킨다.
상기 포지티브 수평동기신호 출력부(60)는 동기신호 입력단(6)에 연결되어 입력된 네가티브 동기신호를 반전시키는 트랜지스터(Q1)에 검파용 콘덴서(C4)를 연결시키고, 상기 검파용 콘덴서(C4)에 신호를 반전시키는 2입력 EX-NOR게이트(G3)를 연결시킨다.
그리고 상기 EX-NOR게이트(G3) 및 상기 제2네가티브 수직동기신호 출력부(50)에 2입력 낸드게이트(G4)를 연결시킨다.
상기와 같은 구성으로 이루어진 이 고안은 제1도와 같은 블럭도로서 간단히 나타낼 수 있으며 제1도의 트랜지스터와 게이트를 이용한 신호처리부(10)는 제2도의 포지티브 수평동기신호 출력부(60)에 해당되며, 제1도의 게이트를 이용한 신호처리부(20)는 제2도의 제1, 제2네가티브 수직동기신호 출력부(40), (50)에 해당된다.
이를 좀더 구체적으로 설명하면 먼저, 스위치(30)가 BNC로 절환되었을 경우 2입력 낸드게이트(A1)에 로직 "하이"가 입력되어 상기 낸드게이트(A1)의 2입력 낸드게이트(A1)의 출력은 로직 "로우"상태가 된다.
이에 따라 D-SUB신호 및 상기 2입력 낸드게이트(A1)의 출력신호를 입력으로 하는 2입력 낸드게이트(B1), (B3)의 출력은 로직 "하이"가 되고 이때 D-SUB의 동기신호가 입력되어도 상기 2입력 낸드게이트(B1), (B3)의 출력은 무조건 로직 "하이"상태가 된다.
한편, 낸드게이트(B2), (B4)는 +5V전압공급단(1)으로부터 전압을 인가받는 입력쪽은 로직 "하이" 상태이므로 BNC의 동기신호 입력에 따라 출력이 나오게 된다.
이때, 낸드게이트(B1), (B3)의 출력이 "하이"이고 낸드게이트(B2), (B4)의 출력은 동기신호이므로 낸드게이트(A2), (A3)의 출력은 동기신호가 반전되어 출력된다.
상기 출력들은 저항(R2), 콘덴서(C1) 및 저항(R3), 콘덴서(C2)의 적분회로와 EX-NOR게이트(G1), (G2)의 동작에 의하여 출력이 항상 네가티브 동기신호로 된다.
상기와는 달리 스위치(30)가 D-SUB로 절환되었을때 낸드게이트(A1)에 로우 "로우"가 입력되어 상기 낸드게이트(A1)의 출력은 로직 "하이"가 되고 낸드게이트(B1), (B3)는 D-SUB의 동기신호 입력이 출력되고 낸드게이트(B2), (B4)는 한쪽 입력이 로직 "로우"가 되므로 출력은 항상 로직 "하이"가 된다.
이후, 낸드게이트(A2), (A3) 및 EX-NOR게이트(G1), (G2)까지 동작은 BNC로 스위칭 되었을 경우와 동일 하다.
한편, 동기신호 입력단(6)측의 동기신호 발생기가 "온"되었을 경우 동기신호를 네가티브 동기신호로 입력하여 트랜지스터(01)에 의해 포지티브 동기신호로 반전시키고 콘덴서(C1)에 의해 동기신호만 검파하여 EX- NOR게이트(G3)에 입력하여 신호를 또 다시 반전시킨다.
그리고 낸드게이트(A4)의 두 입력신호중에서 EX-NOR게이트(G2)로부터의 신호는 항상 네가티브이므로 낸드게이트(A4)치 출력은 할상 포지티브 동기신호가 출력된다.
BNC와 D-SUB의 입력신호가 없을때는 EX-NOR게이트(G2)의 출력은 항상 로직 "하이"가 되므로 동기신호 발생기에 의한 입력에 의해 낸드게이트(A4)는 항상 포지티브 동기신호를 출력한다.
즉, 이 고안은 수평동기신호는 포지티브로 수직동기신호는 네가티브로 항상 일정한 극성을 갖도록 출력한다.
이상에서와 같이 이 고안은 모니터에 어떤 동기신호가 입력되어도 일정한 동기신호의 출력을 나타내기 때문에 어떠한 종류의 컴퓨터 신호도 수용할 수 있도록 한 고안인 것이다.
Claims (4)
- BNC 또는 D-SUB를 선택하는 절환스위치(30)와, 상기 스위치(30) 및 +5V전압공급단(1)에 연결 입력되는 두 신호 모두가 로직 "하이"일때만 출력기 로직 "로우"상태가 되도록 하는 2입력 낸드게이트(A1)와, 상기 낸드게이트(A1) 및 +5V전압공급단(1)에 연결되어 D-SUB수직동기신호 또는 BNC수직동기신호가 선택됨에 따라 네가티브 수직동기신호를 출력시키는 제1네가티브 수직동기신호 출력부(40)와, 상기 낸드게이트(A1) 및 +5전압공급단(1)에 연결되어 D-SUB수평동기신호 또는 BNC수평동기신호가 선택됨에 따라 네가티브 수직 동기신호를 출력시키는 제2네가티브 수직동기신호 출력부(50)와, 상기 제2네가티브 수직동기신호 출력부(50) 및 동기신호 입력단(6)에 연결되어 네가티브 동기신호를 입력으로하여 항상 포지티브 수평동기신호를 출력시키는 포지티브 수평동기신호 출력부(60)와, 로 구성되는 것을 특징으로 하는 다입력 동기신호에 대한 동기신호 검출회로.
- 제1항에 있어서, 상기 제1네가티브 수직동기신호 출력부(40)는 상기 낸드게이트(A1) 및 D-SUB수직동기신호 입력단(3)에 연결되어 2입력신호 모두가 로직 "하이" 일때만 출력이 로직 "로우"가 되도록 하는 2입력 낸드게이트(B1)와. 상기 +5V전압공급단(1) 및 BNC수직동기신호 입력단(2)에 연결되어 2입력 신호 모두가 로직 "하이" 일때만 출력이 로직 "로우"가 되도록 하는 2입력 낸드게이트(52)와, 상기 2입력 낸드게이트(B1), (B2)에 연결되어 2입력신호 모두가 로직 "하이" 일때만 출력이 로직 "로우"가 되도록 하는 2입력 낸드게이트(A2)와, 상기 2입력 낸드게이트(A2)에 연결되어 신호레벨을 조정하는 저항(R2) 및 콘덴서(C1)와, 상기 신호 레벨 조정용 저항(R2) 및 콘덴서(C1)에 연결되어 입력되는 두신호중 하나만이 로직 "하이"일때 출력이 로직 "로우"가 되도록 하는 2입력 EX-NOR게이트(G1)와, 로 구성되는 다입력 동기신호에 대한 동기신호 검출회로.
- 제1항에 있어서, 상기 제2네가티브 수직동기신호 출력부(50)는 상기 낸드게이트(A1) 및 D-SUB수평동기신호 입력단(5)에 연결되어 입력되는 두신호가 모두 로직 "하이"일때만 출력이 로직 "로우"가 되도록 하는 2입력 낸드게이트(B3)와, 상기 +5V전압공급단(1) 및 BNC수평동기신호 입력단(4)에 연결되어 입력되는 두신호 모두가 로직 "하이"일때만 출력이 로직 "로우"가 되도록 하는 2입력 낸드게이트(B4)와, 상기 2입력 낸드게이트(B3), (B4)에 연결되어 입력되는 두 신호 모두 로직 "하이"일때만 출력이 로직 "로우"가 되도록 하는 2입력 낸드게이트(A3)와, 상기 2입력 낸드게이트(A3)에 연결되어 신호레벨을 조정하는 저항(R3) 및 콘덴서(C2)와, 상기 신호레벨 조정용 저항(R3) 및 콘텐서(C2)에 연결되어 입력되는 두신호중 하나만이 로직 "하이"일때 출력이 로직 "로우"가 되도록 하는 2입력 EX-NOR게이트(C2)와, 로 구성되는 다입력 동기신호에 대한 동기 신호 검출회로.
- 제1항에 있어서, 상기 포지티브 수평동기신호 출력부(60)는 동기신호 입력단(6)에 연결되어 입력되는 네가티브 동기신호를 반전시키는 트랜지스터(Q1)와, 상기 트랜지스터(Q1)에 연결된 검파용 콘덴서(C4)와, 상기 검파용 콘덴서(C2)에 연결되어 신호를 반전시키는 2입력 EX-NOR게이트(G3)와, 상기 2입력 EX-NOR게이트(G3) 및 상기 제2네가티브 수직동기신호 출력부(50)에 연결되어 입력되는 두신호 모두가 로직 "하이"일때만 출력이 로직 "로우"가 되도록 하는 2입력 낸드게이트(A4)와, 로 구성되는 다입력 동기신호에 대한 동기신호 검출회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019900011791U KR930000481Y1 (ko) | 1990-08-03 | 1990-08-03 | 다입력 동기신호에 대한 동기신호 검출회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019900011791U KR930000481Y1 (ko) | 1990-08-03 | 1990-08-03 | 다입력 동기신호에 대한 동기신호 검출회로 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR930000481Y1 true KR930000481Y1 (ko) | 1993-02-05 |
Family
ID=19301907
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019900011791U KR930000481Y1 (ko) | 1990-08-03 | 1990-08-03 | 다입력 동기신호에 대한 동기신호 검출회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR930000481Y1 (ko) |
-
1990
- 1990-08-03 KR KR2019900011791U patent/KR930000481Y1/ko not_active IP Right Cessation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5179303A (en) | Signal delay apparatus employing a phase locked loop | |
| CA2073888C (en) | Signal delay apparatus employing a phase locked loop | |
| JP3183260B2 (ja) | スキャンフリップフロップ回路 | |
| US5767717A (en) | High performance dynamic logic compatible and scannable transparent latch | |
| KR970076820A (ko) | 반도체집적회로 | |
| US4591744A (en) | Transition detection circuit | |
| US6753701B2 (en) | Data-sampling strobe signal generator and input buffer using the same | |
| US4804865A (en) | Fast voltage reference stabilization circuit | |
| KR930000481Y1 (ko) | 다입력 동기신호에 대한 동기신호 검출회로 | |
| US6510487B1 (en) | Design architecture for a parallel and serial programming interface | |
| US6831492B1 (en) | Common-bias and differential structure based DLL | |
| US5861763A (en) | Threshold voltage scalable buffer with reference level | |
| KR940010677B1 (ko) | 프로그램 가능한 논리소자 | |
| KR960011208B1 (ko) | 반도체 메모리 장치 | |
| JP3307963B2 (ja) | スキュークランプ | |
| KR100629538B1 (ko) | 제 1 디지털 신호의 에지와 제 2 디지털 신호의 에지 사이의 시간차를 검출하는 회로 | |
| KR970005108Y1 (ko) | 모니타용 모드 선택회로 | |
| GB2215931A (en) | Amplifying devices | |
| JPH0962649A (ja) | 信号入出力回路 | |
| KR940007166Y1 (ko) | 모니터의 입력부 선택회로 | |
| KR0131580Y1 (ko) | 동기신호 자동절환회로 | |
| JP2586712B2 (ja) | 非同期信号選択回路 | |
| JP2540906B2 (ja) | 信号切換回路 | |
| JP3381683B2 (ja) | 差動入力回路及びその誤動作防止方法 | |
| US6369607B2 (en) | Digital circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 19980123 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |