JP2540906B2 - 信号切換回路 - Google Patents
信号切換回路Info
- Publication number
- JP2540906B2 JP2540906B2 JP63082675A JP8267588A JP2540906B2 JP 2540906 B2 JP2540906 B2 JP 2540906B2 JP 63082675 A JP63082675 A JP 63082675A JP 8267588 A JP8267588 A JP 8267588A JP 2540906 B2 JP2540906 B2 JP 2540906B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- sync
- separate horizontal
- sync signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Synchronizing For Television (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、パーソナルコンピュータからの信号を受
像することを目的とするディスプレイ装置において、セ
パレート水平同期信号の有無を検出することにより、自
動的に複合映像信号から分離された同期信号とセパレー
ト水平同期信号とを切り換えることができるようにした
信号切換回路に関するものである。
像することを目的とするディスプレイ装置において、セ
パレート水平同期信号の有無を検出することにより、自
動的に複合映像信号から分離された同期信号とセパレー
ト水平同期信号とを切り換えることができるようにした
信号切換回路に関するものである。
パーソナルコンピュータの表示装置となるディスプレ
イ装置はパーソナルコンピュータの種類により様々なも
のが存在する。中でも最近は多種のパーソナルコンピュ
ータと接続可能なマルチ入力のディスプレイ装置が主流
となってきている。
イ装置はパーソナルコンピュータの種類により様々なも
のが存在する。中でも最近は多種のパーソナルコンピュ
ータと接続可能なマルチ入力のディスプレイ装置が主流
となってきている。
このディスプレイ装置の中で同期信号の入力形態は通
常R,G,Bのそれぞれの映像信号の他に水平同期と垂直同
期信号がセパレートで入力されるのが一般的であるが、
中にはセパレート同期信号は入力されず、R,G,Bのいず
れかの映像信号のブランキング期間内に同期信号を含ん
でいるような複合映像信号のみを同期信号として出力す
るパーソナルコンピュータが存在する。
常R,G,Bのそれぞれの映像信号の他に水平同期と垂直同
期信号がセパレートで入力されるのが一般的であるが、
中にはセパレート同期信号は入力されず、R,G,Bのいず
れかの映像信号のブランキング期間内に同期信号を含ん
でいるような複合映像信号のみを同期信号として出力す
るパーソナルコンピュータが存在する。
このような２種類の形態の同期信号を入力し受像する
ディスプレイ装置の場合、前者の場合はセパレートの同
期信号をそのまま同期回路に入力することにより受像す
ることが可能であるが、後者のごとく複合映像信号の場
合、同期信号はその複合映像信号の中から同期信号部の
みを分離し、その分離された同期信号を同期回路に入力
する必要がある。
ディスプレイ装置の場合、前者の場合はセパレートの同
期信号をそのまま同期回路に入力することにより受像す
ることが可能であるが、後者のごとく複合映像信号の場
合、同期信号はその複合映像信号の中から同期信号部の
みを分離し、その分離された同期信号を同期回路に入力
する必要がある。
この場合、二つの同期信号を同期回路の入力にパラレ
ルに接続すると互いの同期を乱す可能性があるため、何
らかの形で切り換えて同期回路に接続しなければならな
い。
ルに接続すると互いの同期を乱す可能性があるため、何
らかの形で切り換えて同期回路に接続しなければならな
い。
従来はこのような２種類の同期信号を第２図に示すご
とく、複合映像入力端子Ａから複合映像信号12が入力さ
れ、映像回路１と同期分離回路２に入力される。同期分
離回路２で複合映像信号12から同期信号を分離してお
り、一方セパレート水平同期信号13は水平同期信号入力
端子Ｂに入力され、極性反転回路３に入力され、そこ
で、極性が反転される。
とく、複合映像入力端子Ａから複合映像信号12が入力さ
れ、映像回路１と同期分離回路２に入力される。同期分
離回路２で複合映像信号12から同期信号を分離してお
り、一方セパレート水平同期信号13は水平同期信号入力
端子Ｂに入力され、極性反転回路３に入力され、そこ
で、極性が反転される。
同期分離回路２で分離された同期信号と極性反転回路
３で極性反転されたセパレート水平同期信号はマニュア
ルスイッチ11もしくはアナログスイッチなどを用いるこ
とにより、二つの同期信号を切り換えて同期回路14に入
力していた。
３で極性反転されたセパレート水平同期信号はマニュア
ルスイッチ11もしくはアナログスイッチなどを用いるこ
とにより、二つの同期信号を切り換えて同期回路14に入
力していた。
したがって、この場合、使用者が接続する信号によっ
てディスプレイ装置の切り換えスイッチを操作しなけれ
ばならず、もし操作を誤った場合同期信号が入力され
ず、同期が取れなくなる。
てディスプレイ装置の切り換えスイッチを操作しなけれ
ばならず、もし操作を誤った場合同期信号が入力され
ず、同期が取れなくなる。
従来のディスプレイ装置の信号切換回路は以上のよう
に構成されているので、この場合、使用者が接続する信
号によってディスプレイ装置の切り換えにスイッチを操
作しなければならず、もし誤った操作をした場合、同期
信号は入力されず、同期が流れてしまうという問題点が
あった。
に構成されているので、この場合、使用者が接続する信
号によってディスプレイ装置の切り換えにスイッチを操
作しなければならず、もし誤った操作をした場合、同期
信号は入力されず、同期が流れてしまうという問題点が
あった。
また、余分なマニュアルスイッチ11やアナログスイッ
チなどが必要となり、スペース的に、また、コスト的に
も問題点が多かった。
チなどが必要となり、スペース的に、また、コスト的に
も問題点が多かった。
この発明は上記のような問題点を解消するためになさ
れたもので、自動的にかつ安価に複合映像信号から分離
された同期信号とセパレート水平同期信号の切り換えを
行なうことができる信号切換回路を得ることを目的とす
る。
れたもので、自動的にかつ安価に複合映像信号から分離
された同期信号とセパレート水平同期信号の切り換えを
行なうことができる信号切換回路を得ることを目的とす
る。
〔課題を解決するための手段〕 この発明に係る信号切換回路は、セパレート水平同期
信号の有無を検出する検出回路と、この検出回路のセパ
レート水平同期信号の検出の有無に応じてオン，オフす
るトランジスタと、このトランジスタの出力と極性反転
されたセパレート水平同期信号との論理積をとる論理回
路とを設けたものである。
信号の有無を検出する検出回路と、この検出回路のセパ
レート水平同期信号の検出の有無に応じてオン，オフす
るトランジスタと、このトランジスタの出力と極性反転
されたセパレート水平同期信号との論理積をとる論理回
路とを設けたものである。
この発明における検出回路がセパレート水平同期信号
の検出時にトランジスタをオフさせ、このトランジスタ
の出力と極性反転されたセパレート水平同期信号との論
理積を論理回路でとって次段に極性反転されたセパレー
ト水平同期信号を出力し、セパレート水平同期信号の非
検出時にトランジスタがオンとなって複合映像信号から
同期分離回路で分離された同期信号を出力し、この同期
信号論理回路を通して次段の同期回路に出力する。
の検出時にトランジスタをオフさせ、このトランジスタ
の出力と極性反転されたセパレート水平同期信号との論
理積を論理回路でとって次段に極性反転されたセパレー
ト水平同期信号を出力し、セパレート水平同期信号の非
検出時にトランジスタがオンとなって複合映像信号から
同期分離回路で分離された同期信号を出力し、この同期
信号論理回路を通して次段の同期回路に出力する。
以下、この発明の一実施例を図について説明する。第
１図において、Ａは複合映像信号入力端で、複合映像信
号12を入力するもので、抵抗R1を介してアースされると
ともに、コンデンサC1を介して映像回路１の入力端に接
続されており、さらに抵抗R2とコンデンサC2を介して同
期分離回路２の入力端に接続されている。
１図において、Ａは複合映像信号入力端で、複合映像信
号12を入力するもので、抵抗R1を介してアースされると
ともに、コンデンサC1を介して映像回路１の入力端に接
続されており、さらに抵抗R2とコンデンサC2を介して同
期分離回路２の入力端に接続されている。
同期分離回路２の出力端はトランジスタ８のコレクタ
とトランジスタ９のベースとに接続されている。トラン
ジスタ９のベース・エミッタ間には抵抗R3が接続され、
エミッタはアースされ、コレクタは抵抗R4を介して電源
Vccに接続されているとともに、論理回路として、入力
のNAND回路10の第１入力端に接続されている。
とトランジスタ９のベースとに接続されている。トラン
ジスタ９のベース・エミッタ間には抵抗R3が接続され、
エミッタはアースされ、コレクタは抵抗R4を介して電源
Vccに接続されているとともに、論理回路として、入力
のNAND回路10の第１入力端に接続されている。
一方、水平同期信号入力端子Ｂには、セパレート水平
同期信号13が導入されるようになっている。この水平同
期信号入力端子Ｂは抵抗R5を介してアースされ、かつ極
性反転回路３を介してNAND回路10の第２入力端に接続さ
れている。NAND回路10の出力は図示しない同期回路に送
出するようになっている。
同期信号13が導入されるようになっている。この水平同
期信号入力端子Ｂは抵抗R5を介してアースされ、かつ極
性反転回路３を介してNAND回路10の第２入力端に接続さ
れている。NAND回路10の出力は図示しない同期回路に送
出するようになっている。
さらに、水平同期信号入力端子Ｂは抵抗R6、コンデン
サ４、ダイオード６、抵抗R7を介して上記トランジスタ
８のベースに接続されている。トランジスタ８のベース
・エミッタ間には抵抗R8が接続され、エミッタはアース
されている。トランジスタ８はセパレート水平同期信号
の検出回路を形成している。
サ４、ダイオード６、抵抗R7を介して上記トランジスタ
８のベースに接続されている。トランジスタ８のベース
・エミッタ間には抵抗R8が接続され、エミッタはアース
されている。トランジスタ８はセパレート水平同期信号
の検出回路を形成している。
上記コンデンサ４とダイオード６との接続点はダイオ
ード５を介してアースされており、ダイオード６と抵抗
R7との接続点は電解コンデンサ７を介してアースされて
いる。
ード５を介してアースされており、ダイオード６と抵抗
R7との接続点は電解コンデンサ７を介してアースされて
いる。
次に動作について説明する。まず、水平同期信号入力
端子Ｂにセパレートの水平同期信号13が入力されている
場合、このセパレート水平同期信号13は抵抗R6を介して
コンデンサ４と、ダイオード５によりDCレベルをクラン
プされ、ダイオード６と電解コンデンサ７で検波平滑さ
れた電圧によりトランジスタ８をオンさせる。
端子Ｂにセパレートの水平同期信号13が入力されている
場合、このセパレート水平同期信号13は抵抗R6を介して
コンデンサ４と、ダイオード５によりDCレベルをクラン
プされ、ダイオード６と電解コンデンサ７で検波平滑さ
れた電圧によりトランジスタ８をオンさせる。
トランジスタ８がオンすることにより、トランジスタ
９をオフさせる。したがって、トランジスタ９のコレク
タはハイレベルとなり、そのハイレベルがNAND回路10の
第１入力端に入力される。。
９をオフさせる。したがって、トランジスタ９のコレク
タはハイレベルとなり、そのハイレベルがNAND回路10の
第１入力端に入力される。。
一方、水平同期信号入力端子Ｂに導入されるセパレー
ト水平同期信号13は極性反転回路３で極性が反転され
て、NAND回路10の第２入力端に加えられている。これに
より、NAND回路10はこのセパレート水平同期信号13を同
期回路に出力する。
ト水平同期信号13は極性反転回路３で極性が反転され
て、NAND回路10の第２入力端に加えられている。これに
より、NAND回路10はこのセパレート水平同期信号13を同
期回路に出力する。
次に、複合映像信号入力端子Ａに複合映像信号12が導
入され、水平同期信号入力端子Ｂにセパレート水平同期
信号が入力されなかった場合について説明する。この場
合はトランジスタ８のベースはローレベルとなるため、
トランジスタ８はオフする。したがって、複合映像信号
入力端子Ａの複合映像信号12は同期分離回路２を通って
同期信号が分離され、この分離された同期信号はトラン
ジスタ９のベースに入力され、コレクタよりNAND回路10
の第１入力端に入力される。
入され、水平同期信号入力端子Ｂにセパレート水平同期
信号が入力されなかった場合について説明する。この場
合はトランジスタ８のベースはローレベルとなるため、
トランジスタ８はオフする。したがって、複合映像信号
入力端子Ａの複合映像信号12は同期分離回路２を通って
同期信号が分離され、この分離された同期信号はトラン
ジスタ９のベースに入力され、コレクタよりNAND回路10
の第１入力端に入力される。
このとき極性反転回路３の出力はハイレベルとなって
いるため、複合映像信号からの同期信号がNAND回路10を
通って同期回路に入力される。これにより、同期信号が
複合映像信号から分離された同期信号に切り換わった場
合に自動的に選択することが可能となる。
いるため、複合映像信号からの同期信号がNAND回路10を
通って同期回路に入力される。これにより、同期信号が
複合映像信号から分離された同期信号に切り換わった場
合に自動的に選択することが可能となる。
以上のように、この発明によれば、検出回路でセパレ
ート水平同期信号を検出したときはトランジスタをオフ
にして得られる信号と反転したセパレート水平同期信号
との論理積を論理Ｄ回路でとって同期回路に出力し、セ
パレート水平同期信号が入力されないとき、同期分離回
路で複合映像信号から分離された同期信号をトランジス
タおよびNAND回路を介して同期信号を出力するように構
成したので、簡単な回路で２種類の異なった仕様の同期
信号を自動的に切り換えることができるという効果があ
る。
ート水平同期信号を検出したときはトランジスタをオフ
にして得られる信号と反転したセパレート水平同期信号
との論理積を論理Ｄ回路でとって同期回路に出力し、セ
パレート水平同期信号が入力されないとき、同期分離回
路で複合映像信号から分離された同期信号をトランジス
タおよびNAND回路を介して同期信号を出力するように構
成したので、簡単な回路で２種類の異なった仕様の同期
信号を自動的に切り換えることができるという効果があ
る。
第１図はこの発明の一実施例による信号切換回路の回路
図、第２図は従来の信号切換回路のブロック図である。 ２……同期分離回路、３……極性反転回路、８……トラ
ンジスタ（検出回路）、９……トランジスタ、10……NA
ND回路。 なお、図中、同一符号は同一、または相当部分を示す。
図、第２図は従来の信号切換回路のブロック図である。 ２……同期分離回路、３……極性反転回路、８……トラ
ンジスタ（検出回路）、９……トランジスタ、10……NA
ND回路。 なお、図中、同一符号は同一、または相当部分を示す。
Claims (1)
- 【請求項１】セパレート水平同期信号の有無を検出する
検出回路と、複合映像信号から同期信号を分離する同期
分離回路と、上記セパレート水平同期信号の極性を反転
する極性反転回路と、上記検出回路が上記セパレート水
平同期信号の検出時にオフとなって上記同期分離回路で
分離された同期信号の出力を阻止しかつ上記検出回路が
上記セパレート水平同期信号の非検出時に上記同期分離
回路で分離された上記同期信号を出力するトランジスタ
と、上記トランジスタの出力と上記極性反転回路の出力
との論理積をとって上記セパレート水平同期信号の検出
時には上記極性反転回路で反転されたセパレート水平同
期信号を次段の同期回路に出力しかつ上記セパレート水
平同期信号の非検出時には上記同期分離回路で分離され
た同期信号を上記次段の同期回路に出力する論理回路と
を備えた信号切換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63082675A JP2540906B2 (ja) | 1988-04-04 | 1988-04-04 | 信号切換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63082675A JP2540906B2 (ja) | 1988-04-04 | 1988-04-04 | 信号切換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01254996A JPH01254996A (ja) | 1989-10-11 |
| JP2540906B2 true JP2540906B2 (ja) | 1996-10-09 |
Family
ID=13780992
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63082675A Expired - Lifetime JP2540906B2 (ja) | 1988-04-04 | 1988-04-04 | 信号切換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2540906B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0651729A (ja) * | 1992-06-05 | 1994-02-25 | Matsushita Electric Ind Co Ltd | 入力信号経路自動切り替え回路 |
| JPH0651730A (ja) * | 1992-06-05 | 1994-02-25 | Matsushita Electric Ind Co Ltd | 混合同期信号選択回路 |
-
1988
- 1988-04-04 JP JP63082675A patent/JP2540906B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01254996A (ja) | 1989-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4894719A (en) | Synchronizing signal automatic selecting circuit | |
| JP2540906B2 (ja) | 信号切換回路 | |
| JPH0715013Y2 (ja) | カラ−デイスプレイ装置 | |
| US5206549A (en) | Frequency discriminating circuit | |
| JPH05249938A (ja) | スーパービデオグラフィックアレーモニターインターフェース回路 | |
| GB2214039A (en) | A vertical pre-control circuit for an interface of a multi-synchronization monitor | |
| KR890004764Y1 (ko) | 비데오 스위칭 회로 | |
| JPH11119756A (ja) | 表示制御装置 | |
| KR200151799Y1 (ko) | 영상 신호의 판별 회로 | |
| JPH0540627Y2 (ja) | ||
| KR0164527B1 (ko) | 동기신호의 입력 극성 제어 회로 | |
| JPS57183184A (en) | Synchronous separating circuit | |
| JPH0286272U (ja) | ||
| JPH05227452A (ja) | 同期分離回路 | |
| JPS61290482A (ja) | デイスプレイ装置用同期入力装置 | |
| KR930000481Y1 (ko) | 다입력 동기신호에 대한 동기신호 검출회로 | |
| JPS58221476A (ja) | 入力装置 | |
| JPH0251480U (ja) | ||
| JPH0837609A (ja) | コンポジット信号用ペデスタルクランプ装置 | |
| JPS63181078U (ja) | ||
| MY104836A (en) | Color display device | |
| JPS61194992A (ja) | テレビジヨン受像機 | |
| JPS62143091A (ja) | 同期信号極性切換回路 | |
| JPH07101922B2 (ja) | ディジタル映像信号水平同期分離回路 | |
| KR960006493A (ko) | 티브이의 고스트 제거 회로 |