KR890004764Y1 - 비데오 스위칭 회로 - Google Patents

비데오 스위칭 회로 Download PDF

Info

Publication number
KR890004764Y1
KR890004764Y1 KR2019850012648U KR850012648U KR890004764Y1 KR 890004764 Y1 KR890004764 Y1 KR 890004764Y1 KR 2019850012648 U KR2019850012648 U KR 2019850012648U KR 850012648 U KR850012648 U KR 850012648U KR 890004764 Y1 KR890004764 Y1 KR 890004764Y1
Authority
KR
South Korea
Prior art keywords
signal
resistors
transistor
output
input
Prior art date
Application number
KR2019850012648U
Other languages
English (en)
Other versions
KR870005998U (ko
Inventor
이갑수
Original Assignee
삼성전자 주식회사
정재은
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 정재은 filed Critical 삼성전자 주식회사
Priority to KR2019850012648U priority Critical patent/KR890004764Y1/ko
Publication of KR870005998U publication Critical patent/KR870005998U/ko
Application granted granted Critical
Publication of KR890004764Y1 publication Critical patent/KR890004764Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/222—Studio circuitry; Studio devices; Studio equipment
    • H04N5/262—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
    • H04N5/268—Signal distribution or switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
    • H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
    • H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
    • H03K3/284—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator monostable
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/08—Separation of synchronising signals from picture signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/64—Circuits for processing colour signals
    • H04N9/70—Circuits for processing colour signals for colour killing

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Processing Of Color Television Signals (AREA)

Abstract

내용 없음.

Description

비데오 스위칭 회로
제1도는 본 고안에 블럭도.
제2도는 본 고안에 따른 회로도
제3도는 본 고안의 주요 부분에 대한 파형도.
* 도면의 주요부분에 대한 부호의 설명
10, 10' : 클램프 회로 20 : 스위칭부
30 : 필터부 40 : 동기분리부
50 : 소화면신호발생부 60 : 버퍼부
IC1, 2 : 단안정멀티바이브레이타 SW : 스위치
본 고안은 비데오 스위칭 회로에 관한 것으로서, 특히 TV화면의 임의의 장소에 소화면을 만들어 2개의 화면을 동시에 볼수 있는 회로에 관한 것이다.
종래의 TV세트로는 일반 TV프로그램을 시청하거나 혹은 비데오 프로그램을 시청할 수 있는데, 비데오 프로그램을 시청하는 도중에 일반 TV프로그램을 시청하려면 비데오 프로그램 신호를 차단 시킨후 일반 TV프로그램 신호를 연결하여 시청하였고, 반대로 일반 TV프로그램을 시청하는 도중에 비데오 프로그램을 시청하려면 일반 TV프로그램 신호를 차단시킨 후 비데오 프로그램 신호를 연결시켜 시청하였다.
이와 같이 TV화면에 두개의 프로그램을 동시에 시청할 수 없는 불편한 점이 있었다.
따라서 본 고안의 목적은, TV화면에 비데오 프로그램 (혹은 일반 TV프로그램)을 시청하는 도중에 일반 TV프로그램 (혹은 비데오 프로그램)을 TV화면의 임의의 장소에 소화면(小畵面)으로 분리시켜 동시에 시청할 수 있게 하는 회로를 제공하는데 있다.
이하, 첨부된 도면에 의거 본 고안의 실시예를 상세히 서술하면 다음과 같다.
입력단자(IN1)으로 입력된 신호레벨을 임의의 레벨로 조절하도록 가변저항(VR1)과 저항(R1), 트랜지스터(Q1) 및 콘덴서(C1)으로 구성된 클램프 회로(10)의 출력단을 후술하는 스위칭부(20)의 트랜지스터(Q2)의 베이스에 연결시키고, 입력단자(IN1)으로 입력된 신호중 색도(Chroma) 성분을 제거하여 명도 신호만이 출력되도록 저항(R11, R12)과 코일(L) 및 콘덴서(C3)로 구성된 필터부(30)의 출력단을 후술하는 동기 분리부(40)의 입력단에 연결시키며, 입력단자(IN2)로 입력된 신호레벨을 임의의 레벨로 조절하도록 가변저항(VR2)와 저항(R9), 트랜지스터(Q8) 및 콘덴서(C2)로 구성된 클램프 회로(10')의 출력단을 후술하는 스위칭부(20)의 트랜지스터(Q7)의 베이스에 연결 시킨다.
상기 동기 분리부(40)는 필터부(30)의 출력단이 콘덴서(C4)와 접지된 저항(R12)를 통해 트랜지스터(Q10)의 베이스단에 연결되게 하고, 트랜지스터(Q10)의 콜렉터는 저항(R13, R14)를 직렬로 연결되게 하며, 상기 저항(R13, R14) 사이의 접속점에 트랜지스터(Q11)의 베이스를 연결함과 동시에 게르마늄 다이오드(D3)와 저항(R16)과 접지된 저항(R17), 저항(R18) 접지된 콘덴서(C5) 및 콘덴서(C6)와 저항( R19)로 이루어진 적분회로를 순차적으로 통해 트랜지스터(Q12)의 베이스에 연결되게 한다. 트랜지스터(Q12)의 콜렉터는 저항(R20)을 통해 접지시키고, 트랜지스터(Q10, Q12)의 에미터는 전원(Vcc)에 연결하며, 트랜지스터(Q11)의 콜렉터는 저항 (R5)를 통해 전원(Vcc)에 연결한다. 상기 게르마늄 다이오드(D3)를 통해 출력되는 복합 영상 신호(CS)는 소화면 신호 발생부(50)의 단안정 멀티 바이브레이터(IC1)에 인가되게 연결하고, 복합 영산 신호(CS)중에서 수직 동기 신호가 콘덴서(C6)와 저항(R19)로 이루어진 적분 회로 및 트랜지스터(Q12)에 의해 반전되어 반전된 수직동기 신호()를 소화면 신호 발생부(50)의 단안정 멀티 바이브레이터(IC2)에 인가되게 연결한다.
소화면의 수평위치와 가로길이를 조정하기 위해 단안정멀티 바이브레이타(IC1)에 가변저항(VR3, VR4)와 콘덴서(C7, C8)을 설치하고, 소화면의 수직위치와 세로 길이를 조정하기 위해 단안정 멀티 바이브레이타(IC2)에 가변저항(VR5, VR6)와 콘덴서(C9, C10)을 설치하며, 단안정 멀티 바이브레이타(IC1, IC2)의 출력단을 낸드게이트(N1, N2)의 일측 입력단에 연결하고, 낸드게이트(N1, N2)의 타측에는 전원(Vcc)을 연결한다. 상기 낸드게이트(N1, N2)의 출력단은 낸드게이트(N3)의 입력단에 각각 연결하고, 낸드게이트(N3)의 출력단을 스위치(SW)에 연결한다.
스위치(SW)에 의해서 입력단자(IN1, IN2)에 입력된 신호를 스위칭하는 스위칭부(20)의 구성은 다음과 같다. 트랜지스터(Q2)의 베이스에 입력단자(IN1)을 연결하고, 트랜지스터(Q2)의 에미터에는 접지된 저항(R2)를 통해 트랜지스터(Q3)의 베이스에 연결하며, 트랜지스터(Q3)의 에미터는 트랜지스터(Q4)의 베이스에 연결하고, 트랜지스터(Q4)의 베이스에 저항(R4)과 다이오드(D1)을 설치하며, 다이오드(D1)의 캐소드와 전원(Vcc)사이에 저항(R3)를 연결하며, 이와 같은 방법으로 저항(R6-R8)과 트랜지스터(Q5-Q7)및 다이오드(D2)를 대칭으로 구성시키고, 트랜지스터(Q4)와 트랜지스터(Q5)의 에미터는 공동으로 접지된 저항(R5)를 통하여 출력되게 연결하고, 다이오드(D1, D3) 사이에 인버터(I)를 연결한다. 상기 스위칭부(20)에서 스위칭된 출력신호는 버퍼부(60)의 트랜지스터(Q9)의 콜렉터는 전원(Vcc)에 연결하며, 트랜지스터(Q9)의 에미터는 저항(R10, R11)을 연결한다.
이와 같이 구성된 본 고안은 입력단자 IN1에 일반 TV프로그램 신호를 입력하고, 입력단자(IN2)에 비데오 프로그램 신호를 입력한 상태라고 가정하여 설명한다.
먼저, 메인 화면이 입력단자(IN2)에 입력된 비데오 프로그램을 표시하고자 할 경우에 스위치(SW)를 접지단자 "ㄴ"에 연결한다. 접지단자 "ㄴ"에 스위치를 연결하면 다이오드(D1)이 도통되어 "Z"점의 전압이 로우 상태가 되면, NPN형 트랜지스터(Q4)가 오프되고, 입력단자(IN1)에 입력된 일반 TV프로그램이 차단된다. 그러나, 인버터(I)를 통한 전압이 하아상태 으므로 다이오드(D2)의 애노드쪽에 인가되어 다이오도(D2)는 부도통되고, "Z"점의 전압이 하이레벨이 되며, NPN형 트랜지스터(Q5)가 온 된다.
트랜지스터(Q5)가 온 되면 입력단자(IN2)로 입력되는 비데오 프로그램 신호가 클램프 회로(10')의 가변저항(VR2)에 의해 임의의 레벨로 조절된 후 트랜지스터(Q7), PNP형 트랜지스터(Q6), 트랜지스터(Q5)를 순차적으로 통하여 버퍼부(60)에 입력된다. 버퍼부(60)에 스위칭 신호가 입력되면 트랜지스터(Q9)가 온 되어 저항(R11)을 통해 스위칭 신호가 출력되므로 메인 화면 전체에 비데오 프로그램이 도시된다. 상기와 같이 입력단자(IN2)에 입력된 비데오 프로그램이 메인화면 전체에 나타난 상태에서, 입력단자(IN1)에 입력된 일반 TV프로그램 신호가 클램프 회로(10)의 가변저항(VR1)에 의해서 임의의 레벨로 조정되어 트랜지스터(Q2)와 PNP형 트랜지스터(Q3)를 통해 오프된 PNP형 트랜지스터(Q4)의 베이스에 인가되면 입력단자(IN1)에 입력된 일반 TV프로그램 신호가 펄터부(30)를 통하여 색도 신호가 제거되고, 콘덴서(C4)를 통해 커플링 된 후 트랜지스터(Q10)의 베이스에 인가되어 트랜지스터(Q10)을 온 시킨다.
트랜지스터(Q10)이 온 되고 일반 TV프로그램 신호중 색도가 제거된 제3도(A)파형과 같은 복합 동기신호(CS)가 게르마늄 다이오드(D3)를 통해 단안정 멀티 바이브레이타(IC1)에 인가되고, 게르마늄 다이오드(D3)를 통한 복합 동기 신호(CS)와 저항(R19)로 된 적분기 및 트랜지스터(Q12)를 통해 반전된 수직 동기 신호()를 단안정 멀티 바이브 레이타 (IC2)에 인가한다.
단안정 멀티 바이브레이타(IC1)에 인가된 복합동기신호(CS)는 단안정 멀티 바이브 레이타(IC1)에 설치된 가변저항(VR3)와 콘덴서(C7)를 조정하여 제3도(B)파형과 같이 출력시간(t1)을 결정하면 가로길이가 결정되고, 가변저항(VR4)와 콘덴서(C8)를 조정하여 제3도(C)와 같이 출력시간(t2)를 결정하면 소화면의 수평위치를 결정하게 된다. 또한, 단안정 멀티 바이브 레이타(IC2)에 인가된 반전 수평 동기 신호()는 단안정 멀티 바이브 레이타(IC2)에 설치된 가변저항(VR5)와 콘덴서(C9)를 조정하여 제3도 (E)와 같이 출력시간(t3)를 결정하면 세로 길이가 결정되고, 가변저항(VR6)와 콘덴서(C10)을 조정하여 제3도 (F)와 같이 출력시간( t4)를 결정하면 소화면의 수직위치를 결정하게 된다.
그러므로 단안정 멀티 바이브 레이터(IC1)에서 출력되는 제3도 (C)파형은 낸드게이트(N1)에 입력되고, 단안정 멀티 바이브레이타(IC2)에서 출력되는 제3도 (F)파형은 낸드게이트(N2)에 입력되며, 낸드게이트(N1)에서는 제3도 (G)파형이 출력되고, 낸드게이트(N2)에서는 제3도(H)파형이 출력된다.
상기 낸드 게이트(N1, N2) 출력은 낸드게이트(N3)에 각각 입력되어 제3도(I)파형과 같이 출력된다. 여기서 제3도의 파형들은 단순히 형태만을 도시한 것이다.
따라서, 메인 화면에 입력단자(IN2)에 입력된 프로그램이 나타난 상태에서 입력단자(IN1)에 입력한 일반 TV프로그램을 소화면으로 구성하여 표시하고자 할 경우 스위치(SW)를 소화면 신호 발생부(50)의 출력단 "ㄷ"에 연결 시키면, 인버터(I)를 통하여 다이오드(D2)의 애노드가 로우상태가 되어 다이오드(D2)가 도통됨으로써 "Z"점의 전압이 로우상태가 되고, NPN형 트랜지스터(Q5)는 오프되며, 트랜지스터(Q5)가 오프되어 입력단자(IN2)로 입력된 비데오 프로그램 신호가 차단되고, 다이오드(D1)의 애노드에는 소화면 신호 발생부(5)의 출력단에서 인가된 전압이 하이상태이므로 다이오드(D1)가 부도통되어 "Z"점의 전압이 하이 상태가 된다. "Z"점의 전압이 하이상태 이므로 트랜지스터(Q4)는 온 되어 입력단자(IN1)에 입력된 일반 TV프로그램 신호가 버퍼부(60)에 인가되면 트랜지스터(Q9)가 온 되어 입력단자(IN1)에 입력된 일반 TV프로그램신호가 트랜지스터(Q2), PNP형 트랜지스터(Q3), NPN형 트랜지스터(Q4)를 순차적으로 통하여 소화면 신호 발생부(50)에서 소화면의 위치와 가로 세로길이를 조절할 만큼의 크기를 가지고 메인 화면의 일부분에 소화면을 나타낸다.
이와 같은 본 고안은 2개의 프로그램을 동시에 시청할 수 있는 TV화면을 제공 는 이점이 있다.

Claims (1)

  1. 입력단자(IN1, IN2)에 인가된 신호를 임의의 레버로 조절하는 가변저항(VR1, VR2), 저항(R1, R9), 트랜지스터(Q1, Q8), 콘덴서(C1, C2)로 구성된 클램프부(10, 10')와 상기 입력단자(IN1, IN2)에 인가된 신호를 스위치(SW)에 의해서 스위칭하는 트랜지스터(Q2 -Q7), 저항(R2-R8), 다이오드(D1, D2), 인버터(I)로 구성된 스위칭부(20)와, 입력단자(IN1)에 입력된 신호중 색도신호(Chrome)를 제거하는 저항(R11, R12), 코일(L), 콘덴서(C3)로 구성된 필터부(30) 및 상기 필터부(30)에서 출력된 신호을 복합동기 신호(CS)와 수직동기신호(VS)를 분리하기 위한 콘덴서(C4,C5), 저항(R12-R20), 트랜지스터(Q10-Q12), 게르마늄 다이오드(D3), 콘덴서(C6)와 저항(R9)로 된 적분회로로 이루어지고, 필터부(30)의 출력단에 연결되는 동기분리부(40)과, 상기 동기분리부(40)에서 발생한 복합동기 회로(CS)와 수직동기신호(VS)를 이동하여 소화면의 신호를 발생하는 단안정 멀티 바이브 레이타(IC1, IC2), 가변저항(VR3-VR6), 콘덴서(C7-C10), 낸드게이트(N1-N3)로 이루어지고 상기동기분리부(40)의 출력단에 연결되는 소화면 신호 발생부(50)과, 접지단자(ㄴ)와 소화면 신호 발생부(50)의 출력(ㄷ)을 선택하여 상기 스윗칭부(20)을 스윗칭시키는 스윗치(SW) 및 상기 스위칭부(20)에서 스위칭된 신호를 출력시키는 트랜지스터(Q9), 저항(R10, R11)으로 이루어지고, 상기 스윗칭부(20)의 출력단에 연결되는 버퍼부(60)으로 구성됨을 특징으로 하는 비데오 스위칭 회로.
KR2019850012648U 1985-09-25 1985-09-25 비데오 스위칭 회로 KR890004764Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019850012648U KR890004764Y1 (ko) 1985-09-25 1985-09-25 비데오 스위칭 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019850012648U KR890004764Y1 (ko) 1985-09-25 1985-09-25 비데오 스위칭 회로

Publications (2)

Publication Number Publication Date
KR870005998U KR870005998U (ko) 1987-04-25
KR890004764Y1 true KR890004764Y1 (ko) 1989-07-20

Family

ID=19245607

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019850012648U KR890004764Y1 (ko) 1985-09-25 1985-09-25 비데오 스위칭 회로

Country Status (1)

Country Link
KR (1) KR890004764Y1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100332621B1 (ko) * 1999-03-19 2002-04-17 곽정소 영상신호 혼합/스위칭 회로

Also Published As

Publication number Publication date
KR870005998U (ko) 1987-04-25

Similar Documents

Publication Publication Date Title
US4894719A (en) Synchronizing signal automatic selecting circuit
KR890004764Y1 (ko) 비데오 스위칭 회로
JPS61198977A (ja) 同期分離回路
JPH0510463Y2 (ko)
KR900010357Y1 (ko) 주화면의 무신호시 화면 자동 절환 회로
KR930003445Y1 (ko) 모드절환작동 안정화회로
JP2540906B2 (ja) 信号切換回路
JPH0617391Y2 (ja) テレビジョン受像機
KR910009000Y1 (ko) Tv신호로 부터 안정된 동기신호의 분리검출회로
JPH01317088A (ja) ビデオ信号処理装置
KR940000538Y1 (ko) 브이씨알의 재생모드시 자화면 자동 전환회로
KR890005832Y1 (ko) 무신호시 온 스크린 안정화 회로
KR920008528Y1 (ko) Tv"오프"시 화상 잔광 제거회로
JPS6010145Y2 (ja) テレビ受像機
KR920006949B1 (ko) 동기신호 분리회로
JPS58222673A (ja) テレビジヨン受像機の信号切換え制御装置
KR970008092B1 (ko) 수평동기 신호를 포함하는 의사 수직동기 발생회로
KR910006093Y1 (ko) 동일 영상신호 검출시 자화면 아트 (art) 처리회로
KR900007386Y1 (ko) 위성방송 수신장치의 동기분리회로
KR0122741Y1 (ko) 동기신호 분리신호
JPH0139019Y2 (ko)
KR920003485Y1 (ko) Cga/ega모니터의 전압 절환 회로
KR960008270Y1 (ko) 텔레비젼 수상기의 동일 영상 pip 동작회로
KR0127171Y1 (ko) 모니터의 영상클램프 회로
KR910001575Y1 (ko) 표시점을 사용한 온-스크린 인디케이터 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19980616

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee