KR0127171Y1 - 모니터의 영상클램프 회로 - Google Patents
모니터의 영상클램프 회로 Download PDFInfo
- Publication number
- KR0127171Y1 KR0127171Y1 KR2019950019972U KR19950019972U KR0127171Y1 KR 0127171 Y1 KR0127171 Y1 KR 0127171Y1 KR 2019950019972 U KR2019950019972 U KR 2019950019972U KR 19950019972 U KR19950019972 U KR 19950019972U KR 0127171 Y1 KR0127171 Y1 KR 0127171Y1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- green
- input
- output
- horizontal
- Prior art date
Links
- 230000001360 synchronised effect Effects 0.000 claims description 16
- 230000003111 delayed effect Effects 0.000 abstract description 5
- 230000002159 abnormal effect Effects 0.000 abstract description 2
- 230000005856 abnormality Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 3
- 239000002131 composite material Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/16—Circuitry for reinsertion of DC and slowly varying components of signal; Circuitry for preservation of black or white level
- H04N5/18—Circuitry for reinsertion of DC and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
- H03K19/21—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/06—Generation of synchronising signals
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Picture Signal Circuits (AREA)
Abstract
본 고안은 간단한 회로구성을 이용하여 입력되는 동기신호에 따라 영상클램프신호를 출력하도록 하므로서, 그린 온 동기신호입력시 발생되는 그린 백 라스터 밝음현상을 방지하고자 한 모니터의 영상클램프 회로에 관한 것이다.
종래 모니터의 영상클램프 회로는 영상증폭부에서 클램프된 R.G.B 신호를 출력시키게 될때 정상동작시 또는 무신호시에는 화면의 별다른 이상이 발생하지 않으나, 수평위치가 이동되었을 경우 클램프 신호도 따라서 이동하게 되므로 만약 이의 클램프신호가 영상신호위치까지 침범하여 이동되었을 경우에는 영상신호가 짤리게 되고, 영상신호가 짤린 부분만큼 화면은 검게 나타나게 되어 이상화면이 형성되어지게 되며, 또한 그린 온 동기신호시의 동기신호때 클램프 신호를 수평동기의 백 포오치로 지연시키지 않고 사용하기 때문에 그린 온 동기시 그린 백 라스터 밝음현상이 발생하게 되는 문제점이 있었다.
본 고안은 이와같은 종래의 문제점을 해결하기 위하여 수평동기신호 및 그린 온 동기신호의 입력에 따라 두신호 모두 입력되거나 수평동기신호만 입력될 경우에는 수평동기신호를 지연시키지 않고 영상클램프신호로 출력하고, 그린 온 동기신호만 입력될 경우에는 그린 온 동기신호를 백 오포치로 지연시켜 영상클램프신호로 출력하며, 두 신호 모두 입력되지 않을때는 수평플라이백신호를 지연시키지 않고 영상클램프신호로 출력하도록 하므로서, 그린 온 동기시의 그린 백 라스터 밝음현상을 방지할 수 있도록 한 것이다.
Description
제1도는 종래 모니터의 영상클램프 회로도.
제2도는 종래 모니터의 영상클램프 회로에 있어서,
(a)는 정상동작시의 영상신호관련 파형도.
(b)는 무신호시의 영상신호관련 파형도.
(c)는 수평위치가 이동되었을경우의 영상신호관련 파형도.
제3도는 본 고안 모니터의 영상클램프 회로도.
제4도는 본 고안 모니터의 영상클램프 회로에 있어서,
(a)는 수평동기신호 및 그린 온 동기신호 모두 입력될 경우의 각 부 파형도.
(b)는 수평동기신호만 입력될 경우의 각 부 파형도.
(c)는 그린 온 동기신호만 입력될 경우의 각 부 파형도.
(d)는 수평동기신호 및 그린 온 동기신호 모두 입력되지 않을 경우의 각 부 파형도.
* 도면의 주요부분에 대한 부호의 설명
11 : 수평동기신호출력부 12 : 그린 온 동기신호출력부
13 : 직류전원부
본 고안은 간단한 회로구성을 이용하여 입력되는 동기신호에 따라 영상클램프신호를 출력하도록 하므로서, 그린 온 동기(Green on sync)신호입력시 발생되는 그린 백 라스터(Green Back Raster) 밝음현상을 방지하고자 한 모니터의 영상클램프 회로에 관한 것이다.
종래 모니터의 영상클램프 회로의 구성은 제1도에 도시된 바와같이, R.G.B의 영상신호가 인가되는 영상증폭부(1)와, 무신호시 화면의 자기점검신호(ST)를 모니터에 공급하기 위한 자기점검부(2)와, 수평플라이백 펄스를 이용하여 클램프신호를 출력하는 클램프신호 출력부(3)로 구성된다.
미 설명부호 R1∼R7은 저항, C`,C2는 콘덴서, ZD1은 제너다이오드, D1은 다이오드, Q1은 트랜지스터이다.
이와같이구성된 종래 모니터의 영상클램프 회로는 클램프신호 출력부(3)에서 출력되는 클램프신호에 의하여 영상증폭부(1)에서 클램프된 영상신호(R',G',B')를 출력시키게 되는바, 상기와 같은 구성의 모니터의 영상클램프 회로에서는 영상증폭부(1)에서 클램프된 R',G',B'신호를 출력시키게 될때 제2도의 (a) 및 (b)에서와 같이, 정상동작시 또는 무신호시에는 화면의 별다른 이상이 발생하지 않으나, 제2도의 (c)에서와 같이, 수평위치가 이동되었을 경우 클램프 신호도 따라서 이동하게 되므로 만약 이의 클램프신호가 영상신호 위치까지 침범하여 이동되었을 경우에는 영상신호가 짤리게 되고, 영상신호가 짤린 부분만큼 화면은 검게 나타나게 되어 이상화면이 형성되어지게 된다.
또한, 그린 온 동기신호시의 동기신호때 클램프 신호를 수평동기의 백 포오치(Back Porch)로 지연시키지 않고 사용하기 때문에 그린 온 동기시 그린 백 라스터 밝음현상이 발생하게 되는 문제점이 있었다.
본 고안은 이와같은 종래의 문제점을 해결하기 위하여 그린 온 동기신호가 입력될때는 수평동기의 백 포오치로 지연된 영상클램프 신호가 출력되도록 하며, 어떠한 동기신호도 입력되지 않을때는 플라이백 펄스(Fly back Pulse)에 의한 영상클램프 신호가 출력되도록 하므로서, 그린 온 동기신호시의 발생되는 그린 백 라스터 밝음현상을 방지하여 선명한 화질을 사용자에게 제공하고자 한 것이다.
본 고안 모니터의 영상클램프 회로의 구성은 제3도에 도시된 바와같이, 수평동기신호(HS)를 출력하게 되는 수평동기신호출력부(11)와, 그린 온 동기신호(GS)를 출력하는 그린 온 동기신호출력부(12)와, 상기 수평동기신호출력부(11)에서 출력되는 신호를 입력으로 하는 배타적 오아(Exclucive OR)게이트(EXOR11)와, 배타적 오아게이트(EXCR11)에서 출력되는 신호에 의해 온/오프 스위칭하여 상기 그린 온 동기신호출력부(12)에서 출력되는 그린 온 동기신호(GS)의 출력을 제어하게 되는 트랜지스터(Q11)와, 트랜지스터(Q11)의 온/오프 스위칭에 따라 온/오프 스위칭하게 되는 트랜지스터(Q12)와, 직류전원을 공급하는 직류전원부(13)와, 트랜지스터(Q12)와 직류전원부(13)에서 출력되는 신호를 입력으로 하는 배타적 오아게이트(EXOR12)와, 상기 배타적 오아게이트(EXOR11,EXOR12)에서 출력되는 신호를 입력으로 하는 배타적 오아게이트(EXOR13)와, 배타적 오아게이트(EXOR13)에서 출력되는 신호에 의해 온/오프 스위칭하여 인가되는 수평 플라이백신호(FB)의 출력을 제어하게 되는 트랜지스터(Q13)와, 트랜지스터(Q13)의 온/오프 스위칭에 따라 인가되는 신호 및 배타적 오아게이트(EXOR13)에서 출력되는 신호를 입력으로 하여 영상클램프 신호를 출력하는 배타적 오아게이트(EXOR14)로 구성된다.
미 설명부호 R11∼R15는 저항, C11∼C14는 콘덴서, D11∼D13는 다이오드이다.
이와같이 구성되는 본 고안 모니터의 영상클램프 회로는 수평동기신호출력부(11)로 부터는 분리된 수평동기신호 또는 수평동기신호와 수평동기신호가 함께 입력되는 컴포지트(Composite)동기신호를 출력하게 되고, 그린 온 동기신호출력부(12)에서는 그린 비디오(Video)신호에 동기신호가 포함된 신호분리시의 부극성 신호인 그린 온 동기신호(GS)가 출력되고, 수평플라이백신호(FB)는 항시 인가되어 지는 바, 이러한 수평동기신호(HS)와 그린 온 동기신호(GS)가 입력되는 경우에 따라서, 각 부에서 출력되는 신호의 파형을 나타낸 도면 제4도를 참조하여 본 고안에서 영상클램프신호(CLA)의 출력을 설명하면 다음과 같다.
먼저, 수평동기신호(HS)와 그린 온 동기신호(GS) 두 신호 모두 입력될 경우에는 제4도의 (a)에서 보는 바와같이, 수평동기신호출력부(11)에서 출력되는 수평동기신호(HS)는 정극성이던지 아니면 부극성이던지에 상관없이 배타적 오아게이트(EXOR11)의 출력신호는 정극성의 신호가 되어 배타적 오아게이트(EXOR13)에 인가되어지게 된다.
이에 따라 트랜지스터(Q11)는 온 되고, 트랜지스터(Q11)가 온됨에 따라 저항(R3)과 콘덴서(C3) 사이는 로우(Low)가 되므로서, 그린 온 동기신호출력부(12)에서 출력되는 그린 온 동기신호(GS)는 트랜지스터(Q12)의 베이스로 인가되어지지 못하게 된다.
이후, 트랜지스터(Q12)는 오프되어지게 되고, 트랜지스터(Q12)가 오프됨에 따라 트랜지스터(Q12)의 콜렉터단은 하이(High)가 되므로 직류전원부(13)로 부터 공급되는 직류전원과 트랜지스터(Q12)의 출력신호를 입력으로 하는 배타적 오아게이트(EXOR12)의 출력은 로우가 된다.
상기 배타적 오아게이트(EXOR11,EXOR12)의 출력신호를 입력으로 하는 배타적 오아게이트(EXOR13)의 출력은 배타적 오아게이트(EXOR12)의 출력이 로우이므로 배타적 오아게이트(EXOR11)의 출력그대로 정극성 신호가 출력되어지게 된다.
상기와 같이 정극성 신호가 출력되어지게 되면, 트랜지스터(Q13)는 온되어지게 되고, 트랜지스터(Q13)가 온되면 트랜지스터(Q13)의 콜렉터단이 로우가 되어 인가되는 수평플라이백신호(FB)가 배타적 오아게이트(EXOR14)에 인가되어지지 못하게 되며, 배타적 오아게이트(EXOR13)의 출력을 입력으로 하는 배타적 오아게이트(14)의 출력은 배타적 오아게이트(EXOR13)의 출력 그대로 영상클램프신호로 출력하게 된다.
즉, 입력되는 수평동기신호(HS)가 지연없이 정극성 신호로 되어 영상클램프신호로 출력되는 것이다.
다음으로 수평동기신호(HS)만 입력될 경우에는 제4도의 (b)에서 보는 바와같이, 수평동기신호출력부(11)로 부터 수평동기신호(HS)가 출력되어지게 되므로, 이를 입력으로 하는 배타적 오아게이트(EXOR11)의 출력은 상기의 경우와 마찬가지로 정극성 또는 부극성의 수평동기신호(HS)가 입력되던 간에 정극성의 신호가 출력되어지게 되므로서, 그린 온 동기신호(GS)의 입력여부에 상관없이 상기의 수평동기신호(HS)와 그린 온 동기신호(GS)가 입력될 경우와 마찬가지로 입력되는 수평동기신호(HS)가 지연없이 영상클램프신호(CLA)로 출력된다.
또한, 그린 온 동기신호(GS)만 입력될 경우에는 제4도의 (c)에 도시된 바와같이, 수평동기신호출력부(11)로 부터 수평동기신호(HS)가 입력되지 않으므로 배타적 오아게이트(EXOR11)의 출력은 로우가 되고, 배타적 오아게이트(EXOR11)의 출력에 의하여 트랜지스터(Q11)는 오프되어지며, 트랜지스터(Q11)가 오프됨에 따라 그린 온 동기신호출력부(12)로 부터 입력되는 부극성의 그린 온 동기신호(GS)가 트랜지스터(Q12)의 베이스에 인가될 수 있게 된다.
이후, 트랜지스터(Q12)의 콜렉터 출력은 그린 온 동기신호(GS)에서 백 포오치로 지연된 부극성 신호가 출력된다.
이에 따라 트랜지스터(Q12) 및 직류전원부(13)의 출력을 입력으로 하는 배타적 오아게이트(EXOR12)의 출력은 극성이 반전된 정극성 신호가 출력되며, 배타적 오아게이트(EXOR11,EXOR12)의 출력을 입력으로 하는 배타적 오아게이트(13)의 출력은 배타적 오아게이트(EXOR11)의 출력이 로우이므로 배타적 오아게이트(EXOR12)의 출력그대로 출력하게 된다.
트랜지스터(Q13)에서는 배타적 오아게이트(EXOR13)의 출력에 의하여 온되므로서, 트랜지스터(Q13)의 콜렉터단이 로우가 되어, 이를 입력으로 하는 배타적 오아게이트(EXOR14)의 출력은 배타적 오아게이트(EXOR13)의 출력 그대로 출력하여 영상클램프신호(CLA)로 출력하게 된다.
즉, 그린 온 동기신호(GS)를 백 포오치로 지연시켜 영상클램프신호(CLA)로 출력하게 되는 것이다.
마지막으로 수평동기신호(HS) 및 그린 온 동기신호(GS) 모두 입력되지 않을경우에는 제4도의 (d)에서와 같이, 수평동기신호출력부(11)로 부터 입력되는 수평동기신호(HS)를 입력으로 하는 배타적 오아게이트(EXOR11)의 출력은 로우가 되고, 이에 따라 트랜지스터(Q11)가 오프된다.
이후, 그린 온 동기신호(GS)도 무신호이므로서, 트랜지스터(Q12)도 오프되어, 트랜지스터(Q12)의 콜렉터단이 하이가 된다.
트랜지스터(Q12)의 콜렉터단이 하이가 되면, 이를 입력으로 하는 배타적 오아게이트(EXOR12)의 출력은 로우가 되고, 상기 배타적 오아게이트(EXOR11,EXOR12)의 출력을 입력으로 하는 배타적 오아게이트(EXOR13)의 출력 또한 로우가 되어, 트랜지스터(Q13)를 오프시키게 ELHS다.
상기 트랜지스터(Q13)가 오프됨에 따라 입력되는 수평플라이백신호(FB)가 이를 입력으로 하는 배타적 오아게이트(EXOR14)에 인가되어지고, 배타적 오아게이트(EXOR14)는 수평플라이백신호(FB)를 영상클램프신호(CLA)로 출력하게 된다.
다시말하면 수평동기신호(HS) 및 그린 온 동기신호(GS) 모두 입력되지 않을 경우에는 수평플라이백신호(FB)를 지연없이 영상클램프신호(CLA)로 출력하게 되는 것이다.
이상에서와 같이 수평동기신호(HS) 및 그린 온 동기신호(GS)의 입력에 따라 두신호 모두 입력되거나 수평동기신호(HS)만 입력될 경우에는 수평동기신호(HS)를 지연시키지 않고 영상클램프신호(CLA)로 출력하고, 그린 온 동기신호(GS)만 입력될 경우에는 그린 온 동기신호(GS)를 백 오포치로 지연시켜 영상클램프신호(CLA)로 출력하며, 두 신호 모두 입력되지 않을때는 수평플라이백신호(FB)를 지연시키지 않고 영상클램프신호(CLA)로 출력하도록 하여 그린 온 동기시 그린 백 라스터의 밝음 현상을 방지할 수 있게 되므로서, 선명한 화면을 시청자에게 제공할 수 있게 되는 것이다.
Claims (1)
- 수평동기신호(HS)를 출력하게 되는 수평동기신호출력부(11)와, 그린 온 동기신호(GS)를 출력하는 그린 온 동기신호출력부(12)와, 상기 수평동기신호출력부(11)에서 출력되는 신호를 입력으로 하는 배타적 오아게이트(EXOR11)와, 배타적 오아게이트(EXCR11)에서 출력되는 신호에 의해 온/오프 스위칭하여 상기 그린 온 동기신호출력부(12)에서 출력되는 그린 온 동기신호(GS)의 출력을 제어하게 되는 트랜지스터(Q11)와, 트랜지스터(Q11)의 온/오프 스위칭에 따라 온/오프 스위칭하게 되는 트랜지스터(Q12)와, 직류전원을 공급하는 직류전원부(13)와, 트랜지스터(Q12)와 직류전원부(13)에서 출력되는 신호를 입력으로 하는 배타적 오아게이트(EXOR12)와, 상기 배타적 오아게이트(EXOR11,EXOR12)에서 출력되는 신호를 입력으로 하는 배타적 오아게이트(EXOR13)와, 배타적 오아게이트(EXOR13)에서 출력되는 신호에 의해 온/오프 스위칭하여 인가되는 수평 플라이백신호(FB)의 출력을 제어하게 되는 트랜지스터(Q13)와, 트랜지스터(Q13)의 온/오프 스위칭에 따라 인가되는 신호 및 배타적 오아게이트(EXOR13)에서 출력되는 신호를 입력으로 하여 영상클램프 신호를 출력하는 배타적 오아게이트(EXOR14)로 구성된 것을 특징으로 하는 모니터의 영상클램프 회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019950019972U KR0127171Y1 (ko) | 1995-08-02 | 1995-08-02 | 모니터의 영상클램프 회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019950019972U KR0127171Y1 (ko) | 1995-08-02 | 1995-08-02 | 모니터의 영상클램프 회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970011523U KR970011523U (ko) | 1997-03-29 |
| KR0127171Y1 true KR0127171Y1 (ko) | 1998-12-15 |
Family
ID=19420066
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019950019972U KR0127171Y1 (ko) | 1995-08-02 | 1995-08-02 | 모니터의 영상클램프 회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0127171Y1 (ko) |
-
1995
- 1995-08-02 KR KR2019950019972U patent/KR0127171Y1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970011523U (ko) | 1997-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960011562B1 (ko) | 자동 동기 극성 제어 회로 | |
| CA1257379A (en) | Television receiver with selectable video input signals | |
| US4660085A (en) | Television receiver responsive to plural video signals | |
| KR0127171Y1 (ko) | 모니터의 영상클램프 회로 | |
| KR910019458A (ko) | 텔레비젼 신호 처리 장치 | |
| KR910002777B1 (ko) | 비디오처리용 펄스성형회로 | |
| KR910003465Y1 (ko) | Tv용 직류 흑레벨 안정화 장치 | |
| JPH066708A (ja) | 画面表示装置 | |
| KR0122528Y1 (ko) | 영상기기의 문자 표시회로 | |
| JP3572615B2 (ja) | テレビジョン装置のｃｒｔ偏向系プロテクト回路 | |
| KR920008836Y1 (ko) | 티브이 방송신호와 텔레텍스트신호 절환시 발생되는 동기신호 손상을 방지하기 위한 회로 | |
| KR200161114Y1 (ko) | 화면 안정화 회로 | |
| KR0128090Y1 (ko) | 온스크린 디스플레이 구동회로 | |
| KR930001328Y1 (ko) | Vcr의 색신호 뮤트에 의한 화질개선회로 | |
| KR870003025Y1 (ko) | 칼라영상 제어회로 | |
| JPH0617391Y2 (ja) | テレビジョン受像機 | |
| JP2916392B2 (ja) | カラーテレビジョン受像機 | |
| KR970004922Y1 (ko) | 세캄 컬러신호의 게이트 펄스 자동 조절회로 | |
| JP2965227B2 (ja) | 文字ｍｉｘ回路 | |
| KR920008528Y1 (ko) | Tv"오프"시 화상 잔광 제거회로 | |
| JP2507710Y2 (ja) | Ｐｉｐテレビジヨン受像機 | |
| JPS5825785A (ja) | カラ−テレビジヨン受像機 | |
| KR200286991Y1 (ko) | 모니터보호회로 | |
| JPS61242472A (ja) | 直流再生回路 | |
| JPH09312785A (ja) | 画像表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| UA0108 | Application for utility model registration |
Comment text: Application for Utility Model Registration Patent event code: UA01011R08D Patent event date: 19950802 |
|
| UA0201 | Request for examination |
Patent event date: 19950802 Patent event code: UA02012R01D Comment text: Request for Examination of Application |
|
| UG1501 | Laying open of application | ||
| E701 | Decision to grant or registration of patent right | ||
| UE0701 | Decision of registration |
Patent event date: 19980423 Comment text: Decision to Grant Registration Patent event code: UE07011S01D |
|
| REGI | Registration of establishment | ||
| UR0701 | Registration of establishment |
Patent event date: 19980716 Patent event code: UR07011E01D Comment text: Registration of Establishment |
|
| UR1002 | Payment of registration fee |
Start annual number: 1 End annual number: 3 Payment date: 19980716 |
|
| UG1601 | Publication of registration | ||
| LAPS | Lapse due to unpaid annual fee |