JP4573620B2 - Ｉｃ、ｉｃ間のインターフェースシステム、モジュール、携帯電子機器および電子機器 - Google Patents

Description

本発明は、第１電源電圧で動作しそれと異なる第２電源電圧電圧レベルで信号を出力する第１ＩＣ（半導体集積回路）、この第１ＩＣと第２電源電圧で動作する第２ＩＣとの間のインターフェースシステム、及びそれらＩＣを備えたモジュール、携帯電子機器や電子機器に関する。

一般に、ＩＣでは、その内部回路で所要の信号処理を行い、その信号処理の結果を他のＩＣに出力するように構成される。そのＩＣの内部回路を駆動するための内部電圧レベルと、その内部回路で処理された信号を他のＩＣに出力する電圧レベルが異なる場合がある。

このような場合には、通常、ＩＣ内部の信号処理に用いる第１の電圧レベルを、他のＩＣへインターフェースするために第２の電圧レベルにレベルシフトしてから出力するように構成されている（特許文献１）。

しかし、この特許文献１のような従来のものでは、第１電源電圧と第２電源電圧を外部の電源回路から取り込むためにＩＣに２つの電源用端子が必要になる。電源端子を複数設けることは、部品の寸法の増大や、基板配線の複雑化の要因となる。特に、携帯電話機などの小型の電子機器においては、例えば２電源を必要とする赤外線送受信モジュール（ＩｒＤＡ規格に準拠）等の部品の小型化やそれらを搭載する基板の基板配線の簡素化等の観点から、異なる電源電圧毎に電源用端子を設けることは困難な場合がある。また、この困難さを避けるために、１種類の電源電圧でＩＣを構成しようとすると、伝達すべき信号の時間幅が変わるなどの他の問題が発生することもある。
特開平５−１６７４２７号公報

そこで、本発明は、第１電源電圧のみで動作しそれより低い電圧レベルで出力信号を出力するための第１ＩＣを提供することを目的とする。また、第１電源電圧のみで動作しそれより低い電圧レベルで出力信号を出力するための第１ＩＣと、第１電源電圧よりも低い第２電源電圧で動作する第２ＩＣとの間のインターフェースシステムを提供することを目的とする。さらに、それらＩＣを備えたモジュール、携帯電子機器、及び電子機器を提供することを目的とする。

請求項１のＩＣは、電源電圧を外部から入力するための電源電圧入力用端子と、
基準電圧（例、グランド電圧）を外部から入力するための基準電圧入力用端子と、
信号出力用端子と、
前記電源電圧入力用端子と前記信号出力用端子との間に、直列に接続された第１スイッチ手段と第２スイッチ手段と、
前記信号出力用端子と前記基準電圧入力用端子との間に接続された第３スイッチ手段と、
指令信号に応じて前記第２スイッチ手段と前記第３スイッチ手段とを、互いに逆の状態にオンあるいはオフさせる駆動回路と、
前記信号出力用端子の電圧レベルを監視し、その電圧レベルが前記電源電圧より低い所定レベルに達しないときに前記第１スイッチをオンし、その電圧レベルが前記所定レベルを超えるときに前記第１スイッチをオフさせる電圧検出回路とを、有することを特徴とする。

請求項２のＩＣは、請求項１に記載のＩＣにおいて、前記第２スイッチ手段がオンからオフへ移る際に、前記第２スイッチ手段及び前記第３スイッチ手段がともにオフしている第１オフ期間を設け、前記第３スイッチ手段がオンからオフへ移る際に、前記第２スイッチ手段及び前記第３スイッチ手段がともにオフしている第２オフ期間を設けることを特徴とする。

請求項３のＩＣは、請求項２に記載のＩＣにおいて、前記第１オフ期間が前記第２オフ期間より所定時間だけ長いことを特徴とする。

請求項４のＩＣは、請求項１乃至３のいずれかに記載のＩＣにおいて、前記電源電圧入力用端子と前記信号出力用端子との間に、前記第１スイッチ手段、前記第２スイッチ手段と直列に抵抗器を接続していることを特徴とする。

請求項５のＩＣ間のインターフェースシステムは、第１電源電圧を外部から入力するための第１電源電圧入力用端子と、基準電圧（例、グランド電圧）を外部から入力するための基準電圧入力用端子と、信号出力用端子と、前記第１電源電圧入力用端子と前記信号出力用端子との間に、直列に接続された第１スイッチ手段と第２スイッチ手段と、前記信号出力用端子と前記基準電圧入力用端子との間に接続された第３スイッチ手段と、指令信号に応じて前記第２スイッチ手段と前記第３スイッチ手段とを、互いに逆の状態にオンあるいはオフさせる駆動回路と、前記信号出力用端子の電圧レベルを監視し、その電圧レベルが前記第１電源電圧より低い所定レベルに達しないときに前記第１スイッチをオンし、その電圧レベルが前記所定レベルを超えるときに前記第１スイッチをオフさせる電圧検出回路とを、有する第１ＩＣと、
第２電源電圧を外部から入力するための第２電源電圧入力用端子と、前記基準電圧を外部から入力するための基準電圧入力用端子と、前記信号出力用端子に接続される信号入力用端子と、前記第２電源電圧入力用端子と前記信号入力用端子との間に接続されたプルアップ用インピーダンス手段と、前記第２電源電圧と前記基準電圧とを動作電源とし、前記信号入力用端子への出力信号が入力される信号処理回路とを、有する第２ＩＣとを備えることを特徴とする。

請求項６のＩＣ間のインターフェースシステムは、請求項５に記載のＩＣ間のインターフェースシステムにおいて、前記第１ＩＣは、前記第２スイッチ手段がオンからオフへ移る際に、前記第２スイッチ手段及び前記第３スイッチ手段がともにオフしている第１オフ期間を設け、前記第３スイッチ手段がオンからオフへ移る際に、前記第２スイッチ手段及び前記第３スイッチ手段がともにオフしている第２オフ期間を設けることを特徴とする。

請求項７のＩＣ間のインターフェースシステムは、請求項６に記載のＩＣ間のインターフェースシステムにおいて、前記第１オフ期間が前記第２オフ期間より所定時間だけ長いことを特徴とする。

請求項８のＩＣ間のインターフェースシステムは、請求項５乃至７のいずれかに記載のＩＣ間のインターフェースシステムにおいて、前記第１ＩＣは、前記第１電源電圧入力用端子と前記信号出力用端子との間に、前記第１スイッチ手段、前記第２スイッチ手段と直列に抵抗器を接続していることを特徴とする。

請求項９の電子機器は、第１電源電圧と該第１電源電圧より低い第２電源電圧とを発生する電源回路と、請求項５乃至８のいずれかに記載のＩＣ間のインターフェースシステムと、該インターフェースシステムを制御するための制御回路とを、備えることを特徴とする。

請求項１０のモジュールは、請求項１乃至４のいずれかに記載のＩＣと、受信素子及びまたは送信素子とを、１つのフレームに設けたことを特徴とする。

請求項１１の携帯電子機器は、請求項１乃至４のいずれかに記載のＩＣを含むことを特徴とする。

本発明によれば、第１電源電圧のみで動作する第１ＩＣから、その第１電源電圧より低い電圧レベルの出力信号を出力する。これにより、第１ＩＣの電源電圧用端子数を、従来のものより削減することができる。したがって、第１ＩＣや、この第１ＩＣをパッケージした部品（例えば、ＩｒＤＡモジュール）の小型化に寄与することができるし、また、それらを搭載する基板配線を簡素化することができる。また、端子数が少なくなるから、基板設計が容易になる。

また、第１ＩＣからの出力信号を低レベルから高レベルに立ち上げる際に、所定レベルまでは第１電源電圧にて急速に立ち上げる。そして、出力信号が所定レベルに達した後は、第２電源電圧でプルアップする。したがって、出力信号の立ち上がりを短時間で行える。これにより、出力信号のパルス幅を、入力信号のパルス幅とほぼ等しくすることが可能になる。

以下、本発明のＩＣと、ＩＣ間のインターフェースシステム、およびそれらを備えた電子機器の実施例について、図を参照して説明する。

図１は、本発明に係る電子機器の全体構成を示す図である。電子機器としては、携帯電話機等であり、電圧レベルの異なる電源電圧を使用する。

図１において、高い第１電源電圧Ｖｃｃ１を用いる第１ＩＣ１００と、第１電源電圧よりは低い第２電源電圧Ｖｃｃ２を用いる第２ＩＣ２００と、第１電源電圧Ｖｃｃ１と第２電源電圧Ｖｃｃ２とを発生する電源回路３００と、それらを制御する制御回路４００を備えている。

第１ＩＣ１００は、第１電源電圧Ｖｃｃ１が第１電源電圧入力用端子Ｐｖｃｃ１を介して外部の電源回路３００から供給され、基準電圧であるグランド電圧Ｖｇｎｄがグランド電圧入力用端子Ｐｇｎｄ１を介して外部の電源回路３００から入力される。また、信号出力用端子Ｐｏｕｔ１から出力信号Ｓｏｕｔが第２ＩＣ２００へ出力される。

第１電源電圧Ｖｃｃ１点と信号出力用端子Ｐｏｕｔ１との間に、第１スイッチ手段であるＰ型ＭＯＳトランジスタ１１と、第２スイッチ手段であるＰ型ＭＯＳトランジスタ１２と、抵抗器１３（抵抗値Ｒ１）とが直列に接続される。

信号出力用端子Ｐｏｕｔ１とグランド電圧Ｖｇｎｄ点との間に、第３スイッチ手段であるＮ型ＭＯＳトランジスタ１４が接続される。

駆動回路であるドライバ回路２０は、例えばパルス形状の指令信号Ｓｉｎが入力され、Ｐ型ＭＯＳトランジスタ１２のゲートにゲート制御信号Ｓｉｎｐを供給し、Ｎ型ＭＯＳトランジスタ１４のゲートにゲート制御信号Ｓｉｎｎを供給する。この制御信号Ｓｉｎｐと制御信号Ｓｉｎｎは、Ｐ型ＭＯＳトランジスタ１２とＮ型ＭＯＳトランジスタ１４とを互いに逆の状態にオンあるいはオフさせる。

そして、Ｐ型ＭＯＳトランジスタ１２がオンしている状態からオフ状態へ移る際に、Ｐ型ＭＯＳトランジスタ１２及びＮ型ＭＯＳトランジスタ１４がともにオフしている第１オフ期間τ１を設ける。また、Ｎ型ＭＯＳトランジスタ１４がオンしている状態からオフ状態へ移る際に、Ｐ型ＭＯＳトランジスタ１２及びＮ型ＭＯＳトランジスタ１４がともにオフしている第２オフ期間τ２を設ける。さらに、この第１オフ期間τ１が第２オフ期間τ２より所定時間だけ長くなるように設定されていることがよい。

このように、オフ期間τ１、τ２を設けることにより、第１電源電圧Ｖｃｃ１点からグランド電圧Ｖｇｎｄ点へ流れる貫通電流を阻止することができる。また、第１オフ期間τ１を第２オフ期間τ２より所定時間だけ長くすることにより、出力信号Ｓｏｕｔの立ち上がり制御と関連して、出力信号Ｓｏｕｔのパルス幅を指令信号Ｓｉｎのパルス幅にほぼ等しくする。

電圧検出回路３０は、第１電源電圧Ｖｃｃ１とグランド電圧Ｖｇｎｄ間に接続され、信号出力用端子Ｐｏｕｔ１の電圧レベル（即ち、出力信号Ｓｏｕｔのレベル）を監視する。その出力信号Ｓｏｕｔの電圧レベルが第１電源電圧Ｖｃｃ１より低い所定レベルに達しないときにＰ型ＭＯＳトランジスタ１１をオンし、その電圧レベルが所定レベルを超えるときにＰ型ＭＯＳトランジスタ１１をオフさせる、ゲート制御信号Ｓｏｕｔｐを発生する。その所定レベルは、第２電源電圧Ｖｃｃ２よりさらに若干低い電圧レベルに設定することがよい。

図２は、電圧検出回路３０の構成例を示す図である。図２において、第１電源電圧Ｖｃｃ１点とグランド電圧Ｖｇｎｄ点との間に、Ｐ型ＭＯＳトランジスタ３１と抵抗器３２とＮ型ＭＯＳトランジスタ３３とがその順序で接続されている。Ｐ型ＭＯＳトランジスタ３１のゲートとＮ型ＭＯＳトランジスタ３３のゲートが共通に接続され、それらゲートに出力信号Ｓｏｕｔが印加される。このＰ型ＭＯＳトランジスタ３１と抵抗器３２とＮ型ＭＯＳトランジスタ３３とで、入力される出力信号Ｓｏｕｔが所定電圧レベルで出力が反転するインバータ回路が構成される。

その抵抗器３２とＮ型ＭＯＳトランジスタ３３との接続点の電圧レベル（高（Ｈ）レベルまたは低（Ｌ）レベル）が、反転回路３４により反転されて、Ｐ型ＭＯＳトランジスタ１１へのゲート制御信号Ｓｏｕｔｐとして 出力される。

図１に戻って、説明する。第２ＩＣ２００は、第２電源電圧Ｖｃｃ２が第２電源電圧入力用端子Ｐｖｃｃ２を介して外部の電源回路３００から入力され、グランド電圧Ｖｇｎｄがグランド電圧入力用端子Ｐｇｎｄ２を介して外部から入力される。また、出力信号Ｓｏｕｔが、第１ＩＣ１００の信号出力用端子Ｐｏｕｔ１に接続された信号入力用端子Ｐｉｎ２に入力される。

キャパシタ１５が信号出力用端子Ｐｏｕｔ１とグランド電圧入力用端子Ｐｇｎｄ１との間に存在する。このキャパシタ１５はキャパシタンスＣｓを持っているが、浮遊キャパシタで構成されることがよい。ただ、必要とされるキャパシタンスＣｓによっては、ディスクリート部品のキャパシタや、第１ＩＣ１００や第２ＩＣ２００内部に作り込んだキャパシタでもよい。

第２ＩＣ２００の内部では、第２電源電圧Ｖｃｃ２点と信号用入力端子Ｐｉｎ２との間に接続されたプルアップ用インピーダンス手段２０２を設けている。このプルアップ用インピーダンス手段２０２は、高抵抗値の抵抗器や微少な電流を流せる電流源などが用いられる。

また、信号処理回路２０１は、第２電源電圧Ｖｃｃ２とグランド電圧Ｖｇｎｄとを動作電源とし、信号入力用端子Ｐｉｎ２への出力信号Ｓｏｕｔが入力され、所要の信号処理を行う。また、信号処理回路２０１は、制御回路４００との間で、入出力端子Ｐｉ／ｏを介して、入出力制御信号Ｓｉ／ｏをやり取りする。

本発明の実施例の動作を、図３のタイミングチャート及びその一部を拡大した図４をも参照して、説明する。

図３（ａ）のような、所定時間幅Ｔｐの指令信号Ｓｉｎがドライバ回路２０に入力される。所定時間幅Ｔｐは、１種類の場合もあるが、複数種類を用いてその時間幅によって異なる情報を伝達することが行われる。したがって、複数の時間幅の指令信号Ｓｉｎを用いるものでは、その時間幅を正確に伝達することが重要となる。

時点ｔ１以前の区間ｉでは、図３（ａ）〜（ｅ）に示されているように、指令信号ＳｉｎはＬレベル、ゲート制御信号ＳｉｎｐはＬレベル、ゲート制御信号ＳｉｎｎはＬレベル、出力信号ＳｏｕｔはＨレベル、ゲート制御信号ＳｏｕｔｐはＨレベルにある。これらの信号の中で、出力信号ＳｏｕｔのＨレベルは第２電源電圧Ｖｃｃ２にあり、他の信号のＨレベルは、第１電源電圧Ｖｃｃ１にある。

時点ｔ１で、指令信号ＳｉｎがＨレベルになると、ドライバ回路２０は、ゲート制御信号Ｓｉｎｐを直ちにＨレベルにするとともに、ゲート制御信号Ｓｉｎｎを第１オフ期間τ１時間後の時点ｔ２でＨレベルにする。この第１オフ期間τ１の区間iiは、Ｐ型ＭＯＳトランジスタ１２とＮ型ＭＯＳトランジスタ１４がともにオフしているから、それらを通した第１電源電圧Ｖｃｃ１点とグランド電圧Ｖｇｎｄ点間の貫通電流が流れることが阻止される。

時点ｔ２で、ゲート制御信号ＳｉｎｎがＨレベルにされると、Ｎ型ＭＯＳトランジスタ１４がオンして、第２電源電圧Ｖｃｃ２に充電されていたキャパシタ１５の電荷が直ちに放電され、出力信号ＳｏｕｔはＬレベルになる。出力信号ＳｏｕｔがＬレベルになったことが電圧検出回路３０で検出されて、ゲート制御信号ＳｏｕｔｐがＬレベルになり、Ｐ型ＭＯＳトランジスタ１１がオンされる。

時点ｔ３で指令信号ＳｉｎがＬレベルになるまでの区間iiiは、Ｐ型ＭＯＳトランジスタ１１がオン、Ｐ型ＭＯＳトランジスタ１２がオフ、Ｎ型ＭＯＳトランジスタ１４がオンの状態にある。

時点ｔ３で、指令信号ＳｉｎがＬレベルになると、ドライバ回路２０はゲート制御信号Ｓｉｎｎを直ちにＬレベルにして、Ｎ型ＭＯＳトランジスタ１４がオフする。その後、第２オフ期間τ２が経過後の時点ｔ４でゲート制御信号ＳｉｎｐがＬレベルにされ、Ｐ型ＭＯＳトランジスタ１２がオンする。その第２オフ期間τ２の区間ivは、Ｐ型ＭＯＳトランジスタ１２とＮ型ＭＯＳトランジスタ１４がともにオフしているから、それらを通した第１電源電圧Ｖｃｃ１点とグランド電圧Ｖｇｎｄ点間の貫通電流が流れることが阻止される。この第２オフ期間τ２は、さらに第１オフ期間τ１よりも短い時間とされていることがよい。

時点ｔ４で、Ｐ型ＭＯＳトランジスタ１２がオンされることによって、浮遊キャパシタ１５が抵抗器１３を通して第１電源電圧Ｖｃｃ１で充電が開始される。この充電時のタイミングチャートの拡大図が、図４に示されている。

時点ｔ４で充電が開始されると、浮遊キャパシタ１５の充電電圧は、抵抗器１３の抵抗値Ｒ１及びプルアップ用インピーダンス手段２０２のインピーダンス値Ｚ１と浮遊キャパシタ１５のキャパシタンスＣｓとで決まる時定数にしたがって、図４に破線で示されるような曲線で第１電源電圧Ｖｃｃ１に向けて、主に第１電源電圧Ｖｃｃ１により速やかに充電されていく。

その浮遊キャパシタ１５の充電電圧が電圧検出回路３０の所定電圧レベルに達した時点ｔ５で、電圧検出回路３０からＨレベルのゲート制御信号Ｓｏｕｔｐが出力されて、Ｐ型ＭＯＳトランジスタ１１がオフする。即ち、時点ｔ４から時点ｔ５までの区間ｖでは、浮遊キャパシタ１５が第１電源電圧Ｖｃｃ１から急速に充電される。

なお、時点ｔ４から時点ｔ５の間に、第２電源電圧Ｖｃｃ２からプルアップ用インピーダンス手段２０２を通しても浮遊キャパシタ１５に充電されているが、プルアップ用インピーダンス手段２０２のインピーダンス値が高いこと（Ｚ１≫Ｒ１）及び、第２電源電圧Ｖｃｃ２が低いこと（Ｖｃｃ２＜Ｖｃｃ１）により、プルアップ用インピーダンス手段２０２はキャパシタ１５の充電にはほとんど寄与していない。

時点ｔ５で、Ｐ型ＭＯＳトランジスタ１１がオフされると、その所定電圧レベルが第２電源電圧Ｖｃｃ２より低く設定されている場合には、浮遊キャパシタ１５は、第２電源電圧Ｖｃｃ２に向けてプルアップ用インピーダンス手段２０２を通って、図４に実線で示すように緩やかに充電されて行く。

この出力信号Ｓｏｕｔが信号処理回路２０１に入力されるが、信号処理回路２０１での信号の判定レベルを、電圧検出回路３０での所定電圧レベルと同じにすることにより、出力信号Ｓｏｕｔのパルス幅は、指令信号Ｓｉｎのパルス幅Ｔｐとほぼ等しくすることができる。この場合には、区間ivと区間ｖ（第２オフ期間τ２）の合計時間が、区間ii（第１オフ期間τ１）と等しくなる。

時点ｔ５以後の区間viでは、各信号レベルは、区間ｉと同様になる。

このように、第１電源電圧Ｖｃｃ１のみで動作する第１ＩＣ１００から、その第１電源電圧Ｖｃｃ１より低い電圧レベルの出力信号を出力する。これにより、第１ＩＣ１００の電源電圧用端子数を、従来のものより削減することができる。したがって、第１ＩＣ１００や、それを搭載する基板配線を簡素化することができる。また、第１ＩＣを含む携帯電子機器を構成することにより、端子数が少なくなり、基板設計が容易になり、且つ小型化が容易になる。

また、第１ＩＣ１００からの出力信号ＳｏｕｔをＬレベルからＨレベルに立ち上げる際に、所定電圧レベルまでは第１電源電圧Ｖｃｃ１にて急速に立ち上げる。そして、出力信号Ｓｏｕｔが所定電圧レベルに達した後は、第２電源電圧Ｖｃｃ２で緩やかにプルアップする。したがって、出力信号Ｓｏｕｔの立ち上がりを短時間で行える。これにより、出力信号Ｓｏｕｔのパルス幅を、引き延ばすことなく、指令信号Ｓｉｎのパルス幅Ｔｐとほぼ等しくすることが可能になる。

図１では、第１ＩＣ１００と第２ＩＣ２００との間で、第１ＩＣ１００から第２ＩＣ２００への出力信号Ｓｏｕｔが伝達されることとして示されている。しかし、実際には、出力信号Ｓｏｕｔのみではなく、各種の制御信号や指令信号が第１ＩＣ１００と第２ＩＣ２００との間で送受信される。また、そのための各端子や回路部が、第１ＩＣ１００と第２ＩＣ２００に、それぞれ設けられる。

図５は、第１ＩＣ１００の適用例を示す、光送受信モジュールの内部構造の例を模式的に示す図である。

この図５は、例えばＩｒＤＡ規格に対応した赤外線送受信モジュールであり、ガラスエポキシなどのフレーム１４０に、図１の第１ＩＣ１００や、光信号を送信するためのＬＥＤ（発光ダイオード）１１０、光信号を受信するためのホトダイオード（ＰＩＮダイオード）１２０等が設けられ、また、第１ＩＣ１００とＬＥＤ１１０、ホトダイオード１２０との間を接続するワイヤ１３０が設けられる。外部端子群は、フレーム１４０に形成される。

これらが、非難燃性エポキシ性樹脂などモールド材１５０で、図のようにモールドされる。ＬＥＤ１１０の上部の凸部１６０とホトダイオード１２０の上部の凸部１７０は、光信号を通すレンズ部分となっている。

第１ＩＣ１００の内部には、図１で示した各回路の他に、ＬＥＤ１１０に駆動電流を流すためのバッファ回路や、ホトダイオード１２０に受光量に応じて流れる電流を電圧に変換する抵抗器や、その変換された電圧を増幅する増幅器や波形整形回路や、外部からの制御信号に応じて内部回路の動作を停止させるためのパワーダウン回路等が含まれている。

このＩｒＤＡ規格に対応した赤外線送受信モジュールでは、ＬＥＤ１１０を発光させたり、また、ホトダイオード１２０で光信号を受信させるために、比較的高い電源電圧を必要とする。このために、それらを制御する第１ＩＣ１００は高い第１電源電圧Ｖｃｃ１を用いることになり、一方、主にディジタル信号の処理を行う第２ＩＣ２００は低い第２電源電圧Ｖｃｃ２を用いる。したがって、本発明の第１ＩＣ１００、及びＩＣ間のインターフェースシステムは、ＩｒＤＡ規格等に対応した赤外線送受信モジュール、及びそのモジュールを用いた電子機器に、好適に用いることができる。また、第１ＩＣ１００と、受信素子及びまたは送信素子とを、１つのフレームに設けたモジュールを構成することができる。このモジュールは、端子数が少なくなり、基板設計が容易になる。

本発明に係る、ＩＣを含む電子機器の全体構成を示す図 電圧検出回路３０の構成例を示す図 本発明の動作を説明するためのタイミングチャート 図３の一部を拡大した図 本発明のＩＣの適用例を示す、赤外線送受信モジュールを模式的に示す図

符号の説明

１００ 第１ＩＣ
１１、１２ Ｐ型ＭＯＳトランジスタ
１３ 抵抗器
１４ Ｎ型ＭＯＳトランジスタ
１５ 浮遊キャパシタ
２０ ドライバ回路
３０ 電圧検出回路
３１ Ｐ型ＭＯＳトランジスタ
３２ 抵抗器
３３ Ｎ型ＭＯＳトランジスタ
３４ 反転回路
２００ 第２ＩＣ
２０１ 信号処理回路
２０２ プルアップ用インピーダンス手段
３００ 電源回路
４００ 制御回路
Ｐｖｃｃ１、Ｐｖｃｃ２ 第１、第２電源電圧入力用端子
Ｐｇｎｄ１、Ｐｇｎｄ２ グランド電圧入力用端子
Ｐｏｕｔ１ 信号出力用端子
Ｐｉｎ２ 信号入力用端子
Ｐｉ／ｏ 入出力端子
Ｖｃｃ１ 第１電源電圧
Ｖｃｃ２ 第２電源電圧
Ｓｉｎ 指令信号
Ｓｉｎｐ、Ｓｉｎｎ、Ｓｏｕｔｐ ゲート制御信号
Ｓｏｕｔ 出力信号

Claims (11)

1. 電源電圧を外部から入力するための電源電圧入力用端子と、
   基準電圧を外部から入力するための基準電圧入力用端子と、
   信号出力用端子と、
   前記電源電圧入力用端子と前記信号出力用端子との間に、直列に接続された第１スイッチ手段と第２スイッチ手段と、
   前記信号出力用端子と前記基準電圧入力用端子との間に接続された第３スイッチ手段と、
   指令信号に応じて前記第２スイッチ手段と前記第３スイッチ手段とを、互いに逆の状態にオンあるいはオフさせる駆動回路と、
   前記信号出力用端子の電圧レベルを監視し、その電圧レベルが前記電源電圧より低い所定レベルに達しないときに前記第１スイッチをオンし、その電圧レベルが前記所定レベルを超えるときに前記第１スイッチをオフさせる電圧検出回路とを、有することを特徴とする、ＩＣ。
2. 前記第２スイッチ手段がオンからオフへ移る際に、前記第２スイッチ手段及び前記第３スイッチ手段がともにオフしている第１オフ期間を設け、前記第３スイッチ手段がオンからオフへ移る際に、前記第２スイッチ手段及び前記第３スイッチ手段がともにオフしている第２オフ期間を設けることを特徴とする、請求項１に記載のＩＣ。
3. 前記第１オフ期間が前記第２オフ期間より所定時間だけ長いことを特徴とする、請求項２に記載のＩＣ。
4. 前記電源電圧入力用端子と前記信号出力用端子との間に、前記第１スイッチ手段、前記第２スイッチ手段と直列に抵抗器を接続していることを特徴とする、請求項１乃至３のいずれかに記載のＩＣ。
5. 第１電源電圧を外部から入力するための第１電源電圧入力用端子と、基準電圧を外部から入力するための基準電圧入力用端子と、信号出力用端子と、前記第１電源電圧入力用端子と前記信号出力用端子との間に、直列に接続された第１スイッチ手段と第２スイッチ手段と、前記信号出力用端子と前記基準電圧入力用端子との間に接続された第３スイッチ手段と、指令信号に応じて前記第２スイッチ手段と前記第３スイッチ手段とを、互いに逆の状態にオンあるいはオフさせる駆動回路と、前記信号出力用端子の電圧レベルを監視し、その電圧レベルが前記第１電源電圧より低い所定レベルに達しないときに前記第１スイッチをオンし、その電圧レベルが前記所定レベルを超えるときに前記第１スイッチをオフさせる電圧検出回路とを、有する第１ＩＣと、
   第２電源電圧を外部から入力するための第２電源電圧入力用端子と、前記基準電圧を外部から入力するための基準電圧入力用端子と、前記信号出力用端子に接続される信号入力用端子と、前記第２電源電圧入力用端子と前記信号入力用端子との間に接続されたプルアップ用インピーダンス手段と、前記第２電源電圧と前記基準電圧とを動作電源とし、前記信号入力用端子への出力信号が入力される信号処理回路とを、有する第２ＩＣとを備えることを特徴とする、ＩＣ間のインターフェースシステム。
6. 前記第１ＩＣは、前記第２スイッチ手段がオンからオフへ移る際に、前記第２スイッチ手段及び前記第３スイッチ手段がともにオフしている第１オフ期間を設け、前記第３スイッチ手段がオンからオフへ移る際に、前記第２スイッチ手段及び前記第３スイッチ手段がともにオフしている第２オフ期間を設けることを特徴とする、請求項５に記載のＩＣ間のインターフェースシステム。
7. 前記第１オフ期間が前記第２オフ期間より所定時間だけ長いことを特徴とする、請求項６に記載のＩＣ間のインターフェースシステム。
8. 前記第１ＩＣは、前記第１電源電圧入力用端子と前記信号出力用端子との間に、前記第１スイッチ手段、前記第２スイッチ手段と直列に抵抗器を接続していることを特徴とする、請求項５乃至７のいずれかに記載のＩＣ間のインターフェースシステム。
9. 第１電源電圧と該第１電源電圧より低い第２電源電圧とを発生する電源回路と、請求項５乃至８のいずれかに記載のＩＣ間のインターフェースシステムと、該インターフェースシステムを制御するための制御回路とを、備えることを特徴とする、電子機器。
10. 請求項１乃至４のいずれかに記載のＩＣと、受信素子及びまたは送信素子とを、１つのフレームに設けたことを特徴とするモジュール。
11. 請求項１乃至４のいずれかに記載のＩＣを含むことを特徴とする携帯電子機器。