KR101699033B1

KR101699033B1 - 출력 드라이버

Info

Publication number: KR101699033B1
Application number: KR1020090117399A
Authority: KR
Inventors: 오익수; 김형수; 박창근
Original assignee: 에스케이하이닉스 주식회사
Priority date: 2009-11-30
Filing date: 2009-11-30
Publication date: 2017-01-24
Also published as: US8035418B2; KR20110060720A; US20110128043A1

Abstract

입력단에 인가되는 신호의 슬루율과 관계없이 출력신호의 슬루율을 독립적으로 조절하기 위해 서로 병렬로 연결되어 출력신호에 대응하여 출력단을 구동하기 위한 다수의 드라이빙 트랜지스터 및 다수의 드라이빙 트랜지스터에 적어도 두 레벨 이상의 바디 바이어스를 제공하기 위한 바디 바이어스 제공부를 구비하는 반도체 장치의 출력 드라이버가 제공된다. 이 경우 입력신호와 무관하게 출력신호의 슬루율을 조절할 수 있어 출력신호가 파워 노이즈에 둔감해지는 효과가 있다.

출력 드라이버, 문턱 전압, 파워 노이즈

Description

출력 드라이버{OUTPUT DRIVER}

본 발명은 디지털 회로에 관한 것으로, 특히 입력신호를 외부로 출력하기 위한 출력 드라이버에 관한 것이다.

디지털 회로에 있어서 출력 드라이버는 발생된 신호를 다른 칩으로 전달하므로, 일반적으로 최종 출력단은 단자의 구동력이 다른 내부 회로보다 높아야 한다. 이를 위해 출력 드라이버는 출력단자의 전압을 높이기 위해 병렬로 연결된 복수의 PMOS 트랜지스터로 구성된 풀업 드라이버와 출력 단자의 전압을 낮추기 위한 병렬로 연결된 복수의 NMOS 트랜지스터로 구성된 풀다운 드라이버로 구성된다. 풀업 드라이버란 전류의 구동력을 높이는 즉, 풀업(Pull-up)을 구현하는 드라이버를 말하며, 풀다운 드라이버는 전류의 구동능력을 낮추는 즉, 풀다운(Pull-down)을 구현하는 드라이버를 말한다. 여기서, 풀업(Pull-up)이란, 회로의 특정 노드를 능동 소자로 전원전압(VDD)에 접속하는 것을 말하며, 이는 저항 부하로 풀업하는 경우에 비해 출력 이득을 높이고 출력 임피던스를 낮추는 효과가 있다. 그리고, 풀다운(Pull-down)이라 함은 회로의 특정 노드를 풀다운 트랜지스터 등의 능동 소자에 의해 접지(VSS)에 연결하는 것을 말하며, 보통의 저항을 사용하여 풀다운 하는 경우에 비해 전류 이득이나 동작속도를 개선할 수 있는 효과가 있다.

도 1은 종래 기술에 의한 출력 드라이버를 나타낸 것이다. 출력 드라이버는 복수 개의 PMOS 트랜지스트가 병렬로 연결된 풀업 드라이빙 수단(110)과 복수 개의 NMOS 트랜지스터가 병렬로 연결된 풀다운 드라이빙 수단(120)과 PMOS 트랜지스터의 드레인단과 출력단 사이에 연결된 풀업저항(RU)과 NMO 트랜지스터의 드레인단과 출력단 사이에 연결된 풀다운저항(RD)으로 구성되어 있다.

도 2는 출력 드라이버의 입력단(INPUT)에 입력되는 입력신호(IN)의 파형과 이 때의 출력신호(OUT)의 파형을 나타낸다. 입력 파형이 도 2와 같이 이상적인 구형파가 들어온다면, 출력 파형 역시 이상적인 구형파에 가깝게 출력될 것이다. 하지만, 출력 드라이버의 출력 파형은 패키지와 PCB(Printed Circuit Board) 등을 거치면서, 회로 혹은 모듈 외부로 발산하게 되는 고조파 성분과 밀접한 관련을 가진다. 특히 도 3의 출력 파형과 같이 출력 파형이 완벽한 구형파에 가까워 질수록 3차, 5차, 7차 고조파 성분을 많이 포함하고 있다는 의미가 되고, 이에 따라 고조파 성분의 크기와 관련이 있는 EMI(ElectroMagnetic Interfernce) 문제가 발생하게 된다. 따라서, 이러한 EMI 문제를 해결하기 위해, 일반적으로 최종 출력단의 파형은 도 3와 같이 출력신호(OUT)의 슬루율(slew rate)을 스펙으로 제한 하게 된다. 슬루율이란 구형파인 시스템의 입력신호(IN)에 응답하여 출력신호(OUT)가 하이(high)레벨에서 로우(low)레벨 또는 로우 레벨에서 하이 레벨로 천이할 때 시간에 대한 전압의 변화율로 정의될 수 있다. 고속 신호전송을 필요로 하는 시스템에서, 이러한 슬루율은 시스템의 특성을 결정하는 중요한 요소가 된다.

종래에는 출력신호(OUT)의 슬루율을 조정하기 위해 도 3과 같이 입력신호(IN)의 슬루율 조정하는 방법을 주로 사용하였다. 즉, EMI문제를 해결하기 위해 입력신호(IN)의 슬루율을 작게 하여 출력신호(OUT)의 슬루율을 작게 하였다. 즉, 입력신호(IN)의 슬루율을 조정하여 출력신호(OUT)의 슬루율을 조절하였다. 하지만 이와 같이 출력 드라이버의 입력신호의 슬루율이 작을 수록 파워노이즈(Power Noise)에 취약하게 되어 출력 파형이 왜곡되기 쉬운 문제점이 있었다.

본 발명은, 입력 파형의 슬루율과 관계없이, 출력 파형의 슬루율을 조정하고자 한다.

본 발명의 일 측면에 따른 반도체 장치의 출력 드라이버는 상호 병렬로 연결 구성되며, 출력신호에 응답하여 출력단을 구동하기 위한 다수의 드라이빙 트랜지스터; 및 상기 다수의 드라이빙 트랜지스터에 적어도 두 레벨 이상의 바디 바이어스를 제공하기 위한 바디 바이어스 제공부를 포함하고, 상기 바디 바이어스 제공부는 공급전원단과 각 드라이빙 트랜지스터의 바디에 사이에 연결된 다수의 저항 소자를 포함할 수 있다.
본 발명의 일측면에 따른 출력 드라이버에서, 각각의 상기 저항 소자는 서로 다른 저항값을 갖을 수 있다. 또한 각각의 상기 저항 소자는 대응되는 상기 드라이빙 트랜지스터의 바디 바이어스를 제어하는 것에 의해 상기 드라이빙 트랜지스터의 문턱전압을 조절할 수 있다.
다수의 드라이빙 트랜지스터는 다수의 풀업 및 풀다운 트랜지스터로 구성되는데, 풀업 트랜지스터 각각의 바디와 전원전압단 사이에 저항을 접속 구성하고, 풀다운 트랜지스터 각각의 바디와 접지전압단 사이에 저항을 접속 구성하면, 각 트랜지스터의 바디 전류는 저항에 의한 전압 강하에 의해 변화하고, 이에 의해 각 트랜지스터의 문턱전압이 다르게 되어 트랜지스터의 턴온 시점에 시간차가 발생하므로 이에 의해 출력신호의 슬루를 조절하게 된다.

삭제

본 발명은 풀업 및 풀다운 트랜지스터의 턴온시점을 다르게 하여 출력신호의 슬루를 제어함으로써 입력파형의 슬루가 누워 있을 필요가 없어 출력신호가 파워 노이즈에 둔감한 효과가 있다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시예를 첨부 도면을 참조하여 설명하기로 한다.

도 4는 본 발명에 따른 출력 드라이버의 블럭도이다.

출력 드라이버는 출력신호를 입력받는 입력단(INPUT), 출력신호를 입력받아 출력단을 구동하기 위한 다수의 드라이빙 트랜지스터(410), 출력신호를 드라이빙하여 출력하기 위한 출력단(OUTPUT), 다수의 트랜지스터의 바디 바이어스를 2이상의 다른 레벨로 제공하기 위한 바디 바이어스 제공부(420)로 구성되어 있다. 다수의 드라이빙 트랜지스터는 전원전압단 또는 접지전압단에 병렬로 연결되어 있다.

도 5는 본 발명의 일 실시예에 대한 회로도이다.

도 5를 참조하면, 출력 드라이버는 입력단(INPUT), 출력단(OUTPUT), 다수의풀업 드라이빙 트랜지스터, 다수의 풀다운 드라이빙 트랜지스터, 제1 바디 바이어스 제공부, 제2 바디 바이어스 제공부, 풀업 저항(RU) 및 풀다운 저항(RD)로 구성되어 있다. 다수의 풀업 드라이빙 트랜지스터는 병렬 연결된 복수의 풀업 트랜지스터(P1,P2,P3,P4,P5)로 구성되어 있으며, 제1 바디 바이어스 제공부는 풀업 트랜지스터들의 바디 바이어스를 조절하기 위해 2이상의 서로 다른 값을 가지는 저항 소자로 이루어져 있다. 다수의 풀다운 드라이빙 트랜지스터는 병렬 연결된 복수의 풀다운 트랜지스터(N1,N2,N3,N4,N5)로 구성되어 있으며, 제2 바디 바이어스 제공부는 풀다운 트랜지스터들의 바디 바이어스를 조절하기 위해 2이상의 서로 다른 값을 가 지는 저항 소자로 이루어져 있다. 풀업 트랜지스터는 PMOS 트랜지스터들로 구성되어 있으며, 풀다운 트랜지스터는 NMOS 트랜지스터들로 구성되어 있다. 제1 바디 바이어스 제공부는 각 풀업 트랜지스터의 바디와 전원전압단(VDD) 사이에 연결된 저항(R1,R2,R3,R4)들로 구성되어 있으며, 제2 바디 바이어스 제공부는 각 풀다운 트랜지스터의 바디와 접지단(VSS) 사이에 연결된 저항(R5,R6,R7,R8)들로 구성되어 있다. 풀업 저항(RU)은 출력단(OUTPUT)과 풀업 트랜지스터의 드레인(drain)에 연결되어 있으며, 풀다운 저항(RD)은 출력단(OUTPUT)과 풀다운 트랜지스터의 드레인(drain)에 연결되어 있다. 입력단(INPUT)은 풀업 트랜지스터와 풀다운 트랜지스터 각각의 게이트(gate)에 연결되어 있다. 풀업 트랜지스터의 소스(source)는 전원전압단(VDD), 풀다운 트랜지스터의 소스(source)는 접지단(VSS)에 연결되어 있다.

도 5를 참조하여, 출력 드라이버의 동작을 설명한다. 풀업 드라이빙 동작과 풀다운 드라이빙 동작은 그 동작특성이 유사하므로 이하에서 풀다운 드라이빙 동작을 예로 들어 설명한다.

풀다운 드라이빙 동작을 설명한다. 설명의 편의를 위해 제1 바디 바이어스 제공부의 저항값은 R5＜R6＜R7＜R8 과 같은 관계가 있다고 한다. 풀다운 트랜지스터의 드레인(drain)에 전압이 인가되면 기판 전류(substrate current)에 의하여 저항(R5,R6,R7,R8)에 의한 전압 강하가 발생한다. 이러한 저항에 의한 전압 강하는 트랜지스터의 바이 바이어스(body bias)가 되고, 일반적으로 NMOS 트랜지스터의 경우에 바디 바이어스가 증가하게 되면 트랜지스터의 문턱 전압(threshold voltage) 이 감소하게 된다. 따라서 저항값이 R5＜R6＜R7＜R8 과 같은 관계에 있으므로, 풀다운 트랜지스터의 문턱전압은 N1＜N2＜N3＜N4＜N5 순서가 된다. 따라서 입력단(INPUT)에 하이(high) 레벨의 신호가 인가되면, 맨 먼저 N1 트랜지스터가 턴온(turn on)되고, N2,N3,N4,N5 트랜지스터의 순서로 차례대로 턴 온 된다. 이러한 턴 온 시점의 시간차에 의해 구동력의 차이가 발생하고 이러한 구동력의 차이에 의해 출력단(OUTPUT)에서 출력되는 출력신호의 폴링 슬루율이 조절 가능하다.

도 1은 종래 기술에 의한 출력 드라이버.

도 2 및 도 3은 입력신호의 파형에 따른 출력신호의 파형을 나타낸 파형도.

도 4는 본 발명의 출력 드라이버에 대한 블럭도.

도 5는 본 발명의 일 실시예에 대한 회로도.

Claims

상호 병렬로 연결 구성되며, 출력신호에 응답하여 출력단을 구동하기 위한 다수의 드라이빙 트랜지스터; 및

상기 다수의 드라이빙 트랜지스터에 적어도 두 레벨 이상의 바디 바이어스를 제공하기 위한 바디 바이어스 제공부를 포함하고,

상기 바디 바이어스 제공부는 공급전원단과 각 드라이빙 트랜지스터의 바디에 사이에 연결된 다수의 저항 소자를 포함하는

반도체 장치의 출력 드라이버.
상호 병렬로 연결 구성되며, 출력신호에 대응하여 출력단을 풀업 구동하기 위한 다수의 풀업 드라이빙 트랜지스터;

상기 다수의 풀업 드라이빙 트랜지스터에 적어도 두 레벨 이상의 제1 바디 바이어스를 제공하기 위한 제1 바디 바이어스 제공부;

상호 병렬로 연결 구성되며, 출력신호에 대응하여 상기 출력단을 풀다운 구동하기 위한 다수의 풀다운 드라이빙 트랜지스터; 및

상기 다수의 풀다운 드라이빙 트랜지스터에 적어도 두 레벨 이상의 제2 바디 바이어스를 제공하기 위한 제2 바디 바이어스 제공부를 포함하고,

상기 제1 바디 바이어스 제공부는 전원전압단과 각 풀업 드라이빙 트랜지스터의 바디 사이에 연결된 다수의 제1 저항소자를 포함하는

반도체 장치의 출력 드라이버.
삭제
삭제
청구항 5은(는) 설정등록료 납부시 포기되었습니다.

제1항에 있어서,

각각의 상기 저항 소자는 서로 다른 저항값을 갖는 반도체 장치의 출력 드라이버.
청구항 6은(는) 설정등록료 납부시 포기되었습니다.

제5항에 있어서,

각각의 상기 저항 소자는 대응되는 상기 드라이빙 트랜지스터의 바디 바이어스를 제어하는 것에 의해 상기 드라이빙 트랜지스터의 문턱전압을 조절하는 반도체 장치의 출력 드라이버.
청구항 7은(는) 설정등록료 납부시 포기되었습니다.

제1항에 있어서,

다수의 상기 드라이빙 트랜지스터의 공통 노드와 상기 출력단 사이에 접속된 출력 저항을 더 포함하는 반도체 장치의 출력 드라이버.
청구항 8은(는) 설정등록료 납부시 포기되었습니다.

제2항에 있어서,

각각의 상기 제1 저항 소자는 서로 다른 저항 값을 갖는 반도체 장치의 출력드라이버.
청구항 9은(는) 설정등록료 납부시 포기되었습니다.

제2항에 있어서,

상기 제2 바디 바이어스 제공부는 접지전압단과 각 풀다운 드라이빙 트랜지스터의 바디 사이에 연결된 다수의 제2 저항소자를 포함하는 반도체 장치의 출력 드라이버.
청구항 10은(는) 설정등록료 납부시 포기되었습니다.

제9항에 있어서,

각각의 상기 제2 저항 소자는 서로 다른 저항 값을 갖는 반도체 장치의 출력드라이버.
청구항 11은(는) 설정등록료 납부시 포기되었습니다.

제2항에 있어서,

다수의 상기 풀업 드라이빙 트랜지스터의 공통 노드와 상기 출력단 사이에 접속된 풀업 저항; 및

다수의 상기 풀다운 드라이빙 트랜지스터의 공통노드와 상기 출력단 사이에 접속된 풀다운 저항을 더 포함하는

반도체 장치의 출력 드라이버.