KR970707637A - 비휘발성 메모리 집적 회로의 고전압 스위칭용 고전압 레벨 시프터(high voltage level shifter for switching high voltage in non-volatile memory integrated circuits) - Google Patents

비휘발성 메모리 집적 회로의 고전압 스위칭용 고전압 레벨 시프터(high voltage level shifter for switching high voltage in non-volatile memory integrated circuits)

Info

Publication number
KR970707637A
KR970707637A KR1019970702723A KR19970702723A KR970707637A KR 970707637 A KR970707637 A KR 970707637A KR 1019970702723 A KR1019970702723 A KR 1019970702723A KR 19970702723 A KR19970702723 A KR 19970702723A KR 970707637 A KR970707637 A KR 970707637A
Authority
KR
South Korea
Prior art keywords
source
devices
drain
voltage
terminal
Prior art date
Application number
KR1019970702723A
Other languages
English (en)
Other versions
KR100243850B1 (ko
Inventor
후 반 트란
트레버 브라이쓰
Original Assignee
페릭스 제이. 로젠가텐
인퍼메이션 스토리지 디바이스 인코퍼레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 페릭스 제이. 로젠가텐, 인퍼메이션 스토리지 디바이스 인코퍼레이티드 filed Critical 페릭스 제이. 로젠가텐
Publication of KR970707637A publication Critical patent/KR970707637A/ko
Application granted granted Critical
Publication of KR100243850B1 publication Critical patent/KR100243850B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L5/00—Automatic control of voltage, current, or power
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/10—Modifications for increasing the maximum permissible switched voltage
    • H03K17/102—Modifications for increasing the maximum permissible switched voltage in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356017—Bistable circuits using additional transistors in the input circuit
    • H03K3/356052—Bistable circuits using additional transistors in the input circuit using pass gates
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
    • H03K3/356147—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit using pass gates

Landscapes

  • Logic Circuits (AREA)

Abstract

고전압 레벨 시프터는 저전압 PMOS 디바이스와 저전압 NMOS 디바이스만을 이용하고 있다. 상기 고전압 레벨 시프터는 각종 브레이트다운 메카니즘에 대해 저전압 MOS 디바이스의 디바이스 전기적 사양을 충족시키기 위해 PMOS 디바이스(P1-P4)사이에 거의 동일하게 그리고 MNOS 디바이스(N1-N4)사이에 거의 동일하게 상기 고전압을 분산하는데 사용된다. 또한, 레이아우트 기술이 N+ 드레인-P기판의 훨씬 높은 접합과 NMOS 디바이스(N1,N2)의 보다 양호한 게이트부 다이오드 브레이크다운을 달성하는데 사용된다.

Description

비휘발성 메모리 집적 회로의 고전압 스위칭용 고전압 레벨 시프터(HIGH VOLTAGE LEVEL SHIFER FOR SWITCHING HIGH VOLTAGE IN NON-VOLATILE MEMORY INTEGRATED CIRCUITS)
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 MOS 기술을 사용하는 일반적인 종래 고전압 레벨 시프터의 회로도, 제2도는 본 발명의 바람직한 실시예의 회로도, 제3a도는 종래 MNOS의 단면도, 제3b도는 새로운 MNOS의 단면도.

Claims (41)

  1. 저전압 CMOS 디바이스를 사용하는 고전압 상보형 출력 레벨 시프터에 있어서, 제1전압원에의 접속을 위한 제1단자. 제1전압원과 제3전압원의 중간값인 제2전압원에의 접속을 위한 제2단자, 및 제3전압원에의 접속을 위한 제3단자; 각각 소오스, 드레인 및 게이트를 가지고 있는 제1전도형의 제1, 제2, 제3 및 제4디바이스로서, 상기 제1 및 제2디바이스의 상기 소오스는 상기 제1단자에 접속되어 있고, 상기 제1 및 제2디바이스의 상기 드레인은 상기 제3 및 제4디바이스의 상기 소오스에 각각 접속되어 있는 제1전도형의 제1, 제2, 제3 및 제4디바이스; 각각 소오스, 드레인 및 게이트를 가지고 있는 제2전도형의 제5, 제6, 제7 및 제8디바이스의 상기 소오스는 상기 제3단자에 접속되어 있으며, 상기 제5 및 제6디바이스의 상기 소오스는 상기 제7 및 제8디바이스의 상기 드레인에 각각 접속되어 있으며, 상기 제6디바이스의 상기 드레인은 상기 제4디바이스의 상기 드레인과 상기 제1디바이스의 상기 게이트에 접속되어 있고, 상기 제5디바이스의 상기 드레인은 상기 제3게이트의 상기 드레인과 상기 제2디바이스의 상기 게이트에 접속되어 있는 제2전도형의 제5, 제6, 제7 및 제8디바이스를 구비하고 있는 것을 특징으로 하는 고전압 상보형 출력 레벨 시프터.
  2. 제1항에 있어서, 상기 제7 및 제8디바이스의 게이트에 각각 접속되어 있는 입력 회로를 더 포함하고 있는 것을 특징으로 하는 고전압 상보형 출력 레벨 시프터.
  3. 제2항에 있어서, 상기 입력 회로는 입력 신호를 반전시키고 이 입력신호와 반전된 입력신호를 상기 제7 및 제8디바이스의 상기 게이트에 각각 제공하는ㅌ 인버터로 구성되어 있는 것을 특징으로 하는 고전압 상보형 출력 레벨 시프터.
  4. 제3항에 있어서, 상기 제5 및 제6디바이스의 상기 드레인에 각각 접속되어 있는 제1출력단자와 제2출력단자를 더 포함하고 있는 것을 특징으로 하는 고전압 상보형 출력 레벨 시프터.
  5. 제4항에 있어서, 상기 제3 및 제4디바이스의 상기 소오스에 각각 접속되어 있는 제3출력단자와 제4출력단자를 더 포함하고 있는 것을 특징으로 하는 고전압 상보형 출력 레벨 시프터.
  6. 제4항에 있어서, 상기 제3 및 제4디바이스의 상기 소오스의 제1전압과 제2전압을 각각 안정화하기 위해, 각각 애노드와 캐소드를 가지고 있는 제1 및 제2다이오드를 더 구비하고 있고, 상기 제1 및 제2다이오드의 상기 애노드는 상기 제2단자에 접속되어 있으며, 상기 제1 및 제2다이오드의 상기 캐소드는 상기 제3 및 제4디바이스의 상기 소오스에 각각 접속되어 있는 것을 특징으로 하는 고전압 상보형 출력 레벨 시프터.
  7. 제4항에 있어서, 각각 소오스, 드레인 및 게이트를 가지고 있는 상기 제1전도형의 제9 및 제10디바이스를 더 구비하고 있고, 상기 제9 및 제10디바이스는 상기 제3 및 제4디바이스의 상기 소오스의 제1전압과 제2전압을 각각 안정화하기 위해 상기 제3 및 제4디바이스에 각각 접속되어 있는 것을 특징으로 하는 고전압 상보형 출력 레벨 시프터.
  8. 제1항에 있어서, 제1 및 제2저항기를 더 구비하고 있고, 상기 제 1저항기는 상기 제1디바이스의 상기 드레인과 상기 제3디바이스의 상기 소오스사이에 접속되어 있으며, 상기 제2저항기는 상기 제2디바이스의 상기 드레인과 상기 제4디바이스의 상기 소오스에 접속되어 있는 것을 특징으로 하는 고전압 상보형 출력 레벨 시프터.
  9. 제1항에 있어서, 상기 제1전도형의 상기 디바이스는 n우물 영역을 가지고 있는 P채널 전계 효과 디바이스로 구성되어 있고, 상기 제2전도형의 상기 디바이스는 P기판 영역을 가지고 있는 n채널 전계 효과 디바이스로 구성되어 있는 것을 특징으로 하는 고전압 상보형 출력 레벨 시프터.
  10. 제1항에 있어서, 상기 제1전압원은 대략 21볼트이고, 상기 제3전압원은 대략 0볼트인 것을 특징으로 하는 고전압 상보형 출력 레벨 시프터.
  11. 제1항에 있어서, 상기 제5 및 제6디바이스는 상기 드레인 영역에 못미쳐 종료되는 전계 임플랜트를 가지고 있는 것을 특징으로 하는 고전압 상보형 출력 레벨 시프터.
  12. 복수의 디바이스를 가지고 있는 회로에서, 전도형의 반대인 직렬 디바이스들 사이에 전압을 분배하는 방법에 있어서, a) 제1전압원에의 접속을 위한 제1단자, 제1전압원과 제3전압원의 중간값인 제2전압원에의 접속을 위한 제2단자, 및 제3전압원에의 접속을 위한 제3단자를 제공하는 단계; b) 각각 소오스, 드레인 및 게이트를 가지고 있는 제1전도형의 제1, 제2, 제3 및 제4디바이스를 제공하고, 상기 제1 및 제2디바이스의 상기 소오스를 상기 제1단자에 접속하며, 상기 제1 및 제2디바이스의 상기 드레인을 상기 제3 및 제4디바이스의 상기 소오스에 각각 접속하는 단계; c) 각각 소오스, 드레인 및 게이트를 가지고 있는 제2전도형의 제5, 제6, 제7 및 제8디바이스를 제공하고, 상기 제3, 제4, 제5 및 제6디바이스의 상기 게이트를 상기 제2단자에 접속하며, 상기 제7 및 제8디바이스의 상기 소오스를 상기 제3디바이스에 접속하고, 상기 제5 및 제6디바이스의 상기 소오스를 상기 제7 및 제8디바이스의 상기 드레인에 각각 접속하고, 상기 제6디바이스의 상기 드레인을 상기 제4디바이스의 상기 드레인과 상기 제1디바이스의 상기 게이트에 접속하며, 상기 제5디바이스의 상기 드레인을 상기 제3게이트의 상기 드레인과 상기 제2디바이스의 상기 게이트에 접속하는 단계; 및 d) 입력 회로를 제공하고, 상기 제5 및 제6디바이스의 상기 드레인 전압을 제어하기 위해 상기 입력 회로를 상기 제7 및 제8디바이스의 상기 게이트에 접속하는 단계를 포함하고 있는 것을 특징으로 하는 방법.
  13. 제12항에 있어서, 상기 입력회로는 입력신호를 반전시키고 이 입력신호와 반전된 입력신호를 상기 제7 및 제8디바이스의 상기 게이트에 각각 접속하는 인버터로 구성되어 있는 것을 특징으로 하는 방법.
  14. 제13항에 있어서, 제1출력단자와 제2출력단자를 제공하고 이 제1출력단자와 제2출력단자를 상기 제5 및 제6디바이스의 상기 드레인에 각각 접속하는 단계를 더 포함하고 있는 것을 특징으로 하는 방법.
  15. 제14항에 있어서, 제3출력단자와 제4출력단자를 제공하고 이 제3출력단자와 제4출력단자를 상기 제3 및 제4디바이스의 상기 소오스에 각각 접속하는 단계를 더 포함하고 있는 것을 특징으로 하는 방법.
  16. 제14항에 있어서, 상기 제3 및 제4디바이스의 상기 소오스의 제1전압과 제2전압을 각각 안정화하기 위해, 각각 애노드와 캐소드를 가지고 있는 제1 및 제2다이오드를 제공하고, 상기 제1 및 제2다이오드의 상기 애노드를 상기 제2단자에 접속하며, 상기 제3 및 제4디바이스의 상기 소오스에 상기 제1 및 제2다이오드의 상기 캐소드를 각각 접속하는 단계를 더 포함하고 있는 것을 특징으로 하는 방법.
  17. 제14항에 있어서, 상기 제3 및 제4디바이스의 상기 소오스의 제1전압과 제2전압을 각각 안정화하기 위해, 각각 소오스, 드레인 및 게이트를 가지고 있는 상기 제1전도형의 제9 및 제10디바이스를 제공하고, 상기 제9 및 제10디바이스를 상기 제3 및 제4디바이스에 접속하는 단계를 더 포함하고 있는 것을 특징으로 하는 방법.
  18. 제12항에 있어서, 제1 및 제2저항기를 제공하고, 상기 제1디바이스의 상기 드레인과 상기 제3디바이스의 상기 소오스사이에 상기 제1저항기를 접속하며, 상기 제2디바이스의 상기 드레인과 상기 제4디바이스의 상기 소오스사이에 상기 제2저항기를 접속하는 단계를 더 포함하고 있는 것을 특징으로 하는 방법.
  19. 제12항에 있어서, 상기 제1전도형의 상기 디바이스는 n우물 영역을 가지고 있는 P채널 전계 효과 디바이스로 구성되어 있고, 상기 제2전도형의 상기 디바이스는 P기판 영역을 가지고 있는 n채널 전계 효과 트랜지스터로 구성되어 있는 것을 특징으로 하는 방법.
  20. 제12항에 있어서, 상기 제1전압원은 대략 21볼트이고, 상기 제3전압원은 대략 0볼트인 것을 특징으로 하는 방법.
  21. 제12항에 있어서, 단계 c)에서, 상기 전계 임플랜트는 상기 제5 및 제6디바이스의 상기 드레인 영역에 못미쳐 종료되는 것을 특징으로 하는 방법.
  22. 복수의 직렬 디바이스를 가지고 있는 회로에 있어서, 제1전압원에의 접속을 위한 제1단자, 제1전압원과 제3전압원의 중간값인 제2전압원에의 접속을 위한 제2단자, 및 제3전압원에의 접속을 위한 제3단자; 각각 소오스, 드레인 및 게이트를 가지고 있는 제1전도형의 제1 및 제2디바이스로서, 상기 제1디바이스의 상기 소오스는 상기 제1단자에 접속되어 있고, 상기 제1디바이스의 상기 드레인은 상기 제2디바이스의 상기 소오스에 접속되어 있는 제1전도형의 제1 및 제2디바이스; 각각 소오스, 드레인 및 게이트를 가지고 있는 제2전도형의 제3 및 제4디바이스로서, 상기 제2 및 제3디바이스의 상기 게이트는 상기 제2단자에 접속되어 있고, 상기 제4디바이스의 상기 소오스는 상기 제3디바이스에 접속되어 있으며 상기 제3디바이스의 상기 소소느는 상기 제4디바이스의 상기 드레인에 접속되어 있으며, 상기 제2디바이스의 상기 드레인은 상기 제3디바이스의 상기 드레인에 접속되어 있는 제2도전형의 제3 및 제4디바이스; 및 상기 제1디바이스의 상기 게이트에 접속되어, 상기 제1전압원측으로 상기 제2디바이스의 상기 드레인을 풀업시키는 수단을 포함하고 있는 것을 특징으로 하는 회로.
  23. 제22항에 있어서, 상기 제4디바이스의 상기 게이트에 접속되어 있는 입력수단을 더 포함하고 있는 것을 특징으로 하는 회로.
  24. 제23항에 있어서, 상기 제3디바이스의 상기 드레인에 접속되어 있는 제1출력 단자를 더 포함하고 있는 것을 특징으로 하는 회로.
  25. 제24항에 있어서, 상기 제2디바이스의 상기 소오스에 접속되어 있는 제2출력 단자를 더 포함하고 있는 것을 특징으로 하는 회로.
  26. 제24항에 있어서, 상기 제2디바이스의 상기 소오스의 제1전압을 안정화하기 위해, 애노드와 캐소드를 가지고 있는 다이오드를 더 포함하고 있고, 이 다이오드의 상기 애노드는 상기 제2단자에 접속되어 있고, 상기 다이오드의 상기 캐소드는 상기 제2디바이스의 상기 소오스에 접속되어 있는 것을 특징으로 하는 회로.
  27. 제24항에 있어서, 소오스, 드레인 및 게이트를 가지고 있는 상기 제1전도형의 제5디바이스를 더 포함하고 있고, 이 제5디바이스는 상기 제2디바이스의 상기 소오스의 제1전압을 안정화하기 위해 상기 제2디바이스에 접속되어 있는 것을 특징으로 하는 회로.
  28. 제22항에 있어서, 저항기를 더 포함하고 있고, 이 저항기는 상기 제1디바이스의 상기 드레인과 상기 제2디바이스의 상기 소오스 사이에 접속되어 있는 것을 특징으로 하는 회로.
  29. 제22항에 있어서, 상기 제1전도형의 상기 디바이스는 n우물 영역을 가지고 있는 p채널 전계 효과 디바이스로 구성되어 있고, 상기 제2디바이스에 상기 디바이스는 p기판 영역을 가지고 있는 n채널 전계 효과 디바이스로 구성되어 있는 것을 특징으로 하는 회로.
  30. 제22항에 있어서, 상기 제1전압원은 대략 21볼트이고 상기 제3전압원은 대략 0볼트인 것을 특징으로 하는 회로.
  31. 제22항에 있어서, 상기 전계 임플랜트는 상기 제3디바이스의 상기 드레인 영역에 못미쳐 종료되는 것을 특징으로 하는 회로.
  32. 전도형이 반대인 복수의 직렬 디바이스를 가지고 있는 회로에서, 비전도형 디바이스의 양단 전압을 제한하는 방법에 있어서, a) 제1전압원에의 접속을 위한 제1단자, 제1전압원과 제3전압원의 중간값인 제2전압원에의 접속을 위한 제2단자, 및 제3전압원에의 접속을 위한 제3단자를 제공하는 단계; b) 각각 소오스, 드레인 및 게이트를 가지고 있는 제1전도형의 제1 및 제2디바이스를 제공하고, 상기 제1디바이스의 상기 소오스를 상기 제1단자에 접속하며, 상기 제1디바이스의 상기 드레인을 상기 제2디바이스의 상기 소오스에 접속하는 단계; c) 각각 소오스, 드레인 및 게이트를 가지고 있는 제2전도형의 제3 및 제4디바이스를 제공하고, 상기 제2 및 제3디바이스의 상기 게이트를 상기 제2단자에 접속하며, 상기 제4디바이스의 상기 소오스를 상기 제3단자에 접속하고, 상기 제3디바이스의 상기 소오스를 상기 제4디바이스의 상기 드레인에 접속하며, 상기 제2디바이스의 상기 드레인을 상기 제3게이트의 상기 드레인에 접속하는 단계; 및 d) 상기 제1디바이스의 상기 게이트에 접속되어, 상기 제1전압원측으로 상기 제2디바이스의 상기 드레인을 풀업시키는 수단을 제공하는 단계를 포함하고 있는 것을 특징으로 하는 방법.
  33. 제32항에 있어서, 입력 수단을 제공하고, 이 입력 수단을 상기 제4디바이스의 상기 게이트에 접속하는 단계를 더 포함하고 있는 것을 특징으로 하는 방법.
  34. 제33항에 있어서, 제1출력단자를 제공하고, 이 제1출력단자를 상기 제3디바이스의 상기 드레인에 접속하는 단계를 더 포함하고 있는 것을 특징으로 하는 단계.
  35. 제34항에 있어서, 제2출력단자를 제공하고, 이 제2출력단자를 상기 제2디바이스의 상기 드레인에 접속하는 단계를 더 포함하고 있는 것을 특징으로 하는 방법.
  36. 제34항에 있어서, 상기 제2디바이스의 상기 소오스의 제1전압을 안정화하기 위해, 애노드와 캐소드를 가지고 있는 다이오드를 제공하고, 이 다이오드의 상기 애노드를 상기 제2단자에 접속하며, 상기 다이오드의 상기 캐소드를 상기 제2디바이스의 상기 소오스에 접속하는 단계를 더 포함하고 있는 것을 특징으로 하는 방법.
  37. 제34항에 있어서, 소오스, 드레인 및 게이트를 가지고 있는 상기 제1전도형의 제5디바이스를 제공하고, 상기 제2디바이스의 상기 소오스의 제1전압을 안정화하기 위해 상기 제2디바이스를 상기 제5디바이스를 접속하는 단계를 더 포함하고 있는 것을 특징으로 하는 방법.
  38. 제32항에 있어서, 저항기를 제공하고, 상기 제1디바이스의 상기 드레인과 상기 제2디바이스의 상기 소오스사이에 상기 저항기를 접속하는 단계를 더 포함하고 있는 것을 특징으로 하는 방법.
  39. 제32항에 있어서, 상기 제1전도형의 상기 디바이스는 n우물 영역을 가지고 있는 p채널 전계 효과 디바이스로 구성되어 있고, 상기 제2전도형의 상기 디바이스는 p기판 영역을 가지고 있는 n채널 전계 효과 디바이스로 구성되어 있는 것을 특징으로 하는 방법.
  40. 제32항에 있어서, 상기 제1전압원은 대략 21볼트이고 상기 제3전압원은 대략 0볼트인 것을 특징으로 하는 방법.
  41. 제32항에 있어서, 단계 c)에서, 상기 전계 임플랜트는 상기 제3디바이스의 상기 드레인 영역에 못미쳐 종료되는 것을 특징으로 하는 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019970702723A 1995-08-25 1996-08-21 비휘발성 메모리 집적 회로의 고전압 스위칭용고전압 레벨 시프터 KR100243850B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/519,396 1995-08-25
US08/519,396 US6437627B1 (en) 1995-08-25 1995-08-25 High voltage level shifter for switching high voltage in non-volatile memory intergrated circuits
PCT/US1996/013518 WO1997008833A1 (en) 1995-08-25 1996-08-21 High voltage level shifter for switching high voltage in non-volatile memory integrated circuits

Publications (2)

Publication Number Publication Date
KR970707637A true KR970707637A (ko) 1997-12-01
KR100243850B1 KR100243850B1 (ko) 2000-02-01

Family

ID=24068152

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970702723A KR100243850B1 (ko) 1995-08-25 1996-08-21 비휘발성 메모리 집적 회로의 고전압 스위칭용고전압 레벨 시프터

Country Status (7)

Country Link
US (1) US6437627B1 (ko)
EP (1) EP0788684A1 (ko)
JP (1) JPH10508175A (ko)
KR (1) KR100243850B1 (ko)
AU (1) AU6853396A (ko)
CA (1) CA2201853A1 (ko)
WO (1) WO1997008833A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8217701B2 (en) 2008-11-10 2012-07-10 Samsung Electronics Co., Ltd. Level shifter

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5917358A (en) * 1997-12-09 1999-06-29 Motorola, Inc. Method and output buffer with programmable bias to accommodate multiple supply voltages
US7133729B1 (en) 1999-08-17 2006-11-07 Microsoft Corporation Pattern-and model-based power line monitoring
JP3603769B2 (ja) * 2000-09-06 2004-12-22 セイコーエプソン株式会社 レベルシフト回路及びそれを用いた半導体装置
JP3532153B2 (ja) * 2000-12-22 2004-05-31 沖電気工業株式会社 レベルシフタ制御回路
US6864718B2 (en) * 2003-02-20 2005-03-08 Taiwan Semiconductor Manufacturing Company Charge pump level converter (CPLC) for dual voltage system in very low power application
US7227383B2 (en) * 2004-02-19 2007-06-05 Mosaid Delaware, Inc. Low leakage and data retention circuitry
KR100672987B1 (ko) * 2004-12-20 2007-01-24 삼성전자주식회사 고속 아날로그 인벨롭 디텍터
JP4707099B2 (ja) * 2005-08-23 2011-06-22 ルネサスエレクトロニクス株式会社 差動出力回路
KR100925034B1 (ko) * 2006-12-05 2009-11-03 한국전자통신연구원 비동기 디지털 신호레벨 변환회로
US7696805B2 (en) * 2007-03-31 2010-04-13 Sandisk 3D Llc Level shifter circuit incorporating transistor snap-back protection
US7696804B2 (en) * 2007-03-31 2010-04-13 Sandisk 3D Llc Method for incorporating transistor snap-back protection in a level shifter circuit
TWI376097B (en) * 2008-09-18 2012-11-01 Ili Technology Corp Level shift circuit
US20100214001A1 (en) * 2009-02-26 2010-08-26 Himax Analogic, Inc. Level Shift Circuit
JP5537099B2 (ja) 2009-09-08 2014-07-02 ルネサスエレクトロニクス株式会社 半導体装置
US8400206B2 (en) * 2009-11-12 2013-03-19 Broadcom Corporation Low voltage input level shifter circuit and method for utilizing same
JP5530344B2 (ja) 2010-12-08 2014-06-25 ルネサスエレクトロニクス株式会社 レベルシフト回路及びそれを備えた駆動回路
US10146713B2 (en) * 2012-06-28 2018-12-04 David Schie Direct drive LED driver and offline charge pump and method therefor
US9536578B2 (en) 2013-03-15 2017-01-03 Qualcomm Incorporated Apparatus and method for writing data to memory array circuits
US9755621B1 (en) * 2016-05-24 2017-09-05 Stmicroelectronics International N.V. Single stage cascoded voltage level shifting circuit
US10164481B2 (en) 2016-11-21 2018-12-25 Witricity Corporation Current shunt monitor
JP6817081B2 (ja) * 2017-01-17 2021-01-20 エイブリック株式会社 レベルシフト回路
US10348139B2 (en) 2017-09-29 2019-07-09 Witricity Corporation Configurable wireless charging transmit and receive monitoring device
KR102465420B1 (ko) * 2018-04-27 2022-11-11 에스케이하이닉스 주식회사 레벨 쉬프터 및 이를 포함하는 메모리 시스템

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4490629A (en) * 1982-05-10 1984-12-25 American Microsystems, Inc. High voltage circuits in low voltage CMOS process
US5170078A (en) * 1990-10-22 1992-12-08 Gould Inc. Highly stable high-voltage output buffer using CMOS technology
JPH07235868A (ja) * 1994-02-23 1995-09-05 Nec Corp 電流バッファ回路
US5477180A (en) * 1994-10-11 1995-12-19 At&T Global Information Solutions Company Circuit and method for generating a clock signal

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8217701B2 (en) 2008-11-10 2012-07-10 Samsung Electronics Co., Ltd. Level shifter

Also Published As

Publication number Publication date
EP0788684A1 (en) 1997-08-13
JPH10508175A (ja) 1998-08-04
US6437627B1 (en) 2002-08-20
WO1997008833A1 (en) 1997-03-06
CA2201853A1 (en) 1997-03-06
KR100243850B1 (ko) 2000-02-01
AU6853396A (en) 1997-03-19

Similar Documents

Publication Publication Date Title
KR970707637A (ko) 비휘발성 메모리 집적 회로의 고전압 스위칭용 고전압 레벨 시프터(high voltage level shifter for switching high voltage in non-volatile memory integrated circuits)
US6208171B1 (en) Semiconductor integrated circuit device with low power consumption and simple manufacturing steps
EP0145004B1 (en) Bipolar transistor-field effect transistor composite circuit
US4985647A (en) CMOS transfer switch free from malfunction on noise signal
US6064229A (en) Voltage translating buffer based on low voltage technology
US3551693A (en) Clock logic circuits
KR950026119A (ko) 출력 회로
US5446303A (en) Fault-protected overvoltage switch with expanded signal range
US5270589A (en) Input/output buffer circuit for semiconductor integrated circuit
US5886556A (en) Low power schmitt trigger
JPH04256007A (ja) 出力回路
KR920005356B1 (ko) 출력회로
US10627847B2 (en) Bias current circuit operating at high and low voltages
KR910015114A (ko) 반도체 디지탈 회로
KR970004075A (ko) 반도체집적회로장치
US5465069A (en) Interface circuit and voltage-raising circuit including such a circuit
KR940003448A (ko) 반도체 기억장치
KR940025175A (ko) 반도체 집적회로의 중간전위 발생회로
KR970067337A (ko) 게이트 절연 박막을 가진 cmos 트랜지스터를 포함하는 고전압 레벨 시프트 회로
US7053691B2 (en) Electrical circuit for selecting a desired power source
JP3540401B2 (ja) レベルシフト回路
KR960030395A (ko) 저전압출력회로 및 반도체장치
US6265925B1 (en) Multi-stage techniques for accurate shutoff of circuit
US6269042B1 (en) I/O circuit of semiconductor integrated device
KR960026761A (ko) 반도체집적회로의 인터페이스회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091015

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee