CN101127235A - 具有zq校准电路的半导体存储器件 - Google Patents
具有zq校准电路的半导体存储器件 Download PDFInfo
- Publication number
- CN101127235A CN101127235A CNA200710152738XA CN200710152738A CN101127235A CN 101127235 A CN101127235 A CN 101127235A CN A200710152738X A CNA200710152738X A CN A200710152738XA CN 200710152738 A CN200710152738 A CN 200710152738A CN 101127235 A CN101127235 A CN 101127235A
- Authority
- CN
- China
- Prior art keywords
- signal
- unit
- response
- small objects
- scope
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 69
- 230000004044 response Effects 0.000 claims abstract description 108
- 230000005540 biological transmission Effects 0.000 claims description 57
- 230000004913 activation Effects 0.000 claims description 20
- 230000002779 inactivation Effects 0.000 claims description 20
- 238000001514 detection method Methods 0.000 claims description 15
- 230000008859 change Effects 0.000 claims description 5
- 238000002847 impedance measurement Methods 0.000 claims description 4
- 238000000034 method Methods 0.000 claims description 3
- 230000008054 signal transmission Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 24
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 7
- 230000007774 longterm Effects 0.000 description 3
- 230000003213 activating effect Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 238000010276 construction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000011514 reflex Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0005—Modifications of input or output impedance
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Dram (AREA)
- Logic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
一种半导体存储器件的阻抗调整电路，能够稳定调整其终端阻抗。该半导体存储器件包括：用来对应于ZQ阻抗提供正常目标范围并且响应于微小目标信号提供微小目标范围的参考范围提供单元，用来对应于多个控制代码提供输出阻抗的终端阻抗提供单元，用来产生多个控制代码以便在正常目标范围内移动输出阻抗并且用来响应于微小目标信号调整多个控制代码以便在微小目标范围内移动输出阻抗的代码产生单元，以及用来检测被设置在正常目标范围内的输出阻抗以便产生微小目标信号的正常移动检测单元。
Description
相关申请的交叉引用
本发明要求2006年6月30日递交的韩国专利申请10-2006-0061436的优先权，其全文被引入作为参考。
技术领域
本发明涉及一种集成电路，更特别地，涉及一种半导体存储器件的阻抗调整电路。
背景技术
通常，包括例如微处理器、存储电路和门阵列电路这样的集成电路的半导体存储器件被用于各种电气设备，例如，个人计算机、服务器计算机以及工作站。半导体存储器件典型地包括用于通过输入焊盘(pad)从外界接收信号的接收电路和用于通过输出焊盘将内部信号输出到外部的输出电路。输入/输出焊盘可以连接到在半导体存储器件所装配的印刷电路板(PCB)上的传输线。
接收电路的输入焊盘的输出阻抗应该与连接到输入焊盘的传输线的阻抗匹配。只有接收电路的输入焊盘的阻抗与传输线的阻抗相匹配，从外界传输来的输入信号才可以没有输入信号失真地全部传输到接收电路。如果接收电路的输入焊盘的输出阻抗和传输线的阻抗失配，则发生输入信号反射到接收电路中。传输到接收电路的输入信号退化。
为了使接收电路的输入焊盘的阻抗和传输线的阻抗匹配，半导体存储器件使用匹配电路，例如芯片终端电路或晶片内建终端(on die termination，ODT)电路。在芯片终端电路的情况下，在接收电路的输入焊盘和PCB上的传输线之间的预定点上提供具有匹配所要求的阻抗的电阻。在ODT电路的情况下，ODT电路被设置在半导体晶片上。也就是说，半导体存储装置包括ODT电路。
图1显示了半导体存储器件中传统ZQ校准电路的示意图。传统ODT电路包括：参考电压产生单元12、上拉检测单元14、p代码计数单元16、第一上拉阻抗调整单元18、下拉检测单元22、n代码计数单元24、第二上拉阻抗调整单元26和下拉阻抗调整单元28。终端电阻ZQ位于节点PIN和接地电压VSSQ之间。参考电压产生单元12产生参考电压VREF。上拉检测单元14检测对应于参考VREF信号和上拉阻抗调整信号PCAL_DQ的电压电平之间的差的上拉检测信号。P代码计数单元16响应于上拉检测信号将上拉计数代码PCAL_UP<0:5>向上或向下计数。上拉阻抗调整单元18产生上拉阻抗调整信号PCAL_DQ，其具有对应于上拉计数代码PCAL_UP<0:5>的电压电平。
下拉检测单元22产生对应于参考信号VREF和下拉阻抗调整信号NCAL_DQ的电压电平之间的差的下拉检测信号。n代码计数单元24响应于下拉检测信号将下拉计数代码NCAL_DN<0:5>向上或向下计数。第一下拉阻抗调整单元26对应于上拉计数代码PCAL_UP<0:5>产生下拉阻抗调整信号NCAL_DQ的电压电平。第二下拉阻抗调整单元28对应于下拉计数代码NCAL_DN<0:5>产生下拉阻抗调整信号NCAL_DQ的电压电平。
p代码计数单元16对应于上拉检测单元14的检测结果产生p代码计数代码PCAL_UP<0:5>。上拉阻抗调整单元18响应于p代码计数代码PCAL_UP<0:5>决定上拉阻抗调整信号PCAL_DQ的电压电平。上拉检测单元14比较参考电压VREF的电压电平和上拉阻抗调整信号PCAL_DQ的电压电平，以产生上拉检测信号。详细地，p代码计数单元16响应于上拉检测信号的逻辑高电平将p代码计数代码PCAL_UP<0:5>向上计数，并且响应于上拉检测信号的逻辑低电平将p代码计数代码PCAL_UP<0:5>向下计数。继续对p代码计数代码PCAL_UP<0:5>的向上或向下计数的操作，直到参考电压VREF的电压电平和上拉阻抗调整信号PCAL_DQ的电压电平相等。
第一下拉阻抗调整单元26产生具有对应于p代码计数代码PCAL_UP<0:5>的电压电平的下拉阻抗调整信号NCAL_DQ。下拉检测单元22比较参考电压VREF的电压电平和下拉阻抗调整信号NCAL_DQ的电压电平，以产生下拉检测信号。详细地，n代码计数单元24响应于下拉检测信号的逻辑高电平对n代码计数代码NCAL_DN<0:5>向上计数，并且响应于下拉检测信号的逻辑低电平将n代码计数代码NCAL_DN<0:5>向下计数。继续对n代码计数代码NCAL_DN<0:5>的向上或向下计数的操作，直到参考电压VREF的电压电平和下拉阻抗调整信号NCAL_DQ的电压电平相等。下拉阻抗调整单元28产生具有对应于n代码计数代码NCAL_DN<0:5>的电压电平的下拉阻抗调整信号NCAL_DQ。
例如，假设终端电阻ZQ的阻抗是240欧姆，这样第一上拉阻抗调整单元18的输出阻抗的目标是调整到240欧姆。之后，第二上拉阻抗调整单元26和下拉阻抗调整单元28的输出阻抗被调整为240欧姆。
图2显示了图1中的传统ZQ校准电路的操作，特别是继电器式错误(bang-bang error)。因为由p代码计数代码PCAL_UP<0:5>的位数限制引起的上拉阻抗调整信号PCAL_DQ的电压电平调整的水平限制，上拉阻抗调整信号PCAL_DQ在参考电压VREF的电平周围波动。也就是说，由于p代码计数代码PCAL_UP<0:5>的分辨率限制，上拉阻抗调整信号PCAL_DQ的电压电平不能调整参考电压VREF的电平。这种状态称为继电式错误。
图3显示了在半导体存储器件中的另一种传统ZQ校准电路的示意图。特别地，为了消除上拉阻抗调整信号PCAL_D的波动，提出了图3中的ODT电路。
与图1中的ODT电路相反，图3中的ODT电路包括四个检测单元，例如：第一上拉检测单元32A，第二上拉检测单元32B，第一下拉检测单元34A，第二下拉检测单元34B。第一上拉检测单元32A和第二上拉检测单元32B的输出节点彼此连接。同样，第一下拉检测单元34A和第二下拉检测单元34B的输出节点彼此连接。参考电压产生单元36产生第一参考电压VREF_A和第二参考电压VREF_B。将第一参考电压VREF_A和第二参考电压VREF_B之间的电压差确定为预定目标范围。
图4显示了图3中的ODT的操作。第一上拉检测单元32A比较第一参考电压VREF_A的电压电平和上拉阻抗调整信号PCAL_DQ的电压电平。第二上拉检测单元32B比较第二参考电压VREF_B的电压电平和上拉阻抗调整信号PCAL_DQ的电压电平。上拉阻抗调整信号PCAL_DQ的电压电平被调整到第一参考电压VREF_A和第二参考电压VREF_B之间。
如果上拉阻抗调整信号PCAL_DQ的电压电平高于第一参考电压VREF_A和第二参考电压VREF_B的电压电平，则p代码计数单元将上拉计数代码PCAL_UP<0:5>向下计数。如果上拉阻抗调整信号PCAL_DQ的电压电平低于第一参考电压VREF_A和第二参考电压VREF_B的电压电平，则p代码计数单元将上拉计数代码PCAL_UP<0:5>向上计数。在上拉阻抗调整信号PCAL_DQ的电压电平达到第一参考电压VREF_A和第二参考电压VREF_B之间以后，p代码计数单元停止对上拉计数代码PCAL_UP<0:5>计数。在这种情况下，第一上拉检测单元32A和第二上拉检测单元32B的输出具有彼此相反的电平。上拉阻抗调整信号PCAL_DQ的电压电平被调整在第一参考电压VREF_A和第二参考电压VREF_B之间。同样，下拉阻抗调整信号NCAL_DQ的电压电平被设置在第一参考电压VREF_A和第二参考电压VREF_B之间。
图5显示了半导体存储器件中的ZQ校准电路的框图。图5中的ZQ校准电路包括：ZQ校准模式控制单元42、ZQ校准模式检测单元44、校准信号产生单元46、参考电压产生单元60、p代码产生单元50、n代码产生单元70和阻抗调整单元80。
ZQ校准模式控制单元42接收复位信号RST、ZQ计算信号ZQC和地址信号TLA<10>，以便产生短期计算信号ZQCSI和长期计算信号CAL_A。ZQ校准模式控制单元42接收时钟CLK5B，以便产生内部时钟CLKI和up-data时钟UP_DT_CLK。ZQ校准模式检测单元44响应于长期计算信号CAL_A的初始跃迁产生初始计算信号ZQCL_INIT，并且响应于长期计算信号CAL_A的第二跃迁产生外部计算信号ZQCL_SELF。校准信号产生单元46接收初始计算信号ZQCL_INIT、外部计算信号ZQCL_SELF和短期计算信号ZQCSI，以便周期性地与内部时钟CLKI同步地分别产生计算信号CAL_OPER和比较信号CMP_OPER。为了周期性地产生计算信号CAL_OPER和比较信号CMP_OPER，校准信号产生单元46包括可以周期性计数的定时检查电路(timing check circuit)。参考信号产生单元60产生第一参考电压信号VREF_A和第二参考电压信号VREF_B。
p代码产生单元50产生上拉计算代码PCAL_UP<0:5>和上拉代码PCD_CAL<0:4>，使得上拉阻抗调整信号PCAL_DQ的电压电平位于第一参考电压信号VREF_A和第二参考电压信号VREF_B之间。n代码产生单元70产生下拉计算代码NCAL_DN<0:5>和下拉代码NCD_CAL<0:4>，使得下拉阻抗调整信号NCAL_DQ的电压电平位于第一参考电压信号VREF_A和第二参考电压信号VREF_B之间。阻抗调整单元80产生具有对应于上拉计算代码PCAL_UP<0:5>的电压电平的上拉阻抗调整信号PCAL_DQ，以及具有对应于下拉计算代码NCAL_DN<0:5>的电压电平的下拉阻抗调整信号NCAL_DQ。
ZQ计算信号ZQC是实现ZQ操作的控制信号，即，在DDR3 SDRAM的JEDEC规格中的ZQ校准。按照DDR3 SDRAM的JEDEC规格的ZQ校准具有三种模式。第一模式是在外部电源施加给DDR3 SDRAM的通电模式后进行初始ZQ校准。第二模式是响应于外界控制进行外部控制ZQ校准。第三模式是在每个周期间隔进行周期性的ZQ校准，例如在对DDR3SDRAM进行操作期间的每128ms。进行外部控制ZQ校准和初始ZQ校准与周期性ZQ校准相比花费相对长的时间。这样，外部控制ZQ校准和初始ZQ校准被称为“长校准”。周期性ZQ校准被称为“短校准”。例如，初始ZQ校准和外部控制ZQ校准应该分别在操作时钟的512周和256周内进行。周期ZQ校准应该在操作时钟的64周内进行。
图6显示了图5中的p代码产生单元的框图。p代码产生单元50包括：电压检测单元52、计数控制单元54和p代码计数单元56。电压检测单元52检测上拉阻抗调整信号PCAL_DQ的电压电平是否位于第一参考电压信号VREF_A和第二参考电压信号VREF_B之间，并且产生比较信号CMP_OUT/CMP_OUTB和检查信号HLD。计数控制单元54接收比较信号CMP_OUT、检查信号HLD和up-data时钟UP_DT_CLK，以便产生计数使能信号CNT_EN和计数时钟CNT_CLK。p代码计数单元56响应于计数使能信号CNT_EN而被使能，并响应于比较信号CMP_OUT与计数时钟CNT_CLK同步地将上拉计算代码PCAL_UP<0:5>和上拉代码PCD_CAL<0:4>向上或向下计数。
图7显示了图6中的p代码计数单元的框图。p代码计数单元56包括串联的六个计数器56A到56F。每个计数器响应于计数使能信号CNT_EN而被使能，并且响应于输入信号的逻辑电平输出对应的上拉计算代码PCAL_UP和对应的进位信号COUT。第一计数器56A接收比较信号CMP_OUT作为输入信号，而其它的计数器从上一个计数器接收进位信号COUT。上拉代码PCD_CAL<0:4>(图7中未示出)分别对应于上拉计算代码PCAL_UP<0:4>。上拉计算代码PCAL_UP<5>是对初始操作一直使能的信号。从而，上拉代码PCD_CAL<0:4>低于上拉计算代码PCAL_UP<0:5>一位。
电压检测单元52检测上拉阻抗信号PCAL_DQ的电压电平，与第一参考电压信号VREF_A和第二参考电压信号VREF_B做比较，以便产生比较信号CMP_OUT。如果上拉阻抗信号PCAL_DQ的电压电平高于第一参考电压信号VREF_A和第二参考电压信号VREF_B的电压电平，则比较信号CMP_OUT输出为逻辑高电平。如果上拉阻抗信号PCAL_DQ的电压电平低于第一参考电压信号VREF_A和第二参考电压信号VREF_B的电压电平，则比较信号CMP_OUT输出为逻辑低电平。如果上拉阻抗调整信号PCAL_DQ的电压电平位于第一参考电压信号VREF_A和第二参考电压信号VREF_B的电平之间，则检查信号HLD被激活。比较信号CMP_OUT和比较信号CMP_OUTB具有彼此相反的逻辑电平。
计数控制单元54响应于比较信号CMP_OUT的激活而激活计数使能信号CNT_EN，并使用up-data时钟UP_DT_CLK产生计数时钟CNT_CLK。并且计数控制单元54响应于比较信号CMP_OUT的失活和检查信号HLD的激活而失活计数使能信号CNT_EN，并停止产生计数时钟CNT_CLK。p代码计数单元56响应于计数使能信号CNT_EN和比较信号CMP_OUT通过与计数时钟CNT_CLK同步地执行向上或向下计数操作而输出上拉计算代码PCD_CAL<0:5>。
图8显示了图5中的参考电压产生单元的示意图。参考电压产生单元60包括第一内部电压VDDQ和第二内部电压VSSQ之间多个串联的电阻器。第一参考电压VREF_A和第二参考电压VREF_B分别在多个电阻器中选中的一个的两端输出。
图9A显示了图5中的ZQ校准电路在目标电压相对窄的情况下的操作。如果由第一参考电压VREF_A和第二参考电压VREF_B决定的目标电压太窄，则上拉阻抗调整信号PCAL_UP和下拉阻抗调整信号NCAL_DQ不能在预定时间内被置于第一参考电压VREF_A和第二参考电压VREF_B之间。因为p代码计数单元56对上拉计算代码PCAL_UP<0:5>过度向上或向下计数。
图9B显示了图5中的ZQ校准电路在目标电压相对宽的情况下的操作。如果由第一参考电压VREF_A和第二参考电压VREF_B决定的目标电压太宽，则上拉阻抗调整信号PCAL_UP和下拉阻抗调整信号NCAL_DQ可以在预定时间内被置于第一参考电压VREF_A和第二参考电压VREF_B之间。然而，在这种情况下，半导体器件不能精确地对应于ZQ阻抗提供上拉计算代码PCAL_UP<0:5>和下拉计算代码NCAL_DN<0:5>。因此，最佳地决定一个位于第一参考电压VREF_A和第二参考电压VREF_B之间的目标范围是很重要的。
发明内容
本发明的实施例致力于提供一种半导体存储器件的阻抗调整电路以便能够稳定地调整其终端阻抗。
按照本发明的一方面，半导体存储器件包括：用来对应于ZQ阻抗提供正常目标范围和响应于微小(micro)目标信号提供微小目标范围的参考范围提供单元，用来对应于多个控制代码提供输出阻抗的终端阻抗提供单元，用来产生多个控制代码以便在正常目标范围内移动输出阻抗以及用来调整多个控制代码以便响应于微小目标信号在微小目标范围内移动输出阻抗的代码产生单元，以及用来在正常目标范围内检测输出阻抗以便产生微小目标信号的正常移动检测单元。
按照本发明的另一方面，半导体存储器件包括：用来对应于ZQ阻抗提供正常目标范围和响应于微小目标信号提供微小目标范围的参考范围提供单元，用来对应于多个上拉控制信号提供上拉输出阻抗并对应于多个下拉控制代码提供下拉输出阻抗的终端阻抗提供单元，用来产生多个上拉控制代码以便在正常目标范围内移动上拉输出阻抗从而响应于所产生的上拉控制代码产生第一保持信号并且用来调整多个上拉控制代码以响应于微小目标信号在微小目标范围内移动上拉输出阻抗的上拉代码产生单元，用来产生多个下拉控制代码以在正常目标范围内移动下拉输出阻抗从而响应于所产生的下拉控制代码产生第二保持信号并且用来调整多个下拉控制代码以响应于微小目标信号在微小目标范围内移动下拉输出阻抗的下拉代码产生单元，以及用来响应于第一保持信号和第二保持信号产生微小目标信号的正常移动检测单元。
按照本发明的另一方面，一种操作半导体存储器件的方法包括：提供对应于ZQ阻抗的正常目标范围，提供对应于多个控制代码的输出阻抗，产生多个控制代码以便在正常目标范围内移动输出阻抗，检测被设置在正常目标范围内的输出阻抗以便产生微小目标信号，响应于微小目标信号提供微小目标范围，并且调整多个控制代码以便在微小目标范围内移动输出阻抗。
附图说明
图1显示了半导体存储器件中的传统ZQ校准电路的示意图。
图2显示了图1中的传统ZQ校准电路的操作。
图3显示了半导体存储器件中的另一种传统ZQ校准电路的示意图。
图4显示了图3中的传统ZQ校准电路的操作。
图5显示了半导体存储器件中的另一种ZQ校准电路的框图。
图6显示了图5中的p代码产生单元的框图。
图7显示了图6中的p代码计数单元的框图。
图8显示了图5中的参考电压产生单元的示意图。
图9A显示了图5中的ZQ校准电路当目标电压窄时的操作。
图9B显示了图5中的ZQ校准电路当目标电压宽时的操作。
图10显示了按照本发明的半导体存储器件的示例性框图。
图11显示了图10中的上拉代码产生单元的框图。
图12显示了图11中的p代码计数单元的框图。
图13显示了图12中的进位选择单元的框图。
图14显示了图10中的正常移动检测单元的框图。
图15显示了图10中的参考范围提供单元的电路图。
图16显示了图10中的半导体存储器件的操作。
具体实施方式
图10显示了按照本发明的半导体存储器件的示例性框图。该半导体存储器件包括：阻抗测量控制单元100、参考范围提供单元200、代码产生单元300、终端阻抗提供单元400和正常移动检测单元500。
阻抗测量控制单元100包括：ZQ校准模式控制单元120、ZQ校准模式检测单元140和校准信号产生单元160。ZQ校准模式控制单元120响应于复位信号RST、ZQ调整信号ZQC和地址TLA<10>产生短校准信号ZQSCI和长校准信号CAL_A，并且使用输入时钟ICLK5B产生时钟信号CLKI和时钟信号UP_DT_CLK。时钟信号CLKI是用于操作校准信号产生单元160的信号。ZQ校准模式检测单元140响应于长校准信号CAL_A的第一激活产生初始校准信号ZQCL_INIT，并且响应于长校准信号CAL_A的下一次激活产生自校准信号ZQCL_SREF。校准信号产生单元160响应于初始校准信号ZQCL_INIT、自校准信号ZQCL_SREF、短校准信号ZQSCI和复位信号RST而被激活，并且周期性地与时钟信号CLKI同步地产生校准操作信号CAL_OPER和比较操作CMP_OPER。
参考范围提供单元200对应于ZQ阻抗提供正常目标范围并且响应于微小目标信号HLD_ENB提供微小目标范围。微小目标范围与正常目标范围成比例。正常目标范围和微小目标范围都是使用第一参考电压VREF_A和第二参考电压VREF_B而提供的。
代码产生单元300包括上拉代码产生单元310和下拉代码产生单元350。上拉代码产生单元310产生多个上拉控制代码PCAL_UP<0:5>以便在正常目标范围内移动上拉输出阻抗PCAL_DQ，并响应于所产生的上拉控制代码PCAL_UP<0:5>产生第一保持信号HLD_UP，并调整多个上拉控制代码PCAL_UP<0:5>以便响应于微小目标信号HLD_ENB在微小目标信号内移动上拉输出阻抗PCAL_DQ。下拉代码产生单元350产生多个下拉控制代码NCAL_DN<0:5>以便在正常目标范围内移动下拉输出阻抗NCAL_DQ并且响应于所产生的下拉控制代码NCAL_DN<0:5>产生第二保持信号HLD_DN。同样，下拉代码产生单元350调整多个下拉控制代码NCAL_DN<0:5>以便响应于微小目标信号HLD_ENB在微小目标信号内移动下拉输出阻抗。复位信号RST是用于ZQ校准模式控制单元120的复位操作的信号。下拉代码产生单元350接收上拉控制代码PCAL_UP<0:5>并且产生由上拉控制代码PCAL_UP<0:5>复制的复制上拉控制代码NCAL_UP<0:5>。时钟信号UP_DT_CLK是用来对下拉控制代码NCAL_DN<0:5>和上拉控制代码PCAL_UP<0:5>计数的参考时钟信号。
为了对应于ZQ阻抗产生上拉控制代码PCAL_UP<0:5>和下拉控制代码NCAL_DN<0:5>，首先上拉代码产生单元310产生上拉控制代码PCAL_UP<0:5>，然后，在上拉控制代码PCAL_UP<0:5>固定的情况下，下拉代码产生单元350产生下拉控制代码NCAL_DN<0:5>。下拉代码产生单元350使用复制上拉控制代码NCAL_UP<0:5>来固定上拉控制代码PCAL_UP<0:5>。
此外，结果上拉控制代码PCD_CAL<0:4>和结果下拉控制代码NCD_CAL<0:4>具有与上拉控制代码PCAL_UP<0:4>和下拉控制代码NCAL_DN<0:4>同样的数字值。结果上拉控制代码PCD_CAL<0:4>和结果下拉控制代码NCD_CAL<0:4>是用来提供连接到输入/输出焊盘的输出阻抗调整电路的代码。输出阻抗调整电路对应于到输入/输出焊盘的结果上拉控制代码PCD_CAL<0:4>和结果下拉控制代码NCD_CAL<0:4>提供阻抗值。
终端阻抗提供单元400对应于上拉控制代码PCAL_UP<0:5>提供上拉输出阻抗，并且对应于下拉控制代码NCAL_DN<0:5>提供下拉输出阻抗。正常移动检测单元响应于第一保持信号HLD_UP和第二保持信号HLD_DN产生微小目标信号HLD_ENB。
如上所述，半导体存储器件具有用于对应于ZQ阻抗产生上拉控制代码PCAL_UP<0:5>和下拉控制代码NCAL_DN<0:5>的两个步骤。在第一步骤，正常目标范围是用来搜索上拉控制代码PCAL_UP<0:5>和下拉控制代码NCAL_DN<0:5>的参考范围。在第二步骤，微小目标范围是用来搜索上拉控制代码PCAL_UP<0:5>和下拉控制代码NCAL_DN<0:5>的参考范围。在第一步骤中的上拉控制代码PCAL_UP<0:5>和下拉控制代码NCAL_DN<0:5>的单位水平比在第二步骤中的大。也就是说，在第一步骤中的上拉控制代码PCAL_UP<0:5>的改变宽度要比在第二步骤中的上拉控制代码PCAL_UP<0:5>的改变宽度大。
在另一个示例性的半导体器件中，上拉控制代码PCAL_UP<0:5>和下拉控制代码NCAL_DN<0:5>的计数水平可以根据第一步骤或第二步骤改变。也就是说，在第一步骤中的上拉控制代码PCAL_UP<0:5>和下拉控制代码NCAL_DN<0:5>可以由2计数。可选地，在第二步骤中的上拉控制代码PCAL_UP<0:5>和下拉控制代码NCAL_DN<0:5>可以由1计数。
通过用来对应于ZQ阻抗产生上拉控制代码PCAL_UP<0:5>和下拉控制代码NCAL_DN<0:5>的两个步骤，半导体器件可以找到对应于ZQ阻抗的输出阻抗并且高效地提供用于所有分别连接到输入/输出焊盘的阻抗调整电路的输出阻抗。具体地，在半导体器件中所有输入/输出焊盘的所有输出阻抗可以改变为对应于ZQ电阻器ZQ的阻抗值的输出阻抗。
图11显示了图10中的上拉代码产生单元的框图。上拉代码产生单元310包括：检测单元320、计数控制单元330和p代码计数单元340。检测单元320检测上拉输出阻抗PCAL_DQ是被设置在由第一参考电压VREF_A和第二参考电压VREF_B决定的正常目标范围还是微小目标范围之内。计数控制单元330响应于由检测单元320产生的比较信号CMP_OUT和第一保持信号HLD_UP使用时钟信号UP_DT_CLK提供参考时钟CNT_CLK和计数使能信号CNT_EN。p代码计数单元340响应于计数使能信号CNT_EN而被激活，并且响应于比较信号CMP_OUT与参考时钟CNT_CLK同步地计数多个上拉控制代码PCAL_UP<0:5>和结果上拉控制代码PCD_CAL<0:4>。
作为参考，下拉代码产生单元350具有与上拉代码产生单元310实质上相同的构造，除了产生下拉控制代码NCAL_DN<0:5>。因此，略去对下拉代码产生单元350的详细介绍。
图12显示了图11中的p代码计数单元的框图。p代码计数单元340包括：第一计数器341、进位选择单元342、输出选择单元343、第二计数器344和第六计数器345。第一计数器341响应于计数使能信号CNT_EN和由检测单元320提供的比较信号CMP_OUT与参考时钟CNT_CLK同步地对预进位(pre-carry)信号PRE_CR和预代码(pre-code)信号DOUT<0>向上或向下计数。进位选择单元342响应于微小目标信号HLD_ENB选择预进位信号PRE_CR或计数使能信号CNT_EN作为第一进位信号COUT<0>。输出选择单元343响应于微小目标信号HLD_ENB选择预代码信号DOUT<0>作为第一上拉代码PCAL_UP<0>。第二计数器344响应于比较信号CMP_PUT和第一进位信号COUT<0>与参考时钟CNT_CLK同步地对第二进位信号COUT<1>和第二上拉代码PCAL_UP<1>向上或向下计数。第六计数器345响应于比较信号CMP_PUT和第五进位信号COUT<4>与参考时钟CNT_CLK同步地对第六进位信号PCAL_UP<5>向上或向下计数。
图13显示了图12中的进位选择单元342的框图。进位选择单元342包括：用来响应于微小目标信号HLD_ENB的失活而传输计数使能信号CNT_EN的传输门TG1，用来响应于微小目标信号HLD_ENB的激活而传输预进位信号PRE_OR的传输门TG2，以及用来缓冲由传输门TG1或传输门TG2传输的信号以便输出第一进位信号COUT<0>的第一缓冲单元342A。进位选择单元342响应于微小目标信号HLD_ENB的激活而输出预进位信号PRE_OR作为第一进位信号COUT<0>。如果微小目标信号HLD_ENB被激活，进位选择单元342不管预进位信号PRE_OR而输出计数使能信号CNT_EN作为第一进位信号COUT<0>。在微小目标信号HLD_ENB使能期间，第一进位信号COUT<0>具有逻辑高电平。
进位选择单元342和输出选择单元343具有同样的构造，除了输入信号不同。详细地，输出选择单元343响应于微小目标信号HLD_ENB的激活而输出预代码信号DOUT<0>作为第一上拉代码PCAL_UP<0>。同样，输出选择单元343响应于微小目标信号HLD_ENB的失活而输出接地电压VSS的逻辑电平作为第一进位信号COUT<0>。
将在微小目标范围HLD_ENB的激活和失活情况下介绍上拉代码产生单元310的操作。如果上拉阻抗被设置于由参考电压VREF_A和VREF_B决定的正常目标范围内，检测单元320激活第一保持信号HLD_UP。如果上拉阻抗高于由参考电压VREF_A和VREF_B决定的正常目标范围，检测单元320输出具有逻辑高电平的比较信号CMP_OUT。可选地，如果上拉阻抗低于由参考电压VREF_A和VREF_B决定的正常目标范围，检测单元320输出具有逻辑低电平的比较信号CMP_OUT。
比较信号CMP_OUT和反比较(anti-comparison)信号CMP_OUTB具有彼此相反的逻辑电平。计数控制单元330响应于比较信号CMP_OUT激活计数使能信号CNT_EN，并且使用时钟信号UP_DT_CLK产生参考时钟CNT_CLK。如果上拉阻抗被设置在正常目标范围内，比较信号CMP_OUT失活并且第一保持信号HLD_UP被激活。接着，计数使能信号CNT_EN响应于第一保持信号HLD_UP的激活而失活。这样参考时钟CNT_CLK响应于计数使能信号CNT_EN的失活而不被提供给p代码计数单元340。
在微小目标信号HLD_ENB激活的情况下，p代码计数单元340响应于计数使能信号CNT_EN的激活而根据比较信号CMP_OUT的逻辑电平对上拉控制代码PCAL_UP<0:5>向上或向下计数。此处，对上拉控制代码PCAL_UP<0:5>的计数是与参考时钟CNT_CLK同步的。
在微小目标信号HLD_ENB失活的情况下，因为第一计数器341输出具有逻辑高电平的预代码信号DOUT<0>，输出选择单元343输出具有逻辑高电平的第一上拉代码PCAL_UP<0>。也就是说，在微小目标信号HLD_ENB失活期间，激活第一上拉控制代码PCAL_UP<0>。p代码计数单元340在第一上拉代码PCAL_UP<0>具有逻辑高电平的情况下响应于计数使能信号CNT_EN的激活而根据比较信号CMP_OUT的逻辑电平对上拉控制代码PCAL_UP<1:5>向上或向下计数。
从而，p代码计数单元340在微小目标信号HLD_ENB失活的情况下通过比在微小目标信号HLD_ENB激活的情况下相对更高的水平对上拉控制代码PCAL_UP<0:5>向上或向下计数。结果，p代码计数单元340能够在对应于ZQ阻抗的正常目标范围内迅速地对上拉控制代码PCAL_UP<0:5>计数。可选地，p代码计数单元340在微小目标信号HLD_ENB失活的情况下通过比在微小目标信号HLD_ENB激活的情况下相对低的水平对上拉控制代码PCAL_UP<0:5>向上或向下计数。结果，p代码计数单元340能够在微小目标范围内高效地对上拉控制代码PCAL_UP<0:5>计数。
图14显示了图10中的正常移动检测单元的框图。正常移动检测单元500包括：用来接收第一保持信号HLD_UP和第二保持信号HLD_DN的NAND逻辑门ND1，用来响应于微小范围信号HLD_ENB传输NAND逻辑门ND1的输出的传输门TG3，以及用来将传输门TG3传输的信号反相以便输出微小范围信号HLD_ENB的反相器I2。正常移动检测单元500响应于第一保持信号HLD_UP和第二保持信号HLD_DN的激活而激活微小范围信号HLD_ENB。一旦微小范围信号HLD_ENB激活，传输门TG3被断开。在断开传输门TG3之后，微小范围信号HLD_ENB保持激活的状态，而不管第一保持信号HLD_UP和第二保持信号HLD_DN的激活。
图15显示了图10中的参考电压提供单元200的示意图。参考范围提供单元200包括：被设置串联在第一电压VDDQ和第二电压VSSQ之间的多个分压单元，以及对应于正常目标范围选择分压单元并且响应于微小目标信号对应于微小目标范围HLD_ENB选择至少一个分压单元的参考范围选择单元，其中微小目标范围比正常目标范围窄。
分压单元各自包括至少一个电阻。参考范围选择单元包括：用来响应于微小目标信号HLD_ENB的失活而提供由从多个分压单元中选择的第一到第三分压单元(例如R1、R2和R3)决定的电压电平作为正常目标范围的传输门TG4和TG7，以及用来响应于微小目标信号HLD_ENB的激活而提供由从多个分压单元中选择的第三分压单元(例如R2)决定的电平作为微小目标范围的传输门TG5和TG6。
同样，参考范围提供单元200进一步包括：用来调整正常目标范围和微小目标范围的宽度的电平调整单元。电平调整单元包括：用来响应于微小目标信号HLD_ENB将第一分压单元(即R1)的一个节点连接到分压单元的其它节点的传输门TG8，以及用来响应于微小目标信号HLD_ENB将第三分压单元(即R3)的一个节点连接到第二分压单元的其它节点的传输门TG9。
在微小目标信号HLD_ENB失活的情况下，参考范围提供单元200分别输出由电阻R1和R3提供的输出电压作为第一参考电压VREF_A和第二参考电压VREF_B。也就是说，正常目标范围是由电阻R1和R3分别提供的电压决定的。在微小目标信号HLD_ENB激活的情况下，参考范围提供单元200分别输出由电阻R3的每个节点提供的输出电压作为第一参考电压VREF_A和第二参考电压VREF_B。也就是说，微小目标范围是由电阻R2的每个节点提供的电压决定的。特别地，在微小目标信号HLD_ENB激活的情况下，电阻R1和R3的每个节点是由传输门TG8和传输门TG9短路。
图16显示了图10中的半导体存储器件的操作。正常目标范围α大于微小目标范围β。当上拉代码PCAL_UP<0:5>在正常目标范围α下计数时的变化电平A比下拉代码NCAL_DN<0:5>在微小目标范围β下计数时的变化电平B更大。半导体存储器件具有两个步骤来对应于ZQ阻抗产生上拉控制代码PCAL_UP<0:5>和下拉控制代码NCAL_DN<0:5>。在第一步骤，上拉代码PCAL_UP<0:5>以相对较大的电平计数，以便在正常目标范围α内移动上拉阻抗PCAL_DQ。因此，半导体存储器件在搜索上拉代码PCAL_UP<0:5>以便在正常目标范围α内移动上拉阻抗PCAL_DQ时花费相对少的时间。在第二步骤，上拉代码PCAL_UP<0:5>以相对小的电平计数，以便在微小目标范围β内移动上拉阻抗PCAL_DQ。因为微小目标范围β是包括在正常目标范围α内的，半导体存储器件也能在搜索上拉代码PCAL_UP<0:5>以便在微小目标范围β内移动上拉阻抗PCAL_DQ时花费较少的时间。如果微小目标范围β的宽度被减少，微小目标范围β可以收敛于ZQ阻抗。
从而，如果适当考虑正常目标范围α和微小目标范围β的宽度，半导体存储器件能够在高效操作时间内精确地按照ZQ阻抗搜索上拉代码PCAL_UP<0:5>。也就是说，按照本发明半导体存储器件能够减少用于对应于ZQ阻抗搜索上拉代码PCAL_UP<0:5>和对应于ZQ阻抗精确搜索上拉代码PCAL_UP<0:5>的时间。尽管在半导体存储器件操作期间发生PVT变化，例如，压力、电压、温度变化，半导体存储器件可以对应于ZQ阻抗找到上拉代码PCAL_UP<0:5>和下拉代码NCAL_DN<0:5>。按照本发明的半导体存储器件可望增强可靠性。
虽然上述半导体存储器件同时提供上拉代码PCAL_UP<0:5>和下拉代码NCAL_DN<0:5>，本领域技术人员应了解可以产生上拉代码PCAL_UP<0:5>或下拉代码NCAL_DN<0:5>并且所产生的代码可以用来搜索终端阻抗。
虽然按照特殊实施例对本发明进行了介绍，对本领域技术人员是显而易见的是，可以进行各种改变和修正而并不脱离本发明权利要求书所划定的保护范围。
Claims (30)
1.一种半导体存储器件，包括：
用来对应于ZQ阻抗提供正常目标范围并且响应于微小目标信号提供微小目标范围的参考范围提供单元；
用来对应于多个控制代码提供输出阻抗的终端阻抗提供单元；
用来产生多个控制代码以便在所述正常目标范围内移动输出阻抗并且用来响应于所述微小目标信号调整所述多个控制代码以便在所述微小目标范围内移动输出阻抗的代码产生单元；以及
用来检测被设置在该正常目标范围内的输出阻抗以便产生该微小目标信号的正常移动检测单元。
2.如权利要求1所述的半导体存储器件，其中，所述正常目标范围与所述微小目标范围成比例。
3.如权利要求1所述的半导体存储器件，其中，所述参考范围提供单元包括：
在第一电压和第二电压之间以串联设置的多个分压单元；以及
用来对应于所述正常目标范围选择分压单元并且用来响应于所述微小目标信号对应于所述微小目标范围选择至少一个分压单元的参考范围选择单元，其中，该微小目标范围比该正常目标范围更窄。
4.如权利要求1所述的半导体存储器件，其中，所述参考范围提供单元还包括用来调整所述正常目标范围和微小目标范围的宽度的电平调整单元。
5.如权利要求1所述的半导体存储器件，其中，所述代码产生单元包括：
用来检测输出阻抗是被设置在所述正常目标范围还是所述微小目标范围内的检测单元；
用来响应于该检测单元的结果与参考时钟同步地对所述多个控制代码计数的计数单元；以及
用来响应于该检测单元的结果提供参考时钟的计数控制单元。
6.如权利要求5所述的半导体存储器件，其中，所述计数单元响应于所述微小目标信号改变计数电平或计数电平的宽度。
7.如权利要求5所述的半导体存储器件，其中，所述计数单元包括：
用来响应于由该计数控制单元提供的计数使能信号和由所述检测单元提供的比较信号与参考时钟同步地对预进位信号和预代码信号向上或向下计数的第一计数器；
用来响应于所述微小目标信号选择预代码信号作为第一输出代码的输出选择单元；
用来选择预进位信号或计数使能信号作为第一进位信号的进位选择单元；
用来响应于计数使能信号和第一进位信号与参考时钟同步地对第二进位信号和第二代码向上或向下计数的第二计数器；以及
用来响应于计数使能信号和第二进位信号与参考时钟同步地对第三进位信号和第三代码向上或向下计数的第三计数器。
8.如权利要求7所述的半导体存储器件，其中，所述进位选择单元包括：
用来响应于所述微小目标信号的失活而传输计数使能信号的第一传输门；
用来响应于该微小目标信号的激活而传输预进位信号的第二传输门；以及
用来缓冲由该第一传输门或第二传输门传输的信号以便输出第一进位信号的第一缓冲单元。
9.如权利要求8所述的半导体存储器件，其中，所述输出选择单元包括：
用来响应于所述微小目标信号的失活而传输预代码信号的第三传输门；
用来响应于该微小目标信号的激活而传输具有逻辑低的信号的第四传输门；以及
用来缓冲由所述第一传输门或第二传输门传输的信号以便输出第一进位信号的第二缓冲单元。
10.如权利要求9所述的半导体存储器件，其中，所述正常移动检测单元包括：
用来响应于所述微小范围信号传输正常移动结束信号的第五传输门，其中，该正常移动结束信号是当输出阻抗在所述正常目标范围内移动时由代码产生单元产生的；以及
用来将由第五传输门传输的信号反相以便输出该微小范围信号的第一反相器。
11.如权利要求3所述的半导体存储器件，其中，所述多个分压单元包括至少一个电阻。
12.如权利要求4所述的半导体存储器件，其中，所述参考范围选择单元包括：
用来响应于所述微小目标信号的失活而提供由在所述多个分压单元中选出的第一和第二分压单元决定的电压电平作为所述正常目标范围的第一和第二传输门；以及
用来响应于所述微小目标信号的激活而提供由在所述多个分压单元中选出的第三和第四分压单元决定的电压电平作为所述微小目标范围的第三和第四传输门。
13.如权利要求12所述的半导体存储器件，其中，所述电平调整单元包括：
用来响应于所述微小目标信号将第一分压单元的一个节点连接到第一分压单元的另一个节点的第五传输门；以及
用来响应于该微小目标信号将第二分压单元的一个节点连接到第二分压单元的另一个节点的第六传输门。
14.如权利要求5所述的半导体存储器件，还包括：用来响应于ZQ校准信号向所述计数控制单元提供时钟信号并且提供用于控制所述代码产生单元的控制信号的阻抗测量控制单元。
15.一种半导体存储器件，包括：
用来对应于ZQ阻抗提供正常目标范围并且响应于微小目标信号提供微小目标范围的参考范围提供单元；
用来对应于多个上拉控制代码提供上拉输出阻抗并且对应于多个下拉控制代码提供下拉输出阻抗的终端阻抗提供单元；
用来产生多个上拉控制代码以便在所述正常目标范围内移动上拉输出阻抗从而响应于所产生的上拉控制代码产生第一保持信号并且用来响应于所述微小目标信号调整多个上拉控制代码以便在所述微小目标范围内移动上拉输出阻抗的上拉代码产生单元；
用来产生多个下拉控制代码以便在该正常目标范围内移动下拉输出阻抗从而响应于所产生的下拉控制代码产生第二保持信号并且用来响应于该微小目标信号调整多个下拉控制代码以便在该微小目标范围内移动下拉输出阻抗的下拉代码产生单元；以及
用来响应于所述第一保持信号和第二保持信号产生该微小目标信号的正常移动检测单元。
16.如权利要求15所述的半导体存储器件，其中，所述正常目标范围与所述微小目标范围成比例。
17.如权利要求15所述的半导体存储器件，其中，所述上拉代码产生单元包括：
用来检测上拉输出阻抗是被设置在所述正常目标范围还是所述微小目标范围之内的检测单元；
用来响应于所述检测单元的结果与参考时钟同步地对所述多个上拉控制代码计数的计数单元；以及
用来响应于该检测单元的结果提供参考时钟的计数控制单元。
18.如权利要求15所述的半导体存储器件，其中，所述计数单元响应于所述微小目标信号改变计数电平或计数电平的宽度。
19.如权利要求17所述的半导体存储器件，其中，所述计数单元包括：
用来响应于由所述计数控制单元提供的计数使能信号和由所述检测单元提供的比较信号与参考时钟同步地对预进位信号和预代码信号向上或向下计数的第一计数器；
用来响应于所述微小目标信号选择预代码信号作为第一输出代码的输出选择单元；
用来选择预进位信号或计数使能信号作为第一进位信号的进位选择单元；
用来响应于比较信号和第一进位信号与参考时钟同步地对第二进位信号和第二代码向上或向下计数的第二计数器；以及
用来响应于比较信号和第二进位信号与参考时钟同步地对第三进位信号和第三代码向上或向下计数的第三计数器。
20.如权利要求19所述的半导体存储器件，其中，所述进位选择单元包括：
用来响应于所述微小目标信号的失活而传输计数使能信号的第一传输门；
用来响应于该微小目标信号的激活而传输预进位信号的第二传输门；以及
用来缓冲由第一传输门或第二传输门传输的信号以便输出第一进位信号的第一缓冲单元。
21.如权利要求20所述的半导体存储器件，其中，所述输出选择单元包括：
用来响应于所述微小目标信号的失活而传输预代码信号的第三传输门；
用来响应于该微小目标信号的激活而传输具有逻辑低的信号的第四传输门；
用来缓冲由第一传输门或第二传输门传输的信号以便输出第一进位信号的第二缓冲单元。
22.如权利要求21所述的半导体存储器件，其中，所述参考范围提供单元包括：
在第一电压和第二电压之间串联设置的多个分压单元；以及
用来对应于所述正常目标范围选择分压单元并且响应于所述微小目标信号对应于所述微小目标范围选择至少一个分压单元的参考范围选择单元，其中，该微小目标范围比该正常目标范围更窄。
23.如权利要求22所述的半导体存储器件，其中，所述参考范围提供单元还包括用来调整所述正常目标范围和微小目标范围的宽度的电平调整单元。
24.如权利要求23所述的半导体存储器件，其中，所述正常移动检测单元包括：
用来接收第一保持信号和第二保持信号的AND逻辑门；
用来响应于所述微小范围信号传输NAND逻辑门的输出的第五传输门；以及
用来将第五传输门所传输的信号反相以便输出该微小范围信号的第一反相器。
25.如权利要求24所述的半导体存储器件，其中，所述多个分压单元包括至少一个电阻。
26.如权利要求24所述的半导体存储器件，其中，所述参考范围选择单元包括：
用来响应于所述微小目标信号的失活而提供由在所述多个分压单元中选出的第一和第二分压单元决定的电平作为所述正常目标范围的第六和第七传输门；以及
用来响应于该微小目标信号的激活而提供由在所述多个分压单元中选出的第三和第四分压单元决定的电平作为所述微小目标范围的第八和第九传输门。
27.如权利要求26所述的半导体存储器件，其中，所述电平调整单元包括：
用来响应于所述微小目标信号将第一分压单元的一个节点连接到第一分压单元的另一个节点的第十传输门；以及
用来响应于该微小目标信号将第二分压单元的一个节点连接到第二分压单元的另一个节点的第十一传输门。
28.如权利要求17所述的半导体存储器件，还包括：用来响应于ZQ校准信号向所述计数控制单元提供时钟信号并且提供用于控制所述上拉和下拉代码产生单元的控制信号的阻抗测量控制单元。
29.一种操作半导体存储器件的方法，包括：
对应于ZQ阻抗提供正常目标范围；
对应于多个控制代码提供输出阻抗；
产生所述多个控制代码以便在所述正常目标范围内移动输出阻抗；
检测被设置在该正常目标范围内的输出阻抗以便产生微小目标信号；
响应于该微小目标信号提供微小目标范围；以及
调整多个控制代码以在该微小目标范围内移动输出电阻。
30.如权利要求29所述的方法，其中，所述正常目标范围与所述微小目标范围成比例。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR61436/06 | 2006-06-30 | ||
| KR20060061436 | 2006-06-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101127235A true CN101127235A (zh) | 2008-02-20 |
| CN100576341C CN100576341C (zh) | 2009-12-30 |
Family
ID=38875918
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200710152738A Expired - Fee Related CN100576341C (zh) | 2006-06-30 | 2007-07-02 | 具有zq校准电路的半导体存储器件及其操作方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7528626B2 (zh) |
| JP (1) | JP5069507B2 (zh) |
| KR (1) | KR100879747B1 (zh) |
| CN (1) | CN100576341C (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102097124A (zh) * | 2009-11-11 | 2011-06-15 | 三星电子株式会社 | 具有片内终结结构的半导体设备和在其中执行的终结方法 |
| WO2015149283A1 (zh) * | 2014-04-01 | 2015-10-08 | 京微雅格（北京）科技有限公司 | 一种集成电路芯片及其阻抗校准方法 |
| CN106469572A (zh) * | 2015-08-20 | 2017-03-01 | 爱思开海力士有限公司 | 半导体器件以及半导体系统 |
| CN106486155A (zh) * | 2015-08-26 | 2017-03-08 | 爱思开海力士有限公司 | 半导体器件和半导体系统 |
| CN109817258A (zh) * | 2019-01-02 | 2019-05-28 | 长江存储科技有限责任公司 | 一种zq校准电路和方法 |
| CN110390966A (zh) * | 2018-04-17 | 2019-10-29 | 爱思开海力士有限公司 | 终结电路、半导体器件及其操作方法 |
Families Citing this family (53)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100539252B1 (ko) * | 2004-03-08 | 2005-12-27 | 삼성전자주식회사 | 데이터 버스 및 커맨드/어드레스 버스를 통해 전송되는신호의 충실도를 향상시킬 수 있는 메모리 모듈 및 이를포함하는 메모리 시스템 |
| US7996590B2 (en) | 2004-12-30 | 2011-08-09 | Samsung Electronics Co., Ltd. | Semiconductor memory module and semiconductor memory system having termination resistor units |
| US8335115B2 (en) | 2004-12-30 | 2012-12-18 | Samsung Electronics Co., Ltd. | Semiconductor memory module and semiconductor memory system having termination resistor units |
| US7408379B2 (en) * | 2006-12-18 | 2008-08-05 | Samsung Electronics Co., Ltd. | Impedance calibration circuit and semiconductor device including the same |
| TW200910373A (en) | 2007-06-08 | 2009-03-01 | Mosaid Technologies Inc | Dynamic impedance control for input/output buffers |
| US7795918B2 (en) * | 2007-08-16 | 2010-09-14 | Texas Instruments Incorporated | Adjusting output buffer timing based on drive strength |
| KR100863535B1 (ko) * | 2007-11-02 | 2008-10-15 | 주식회사 하이닉스반도체 | 온 다이 터미네이션 장치 및 이를 포함하는 반도체메모리장치 |
| KR100932548B1 (ko) * | 2007-12-11 | 2009-12-17 | 주식회사 하이닉스반도체 | 온 다이 터미네이션 장치의 캘리브래이션 회로 |
| JP2009246725A (ja) * | 2008-03-31 | 2009-10-22 | Renesas Technology Corp | インピーダンスの調整が可能な出力バッファを備えた半導体装置 |
| KR100897302B1 (ko) * | 2008-04-10 | 2009-05-14 | 주식회사 하이닉스반도체 | 데이터 라인 터미네이션 회로 |
| KR100942955B1 (ko) * | 2008-07-14 | 2010-02-17 | 주식회사 하이닉스반도체 | 터미네이션 저항회로 |
| KR100945813B1 (ko) * | 2008-08-08 | 2010-03-08 | 주식회사 하이닉스반도체 | 반도체 집적회로의 저항값 조정 코드 생성 장치 및 방법 |
| KR100974225B1 (ko) * | 2008-12-23 | 2010-08-06 | 주식회사 하이닉스반도체 | 임피던스 조정 주기 설정회로 및 반도체 집적회로 |
| KR101006090B1 (ko) * | 2008-12-29 | 2011-01-06 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
| KR101046242B1 (ko) * | 2009-06-30 | 2011-07-04 | 주식회사 하이닉스반도체 | 임피던스 조정 회로 및 이를 이용한 반도체 장치 |
| JP2011040983A (ja) * | 2009-08-11 | 2011-02-24 | Renesas Electronics Corp | 半導体集積回路、半導体記憶装置、及びインピーダンス調整方法 |
| KR101020299B1 (ko) * | 2009-09-28 | 2011-03-07 | 주식회사 하이닉스반도체 | 임피던스 매칭장치 |
| KR101138706B1 (ko) * | 2009-11-30 | 2012-04-20 | 에스케이하이닉스 주식회사 | 반도체 회로 |
| KR101094984B1 (ko) * | 2010-03-31 | 2011-12-20 | 주식회사 하이닉스반도체 | 반도체 집적회로의 임피던스 조정 장치 |
| KR101047062B1 (ko) | 2010-04-30 | 2011-07-06 | 주식회사 하이닉스반도체 | 임피던스 조정 회로 및 이를 이용한 반도체 장치 |
| KR101062777B1 (ko) | 2010-04-30 | 2011-09-06 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
| KR101206498B1 (ko) * | 2010-07-08 | 2012-11-29 | 에스케이하이닉스 주식회사 | 임피던스 캘리브레이션 회로 및 그 동작 방법 |
| KR101110795B1 (ko) * | 2010-10-15 | 2012-02-27 | 주식회사 하이닉스반도체 | 임피던스 코드 생성회로 및 이를 포함하는 반도체 장치 |
| US9224430B2 (en) | 2011-07-27 | 2015-12-29 | Micron Technology, Inc. | Devices, methods, and systems supporting on unit termination |
| KR102008019B1 (ko) | 2012-06-29 | 2019-08-06 | 에스케이하이닉스 주식회사 | 임피던스 교정회로 |
| US9472246B2 (en) | 2012-11-07 | 2016-10-18 | Freescale Semiconductor, Inc. | Method and apparatus for maintaining an accurate I/O calibration cell |
| JP2014102867A (ja) | 2012-11-20 | 2014-06-05 | Toshiba Corp | 半導体記憶装置及びその制御方法 |
| KR20150049267A (ko) * | 2013-10-29 | 2015-05-08 | 삼성전자주식회사 | 반도체 메모리 장치 및 이의 동작 방법 |
| WO2015061977A1 (en) * | 2013-10-30 | 2015-05-07 | Hewlett-Packard Development Company, L.P. | User authentication |
| KR102185284B1 (ko) | 2013-12-12 | 2020-12-01 | 삼성전자 주식회사 | 온 다이 터미네이션 저항들의 부정합을 보상하는 버퍼 회로, 반도체 장치 반도체 장치의 동작방법 |
| KR102126716B1 (ko) | 2014-03-21 | 2020-06-25 | 삼성전자주식회사 | 비휘발성 메모리 장치의 구동 방법 및 이를 이용하는 비휘발성 메모리 장치 |
| US10401886B1 (en) * | 2014-07-30 | 2019-09-03 | Cirrus Logic, Inc. | Systems and methods for providing an auto-calibrated voltage reference |
| US9317052B1 (en) * | 2014-11-24 | 2016-04-19 | SK Hynix Inc. | Semiconductor apparatus with calibration circuit and system including the same |
| KR20160105091A (ko) * | 2015-02-27 | 2016-09-06 | 에스케이하이닉스 주식회사 | 터미네이션 회로, 이를 포함하는 인터페이스 회로 및 시스템 |
| US9520164B1 (en) * | 2015-09-04 | 2016-12-13 | Kabushiki Kaisha Toshiba | ZQ calibration circuit and semiconductor device including the same |
| US10284198B2 (en) | 2015-10-02 | 2019-05-07 | Samsung Electronics Co., Ltd. | Memory systems with ZQ global management and methods of operating same |
| US9766831B2 (en) | 2015-10-14 | 2017-09-19 | Micron Technology, Inc. | Apparatuses and methods for arbitrating a shared terminal for calibration of an impedance termination |
| KR20170061418A (ko) * | 2015-11-26 | 2017-06-05 | 삼성전자주식회사 | 스트레스 인가 모드를 갖는 캘리브레이션 회로 및 이를 포함하는 메모리 장치 |
| JP6807642B2 (ja) * | 2016-01-08 | 2021-01-06 | ザインエレクトロニクス株式会社 | 送信装置 |
| KR102584637B1 (ko) | 2016-08-22 | 2023-10-05 | 삼성전자주식회사 | 반도체 메모리 장치 및 반도체 장치 |
| JP2018045743A (ja) | 2016-09-13 | 2018-03-22 | 東芝メモリ株式会社 | 半導体装置及びメモリシステム |
| KR20180038104A (ko) * | 2016-10-05 | 2018-04-16 | 에스케이하이닉스 주식회사 | 캘리브레이션 회로를 사용하는 출력 회로 및 이를 포함하는 반도체 장치 및 시스템 |
| KR20180046428A (ko) | 2016-10-27 | 2018-05-09 | 삼성전자주식회사 | 메모리 장치 및 그것의 트레이닝 방법 |
| KR20180062809A (ko) | 2016-12-01 | 2018-06-11 | 삼성전자주식회사 | Zq 핀을 공유하는 메모리 장치의 zq 캘리브레이션 방법 |
| US10348270B2 (en) | 2016-12-09 | 2019-07-09 | Micron Technology, Inc. | Apparatuses and methods for calibrating adjustable impedances of a semiconductor device |
| US10193711B2 (en) | 2017-06-22 | 2019-01-29 | Micron Technology, Inc. | Timing based arbitration methods and apparatuses for calibrating impedances of a semiconductor device |
| KR102391503B1 (ko) * | 2017-09-11 | 2022-04-28 | 에스케이하이닉스 주식회사 | 임피던스 캘리브레이션 회로를 포함하는 메모리 시스템 |
| US10615798B2 (en) | 2017-10-30 | 2020-04-07 | Micron Technology, Inc. | Apparatuses and methods for identifying memory devices of a semiconductor device sharing an external resistance |
| KR102432800B1 (ko) | 2017-11-20 | 2022-08-17 | 에스케이하이닉스 주식회사 | 피드백 시스템 및 그 동작 방법 |
| CN109873641A (zh) * | 2017-12-05 | 2019-06-11 | 长鑫存储技术有限公司 | 一种驱动电阻校准电路 |
| US10205451B1 (en) | 2018-01-29 | 2019-02-12 | Micron Technology, Inc. | Methods and apparatuses for dynamic step size for impedance calibration of a semiconductor device |
| US10747245B1 (en) | 2019-11-19 | 2020-08-18 | Micron Technology, Inc. | Apparatuses and methods for ZQ calibration |
| KR20220070643A (ko) | 2020-11-23 | 2022-05-31 | 삼성전자주식회사 | 반도체 메모리 장치 및 메모리 시스템 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10261948A (ja) * | 1997-03-17 | 1998-09-29 | Nec Corp | 出力インピーダンス自己補正回路付半導体集積回路 |
| US7051130B1 (en) * | 1999-10-19 | 2006-05-23 | Rambus Inc. | Integrated circuit device that stores a value representative of a drive strength setting |
| JP2001210095A (ja) * | 2000-01-24 | 2001-08-03 | Mitsubishi Electric Corp | メモリモジュール |
| JP2001274323A (ja) | 2000-03-24 | 2001-10-05 | Hitachi Ltd | 半導体装置とそれを搭載した半導体モジュール、および半導体装置の製造方法 |
| JP2003317499A (ja) | 2002-04-26 | 2003-11-07 | Mitsubishi Electric Corp | 半導体記憶装置およびそれを用いたメモリシステム |
| JP3807351B2 (ja) * | 2002-06-21 | 2006-08-09 | 日本電気株式会社 | 半導体集積回路のインピーダンス制御方法およびインピーダンス制御回路 |
| KR100532426B1 (ko) | 2003-03-25 | 2005-11-30 | 삼성전자주식회사 | 온-칩 터미네이션 저항의 미스매치를 보상할 수 있는반도체 장치 |
| KR100543211B1 (ko) | 2003-04-29 | 2006-01-20 | 주식회사 하이닉스반도체 | 온 디램 터미네이션 저항 조정 회로 및 그 방법 |
| US7164286B2 (en) * | 2003-06-24 | 2007-01-16 | Matsushita Electric Industrial Co., Ltd. | Device and method for matching output impedance in signal transmission system |
| JP4290537B2 (ja) * | 2003-11-26 | 2009-07-08 | 株式会社ルネサステクノロジ | 半導体装置 |
| KR100610007B1 (ko) * | 2004-06-14 | 2006-08-08 | 삼성전자주식회사 | 임피던스 랜지 시프팅 기능을 갖는 반도체 장치의프로그래머블 임피던스 콘트롤 회로 및 그에 따른임피던스 랜지 시프팅 방법 |
| KR100642008B1 (ko) * | 2004-06-28 | 2006-11-02 | 삼성전자주식회사 | 임피던스 제어회로 및 임피던스 제어방법 |
| KR100588601B1 (ko) * | 2005-06-09 | 2006-06-14 | 삼성전자주식회사 | 임피던스 제어 회로 |
| KR100744039B1 (ko) * | 2005-09-27 | 2007-07-30 | 주식회사 하이닉스반도체 | 데이터 출력드라이버의 임피던스를 조정할 수 있는 반도체메모리 장치 |
| US7626416B2 (en) * | 2005-12-12 | 2009-12-01 | Micron Technology, Inc. | Method and apparatus for high resolution ZQ calibration |
| US7423450B2 (en) * | 2006-08-22 | 2008-09-09 | Altera Corporation | Techniques for providing calibrated on-chip termination impedance |
| US7459930B2 (en) * | 2006-11-14 | 2008-12-02 | Micron Technology, Inc. | Digital calibration circuits, devices and systems including same, and methods of operation |
-
2007
- 2007-06-29 KR KR1020070065714A patent/KR100879747B1/ko not_active IP Right Cessation
- 2007-06-29 US US11/819,805 patent/US7528626B2/en active Active
- 2007-06-29 JP JP2007173444A patent/JP5069507B2/ja not_active Expired - Fee Related
- 2007-07-02 CN CN200710152738A patent/CN100576341C/zh not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102097124A (zh) * | 2009-11-11 | 2011-06-15 | 三星电子株式会社 | 具有片内终结结构的半导体设备和在其中执行的终结方法 |
| WO2015149283A1 (zh) * | 2014-04-01 | 2015-10-08 | 京微雅格（北京）科技有限公司 | 一种集成电路芯片及其阻抗校准方法 |
| US9838011B2 (en) | 2014-04-01 | 2017-12-05 | Capital Microelectronics Co., Ltd. | Integrated circuit chip and its impedance calibration method |
| CN106469572A (zh) * | 2015-08-20 | 2017-03-01 | 爱思开海力士有限公司 | 半导体器件以及半导体系统 |
| CN106486155A (zh) * | 2015-08-26 | 2017-03-08 | 爱思开海力士有限公司 | 半导体器件和半导体系统 |
| CN110390966A (zh) * | 2018-04-17 | 2019-10-29 | 爱思开海力士有限公司 | 终结电路、半导体器件及其操作方法 |
| CN110390966B (zh) * | 2018-04-17 | 2023-02-28 | 爱思开海力士有限公司 | 终结电路、半导体器件及其操作方法 |
| CN109817258A (zh) * | 2019-01-02 | 2019-05-28 | 长江存储科技有限责任公司 | 一种zq校准电路和方法 |
| CN109817258B (zh) * | 2019-01-02 | 2021-04-27 | 长江存储科技有限责任公司 | 一种zq校准电路和方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100879747B1 (ko) | 2009-01-21 |
| US7528626B2 (en) | 2009-05-05 |
| US20080001623A1 (en) | 2008-01-03 |
| CN100576341C (zh) | 2009-12-30 |
| JP5069507B2 (ja) | 2012-11-07 |
| KR20080002692A (ko) | 2008-01-04 |
| JP2008017475A (ja) | 2008-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100576341C (zh) | 具有zq校准电路的半导体存储器件及其操作方法 | |
| US7969182B2 (en) | Semiconductor devices having ZQ calibration circuits and calibration methods thereof | |
| US7961001B1 (en) | Impedance adjusting device | |
| US7782078B2 (en) | On die termination circuit and method for calibrating the same | |
| US8710861B2 (en) | Semiconductor device and method of adjusting characteristic thereof | |
| US7843211B2 (en) | Impedance adjusting circuit and semiconductor memory device having the same | |
| US9077332B2 (en) | Impedance control circuit and semiconductor device including the same | |
| US7804323B2 (en) | Impedance matching circuit and semiconductor memory device with the same | |
| US8508251B2 (en) | Semiconductor devices having on-die termination structures for reducing current consumption and termination methods performed in the semiconductor devices | |
| US7642808B2 (en) | Impedance adjusting circuit and semiconductor memory device having the same | |
| US7986161B2 (en) | Termination resistance circuit | |
| US7683657B2 (en) | Calibration circuit of on-die termination device | |
| US7598762B2 (en) | Semiconductor driver circuit with signal swing balance and enhanced testing | |
| US7884637B2 (en) | Calibration circuit and semiconductor memory device with the same | |
| CN101256826A (zh) | 阻抗匹配电路和具有阻抗匹配电路的半导体存储器 | |
| US8476937B2 (en) | Input buffer circuit capable of adjusting variation in skew | |
| US7573289B2 (en) | Impedance matching circuit and semiconductor memory device with the same | |
| US7952940B2 (en) | Semiconductor memory device | |
| US7737712B2 (en) | Probe-testing device and method of semiconductor device | |
| KR100821585B1 (ko) | 반도체 메모리 장치의 온 다이 터미네이션 회로 | |
| KR20090022043A (ko) | 온 다이 터미네이션 장치의 캘리브래이션 회로 | |
| US20230080033A1 (en) | Methods and circuits for slew-rate calibration | |
| KR20100109143A (ko) | 빠른 동작을 하는 캘리브래이션 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20091230 Termination date: 20130702 |