JP2004180117A - レベルシフト回路 - Google Patents

Abstract

【課題】電源電圧の低下にともなう不定論理の信号出力を防止し、ＩＣ化した場合のチップ占有面積を極力小さくする。
【解決手段】電源電圧ＶＤＤＡ が低下すると、レベルシフト部３において相補信号Ｓｉｎ１ 、Ｓｉｎ２ の論理がともにＬレベルと認識され、レベルシフト部３は不定動作となる。これに先立って、例えばＨレベルの論理を持つ相補信号Ｓｉｎ２ の電圧が低下すると、論理監視部１２においてトランジスタＰ７がオン、Ｎ７がオフに転じ、検出信号ＳＶｄｅｔがＬレベルからＨレベルになる。それに応じて、出力制御部４のラッチ回路２０はデータ保持状態に移行し、レベルシフト部３から出力される信号ＳＬＳｏｕｔ を無効化して、検出信号ＳＶｄｅｔがＨレベルに移行した時点の信号ＳＬＳｏｕｔ を出力し続ける。
【選択図】 図１

Description

【０００１】
【発明の属する技術分野】
本発明は、第１の電源電圧で動作する論理回路から出力される一対の相補信号を、当該第１の電源電圧よりも高い第２の電源電圧で動作する回路の信号にレベル変換するレベルシフト回路に関する。
【０００２】
【従来の技術】
この種のレベルシフト回路を構成する基本回路として、例えば４つのトランジスタをたすき掛けに接続した回路構成が用いられている（特許文献１参照）。しかし、この基本回路は、入力側回路の第１の電源電圧と出力側回路の第２の電源電圧が変動しない場合には正常に動作するが、第１の電源電圧が低下すると動作が不定となり、出力信号の論理に誤りが生じる虞がある。
【０００３】
特に、車載用電子制御装置で用いる場合、バッテリから第１の電源電圧を生成する電源回路までの配線経路と、バッテリから第２の電源電圧を生成する電源回路までの配線経路とが異なる場合があり、例えばスタータを動作させたような時に低電圧側である第１の電源電圧が低下し易いという事情がある。
【０００４】
そこで、第１の電源電圧の低下によりレベルシフト回路から誤った信号が出力されることを防止するため、図４に示すレベルシフト回路が用いられている。このレベルシフト回路１は、例えば３．３Ｖの電源電圧ＶＤＤＡ の下で動作する論理回路の信号Ｓｉｎを、５Ｖの電源電圧ＶＤＤＢ の下で動作する回路の信号Ｓｏｕｔ にレベル変換するものであり、入力バッファ部２、レベルシフト部３、出力制御部４および電圧検出部５から構成されている。このうち、入力バッファ部２は電源電圧ＶＤＤＡ の下で動作し、その他の部分は電源電圧ＶＤＤＢ の下で動作するようになっている。
【０００５】
入力バッファ部２で生成された相補信号Ｓｉｎ１ 、Ｓｉｎ２ はレベルシフト部３に入力され、電源電圧ＶＤＤＡ 、ＶＤＤＢ が所定の電圧範囲内にある場合には、レベルシフト部３を構成する４つのトランジスタＮ３とＮ４、Ｐ３とＰ４も相補的に動作して信号ＳＬＳｏｕｔ を出力する。この時、電圧検出部５のコンパレータ６は、抵抗Ｒ１とＲ２とにより分圧された電源電圧ＶＤＤＡ の検出電圧Ｖａと、基準電圧発生回路７から出力された基準電圧Ｖｒとを比較して、Ｌレベル（電圧低下非検出）の検出信号ＳＶｄｅｔを出力する。出力制御部４は、このＬレベルの検出信号ＳＶｄｅｔを受けて、信号ＳＬＳｏｕｔ をそのまま通過させ信号Ｓｏｕｔ として出力する。
【０００６】
これに対し、電源電圧ＶＤＤＡ が低下すると、Ｈレベルを有する相補信号Ｓｉｎ１ またはＳｉｎ２ の電位が低下して、レベルシフト部３のトランジスタＮ３とＮ４がともにオフとなる。その結果、トランジスタＰ３とＰ４の動作が不定となり、信号ＳＬＳｏｕｔ の論理も不定となる。しかし、電源電圧ＶＤＤＡ の低下に伴って、電圧検出部５のコンパレータ６はＨレベル（電圧低下検出）の検出信号ＳＶｄｅｔを出力するので、出力制御部４は、検出信号ＳＶｄｅｔがＬレベルからＨレベルに変化した時点の信号ＳＬＳｏｕｔ をラッチして信号Ｓｏｕｔ として出力する。これにより、不定の信号ＳＬＳｏｕｔ が出力されることを防止できる。
【０００７】
【特許文献１】
特開２０００−７６８８２号公報（図２４）
【０００８】
【発明が解決しようとする課題】
しかしながら、図４に示す電圧検出部５は、コンパレータ６および基準電圧発生回路７を備えたアナログ回路により構成されているため、ＩＣ化する場合にチップ面積上不利となる。こうしたアナログ回路は、ディジタル回路とは異なり半導体プロセスの微細化に追従できず、微細化が進むほどチップ面積への影響が大きくなる。
【０００９】
本発明は上記事情に鑑みてなされたもので、その目的は、低電位側である第１の電源電圧が低下した場合に不定論理の信号が出力されることを防止でき、且つＩＣ化した場合のチップ占有面積を極力小さくできるレベルシフト回路を提供することにある。
【００１０】
【課題を解決するための手段】
上記目的を達成するため、請求項１に記載した手段を用いることができる。すなわち、第１の電源電圧の下で生成される相補信号のうちＨレベルの論理を有する信号レベルは、第１の電源電圧が低下するに従って低下し、やがて第２の電源電圧の下で動作するレベルシフト部の入力トランジスタは、これをＬレベルの論理として誤認識する。その結果、相補信号の入力を前提として動作するレベルシフト部は不定動作となる。
【００１１】
これに対し、論理回路として構成される論理監視部は、レベルシフト部と同様に第２の電源電圧により動作し、当該第２の電源電圧の下で相補信号のそれぞれがともに基準電位側の論理レベル（例えばＬレベル）と認識した場合に論理異常検出信号を出力する。すなわち、少なくともレベルシフト部が不定動作となっている時には、論理監視部から論理異常検出信号が出力されている。このため、出力制御部は、論理異常検出信号が出力されている期間、レベルシフト部から出力された信号を無効化することができ、不定論理の信号が出力されることを防止できる。
【００１２】
本手段は、レベルシフト部に入力される相補信号は、常に一方がＨレベル、他方がＬレベルであることに着目したもので、論理監視部は、両者ともにＬレベルであることを検出する論理回路として構成できる。従って、従来構成とは異なり、第１の電源電圧自体を検出し比較するアナログ回路は不要となり、ＩＣ化する場合のチップ占有面積を極力小さくすることができる。また、半導体プロセスの微細化にも対応し易い。
【００１３】
請求項２に記載した手段によれば、論理監視部は、相補信号同士のＮＯＲ論理演算を実行するＮＯＲ回路から構成されているので、第１の電源電圧の低下により相補信号がともにＬレベルとなった場合に、Ｈレベルを有する論理異常検出信号を出力する。２入力のＮＯＲ回路は４つのトランジスタから構成できるので、チップ占有面積をより一層低減できる。
【００１４】
請求項３に記載した手段によれば、論理異常検出信号が出力されていない場合にはレベルシフト部は正常に動作しているので、出力制御部は、レベルシフト部から出力された信号をそのまま通過させる。一方、論理異常検出信号が出力されている場合にはレベルシフト部は不定動作となっている虞があるので、当該論理異常検出信号が出力された時点においてレベルシフト部から出力されていた信号を保持して出力する。
【００１５】
請求項４に記載した手段によれば、本レベルシフト回路を車載用電子制御装置において用いる。この用途では、第１の電源電圧は車載バッテリから車両の電源スイッチ（例えばイグニッションスイッチ）を介して供給されるバッテリ電圧を入力として生成されるため、当該電源スイッチを介して電源供給される他の装置の状態および配線インピーダンスにより、バッテリ電圧ひいては第１の電源電圧が変動し易いという事情がある。従って、上述したレベルシフト回路を用いることにより、コストの上昇を抑えつつ誤った論理の信号が出力されることを防止することができる。
【００１６】
【発明の実施の形態】
以下、本発明の一実施形態について図１ないし図３を参照しながら説明する。
図１は、レベルシフト回路の電気的構成図である。この図１において、従来構成を示す図４と同一構成部分には同一符号を付して示している。レベルシフト回路１１は、車両の電子制御装置（ＥＣＵ：Ｅｌｅｃｔｒｏｎｉｃ Ｃｏｎｔｒｏｌ Ｕｎｉｔ）内の制御基板に搭載された半導体集積回路装置（ＩＣ）内に形成されたものである。当該制御用ＩＣはＣＭＯＳプロセスにより製造されている。
【００１７】
図示しないが、上記制御基板には例えばシリーズレギュレータを構成する独立した２つの電源ＩＣが搭載されている。第１の電源ＩＣには、車載バッテリから車両のイグニッションスイッチ（電源スイッチに相当）を介した配線を通してバッテリ電圧が供給されるようになっており、第２の電源ＩＣには、車載バッテリから直接配線を通してバッテリ電圧が供給されるようになっている。これら第１の電源ＩＣ、第２の電源ＩＣは、それぞれ３．３Ｖの電源電圧ＶＤＤＡ 、５Ｖの電源電圧ＶＤＤＢ を生成して上記制御用ＩＣに供給するようになっている。
【００１８】
この制御用ＩＣにおいて、電源電圧ＶＤＤＡ は主としてＣＰＵなどのディジタル回路で用いられ、電源電圧ＶＤＤＢ は主として外部信号とのインターフェース回路で用いられる。このため、制御用ＩＣには、３．３Ｖ系の論理レベルから５Ｖ系の論理レベルに変換するための上記レベルシフト回路１１が必要となる。
【００１９】
このレベルシフト回路１１は、入力バッファ部２、レベルシフト部３、出力制御部４および論理監視部１２から構成されている。このうち、入力バッファ部２は電源電圧ＶＤＤＡ の下で動作し、その他の回路は電源電圧ＶＤＤＢ の下で動作するようになっている。以下、各部の具体的な構成について説明する。
【００２０】
入力バッファ部２は、電源電圧ＶＤＤＡ の下で動作する論理回路において生成された信号Ｓｉｎを入力として相補信号Ｓｉｎ１ 、Ｓｉｎ２ を生成する回路で、信号Ｓｉｎを論理反転するインバータ１３と、当該インバータ１３の出力信号をさらに論理反転するインバータ１４とから構成されている。これらインバータ１３、１４は、それぞれ電源線１５と１６との間に接続されたトランジスタＰ１とＮ１、Ｐ２とＮ２とから構成されている。ここで、電源線１５は第１の電源電位ＶＤＤＡ を有しており、電源線１６は基準電位０Ｖを有している。
【００２１】
レベルシフト部３は、たすき掛け接続形態を持つ基本回路１７とその後段に接続されたバッファ回路１８とから構成されている。このうち基本回路１７は、第２の電源電位ＶＤＤＢ を有する電源線１９と電源線１６との間に縦続に接続されたトランジスタＰ３とＮ３およびＰ４とＮ４を備えている。トランジスタＰ３のゲートはトランジスタＰ４のドレインとトランジスタＮ４のドレインとの共通接続点に接続されており、トランジスタＰ４のゲートはトランジスタＰ３のドレインとトランジスタＮ３のドレインとの共通接続点に接続されている。トランジスタＮ３、Ｎ４の各ゲートには、それぞれ上記相補信号Ｓｉｎ１ 、Ｓｉｎ２ が入力されるようになっている。バッファ回路１８はトランジスタＰ５とＮ５とから構成されており、これらのゲートはともにトランジスタＰ４（Ｎ４）のドレインに接続されている。
【００２２】
出力制御部４は、ラッチ回路２０とインバータ２１とから構成されている。上記バッファ回路１８から出力される信号ＳＬＳｏｕｔ はラッチ回路２０のデータ入力端子Ｄに入力され、後述する検出信号ＳＶｄｅｔはインバータ２１を介してラッチイネーブル信号端子Ｌに入力されている。このラッチ回路２０の出力信号がレベルシフト回路１１の最終的な出力信号Ｓｏｕｔ となる。
【００２３】
論理監視部１２は、トランジスタＰ６、Ｐ７、Ｎ６、Ｎ７から構成されるＮＯＲ回路である。すなわち、電源線１９と本論理監視部１２の出力端子との間にはトランジスタＰ７とＰ６が縦続接続されており、当該出力端子と電源線１６との間には、トランジスタＮ６とＮ７とが並列に接続されている。トランジスタＰ６のゲートとトランジスタＮ６のゲートは共通に接続されており、上記相補信号Ｓｉｎ１ が入力されるようになっている。同様に、トランジスタＰ７のゲートとトランジスタＮ７のゲートは共通に接続されており、上記相補信号Ｓｉｎ２ が入力されるようになっている。論理監視部１２が出力する検出信号ＳＶｄｅｔは、本発明でいう論理異常検出信号に相当する。
【００２４】
次に、レベルシフト回路１１の動作について図２および図３も参照しながら説明する。
図２は、電源電圧ＶＤＤＡ 、ＶＤＤＢ の低下がない場合の電圧波形および信号波形を示している。各波形は、上から順に（ａ）電源電圧ＶＤＤＡ 、（ｂ）入力バッファ部２への入力信号Ｓｉｎ、（ｃ）相補信号Ｓｉｎ１ 、（ｄ）相補信号Ｓｉｎ２ 、（ｅ）レベルシフト部３の出力信号ＳＬＳｏｕｔ 、（ｆ）検出信号ＳＶｄｅｔ、（ｇ）レベルシフト回路１１の出力信号Ｓｏｕｔ を表している。
【００２５】
この場合、電源電圧ＶＤＤＡ 、ＶＤＤＢ はそれぞれ３．３Ｖ、５Ｖ一定であるため、入力信号Ｓｉｎに応じて入力バッファ部２から出力される相補信号Ｓｉｎ１ 、Ｓｉｎ２ は、Ｈレベルについて３．３Ｖ、Ｌレベルについて０Ｖの電圧を有している。このＨレベルの電圧３．３Ｖは、レベルシフト部３のＮチャネル型トランジスタＮ３、Ｎ４のしきい値電圧Ｖｔｈ（Ｎ３，Ｎ４） よりも高いので、トランジスタＮ３、Ｎ４は、相補信号Ｓｉｎ１ 、Ｓｉｎ２ に応じて何れか一方がオン、他方がオフとなる相補動作を行う。
【００２６】
その結果、入力信号ＳｉｎがＬレベルの場合には、相補信号Ｓｉｎ１ がＨレベル（３．３Ｖ）、相補信号Ｓｉｎ２ がＬレベル（０Ｖ）となり、出力信号ＳＬＳｏｕｔ はＬレベル（０Ｖ）となる（図２における時刻０から時刻ｔ１まで、時刻ｔ２以降の期間）。また、入力信号ＳｉｎがＨレベルの場合には、相補信号Ｓｉｎ１ がＬレベル（０Ｖ）、相補信号Ｓｉｎ２ がＨレベル（３．３Ｖ）となり、出力信号ＳＬＳｏｕｔ はＨレベル（５Ｖ）となる（図２における時刻ｔ１からｔ２までの期間）。
【００２７】
論理監視部１２においては、相補信号Ｓｉｎ１ 、Ｓｉｎ２ のうち何れか一方が３．３Ｖ（Ｈレベル）の電圧を有しているため、トランジスタＮ６とＮ７の何れか一方がオンとなり、トランジスタＰ６とＰ７の何れか一方がオフとなる。このため、検出信号ＳＶｄｅｔは相補信号Ｓｉｎ１ 、Ｓｉｎ２ の論理によらず常にＬレベルとなり、出力制御部４のラッチ回路２０はデータ通過状態となる。その結果、レベルシフト回路１１の出力信号Ｓｏｕｔ は、上記レベルシフト部３の出力信号ＳＬＳｏｕｔ と等しくなる。
【００２８】
これに対し、図３は、入力信号ＳｉｎがＨレベルの期間において、電源電圧ＶＤＤＡ が一時的に０Ｖまで低下した場合の電圧波形および信号波形を示している。ただし、電源電圧ＶＤＤＢ は５Ｖ一定とする。（ａ）から（ｇ）に示す各信号波形は図２と同様である。
【００２９】
この場合、時刻ｔ３において入力信号ＳｉｎがＬレベルからＨレベルに変化し、さらに時刻ｔ４において電源電圧ＶＤＤＡ が低下し始めるまでの動作は図２と同様である。時刻ｔ４から電源電圧ＶＤＤＡ が低下し始めると、Ｈレベルの論理を有する相補信号Ｓｉｎ２ の電圧もそれに合わせて低下する。そして、時刻ｔ５において電源電圧ＶＤＤＡ が（ＶＤＤＢ −Ｖｔｈ（Ｐ６，Ｐ７） ）（≒Ｖｔｈ（Ｎ６，Ｎ７） ）にまで低下すると、論理監視部１２において、相補信号Ｓｉｎ２ が入力されるトランジスタＰ７がオン、トランジスタＮ７がオフに転じ、検出信号ＳＶｄｅｔがＬレベルからＨレベル（５Ｖ）に変化する。これは、電源電圧ＶＤＤＡ の低下により、論理監視部１２が、Ｈレベルの論理を有する相補信号Ｓｉｎ２ をＬレベルの信号と認識したことによる。
【００３０】
これにより、出力制御部４のラッチ回路２０はデータ保持（ラッチ）状態に移行し、時刻ｔ５から検出信号ＳＶｄｅｔがＬレベルに戻る時刻ｔ８までの間、ラッチ状態への移行直前（時刻ｔ５）にレベルシフト部３から出力されていたＨレベルの出力信号ＳＬＳｏｕｔ を出力信号Ｓｏｕｔ として出力し続ける。つまり、検出信号ＳＶｄｅｔがＨレベルの期間では、レベルシフト部３の出力信号ＳＬＳｏｕｔ は無効化される。
【００３１】
電源電圧ＶＤＤＡ がさらに低下してＶｔｈ（Ｎ３，Ｎ４） に達すると、レベルシフト部３において相補信号Ｓｉｎ２ が入力されるトランジスタＮ４がオフに転じ、トランジスタＮ３、Ｎ４がともにオフの状態となる。この状態は、本来レベルシフト部３の動作として想定されておらず、トランジスタＰ３、Ｐ４のオンオフ状態ひいては出力信号ＳＬＳｏｕｔ の論理は不定となる。また、トランジスタＰ４（Ｎ４）のドレイン電位が中間的な電位となることも考えられ、その場合には出力信号ＳＬＳｏｕｔ の電圧は０Ｖと５Ｖとの間の中間的な電圧となる。この不定状態は、電源電圧ＶＤＤＡ が回復する時刻ｔ７まで続く。
【００３２】
しかしながら、少なくともレベルシフト部３の動作が不定動作となる期間（時刻ｔ６からｔ７までの期間）にあっては、上述したように論理監視部１２がＨレベルの検出信号ＳＶｄｅｔを出力しているため、この不定の出力信号ＳＬＳｏｕｔ は出力制御部４において無効化され、レベルシフト回路１１から出力されることはない。このような協調動作を実現するためには、次の（１）式が成立することが必要となる。
ＶＤＤＢ −Ｖｔｈ（Ｐ６，Ｐ７） ≒Ｖｔｈ（Ｎ６，Ｎ７） ≧Ｖｔｈ（Ｎ３，Ｎ４） …（１）
【００３３】
以上説明したように、本実施形態のレベルシフト回路１１は、レベルシフト部３と同じく電源電圧ＶＤＤＢ の下で動作する論理監視部１２を備えている。この論理監視部１２は、電源電圧ＶＤＤＢ の下で相補信号Ｓｉｎ１ 、Ｓｉｎ２ の論理をともにＬレベルと認識した場合にＨレベルの検出信号ＳＶｄｅｔを出力し、これに応じて出力制御部４は出力信号ＳＬＳｏｕｔ を無効化する。従って、電源電圧ＶＤＤＡ の低下により相補信号Ｓｉｎ１ 、Ｓｉｎ２ の論理がともにＬレベルと認識され、レベルシフト部３が不定動作となっても、その不定論理の信号ＳＬＳｏｕｔ がレベルシフト回路１１から出力されることはなく、レベルシフト回路１１からの誤信号の出力を防止することができる。
【００３４】
この場合、論理監視部１２は、ＮＯＲ回路として構成できる。従って、従来構成とは異なり、電源電圧ＶＤＤＡ 自体を検出し比較するアナログ回路は不要となり、ＩＣ化する場合のチップ占有面積を極力小さくすることができる。また、半導体プロセスの微細化にも対応し易いという利点がある。さらに、ＮＯＲ回路は僅か４つのトランジスタＰ６、Ｐ７、Ｎ６、Ｎ７から構成できるので、チップ占有面積をより一層低減することができる。
【００３５】
本実施形態では、車載用電子制御装置への適用を考えている。これは、電源電圧ＶＤＤＡ は、車載バッテリから車両のイグニッションスイッチを介して供給されるバッテリ電圧を入力として生成されるため、当該イグニッションスイッチを介して電源供給される他の装置の状態および配線インピーダンスにより、バッテリ電圧ひいては電源電圧ＶＤＤＡ が変動し易いからである。レベルシフト回路１１を用いることにより、コストの上昇を抑えつつ誤った論理の信号が出力されることを確実に防止することができる。
【００３６】
なお、本発明は上記し且つ図面に示す実施形態に限定されるものではなく、例えば以下のように変形または拡張が可能である。
レベルシフト回路１１を構成するトランジスタはＦＥＴに限られず、バイポーラトランジスタであっても良い。
出力制御部は、論理監視部１２からＨレベルの検出信号ＳＶｄｅｔが出力されている期間、レベルシフト部３から出力された信号ＳＬＳｏｕｔ を無効化できれば良く、ラッチ回路に替えて２入力のＡＮＤ回路などを用いても良い。
相補信号Ｓｉｎ１ 、Ｓｉｎ２ は、同時にＬレベルになることのみならず、同時にＨレベルになることもないため、論理監視部としてＮＯＲ回路に替えてＥｘＯＲ回路とインバータとの直列回路を用いても良い。
【図面の簡単な説明】
【図１】本発明の一実施形態を示すレベルシフト回路の電気的構成図
【図２】電源電圧ＶＤＤＡ 、ＶＤＤＢ の低下がない場合の電源電圧波形および各信号波形を示す図
【図３】電源電圧ＶＤＤＡ が一時的に低下した場合の電源電圧波形および各信号波形を示す図
【図４】従来技術を示す図１相当図
【符号の説明】
３はレベルシフト部、４は出力制御部、１１はレベルシフト回路、１２は論理監視部（ＮＯＲ回路）、２０はラッチ回路である。

Claims (4)

1. 第１の電源電位と基準電位との間の第１の電源電圧で動作する論理回路から出力される一対の相補信号を、前記第１の電源電位より高い第２の電源電位と前記基準電位との間の第２の電源電圧で動作する回路の信号にレベル変換するレベルシフト回路において、
   前記相補信号をゲート・ソース間電圧またはベース・エミッタ間電圧として入力する一対のトランジスタを備え、この一対のトランジスタの相補動作に応じて前記第２の電源電位と前記基準電位の何れか一方の電位を出力するレベルシフト部と、
   前記第２の電源電圧で動作する論理回路であって、前記相補信号のそれぞれがともに基準電位側の論理レベルである場合に論理異常検出信号を出力する論理監視部と、
   前記論理異常検出信号が出力されている期間、前記レベルシフト部から出力された信号を無効化する出力制御部とから構成されていることを特徴とするレベルシフト回路。
2. 前記論理監視部は、前記相補信号同士のＮＯＲ論理演算を実行するＮＯＲ回路から構成されていることを特徴とする請求項１記載のレベルシフト回路。
3. 前記出力制御部は、前記レベルシフト部から出力される信号をデータ信号とし、前記論理異常検出信号をラッチイネーブル信号とするラッチ回路から構成されていることを特徴とする請求項１または２記載のレベルシフト回路。
4. 車載用電子制御装置において用いられ、前記第１の電源電圧は車載バッテリから電源スイッチを介して供給されるバッテリ電圧を入力として生成され、前記第２の電源電圧は車載バッテリから直接供給されるバッテリ電圧を入力として生成されるものであることを特徴とする請求項１ないし３の何れかに記載のレベルシフト回路。

Images