JP5978791B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5978791B2 JP5978791B2 JP2012133044A JP2012133044A JP5978791B2 JP 5978791 B2 JP5978791 B2 JP 5978791B2 JP 2012133044 A JP2012133044 A JP 2012133044A JP 2012133044 A JP2012133044 A JP 2012133044A JP 5978791 B2 JP5978791 B2 JP 5978791B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- back gate
- semiconductor device
- gate bias
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
例えば、本願の実施形態において、半導体チップ内の中央部が、最も電源電圧の電圧降下の最も大きい領域としたが、それ以外の領域が最も電圧降下が大きい領域である場合にも、本願発明は適用することができる。シンク電流源20は、半導体装置1の中央部でなくとも、最も電圧降下が大きい領域に配置することで、半導体装置内の位置に応じてバックゲートバイアス電圧を調整して閾値電圧を調整することができる。これにより、位置に依存せずMOSトランジスタの動作特性を所定の許容範囲に収めることができる。
また、バックゲートバイアス回路10は、半導体装置1に1つとは限られない、複数個用意しても構わない。例えば、4つ用意する場合において、半導体装置1の四隅に配置することにより、配線W1に均一なバックゲートバイアス電圧を印加することができる。
また、抵抗配線の抵抗値は、固定値に限定されるものではない。各抵抗の抵抗値を調整することで、任意のバイアス電圧を各ウェル領域に印加することもできる。
また、バックゲートバイアス回路10を持たず、配線W1と接続される外部端子を介してバックゲートバイアス電圧を供給することもできる。
また、配線は、ウェル領域の小区画間を接続するものであれば、半導体装置1内を周回する形状に限定されるものでない。例えば、周回する形状であっても、複数に分割されてもよい。さらに、分割された配線同士抵抗で接続されてもよい。
これらにより、印加されるバックゲートバイアス電圧の区分領域は、例えば、格子状など同心状以外の形状にすることができる。さらに、配線同士に接続される抵抗配線の抵抗値を調整することにより、バックゲートバイアス電圧の領域を任意の形状に調整することができる。
また、各配線W1、W2、W3間、および配線W3とシンク電流源20との間に接続される抵抗成分は、抵抗配線R1、R2、R3に限定されない。例えば、半導体装置内で単一のウェル領域を有する構成とすれば、ウェル領域における抵抗成分を利用することもできる。
また、シンク電流源20は、バックゲートバイアス回路10からの電流を引き込めば、接地電圧に引き込むことに限定されない。同様に、ソース電流源は、Pウェル領域用のバックゲートバイアス回路へ電流を供給できれば電源電圧に接続されるものに限られない。
また、バックゲートバイアス回路10の発生させる電圧は、電源電圧より高電圧に限られない。シンク電流源20が電流を引き込めれば、電源電圧より低い電圧でも構わない。同様に、Pウェル領域用のバックゲートバイアス回路の発生させる電圧は、接地電圧より低い電圧に限られない。
10 バックゲートバイアス回路
20 シンク電流源
W1、W2、W3 配線
R1、R2、R3 抵抗配線
Claims (4)
- 複数のMOSトランジスタを搭載する半導体装置において、
前記複数のMOSトランジスタのバックゲート領域をバイアスするバックゲートバイア
ス回路と、
前記バックゲート領域の小区画間を接続する配線であって互いに独立して配置される複
数の金属配線とを備え、
前記複数の金属配線は、前記複数のMOSトランジスタに給電される電源電圧の電圧降
下が互いに異なる領域にそれぞれ配置されてなり、
前記複数の金属配線のうち前記バックゲートバイアス回路の配置位置に最も近い金属配
線は、前記バックゲートバイアス回路に接続されてなることを特徴とする半導体装置。 - 前記バックゲートバイアス回路は、
前記電源電圧の電圧降下が前記半導体装置内の他の領域よりも小さい領域に配置される
ことを特徴とする請求項1に記載の半導体装置。 - 前記複数の金属配線の各々の間を接続する抵抗配線を備えることを特徴とする請求項1
または2に記載の半導体装置。 - 電流源と、
前記電源電圧の電圧降下が前記半導体装置内の他の領域よりも大きい領域に最も近い前
記複数の金属配線のうちの一つと前記電流源との間を接続する抵抗配線と、
を備える、ことを特徴とする請求項1乃至3の何れかに記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012133044A JP5978791B2 (ja) | 2012-06-12 | 2012-06-12 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012133044A JP5978791B2 (ja) | 2012-06-12 | 2012-06-12 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013258266A JP2013258266A (ja) | 2013-12-26 |
JP5978791B2 true JP5978791B2 (ja) | 2016-08-24 |
Family
ID=49954457
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012133044A Active JP5978791B2 (ja) | 2012-06-12 | 2012-06-12 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5978791B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6384210B2 (ja) | 2014-09-02 | 2018-09-05 | 株式会社ソシオネクスト | 半導体装置 |
JP6390343B2 (ja) * | 2014-10-24 | 2018-09-19 | 株式会社ソシオネクスト | 半導体装置および半導体装置の給電方法 |
JP6659478B2 (ja) | 2016-06-17 | 2020-03-04 | キオクシア株式会社 | 半導体記憶装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04352467A (ja) * | 1991-05-30 | 1992-12-07 | Toshiba Corp | Mos型半導体集積回路装置 |
JP3153016B2 (ja) * | 1991-09-18 | 2001-04-03 | 日本電気アイシーマイコンシステム株式会社 | 半導体集積回路 |
JP3110262B2 (ja) * | 1993-11-15 | 2000-11-20 | 松下電器産業株式会社 | 半導体装置及び半導体装置のオペレーティング方法 |
JP3938917B2 (ja) * | 2003-11-12 | 2007-06-27 | 沖電気工業株式会社 | 半導体集積回路装置 |
JP2007103863A (ja) * | 2005-10-07 | 2007-04-19 | Nec Electronics Corp | 半導体デバイス |
JP2008198756A (ja) * | 2007-02-13 | 2008-08-28 | Sharp Corp | 半導体装置、その回路設計システム及びその回路設計方法 |
-
2012
- 2012-06-12 JP JP2012133044A patent/JP5978791B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013258266A (ja) | 2013-12-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5190913B2 (ja) | 半導体集積回路装置 | |
JP6174260B2 (ja) | マルチダイに対する精細な粒度の集積型電圧調整 | |
US8174052B2 (en) | Standard cell libraries and integrated circuit including standard cells | |
US9343458B2 (en) | Isolation structure for ESD device | |
US7698680B2 (en) | Engineering change order cell and method for arranging and routing the same | |
US10157910B2 (en) | Circuits and structures including tap cells and fabrication methods thereof | |
TWI525780B (zh) | 在作用區域上標準單元全域佈線通道 | |
US9379100B2 (en) | Semiconductor integrated circuit device | |
JP5978791B2 (ja) | 半導体装置 | |
US10748933B2 (en) | Semiconductor device | |
US20110051299A1 (en) | Semiconductor integrated circuit | |
JP6384210B2 (ja) | 半導体装置 | |
JP2013120852A (ja) | スタンダードセル、および、半導体集積回路 | |
KR100835425B1 (ko) | Mtcmos반도체 집적회로 | |
KR20170132371A (ko) | 정전기 방전 보호 회로를 구비한 반도체 집적 회로 장치 | |
KR102403383B1 (ko) | 소스 저항기를 갖는 반도체 디바이스 및 그 제조 방법 | |
JP2006313814A (ja) | 半導体装置 | |
JP4620387B2 (ja) | 半導体保護装置 | |
JP2010225782A (ja) | 半導体集積回路装置 | |
US8637906B2 (en) | Semiconductor integrated circuit having polysilicon members | |
TWI720336B (zh) | 在採用高密度金屬佈線中之高效能電池設計 | |
WO2012063378A1 (ja) | 半導体集積回路 | |
JP6390343B2 (ja) | 半導体装置および半導体装置の給電方法 | |
KR20110108542A (ko) | 일정 기준 전류에 대해 면적을 줄일 수 있는 기준 전압 발생기 | |
TWI410185B (zh) | 參考電壓/電流產生系統之佈局 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150225 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20150605 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20151215 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20151217 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160413 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160419 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160610 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160628 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160711 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5978791 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |