TWI720336B - 在採用高密度金屬佈線中之高效能電池設計 - Google Patents

在採用高密度金屬佈線中之高效能電池設計 Download PDF

Info

Publication number
TWI720336B
TWI720336B TW107129757A TW107129757A TWI720336B TW I720336 B TWI720336 B TW I720336B TW 107129757 A TW107129757 A TW 107129757A TW 107129757 A TW107129757 A TW 107129757A TW I720336 B TWI720336 B TW I720336B
Authority
TW
Taiwan
Prior art keywords
metal
contact point
interconnection
doped region
bridge
Prior art date
Application number
TW107129757A
Other languages
English (en)
Other versions
TW201921682A (zh
Inventor
瑞努普拉斯德 海梅斯
林赫晶
方 馮
向東 陳
凡努格柏爾 柏納巴里
Original Assignee
美商高通公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商高通公司 filed Critical 美商高通公司
Publication of TW201921682A publication Critical patent/TW201921682A/zh
Application granted granted Critical
Publication of TWI720336B publication Critical patent/TWI720336B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

在某些態樣中，一種半導體晶粒包括一第一摻雜區域、一第二摻雜區域，及自一第一線路中間(MOL)層形成之一互連件，其中該互連件將該第一摻雜區域電耦合至該第二摻雜區域。該半導體晶粒亦包括自一第一互連金屬層形成的一第一金屬線路，及將該互連件電耦合至該第一金屬線路的一第一通孔。

Description

在採用高密度金屬佈線中之高效能電池設計
本發明之態樣大致係關於晶粒上之金屬佈線，且更特定言之係關於減小由高密度金屬佈線所引起之寄生電容。
半導體晶粒通常包括許多電池，其中各電池包括經互連以形成電路(例如，邏輯閘極)之兩個或多於兩個電晶體。在深亞微米技術中，電池內金屬佈線的密度較高。高密度金屬佈線可導致嚴重寄生電容，其不利地影響電池效能。
以下呈現一或多個實施例之簡化概述，以便提供對此等實施例之基本理解。此概述並非所有預期實施例之廣泛綜述，而是既不意欲識別所有實施例之關鍵或重要要素，亦不意欲描繪任何或所有實施例之範疇。其唯一目的在於將一或多個實施例的一些概念以簡化形式呈現為稍後呈現之更詳細描述的序言。
根據一第一態樣，提供一種半導體晶粒。該半導體晶粒包括一第一摻雜區域、一第二摻雜區域，及自一第一線路中間(middle of line；MOL)層形成之一互連件，其中該互連件將該第一摻雜區域電耦合至該第二摻雜區域。該半導體晶粒亦包括自一第一互連金屬層形成的一第一金屬線路，及將該互連件電耦合至該第一金屬線路的一第一通孔。
根據一第二態樣，提供一種半導體晶粒。該半導體晶粒包括具有一汲極的一N型場效電晶體(N-type field effect transistor；NFET)、具有一汲極的一P型場效電晶體(P-type field effect transistor；PFET)，及自一第一線路中間(MOL)層形成之一互連件，其中該互連件將該NFET之該汲極電耦合至該PFET之該汲極。該半導體晶粒亦包括自一第一互連金屬層形成的一第一金屬線路，及將該互連件電耦合至該第一金屬線路的一第一通孔。
相關申請案之交叉參考
本申請案主張2017年9月18日在美國專利及商標局中申請的非臨時申請案第15/707,807號的優先權及權益。
以下結合隨附圖式所闡述之詳細描述意欲作為對各種組態之描述，且並不意欲表示可實踐本文所描述之概念的僅有組態。出於提供對各種概念之透徹理解的目的，詳細描述包括特定細節。然而，對於熟習此項技術者而言，以下情形將為顯而易見的：可在無此等特定細節之情況下實踐此等概念。在一些情況下，熟知結構及組件係以方塊圖形式展示，以便避免混淆此類概念。
半導體晶粒在晶粒之線路後端(back end of line；BEOL)包括多個互連金屬層，其中鄰近互連金屬層由一或多個絕緣層分隔開。不同互連金屬層可包括銅及/或其他金屬材料或複合物，且可使用通孔及/或其他結構互連件。最底部互連金屬層可標記為M0或M1。以下描述使用最底部互連金屬層標記為M0之慣例。
晶粒亦包括在晶粒之線路前端(front end of line；FEOL)中形成之電晶體，其在BEOL下方。電晶體可使用平面製程及/或非平面製程構造在晶粒之基板上。電晶體可包括平面場效電晶體、FinFET，及/或其他類型之電晶體。兩個或多於兩個電晶體可分組在一起以形成電池，其中該電池中之電晶體經互連以形成電路(例如，邏輯閘極、多工器等)。
晶粒亦包括BEOL與FEOL之間的線路中間(middle of line；MOL)中的接觸點。如下文進一步論述，MOL中之接觸點係用於將電晶體電耦合至BEOL中之互連金屬層。接觸點可包括鎢及/或其他導電材料或複合物。
在深亞微米技術中，互連金屬層M0及M1係用於形成金屬線路，以用於電池內金屬佈線。在某些態樣中，金屬層M0係用於形成單向金屬線路，其沿一橫向方向延展(延伸)，且金屬層M1 (其處於金屬層M0上方)係用於形成單向金屬線路，其沿大體上與金屬層M0中之金屬線路之橫向方向垂直的一橫向方向延展(延伸)。如本文所使用，術語「側面」係指相對於晶粒之基板水平的一方向。單向金屬線路之使用允許先進製程實現更高解析度。
在深亞微米技術中，由於在金屬層M0及金屬層M1中，金屬線路之間的間距之數量級為幾十奈米，因此金屬佈線密度較高。高密度佈線可導致嚴重寄生電容，其不利地影響電池效能。在下文中參考圖1論述此之實例。
圖1示出晶粒上之例示性電池的一部分的側視圖。在此實例中，電池包括N型場效電晶體(NFET)及P型場效電晶體(PFET)，其經互連以形成反相器，其中NFET及PFET之閘極在反相器之輸入處耦接至一起，且NFET及PFET之汲極在反相器之輸出處耦接至一起。
如圖1中所示，電池包括NFET之N型摻雜區域110，及PFET之P型摻雜區域115。在以下論述中，N型摻雜區域110簡稱為N區域110，且P型摻雜區域115簡稱為P區域115。
在此實例中，N區域110充當NFET之汲極，且P區域115充當PFET之汲極。N區域110及P區域115可使用擴散、佈植、電漿摻雜、原位摻雜及/或其他另外摻雜技術摻雜。
電池包括形成於NFET之N區域110之上的接觸點120，及形成於PFET之P區域115之上的接觸點125。接觸點120及125係自第一MOL接觸層形成(例如，使用光微影及蝕刻製程)。第一MOL接觸層亦可被稱作MD層、CA層，或另外術語。接觸點120及125各別地提供用於N區域110及P區域115之電接觸。
接觸點120及125電耦合至自金屬層M1 (例如，使用光微影及蝕刻製程)形成之輸出金屬線路160。更明確而言，N區域110之接觸點120藉由包括通孔130、自金屬層M0 (例如，使用光微影及蝕刻製程)形成之第一金屬線路140，及通孔150之結構，電耦合至輸出金屬線路160。通孔130將接觸點120耦接至第一金屬線路140，且通孔150將第一金屬線路140耦接至輸出金屬線路160。P區域115之接觸點125藉由包括通孔135、自金屬層M0 (例如，使用光微影及蝕刻製程)形成之第二金屬線路145，及通孔155之結構，電耦合至輸出金屬線路160。通孔135將接觸點125耦接至第二金屬線路145，且通孔155將第二金屬線路145耦接至輸出金屬線路160。
因此，N區域110及P區域115在金屬層M1中之輸出金屬線路160處耦接至一起。由於在此實例中，N區域110充當NFET之汲極，且P區域115充當PFET之汲極，因此NFET及PFET汲極在輸出線路160處耦接至一起，其提供由NFET及PFET形成的反相器之輸出。
電池亦包括閘極接觸點165、自金屬層M0形成之第三金屬線路175，及將閘極接觸點165耦接至第三金屬線路175的通孔170。第三金屬線路175藉由通孔(圖1中未示出)耦接至自金屬層M1形成的輸入金屬線路(圖1中未示出)。閘極接觸點165可由第二MOL接觸層跨越閘極形成(例如，使用光微影及蝕刻製程)。如下文進一步論述，圖2A中示出閘極之實例。第二MOL接觸層亦可被稱作MP層、CB層或另外術語。
如上文所論述，對於深亞微米技術，金屬層M0中之金屬線路之間之空間較小(例如，數量級為幾十奈米)。因此，在金屬層M0處，電池之輸出金屬佈線極為貼近電池之輸入金屬佈線。金屬層M0處輸出金屬佈線與輸入金屬佈線的極為貼近導致在金屬佈線之間的較大寄生電容。在圖1中，金屬層M0中的第一金屬線路140與第三金屬線路175之間的寄生電容標記為Cp1，且金屬層M0中的第二金屬線路145與第三金屬線路175之間的寄生電容標記為Cp2。較大寄生電容可嚴重劣化電池之效能。
圖2A示出電池內上至金屬層M0的金屬佈線之俯視圖。更明確而言，圖2A示出N區域110及P區域115、接觸點120、125及165、通孔130、135及170，及第一、第二及第三金屬線路140、145及175的俯視圖。在此實例中，電池亦包括自金屬層M0形成之第四金屬線路220，其在圖1中未示出。應注意第一、第二及第三金屬線路140、145及175下方之結構以虛線示出。如圖2A中示出，電池亦包括沿橫向方向延伸之閘極225。閘極225由PFET及NFET共用，其中閘極225一部分處於PFET內，且閘極225之另外部分處於NFET內。電池亦包括P摻雜區域215，其充當PFET之源極，且位於閘極225的與P摻雜區域115相對的一側上。PFET之源極可經由豎直互連結構(未示出)耦接至晶粒之電壓電源軌。電池亦包括N摻雜區域210，其充當NFET之源極，且位於閘極225的與N摻雜區域110相對的一側上。NFET之源極可經由豎直互連結構(未示出)耦接至晶粒之接地軌。
如圖2A中所示，輸出金屬佈線中之第一金屬線路140及輸入金屬佈線中之第三金屬線路175沿水平方向彼此平行地延展，其實質上增加第一金屬線路140與第三金屬線路175之間的寄生電容Cp1。
圖2B示出電池內自金屬層M0至金屬層M1的金屬佈線之俯視圖。更明確而言，圖2B示出第一、第二、第三及第四金屬線路140、145、175及220、通孔150及155，及輸出線路160之俯視圖。圖2B亦示出輸入線路240 (其在金屬層M1中)及將第三金屬線路175耦接至輸入線路240的通孔230。應注意，輸出線路160及輸入線路240下方之結構係以虛線示出。
圖2A及圖2B中之較大箭頭指示圖1中示出之電池側視圖中查看電池之方向。
因此，上文所論述之電池中之高密度金屬佈線導致在金屬層M0處的輸入及輸出金屬佈線之間的較大寄生電容。因此，存在減小歸因於高密度金屬佈線之較高寄生電容，以改良電池效能的需要。
如下文進一步論述，本發明之實施例藉由將輸出金屬佈線之一部分下移至寄生電容較不佔優勢的MOL中，減小上文所論述之寄生電容。
圖3根據本發明之態樣示出具有減小的寄生電容的電池之側視圖。上文參考圖1所論述之電池包括NFET及PFET。
代替經由第一金屬線路140將N區域110佈線至輸出線路160，圖3中之電池包括在MOL中形成之互連件310，其將NFET之N區域110電耦合至PFET之P區域115。換言之，互連件310在MOL中提供N區域110與P區域115之間的電連接(金屬佈線)。由於互連件310在MOL中將N區域110耦接至P區域115，因此N區域110並不需要經由圖1中示出之第一金屬線路140電耦合至輸出線路160。因此，第一金屬線路140不再為輸出金屬佈線之一部分。此實質上移除上文所論述的輸入金屬佈線與輸出金屬佈線之間的寄生電容Cp1。
因此，金屬層M0處的輸出金屬佈線與輸入金屬佈線之間的寄生電容減小(例如，30%)，藉此改進電池之效能(例如，5%)。在此實例中，藉由使用互連件310在MOL中耦接N區域與P區域，圖1中示出之寄生電容Cp1實質上被移除。互連件310可由上文所論述之第一MOL接觸層形成，其為用於形成接觸點120及125的同一MOL接觸層。
因此，本發明之態樣在MOL中提供NFET之N區域與PFET之P區域之間的金屬佈線，以減小金屬層M0處的寄生電容。
圖4A根據本發明之某些態樣示出電池內上至金屬層M0的金屬佈線之俯視圖。更明確而言，圖4A示出金屬層M0中之N區域110及210、P區域115及215、閘極225、接觸點120、125及165、通孔135及170，及金屬線路140、145、175及220的俯視圖。應注意金屬線路140、145、175及220下方之結構係以虛線示出。
圖4A亦示出互連件310，其沿實質上與金屬線路140、145、175及220的方向垂直的方向延伸。在此實例中，互連件310之長度橫跨N區域110的接觸點120與P區域115的接觸點125之間的距離。此外，在此實例中，互連件310沿水平方向(即，與金屬層M0中的金屬線路相同的橫向方向)與接觸點120及125間隔開。舉例而言，此可歸因於防止直接將互連件310置放在接觸點120與125之間的佈侷限制而實現。在某些態樣中，接觸點120及125，及互連件310係共面的。
如圖4A中所示，電池亦包括第一橋接器410及第二橋接器415。第一橋接器410安置於N區域110的接觸點120與互連件310之間，且將接觸點120電耦合至互連件310。在一個實例中，第一橋接器410可由上文所論述之第二MOL接觸層形成。在此實例中，第二MOL接觸層可與用於形成接觸點120的第一MOL接觸層共面。應瞭解本發明不限於此實例，且可使用另外MOL層形成第一橋接器410。
第一橋接器410之第一端接觸該接觸點120，且橋接器410之第二端接觸該互連件310。舉例而言，第一橋接器410之第一端可接觸該接觸點120之側壁，且第一橋接器410之第二端可接觸該互連件310之側壁。
第二橋接器415安置於P區域115的接觸點125與互連件310之間，且將接觸點125電耦合至互連件310。第二橋接器415可形成於上文所論述之第二MOL接觸層，或另外MOL層中。
第一橋接器415之第一端接觸該接觸點125，且橋接器410之第二端接觸該互連件310。舉例而言，第二橋接器415之第一端可接觸該接觸點125之側壁，且第二橋接器415之第二端可接觸該互連件310之側壁。
因此，在此實例中，N區域110之接觸120經由互連件310及第一橋接器410及第二橋接器415電耦合至MOL中之P區域115的接觸點125。
如圖4A中所示，電池亦包括通孔135，其將互連件310電耦合至金屬層M0中之第二金屬線路145。在此實例中並不存在用於將N區域110之接觸點120耦接至圖2A中之第一金屬線路140的通孔130。此係因為N區域110之接觸點120現經由MOL中之互連件310電耦合至輸出線路160。因此，第一金屬線路140不再為電池的輸出金屬佈線之一部分。此實質上移除上文所論述的輸入金屬佈線與輸出金屬佈線之間的寄生電容Cp1。圖3中未示出第一金屬線路140，此係因為其不再為輸出金屬佈線之部分。
圖4B根據本發明之某些態樣示出自金屬層M0至金屬層M1的金屬佈線之俯視圖。更明確而言，圖4B示出第一、第二、第三及第四金屬線路140、145、175及220、通孔230及155、輸出線路160，及輸入線路240的俯視圖。在此實例中，並不存在用於將第一金屬線路140耦接至圖2B中之輸出線路160的通孔150。如上文所論述，此係因為第一金屬線路140不再為輸出金屬佈線之部分。此外，在此實例中，輸出金屬線路160並不跨越該第一金屬線路140延伸。
圖5A根據本發明之其他態樣示出電池內上至金屬層M0的金屬佈線之俯視圖。與圖4A中示出之電池相似，圖5A中之電池包括N區域110及210、P區域115及215、閘極225、接觸點120、125及165、通孔135及170、第一橋接器410及第二橋接器415，及互連件310。如上文所論述，互連件310電耦合MOL中之N區域110及P區域115。
在圖5A中示出之實例中，圖4A中示出之金屬線路145、175及220沿豎直方向經切割。更明確而言，圖4A中示出之金屬線路175經切割以形成金屬線路510及515。由於其係藉由切割金屬線路175形成，因此金屬線路510及515沿共用線路橫向延伸，且由間隙512間隔開。圖4A中示出之金屬線路220經切割以形成金屬線路520及525。金屬線路520及525沿共用線路橫向延伸，且由間隙522間隔開。最後，圖4A中示出之金屬線路145經切割以形成金屬線路530及535。金屬線路530及535沿共用線路橫向延伸，且由間隙532間隔開。在此實例中，舉例而言，金屬線路145、175及220可在光微影製程中使用切割光罩切割。
如圖5A中所示，通孔135將互連件310電耦合至金屬線路535 (其係藉由切割金屬線路145形成)。在此實例中，電池亦包括通孔540，其將互連件310電耦合至金屬線路515。如下文進一步論述，輸出金屬佈線在此實例中亦包括金屬線路515。通孔170將閘極接觸點165電耦合至金屬線路510，其為輸入金屬佈線的一部分。儘管金屬線路510與515之間存在一些寄生電容，但該寄生電容相較於上文所論述之寄生電容Cp1小得多。此係因為金屬線路510之一端鄰近於金屬線路515之一端，其產生相對較小電容。相反地，在圖2A中之金屬線路140及金屬線路175沿水平方向彼此平行地延展，其實質上增加寄生電容Cp1。
圖5B根據本發明之某些態樣示出電池內自金屬層M0至金屬層M1的金屬佈線之俯視圖。更明確而言，圖5B示出金屬層M0中之金屬線路140、510、515、520、525、530及535的俯視圖。圖5B亦示出輸出線路160及輸入線路240之俯視圖，其皆在金屬層M1中。
如圖5B中所示，通孔155將金屬線路535耦接至輸出線路160，且通孔230將金屬線路510耦接至輸入線路240。在此實例中，電池亦包括通孔555，其將金屬線路515耦接至輸出線路160。在此實例中，輸出金屬佈線包括將互連件310耦接至輸出線路160的兩個結構。第一結構包括通孔135 (圖5A中示出)、金屬線路535及通孔155，且第二結構包括通孔540 (圖5A中示出)、金屬線路515及通孔555。
在某些態樣中，可省略將互連件310耦接至輸出金屬線路160的第一結構。就此而言，圖6A及圖6B示出了圖5A及圖5B中之電池，其中省略將互連件310耦接至輸出金屬線路160的第一結構。更明確而言，省略將互連件310耦接至金屬線路535的通孔135，且省略將金屬線路535耦接至輸出線路160的通孔155。因此，在此實例中，互連件310經由通孔540、金屬線路515及通孔555耦接至輸出線路160。
儘管上文使用BEOL中之最底部互連金屬層標記為M0之慣例描述本發明之態樣，但應瞭解本發明不限於此慣例。舉例而言，本發明亦覆蓋BEOL中之最底部金屬層標記為M1的慣例。在此實例中，上文所論述之M0及M1金屬層各別地標記為M1及M2。此外，應瞭解本發明不限於上文使用之術語以描述本發明之態樣。舉例而言，線路中間(MOL)亦可被稱作線路中間端(middle end of line；MEOL)或另外術語。
儘管上文使用區域110係N型摻雜且區域115係P型摻雜的實例描述本發明之態樣，但應瞭解本發明不限於此實例。舉例而言，區域110可為P型摻雜且區域115可為N型摻雜、區域110及115皆可為N型摻雜，或區域110及115皆可為P型摻雜。
應瞭解，上文所論述之例示性結構易經受實體晶片上的較小程度製程變化，其在半導體製造製程中不可避免。因此，上文所述之例示性結構意欲覆蓋歸因於用於製造晶片的製造製程之製程變化，自例示性結構略微改變之實體晶片上的結構。
在本發明內，術語「共面的」並不需要兩層具有同一厚度以共面。相反地，術語「共面的」意欲覆蓋以相對於晶粒之基板水平的共用平面相交的兩層。
在本發明內，字組「例示性」被用以意謂「充當實例、例子或說明」。在本文中描述為「例示性」之任何實施例或態樣未必解釋為比本發明之其他態樣較佳或有利。同樣地，術語「態樣」不要求本發明之所有態樣皆包括所論述之特徵、優勢或操作模式。術語「電耦合」在本文中用以指代兩個結構之間的直接或間接電氣耦接。
提供本發明之先前描述以使任何熟習此項技術者能夠製造或使用本發明。熟習此項技術者將易於理解對本發明之各種修改，且本文所定義之一般原理可在不背離本發明之精神或範疇的情況下應用於其他變體。因此，本發明並不意欲限於本文中所描述之實例，而應符合與本文中所揭示之原理及新穎特徵相一致的最廣泛範疇。
110‧‧‧N型摻雜區域115‧‧‧P型摻雜區域120‧‧‧接觸點125‧‧‧接觸點130‧‧‧通孔135‧‧‧通孔140‧‧‧第一金屬線路145‧‧‧第二金屬線路150‧‧‧通孔155‧‧‧通孔160‧‧‧輸出線路/輸出金屬線路165‧‧‧閘極接觸點170‧‧‧通孔175‧‧‧第三金屬線路210‧‧‧N摻雜區域215‧‧‧P摻雜區域220‧‧‧第四金屬線路225‧‧‧閘極230‧‧‧通孔240‧‧‧輸入線路310‧‧‧互連件410‧‧‧第一橋接器415‧‧‧第二橋接器510‧‧‧金屬線路512‧‧‧間隙515‧‧‧金屬線路520‧‧‧金屬線路522‧‧‧間隙525‧‧‧金屬線路530‧‧‧金屬線路532‧‧‧間隙535‧‧‧金屬線路540‧‧‧通孔555‧‧‧通孔Cp1‧‧‧寄生電容Cp2‧‧‧寄生電容M0‧‧‧互連金屬層M1‧‧‧互連金屬層
圖1示出根據本發明之某些態樣之導致寄生電容的電池內金屬佈線的實例的側視圖。
圖2A示出根據本發明之某些態樣之電池內金屬佈線之一部分的俯視圖。
圖2B示出根據本發明之某些態樣之電池內金屬佈線之另一部分的俯視圖。
圖3示出根據本發明之某些態樣之具有減小之寄生電容的電池內金屬佈線的實例的側視圖。
圖4A示出根據本發明之某些態樣之圖3中之金屬佈線之一部分的俯視圖。
圖4B示出根據本發明之某些態樣之圖3中之金屬佈線之另一部分的俯視圖。
圖5A示出根據本發明之某些態樣之具有減小之寄生電容的金屬佈線的第二實例之一部分的俯視圖。
圖5B示出根據本發明之某些態樣之金屬佈線之第二實例的另一部分的俯視圖。
圖6A示出根據本發明之某些態樣之具有減小之寄生電容的金屬佈線的第三實例之一部分的俯視圖。
圖6B示出根據本發明之某些態樣之金屬佈線的第三實例之另一部分的俯視圖。
110‧‧‧N型摻雜區域
115‧‧‧P型摻雜區域
135‧‧‧通孔
145‧‧‧第二金屬線路
155‧‧‧通孔
160‧‧‧輸出線路/輸出金屬線路
170‧‧‧通孔
175‧‧‧第三金屬線路
310‧‧‧互連件
Cp2‧‧‧寄生電容
M1‧‧‧互連金屬層
M0‧‧‧互連金屬層

Claims (13)

  1. 一種半導體晶粒，其包含：一第一摻雜區域；一第二摻雜區域；在該第一摻雜區域之上的一第一接觸點；在該第二摻雜區域之上的一第二接觸點，其中該第一接觸點及該第二接觸點係在該半導體晶粒之一第一接觸點線路中間(MOL)層中；一互連件，其自該第一接觸點MOL層形成，其中該互連件沿一第一橫向方向與該第一接觸點及該第二接觸點間隔開，及該互連件沿與該第一橫向方向垂直的一第二橫向方向延伸；該第一接觸點與該互連件之間之一第一橋接器，其中該第一橋接器將該第一接觸點電耦合至該互連件；該第二接觸點與該互連件之間之一第二橋接器，其中該第二橋接器將該第二接觸點電耦合至該互連件；一第一金屬線路，其自一第一互連金屬層形成；及一第一通孔，其將該互連件電耦合至該第一金屬線路；其中該第一接觸點及該第二接觸點自該第一接觸點MOL層形成，及該第一橋接器及該第二橋接器自一第二MOL層形成。
  2. 如請求項1之半導體晶粒，其中該第一摻雜區域包含一N型摻雜區域，且該第二摻雜區域包含一P型摻雜區域。
  3. 一種半導體晶粒，其包含：一第一摻雜區域；一第二摻雜區域；在該第一摻雜區域之上的一第一接觸點；在該第二摻雜區域之上的一第二接觸點，其中該第一接觸點及該第二接觸點係在該半導體晶粒之一第一接觸點線路中間(MOL)層中；一互連件，其自該第一接觸點MOL層形成，其中該互連件沿一第一橫向方向與該第一接觸點及該第二接觸點間隔開，及該互連件沿與該第一橫向方向垂直的一第二橫向方向延伸；該第一接觸點與該互連件之間之一第一橋接器，其中該第一橋接器將該第一接觸點電耦合至該互連件；該第二接觸點與該互連件之間之一第二橋接器，其中該第二橋接器將該第二接觸點電耦合至該互連件；一第一金屬線路，其自一第一互連金屬層形成；一第一通孔，其將該互連件電耦合至該第一金屬線路；一閘極；跨越該閘極之一閘極接觸點；一第二金屬線路，其自該第一互連金屬層形成；及一第二通孔，其將該閘極接觸點電耦合至該第二金屬線路，其中該第一金屬線路及該第二金屬線路沿一共用線路延伸，且該第一金屬線路與該第二金屬線路係藉由一間隙間隔開。
  4. 如請求項3之半導體晶粒，其中該第一金屬線路與該第二金屬線路沿 一相同橫向方向延伸。
  5. 一種半導體晶粒，其包含：一第一摻雜區域；一第二摻雜區域；在該第一摻雜區域之上的一第一接觸點；在該第二摻雜區域之上的一第二接觸點，其中該第一接觸點及該第二接觸點係在該半導體晶粒之一第一接觸點線路中間(MOL)層中；一互連件，其自該第一接觸點MOL層形成，其中該互連件沿一第一橫向方向與該第一接觸點及該第二接觸點間隔開，及該互連件沿與該第一橫向方向垂直的一第二橫向方向延伸；該第一接觸點與該互連件之間之一第一橋接器，其中該第一橋接器將該第一接觸點電耦合至該互連件；該第二接觸點與該互連件之間之一第二橋接器，其中該第二橋接器將該第二接觸點電耦合至該互連件；一第一金屬線路，其自一第一互連金屬層形成；一第一通孔，其將該互連件電耦合至該第一金屬線路；一閘極；跨越該閘極之一閘極接觸點；一第二金屬線路，其自該第一互連金屬層形成；一第二通孔，其將該閘極接觸點電耦合至該第二金屬線路；一輸入金屬線路，其自一第二互連金屬層形成；一第三通孔，其將該第二金屬線路電耦合至該輸入金屬線路； 一輸出金屬線路，其自該第二互連金屬層形成；及一第四通孔，其將該第一金屬線路電耦合至該輸出金屬線路。
  6. 如請求項5之半導體晶粒，其中該第一摻雜區域包含一NFET之一N型摻雜區域，且該第二摻雜區域包含一PFET之一P型摻雜區域。
  7. 如請求項5之半導體晶粒，其中該第一金屬線路及該第二金屬線路沿該第一橫向方向延伸，且該輸入金屬線路及該輸出金屬線路沿該第二橫向方向延伸。
  8. 如請求項1之半導體晶粒，其進一步包含：一第二金屬線路，其自該第一互連金屬層形成；及一第二通孔，其將該互連件電耦合至該第二金屬線路。
  9. 如請求項8之半導體晶粒，其進一步包含：一輸出金屬線路，其自一第二互連金屬層形成；一第三通孔，其將該第一金屬線路電耦合至該輸出金屬線路；及一第四通孔，其將該第二金屬線路電耦合至該輸出金屬線路。
  10. 如請求項9之半導體晶粒，其中該第一金屬線路及該第二金屬線路沿該第一橫向方向延伸，且該輸出金屬線路沿該第二橫向方向延伸。
  11. 一種半導體晶粒，其包含： 一N型場效電晶體(NFET)，其具有一汲極；一P型場效電晶體(PFET)，其具有一汲極，其中該NFET及該PFET具有一共用閘極，且該NFET及該PFET經互連以形成一反相器；一互連件，其自一第一線路中間(MOL)層形成，其中該互連件將該NFET之該汲極電耦合至該PFET之該汲極；一第一金屬線路，其自一第一互連金屬層形成；一第一通孔，其將該互連件電耦合至該第一金屬線路；跨越該閘極之一閘極接觸點，其中該閘極接觸點係自一第二MOL層形成；一第二金屬線路，其自該第一互連金屬層形成；及一第二通孔，其將該閘極接觸點電耦合至該第二金屬線路；其中該第一金屬線路及該第二金屬線路沿一共用線路延伸，且該第一金屬線路與該第二金屬線路係藉由一間隙間隔開。
  12. 如請求項1之半導體晶粒，其中該第一橋接器及該第二橋接器沿該第一橫向方向延伸。
  13. 如請求項12之半導體晶粒，其中該第一接觸點及該第二接觸點、該第一橋接器及該第二橋接器及該互連件係共面的。
TW107129757A 2017-09-18 2018-08-27 在採用高密度金屬佈線中之高效能電池設計 TWI720336B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/707,807 2017-09-18
US15/707,807 US10692808B2 (en) 2017-09-18 2017-09-18 High performance cell design in a technology with high density metal routing

Publications (2)

Publication Number Publication Date
TW201921682A TW201921682A (zh) 2019-06-01
TWI720336B true TWI720336B (zh) 2021-03-01

Family

ID=63556450

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107129757A TWI720336B (zh) 2017-09-18 2018-08-27 在採用高密度金屬佈線中之高效能電池設計

Country Status (6)

Country Link
US (1) US10692808B2 (zh)
EP (1) EP3685437A1 (zh)
CN (1) CN111095554A (zh)
SG (1) SG11202001363YA (zh)
TW (1) TWI720336B (zh)
WO (1) WO2019055199A1 (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170244394A1 (en) * 2016-02-23 2017-08-24 Samsung Electronics Co., Ltd. Semiconductor device

Family Cites Families (106)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4609931A (en) 1981-07-17 1986-09-02 Tokyo Shibaura Denki Kabushiki Kaisha Input protection MOS semiconductor device with zener breakdown mechanism
US4570176A (en) 1984-04-16 1986-02-11 At&T Bell Laboratories CMOS Cell array with transistor isolation
US4851892A (en) 1987-09-08 1989-07-25 Motorola, Inc. Standard cell array having fake gate for isolating devices from supply voltages
US5082796A (en) 1990-07-24 1992-01-21 National Semiconductor Corporation Use of polysilicon layer for local interconnect in a CMOS or BiCMOS technology incorporating sidewall spacers
JP2953192B2 (ja) 1991-05-29 1999-09-27 日本電気株式会社 半導体集積回路
US5376585A (en) 1992-09-25 1994-12-27 Texas Instruments Incorporated Method for forming titanium tungsten local interconnect for integrated circuits
US5360757A (en) 1993-03-03 1994-11-01 Motorola, Inc. Process for fabricating a self aligned interconnect structure in a semiconductor device
US5834820A (en) 1995-10-13 1998-11-10 Micron Technology, Inc. Circuit for providing isolation of integrated circuit active areas
KR100229577B1 (ko) 1996-01-31 1999-11-15 포만 제프리 엘 게이트 어레이 셀 및 이것을 포함한 집적 회로 칩
JP2914292B2 (ja) 1996-04-25 1999-06-28 日本電気株式会社 半導体装置
KR100189750B1 (ko) 1996-07-29 1999-06-01 구본준 네가티브 피드백 수단을 갖는 래치타입 감지 증폭부
US6147857A (en) 1997-10-07 2000-11-14 E. R. W. Optional on chip power supply bypass capacitor
JP3237110B2 (ja) 1998-03-24 2001-12-10 日本電気株式会社 半導体装置
JP4501164B2 (ja) 1998-05-01 2010-07-14 ソニー株式会社 半導体記憶装置
US5915199A (en) 1998-06-04 1999-06-22 Sharp Microelectronics Technology, Inc. Method for manufacturing a CMOS self-aligned strapped interconnection
DE19907921C1 (de) 1999-02-24 2000-09-28 Siemens Ag Halbleiterspeicheranordnung mit Dummy-Bauelementen auf durchgehenden Diffusionsgebieten
JP2001127169A (ja) 1999-10-27 2001-05-11 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6536028B1 (en) 2000-03-14 2003-03-18 Ammocore Technologies, Inc. Standard block architecture for integrated circuit design
US6534805B1 (en) 2001-04-09 2003-03-18 Cypress Semiconductor Corp. SRAM cell design
JP2003100899A (ja) 2001-09-27 2003-04-04 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2003243531A (ja) 2002-02-13 2003-08-29 Mitsubishi Electric Corp 半導体装置およびその製造方法
TW546771B (en) 2002-05-13 2003-08-11 Nanya Technology Corp Manufacturing method of dual damascene structure
JP4233381B2 (ja) 2003-05-21 2009-03-04 株式会社ルネサステクノロジ 半導体装置とその製造方法
US6767827B1 (en) 2003-06-11 2004-07-27 Advanced Micro Devices, Inc. Method for forming dual inlaid structures for IC interconnections
US6969952B2 (en) 2003-08-01 2005-11-29 Hewlett-Packard Development Company, L.P. System and method for automatically routing power for an integrated circuit
JP2006059978A (ja) 2004-08-19 2006-03-02 Toshiba Corp 半導体装置
JP2006059939A (ja) 2004-08-19 2006-03-02 Fujitsu Ltd Ｍｉｓキャパシタおよびｍｉｓキャパシタ作成方法
US7335583B2 (en) 2004-09-30 2008-02-26 Intel Corporation Isolating semiconductor device structures
US7345330B2 (en) 2004-12-09 2008-03-18 Omnivision Technologies, Inc. Local interconnect structure and method for a CMOS image sensor
US7476920B2 (en) 2004-12-15 2009-01-13 Infineon Technologies Ag 6F2 access transistor arrangement and semiconductor memory device
JP4309369B2 (ja) 2005-03-30 2009-08-05 エルピーダメモリ株式会社 半導体装置
US7920403B2 (en) 2005-07-27 2011-04-05 Taiwan Semiconductor Manufacturing Co., Ltd. ROM cell array structure
US9009641B2 (en) 2006-03-09 2015-04-14 Tela Innovations, Inc. Circuits with linear finfet structures
US7763534B2 (en) 2007-10-26 2010-07-27 Tela Innovations, Inc. Methods, structures and designs for self-aligning local interconnects used in integrated circuits
US7446352B2 (en) 2006-03-09 2008-11-04 Tela Innovations, Inc. Dynamic array architecture
US9563733B2 (en) 2009-05-06 2017-02-07 Tela Innovations, Inc. Cell circuit and layout with linear finfet structures
JP4322888B2 (ja) 2006-06-01 2009-09-02 エルピーダメモリ株式会社 半導体装置
US7510960B2 (en) 2006-08-29 2009-03-31 International Business Machines Corporation Bridge for semiconductor internal node
JP2008118004A (ja) 2006-11-07 2008-05-22 Nec Electronics Corp 半導体集積回路
US7791109B2 (en) 2007-03-29 2010-09-07 International Business Machines Corporation Metal silicide alloy local interconnect
JP4543061B2 (ja) 2007-05-15 2010-09-15 株式会社東芝 半導体集積回路
US8952547B2 (en) 2007-07-09 2015-02-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with contact structure with first/second contacts formed in first/second dielectric layers and method of forming same
US7681164B2 (en) 2007-08-31 2010-03-16 Synopsys, Inc. Method and apparatus for placing an integrated circuit device within an integrated circuit layout
EP2251901A4 (en) 2007-12-14 2012-08-29 Fujitsu Ltd SEMICONDUCTOR DEVICE
US7678658B2 (en) 2008-01-23 2010-03-16 International Business Machines Corporation Structure and method for improved SRAM interconnect
JP5283943B2 (ja) 2008-03-25 2013-09-04 株式会社東芝 半導体装置
JP5230251B2 (ja) 2008-04-25 2013-07-10 パナソニック株式会社 標準セルのレイアウト構造、標準セルライブラリ、及び半導体集積回路のレイアウト構造
US8631383B2 (en) 2008-06-30 2014-01-14 Qimonda Ag Integrated circuits, standard cells, and methods for generating a layout of an integrated circuit
JP5064321B2 (ja) 2008-07-09 2012-10-31 パナソニック株式会社 半導体装置
JP5638760B2 (ja) 2008-08-19 2014-12-10 ルネサスエレクトロニクス株式会社 半導体装置
US7745275B2 (en) 2008-09-10 2010-06-29 Arm Limited Integrated circuit and a method of making an integrated circuit to provide a gate contact over a diffusion region
US8138554B2 (en) 2008-09-17 2012-03-20 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with local interconnects
JP2010118597A (ja) 2008-11-14 2010-05-27 Nec Electronics Corp 半導体装置
US20100127333A1 (en) 2008-11-21 2010-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. novel layout architecture for performance enhancement
US7919792B2 (en) 2008-12-18 2011-04-05 Taiwan Semiconductor Manufacturing Company, Ltd. Standard cell architecture and methods with variable design rules
GB2466313A (en) 2008-12-22 2010-06-23 Cambridge Silicon Radio Ltd Radio Frequency CMOS Transistor
JP2010212531A (ja) 2009-03-12 2010-09-24 Nippon Mining & Metals Co Ltd 半導体装置の製造方法
US8076236B2 (en) 2009-06-01 2011-12-13 Globalfoundries Inc. SRAM bit cell with self-aligned bidirectional local interconnects
US8120939B2 (en) 2009-09-24 2012-02-21 Taiwan Semiconductor Manufacturing Co., Ltd. ROM cell having an isolation transistor formed between first and second pass transistors and connected between a differential bitline pair
US8217469B2 (en) * 2009-12-11 2012-07-10 Taiwan Semiconductor Manufacturing Company, Ltd. Contact implement structure for high density design
US8324668B2 (en) 2009-12-17 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy structure for isolating devices in integrated circuits
US8390331B2 (en) 2009-12-29 2013-03-05 Nxp B.V. Flexible CMOS library architecture for leakage power and variability reduction
JP2011139383A (ja) * 2009-12-29 2011-07-14 Seiko Epson Corp 集積回路装置及び電子機器
JP5685457B2 (ja) 2010-04-02 2015-03-18 ルネサスエレクトロニクス株式会社 半導体集積回路装置
US8350339B2 (en) 2010-06-07 2013-01-08 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits having dummy gate electrodes and methods of forming the same
US9219005B2 (en) 2011-06-28 2015-12-22 Monolithic 3D Inc. Semiconductor system and device
US8644049B2 (en) 2010-08-20 2014-02-04 Shine C. Chung Circuit and system of using polysilicon diode as program selector for one-time programmable devices
JP5150694B2 (ja) 2010-09-27 2013-02-20 株式会社東芝 スイッチアレイ
WO2012056615A1 (ja) 2010-10-26 2012-05-03 パナソニック株式会社 半導体装置
US20120119302A1 (en) 2010-11-11 2012-05-17 International Business Machines Corporation Trench Silicide Contact With Low Interface Resistance
US8378419B2 (en) 2010-11-22 2013-02-19 International Business Machines Corporation Isolation FET for integrated circuit
DE102011004323B4 (de) 2011-02-17 2016-02-25 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Halbleiterbauelement mit selbstjustierten Kontaktelementen und Verfahren zu seiner Herstellung
US8569838B2 (en) 2011-03-16 2013-10-29 Texas Instruments Incorporated Control of local environment for polysilicon conductors in integrated circuits
US8569129B2 (en) 2011-05-31 2013-10-29 Taiwan Semiconductor Manufacturing Company, Ltd. Device-manufacturing scheme for increasing the density of metal patterns in inter-layer dielectrics
US20130069170A1 (en) 2011-09-19 2013-03-21 Texas Instruments Incorporated Illumination and design rule method for double patterned slotted contacts
US8607172B2 (en) 2011-10-06 2013-12-10 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits and methods of designing the same
US8890288B2 (en) 2011-10-11 2014-11-18 Broadcom Corporation MOM capacitor having local interconnect metal plates and related method
KR20130042245A (ko) 2011-10-18 2013-04-26 에스케이하이닉스 주식회사 반도체 소자
US8872269B2 (en) 2011-12-12 2014-10-28 Taiwan Semiconductor Manufacturing Co., Ltd. Antenna cell design to prevent plasma induced gate dielectric damage in semiconductor integrated circuits
US8581348B2 (en) 2011-12-13 2013-11-12 GlobalFoundries, Inc. Semiconductor device with transistor local interconnects
US9355910B2 (en) 2011-12-13 2016-05-31 GlobalFoundries, Inc. Semiconductor device with transistor local interconnects
US9006841B2 (en) 2011-12-30 2015-04-14 Stmicroelectronics International N.V. Dual port SRAM having reduced cell size and rectangular shape
US20130193516A1 (en) 2012-01-26 2013-08-01 Globalfoundries Inc. Sram integrated circuits and methods for their fabrication
US20130193489A1 (en) 2012-01-30 2013-08-01 Globalfoundries Inc. Integrated circuits including copper local interconnects and methods for the manufacture thereof
US8750011B2 (en) 2012-03-19 2014-06-10 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus for ROM cells
US8743580B2 (en) 2012-03-30 2014-06-03 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus for high speed ROM cells
US8741763B2 (en) 2012-05-07 2014-06-03 Globalfoundries Inc. Layout designs with via routing structures
US8809184B2 (en) 2012-05-07 2014-08-19 Globalfoundries Inc. Methods of forming contacts for semiconductor devices using a local interconnect processing scheme
US9337290B2 (en) 2012-06-29 2016-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. Layout architecture for performance improvement
US8618607B1 (en) 2012-07-02 2013-12-31 Globalfoundries Inc. Semiconductor devices formed on a continuous active region with an isolating conductive structure positioned between such semiconductor devices, and methods of making same
US8987128B2 (en) 2012-07-30 2015-03-24 Globalfoundries Inc. Cross-coupling based design using diffusion contact structures
US8775993B2 (en) 2012-08-31 2014-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit design flow with layout-dependent effects
US9093304B2 (en) 2012-10-12 2015-07-28 Finscale Inc. Vertical super-thin body semiconductor on dielectric wall devices and methods of their fabrication
US8901627B2 (en) 2012-11-16 2014-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Jog design in integrated circuits
US9123565B2 (en) 2012-12-31 2015-09-01 Taiwan Semiconductor Manufacturing Company, Ltd. Masks formed based on integrated circuit layout design having standard cell that includes extended active region
US9024418B2 (en) 2013-03-14 2015-05-05 Qualcomm Incorporated Local interconnect structures for high density
US9070552B1 (en) 2014-05-01 2015-06-30 Qualcomm Incorporated Adaptive standard cell architecture and layout techniques for low area digital SoC
US9564211B2 (en) 2014-06-27 2017-02-07 Taiwan Semiconductor Manufacturing Company, Ltd. Memory chip and layout design for manufacturing same
US9418728B2 (en) * 2014-07-24 2016-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Dual-port static random-access memory cell
US10283959B2 (en) 2014-08-01 2019-05-07 International Business Machines Corporation ESD state-controlled semiconductor-controlled rectifier
US9620510B2 (en) 2014-12-19 2017-04-11 Taiwan Semiconductor Manufacturing Company Ltd. Stacked metal layers with different thicknesses
US9859210B2 (en) * 2015-06-19 2018-01-02 Qualcomm Incorporated Integrated circuits having reduced dimensions between components
TWI685088B (zh) 2015-07-15 2020-02-11 聯華電子股份有限公司 靜態隨機存取記憶體單元結構以及靜態隨機存取記憶體佈局結構
US9935100B2 (en) 2015-11-09 2018-04-03 Qualcomm Incorporated Power rail inbound middle of line (MOL) routing
US10672708B2 (en) * 2015-11-30 2020-06-02 Taiwan Semiconductor Manufacturing Co., Ltd. Standard-cell layout structure with horn power and smart metal cut
US9871039B2 (en) * 2015-12-28 2018-01-16 Arm Limited Resistance mitigation in physical design

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170244394A1 (en) * 2016-02-23 2017-08-24 Samsung Electronics Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
BR112020005182A2 (pt) 2020-09-15
SG11202001363YA (en) 2020-04-29
EP3685437A1 (en) 2020-07-29
US10692808B2 (en) 2020-06-23
US20190088591A1 (en) 2019-03-21
TW201921682A (zh) 2019-06-01
WO2019055199A1 (en) 2019-03-21
CN111095554A (zh) 2020-05-01

Similar Documents

Publication Publication Date Title
US7989846B2 (en) Semiconductor device with three-dimensional field effect transistor structure
US20230411396A1 (en) Semiconductor integrated circuit device
KR101851844B1 (ko) 스태틱 랜덤 액세스 메모리 셀의 레이아웃
TWI719370B (zh) 用於閘極斷開的新穎的標準單元架構
US10847542B2 (en) Semiconductor integrated circuit device
WO2017145906A1 (ja) 半導体集積回路装置
JP5283507B2 (ja) 逆ｔ字チャネル型トランジスタを含む複数の型のデバイス、及びその製造方法
US10068918B2 (en) Contacting SOI subsrates
US20210320065A1 (en) Semiconductor integrated circuit device
US10032779B2 (en) Semiconductor device with plasma damage protecting elements
TW202015240A (zh) 閘極控制雙載子接面電晶體及其操作方法
JPWO2018150913A1 (ja) 半導体集積回路装置
TWI720336B (zh) 在採用高密度金屬佈線中之高效能電池設計
TW201715643A (zh) 接觸ｓｏｉ基板
KR101887275B1 (ko) 반도체 장치 및 그 레이아웃 설계
JP2011199034A (ja) 半導体装置
US20070034970A1 (en) Semiconductor device and method of fabricating the same
TWI569376B (zh) 靜態隨機存取記憶體單元結構以及靜態隨機存取記憶體單元佈局結構
WO2013161249A1 (ja) 半導体装置
US20240297091A1 (en) Heat sink for soi
JPWO2013018589A1 (ja) 半導体集積回路装置
US20230343703A1 (en) Semiconductor device including through via and method of making
BR112020005182B1 (pt) Design de célula de alto desempenho em uma tecnologia com roteamento de metal de alta densidade